CN107077580B - 具有可编程模拟子系统的集成电路设备 - Google Patents

具有可编程模拟子系统的集成电路设备 Download PDF

Info

Publication number
CN107077580B
CN107077580B CN201580052517.8A CN201580052517A CN107077580B CN 107077580 B CN107077580 B CN 107077580B CN 201580052517 A CN201580052517 A CN 201580052517A CN 107077580 B CN107077580 B CN 107077580B
Authority
CN
China
Prior art keywords
block
restructural
signal
equipment
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580052517.8A
Other languages
English (en)
Other versions
CN107077580A (zh
Inventor
易许华尔·堤亚加拉根
哈罗德·M·库兹
汉斯·克莱恩
加斯卡恩·辛格·约哈尔
吉恩-保罗·凡尼泰格姆
肯德尔·V·卡斯特·佩里
马克·E·哈斯丁司
小艾米斯比·D·理查森
阿纳苏亚·派马如尔
阿塔·汗
丹尼斯·R·赛圭尼
卡尔·费尔迪南德·列伯德
盖伦·E·斯坦赛尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Priority to CN201910403493.6A priority Critical patent/CN110046526B/zh
Publication of CN107077580A publication Critical patent/CN107077580A/zh
Application granted granted Critical
Publication of CN107077580B publication Critical patent/CN107077580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17712—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays one of the matrices at least being reprogrammable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17732—Macroblocks

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

集成电路(IC)设备可以包括多个模拟块、至少一个模拟路由块以及包括数字电路的数字部分，所述多个模拟块包括至少一个固定功能模拟电路、多个可重构模拟电路块，所述至少一个模拟路由块可重构以在任意的模拟块之间提供信号路径；其中每个模拟块包括耦合至所述至少一个模拟路由块的专用信号线。

Description

具有可编程模拟子系统的集成电路设备
相关申请的交叉引用
本申请是于2015年03月26日提交的美国申请第14/670,295号的国际申请，该美国申请要求于2014年11月25日提交的美国临时专利申请序列号第62/084,142号的利益，所有这些美国申请通过引用并入本文。
技术领域
本公开一般涉及具有可编程块的集成电路(IC)设备，并且更具体地涉及具有可编程模拟电路块的IC设备。
背景
集成电路(IC)设备可以包括固定功能电路和可重构电路这两者。可编程逻辑设备是众所周知的且可以使IC设备能够重构为广泛的数字功能。
提供可重构模拟电路的IC设备在寻址模拟应用中正越来越受欢迎。在一些传统的方法中，可编程模拟电路的配置数据被加载到存储电路(例如，寄存器)中以建立期望的模拟功能。这样布置的缺点是参与到不同功能之间的重构电路的时间/精力。
而具有可配置模拟电路的系统是已知的，这种传统的系统缺乏在许多混合信号应用中容纳所需要的多个操作域的能力(例如，连续时间、离散时间、纯数字)。
附图简述
图1是根据实施方式的集成电路(IC)设备的方框示意图，其具有多个可重构模拟块，所述可重构模拟块具有到模拟开关结构的专用信号线。
图2是根据实施方式的IC设备的方框示意图，其具有可重构模拟块，所述可重构模拟块具有到模拟开关结构的专用信号线和进行输入/输出(I/O)连接的直接线。
图3是根据实施方式的IC设备的方框示意图，其具有可重构模拟块，所述可重构模拟块从可编程参考块(PRB)接收可编程参考值。
图4是根据实施方式的IC设备的方框示意图，其具有可重构模拟块和数字控制部分。
图5是根据另一实施方式的IC设备的方框示意图。
图6是示出了可包括在实施方式中的模拟电路资源和关于连续时间块的路由的详细的方框示意图。
图7是示出了可包括在实施方式中的关于模拟多路复用器的路由的详细的方框示意图。
图8是示出了可包括在实施方式中的模拟电路资源和关于通用模拟块的路由详细的方框示意图。
图9是示出了可包括在实施方式中的模拟开关结构的详细的方框示意图。
图10是可包括在实施方式中的信号屏蔽的侧剖视图。
图11是可包括在实施方式中的PRB的方框示意图。
图12是根据另一实施方式的IC设备的方框示意图。
图13是根据另一实施方式的IC设备的详细的方框示意图。
图14是可以在如图13中那样的IC设备中实施的磁卡读卡器路径的变化的示意图。
图15是可以由根据实施方式的IC设备实现的任意混合信号处理的方框示意图。
图16是可以由根据实施方式的IC设备实现的另外的任意混合信号处理的方框示意图。
详细描述
现在将描述各种实施方式以展示集成电路(IC)设备，所述集成电路(IC)设备可以互连模拟电路块和模拟开关结构以实现各种各样的配置。模拟电路块可以每一个都具有连接到模拟开关结构的专用信号线以使任一模拟块能够连接到任意其他。开关结构可以包括被屏蔽的信号路径。模拟电路块可以包括固定功能模拟电路和可重构模拟电路块。在一些实施方式中，除了可重构路径，一些模拟电路块可以具有在IC设备的物理连接之间的直接信号线。
在一些实施方式中，模拟电路块和模拟开关结构可以被控制和/或利用从数字接口输出的数字信号进行配置。此外，这样的数字信号可以实现模拟电路块的静态的和/或动态的控制/配置。
在一些实施方式中，模拟电路块可以包含可编程参考块(PRB)电路，所述可编程参考块(PRB)电路可以产生多个可编程参考值，例如参考电压和/或参考电流。PRB电路可以具有参考信号线以将参考值直接供应给一些或所有其他模拟电路块。
图1是根据实施方式的IC设备100的方框示意图。IC设备100可以包括多个模拟电路块，每一个模拟电路块具有连接到可重构模拟路由结构的专用信号线。模拟电路模块可以包括固定功能模拟电路以及可重构模拟电路块。在一些实施方式中，一个或多个模拟电路块可以具有到IC设备的外部连接(例如，管脚)的一个或多个直接信号路径。IC设备100可以包括模拟部分102和数字部分104，它们可以集成在相同的IC衬底或封装中。
模拟部分102可以包括固定功能模拟电路块106、可重构模拟块108、112、114，和模拟开关结构110。IC设备100可以通过输入/输出(I/O)116接收输入信号和提供输出信号。任意I/O 116可以通过可重构I/O路由118连接到模拟部分102。
固定功能模拟电路块106和可重构模拟块108、112、114两者都可以具有直接连接到模拟开关结构110的专门信号线120-0至120-3。即，专用信号线(120-0至120-3)可能不包括可编程开关，或必须被配置以实现到模拟开关结构110的连接的其他结构。专用信号线(120-0至120-3)可以作为单向信号路径、双向信号路径、或它们的组合。
固定模拟电路块106可以包括一个或多个具有固定功能的模拟电路。在一些实施方式中，固定模拟电路块106可以包括数据转换电路，包括但不限于模数转换器(ADC)。在特定的实施方式中，固定模拟电路块106可以包括逐次逼近寄存器(SAR)型ADC电路。
在图1的实施方式中，可配置模拟电路块可以包括第一型可重构模拟电路块108、具有开关网络的可重构模拟电路112和模拟多路复用器(MUX)114。
在特定的实施方式中，第一型可重构模拟电路块108可以包括可被重构成各种模拟电路的放大器电路。在一些实施方式中，这样的放大器可以为可重构成众多电路的运算放大器(op amps)，包括但不限于具有各种反馈配置、滤波器、比较器、或缓冲(仅举几例)的基于单级和多级运算放大器的电路。第一型可重构模拟电路块108可以具有含与其他电路元件的可配置连接的内置的无源电路元件和/或其可通过I/O 116或IC设备100的其他连接(未显示)而被连接到无源电路元件。第一型可重构模拟电路块108可以被概念化为“连续时间”电路模块，因为模拟操作可以发生在连续时间域。
具有开关网络的可重构模拟电路112可以包括具有伴随开关网络的模拟电路。这样的开关网络可以包括可以单独地或成组地通过不同的时钟信号进行控制的连接到节点的开关。这样的布置可以实现开关电容器型电路的形式。在特定的实施方式中，具有开关网络的可重构模拟电路112可以包括具有到开关电容网络的可重构的连接的运算放大器。如在可重构模拟电路块108的情况下，具有开关网络的可重构模拟电路112可以具有含与其他电路元件的可配置连接的内置的无源电路元件和/或其可通过I/O 116或到IC设备的其他连接而被连接到无源电路元件。具有开关网络的可重构模拟电路112可以被概念化为“离散时间”电路模块，因为当采用开关网络时模拟操作可以发生在离散时间域。
模拟MUX 114可以选择性地将一些或所有I/O 116连接到模拟开关结构110。在一些实施方式中，模拟MUX 114可以提供到固定模拟电路块106的一个或多个直接连接。
模拟开关结构110可以包括可重构路由网络，该可重构路由网络可以通过相应的专用信号线(120-0至120-3)将任意模拟块(106、108、112、114)彼此连接。在一些实施方式中，包括在模拟开关结构110中的全部或部分的导电线可以是被屏蔽的线。被屏蔽的线可以包括相邻的屏蔽导电结构，该相邻的屏蔽导电结构可以被保持在屏蔽电位。在一些实施方式中，屏蔽导电结构可以环绕模拟开关结构110的导电线。
在一些实施方式中，任意模拟块(106、108、112、114)可以包括到I/O 116的一个或多个直接信号线连接。一个这样的信号线被示为来自第一型可重构模拟电路块108和I/O116的直接I/O路径122。直接I/O路径122可能不包括可编程开关，或必须被配置为实现到I/O 116的连接的其他结构。直接I/O路径(例如，122)可以作为单向信号路径、双向信号路径、或两者的组合。
仍然参考图1，数字部分104可以包括数字电路，包括各种数字电路块。要理解的是，数字部分信号线124可以连接到在模拟部分102内的任意块(106、108、112、114)或模拟开关结构110。在一些实施方式中，数字部分可以包括一个或多个可重构数字块。在特定的实施方式中，数字部分可以提供控制信号以用于对任意或所有模拟电路块(106、108、112、114)或模拟开关结构110进行配置/控制操作。这样的控制信号可以是静态的或动态的。此外，虽然这样的控制信号可以启用/禁用开关以配置电路元件是如何彼此连接，但是这样的控制信号也可以控制操作是如何被电路元件执行。
数字部分104还可以包括数字电路，该数字电路可以被配置到包含在不同的处理域中起作用的任意其他电路的信号处理路径中。这可以使能众多的混合信号处理的配置。特别是，可以是连续时间域处理(通过第一型可重构模拟电路块108)、离散时间处理(通过具有开关网络的可重构模拟电路块112)、和数字处理(通过数字部分104)的任意排列。
这样，IC设备可以包括从模拟电路块到模拟开关结构的专用输出线。
图2是根据另一个实施方式的IC设备200的方框示意图。IC设备200可以包括可重构模拟电路部分，该可重构模拟电路部分提供各种不同的I/O。IC设备200可以包括如图1中的那些项，以及这样的项由相同的附图标记表示但第一个数字是“2”而不是“1”。
图2示出了具有模拟电路228和块内路由结构226的可重构模拟电路块208。可重构模拟电路块208可以包括到模拟开关结构210的专用信号线220-0/1。专用信号线可以包括直接信号线222-1和路由信号线222-0。直接信号线222-1可以提供从模拟电路228到模拟开关结构210的直接信号路径。路由信号线222-0可以提供从块内路由结构226到模拟开关结构210的信号路径。
图2还显示了从可重构模拟块208到直接I/O 216-1的直接I/O路径220。在所示的特定的实施方式中，直接I/O路径提供从模拟电路228到直接I/O 216-1的直接信号路径。
图3是根据另一个实施方式的IC设备300的方框示意图。IC设备300可以包括可编程参考块(PRB)，该可编程参考块可以在模拟部分302内生成关于各种模拟块的多个参考值。这样的参考源可以是不必通过模拟开关结构的直接参考源。IC设备300可以包括如图1中的那些项，以及这样的项由相同的附图标记表示但第一个数字是“3”而不是“1”。
如图3所示，模拟部分302可以包括PRB 334，该PRB 334提供多个可编程参考值330给每个模拟块(306、308、312)。可编程参考值330可通过参考选择值REF_SEL来独立地编程。可编程参考值330可以是电压、电流、或它们的组合。
以这样的方式，IC设备可以包括可编程参考偏置电路，该可编程参考偏置电路直接地提供参考值到可重构模拟部分的多个电路块。
图4是根据另一个实施方式的IC设备400的方框示意图。IC设备400可以包括在各种模拟块内的模拟电路的数字控制。这种的控制可以是通过直接连接，而不是通过在模拟块内的开关结构。IC设备300可以包括如图1中的那些项，以及这样的项由相同的附图标记表示但第一个数字是“4”而不是“1”。
如图4所示，IC设备400可以包括数字控制部分432。数字控制部分432可以通过数字连接436与各种模拟块(406、408、410、412)通信。在一些实施方式中，数字控制部分432可以包括数字信号处理电路。数字连接436可以提供下列任意项：模拟块(406408410412)的配置值、模拟块(406、408、412)的控制信号，或模拟块(406、408、410、412)的数据输入和/或输出路径。配置信号可以确定模拟块内的开关结构中的连接。控制信号可以控制模拟块内的模拟电路的操作。配置和控制信号可以是静态的或动态的。数据输入/输出路径可以允许数据在数字控制部分432和模拟块之间被转移。
在所示的实施方式中，数字控制部分432可以响应于来自位于相同的集成电路设备400上的处理器434的输入进行操作。在一些实施方式中，数字控制部分432可以由具有可重构数字电路形成。
以这样的方式，各种模拟块(406、408、410、412)的操作可以与数字信号一起被控制。此外，数字信号处理可以并入到处理路径。即，相同的处理流程可以将连续时间信号处理(例如，块408)和/或离散时间处理(例如，块412)与由数字控制部分432提供的数字信号处理进行合并。
现在参考图5，用方框示意图示出了根据另一个实施方式的IC设备500。IC设备500可以包括模拟部分402和I/O子系统(IOSS)538-0至538-4。在模拟部分402内的电路可以包括可以是如本文所述地被配置和被控制的固定和可重构模拟电路及其等价物。
模拟部分502可以包括SAR ADC电路506、连续时间(CT)块508-0/1、模拟开关结构510、通用模拟块512-0/1、SAR MUX514、可编程参考偏置电路(PRB)534和其他电路块540-0至540-2。
SAR ADC 506可以通过专用信号线520-2接收来自模拟开关结构510的输入信号。在所示的实施方式中，SAR ADC 506可从PRB 534接收四个参考值530，但在其它实施方式中，参考值的数目可以更大或更小。在一个特定的实施方式中，可编程参考值为参考电压。SAR ADC 506也可以从IC设备500的参考I/O 546(例如，焊盘)得到参考值。
CT块508-0/1可以包括可重构模拟电路以用于在连续时间域执行信号处理。在一些实施方式中，CT块508-0/1可以包括可重配置到各种模拟电路中的运算放大器。CT块508-0/1可以通过专用信号线520-0/1分别地连接到模拟开关结构。
CT块508-0/1也可以通过多个信号线连接到相应的IOSS部分538-0/1，该多个信号线包括间接I/O线550、直接I/O线522和模拟总线552。间接I/O线550可通过在IOSS 538-0/1内的I/O路由连接至各种I/O(P1[7:0]，P6[7:0])。直接I/O线522可以具有到具体的I/O(即P1[2]，P1[3]，P6[2]，P6[3])的直接连接。模拟总线552可以连接到模拟总线544。CT块508-0/1中的每一个也可从PRB 534接收到一个或多个参考值530。通过块内总线558，信号可以在CT块508-0/1之间通过。
SAR MUX 514可以通过专用信号线520-5连接到模拟开关结构510。因此，来自SARMUX 514的信号可以被路由到SAR ADC 506、CT块508-0/1或UAB 512-0/1中的任意项。SARMUX 514也可以通过间接I/O线550和模拟I/O总线552连接到相应的IOSS部分538-2。间接I/O线550可通过在IOSS 538-2内的I/O路由连接到各种I/O(P2[7:0])。直接I/O线522可以直接连接到特定的I/O(即，P1[2]、P1[3]、P6[2]、P6[3])。模拟总线552可以连接到模拟总线544。在所示的特定的实施方式中，通过MUX总线554，SAR MUX 514可以直接连接到CT块508-0/1。
UAB 512-0/1可以包括附加的可重构模拟电路，包括放大器和开关网络以用于实现开关电容器型电路。UAB 512-0/1中的每一个可以通过专用信号线520-3/4分别地连接到模拟开关结构510。每个UAB 512-0/1也可从PRB 534接收一个或多个参考值530。
如所描述的，PRB 534可以提供参考值530给各种块(506、508-0/1、512-0/1)。根据实施方式，参考值530在广泛的范围内是可编程的，且可基于温度稳定参考值，如带隙基准电压，或其他这样的参考。
其他电路块可以包括测试块540-0、电容感应块540-1、和低功率比较器块540-2。测试块540-0可以为各种其他模拟块提供测试或其他功能。在所示的特定的实施方式中，测试块540-0可以连接到SAR MUX 514、模拟开关结构510和SAR ADC 506。电容感应块540-1可以包括适用于电容感应操作(例如在触摸屏上操作的那样，只是作为一个例子)的电路。电容感应块540-1可以通过间接I/O线550连接到相应的IOSS部分538-3和通过模拟总线552接到模拟总线544。低功率比较器块540-2可以包括在低功率模式下能够操作的多个比较器电路。例如，低功率比较器模块540-2可以包括在低功率模式下可操作的比较器电路，而其他块(例如，UAB512-0/1、SAR ADC 506)是不可操作的。通过直接I/O线550，低功率比较器块540-2可以连接到相应的IOSS部分538-4。
通过专用信号线(520-0至520-5)的方式，模拟开关结构510可以提供在各种电路块(506、508-0/1、512-0/1和514)之间的可重构模拟信号路由。这样的布置可以允许数量极大的配置，使信号处理能发生在多个域。模拟开关结构510可以包括各种信号线与开关，使以多种方式互连这些信号线。在模拟开关结构510内启用/禁用开关可以是静态的、动态的、或它们的组合。
在一些实施方式中，模拟开关结构510的信号线可以被屏蔽。这样的屏蔽可以包括相邻于信号线而形成的导电层。在特定的实施方式中，模拟开关结构510的信号线可以被屏蔽包围。
IOSS(538-0至538-4)可以包括各种I/O(P0[7:0]、P1[7:0]、P2[7:0]、P5[7:0]、P6[7:0])，以及I/O路由是由I/O开关(一个显示为556)形成的。在所示的实施方式中，I/O开关556可以动态切换。在一个特定的实施方式中，I/O开关(例如，556)可通过IC设备500的处理器(例如，CPU直接存储器存取操作(DMA))和/或来自IC设备500的其它数字电路的时序逻辑来进行控制。模拟总线544可以运行通过IOSS部分(538-0至538-4)，并可以包括模拟总线开关(一组显示为542)。在所示的实施方式中，模拟总线开关(例如，542)可以是静态的。在一个特定的实施方式中，模拟总线开关(例如，542)可通过处理器(例如，CPU DMA)控制。
图6是根据实施方式的IOSS部分538-0和相应的CT块508-0的方框示意图，例如图5中显示为538-0/508-0的那些。相似的项由图5中相同的附图标记表示。
IOSS部分538-0可以具有像图5中所示的结构的结构，连接到模拟总线544，其可以包括模拟总线开关542。IOSS部分538-0包括通过直接信号线522和间接I/O线550连接到CT块508-0的I/O(P1[7:0])。
CT块508-0可以包括提供连续时间型信号处理的各种电路资源(560-0至560-2)。在所示的特定的实施方式中，电路资源可以包括放大器资源560-0/1和电阻器资源560-2。放大器资源560-0/1中的每一个可以包括运算放大器(op amp)562、10×放大器564、1×放大器566和比较器568。电阻器资源560-2可以包括电阻器，该电阻器可被切换成具有其他电路资源的电路配置。例如，电阻器可以配置为运算放大器电路中的反馈电阻。
从图5了解到，CT块508-0具有到IC设备500的其他块的各种连接。如图6所示，CT块508-0可以由块内总线558连接到IC设备500的另一个CT块，可以(例如，从一个PRB)接收参考值530，可以经由专用信号线520连接到模拟开关结构，且可以连接到MUX总线554。
仍然参考图6，电路资源(560-0至560-2)可以彼此互连，且通过导电线和开关的网络连到CT块508-0的各种输入/输出。在所示的特定的实施方式中，开关可在动态的或静态的方式下进行操作。被动态地操作的开关可以通过IC设备500“在运行过程中”进行切换以当IC设备500在操作中时在不同的配置之间切换。被静态地操作的开关可在一些初始操作中被设置，然后如果需要的话，通过可要求电路操作停止的重构过程来进行改变。
图6显示了三种类型的开关：第一动态开关(一个显示为570-0)，第二动态开关(一个显示为570-1)和静态开关(显示为572)。在一个特定的实施方式中，第一动态开关(例如，570-0)可被IC设备的板载处理器(如CPU DMA)、IC设备的模拟部分时序逻辑(即，专用于模拟电路的控制操作的逻辑)、或经由互连IC设备500的各种其他数字电路的数字结构(例如，数字系统互连(DSI))来进行控制。第二动态开关(例如，570-1)可被板载处理器(例如，CPUDMA)或经由数字结构(例如，DSI)来进行控制。经由数字结构(例如，DSI)的控制可以使动态开关(例如，570-0/1)能够被包括可重构数字电路的各种其他数字电路控制。静态开关(例如，572)可被IC设备的板载处理器(如CPU DMA)控制。
从图6可以理解的是，可进行的各种连接，包括连接I/O(例如，P1[7:0]或经由模拟总线544的其他I/O)到放大器的输入或输出，以及放置反馈电阻器，实现块间连接，和到各种位置的块输出的路由。隔离开关组578-0/1可以启用/禁用块间连接。例如，隔离开关组578-0可以启用/禁用CT块508-0和其他CT块之间的信号路径，而隔离开关组578-1可以启用/禁用CT块508-0和模拟开关结构510之间的信号路径。参考开关组580可以使参考值530能够被路由到CT块508-0的其他部分。
可选择地，CT块508-0可以包括数字控制线582，该数字控制线582携带控制各种CT块资源560-0至560-2的信号。
尽管如图6所示的开关布置提供了在实现众多电路配置方面的灵活性，但是可选的实施方式可以包括不同类型的开关布置。
图7是根据实施方式的IOSS部分538和相应的SAR MUX 514的方框示意图，如图5中显示为538-2/514的那些。相似的项由图5中相同的附图标记表示。
IOSS部分538-2可以具有如图5所示的相似的结构，被连接到模拟总线544且包括通过间接I/O线550连接到SAR MUX 514的I/O(P2[7:0])。
SAR MUX 514可以具有到IC设备500的其他块的各种连接。如图7所示，SAR MUX514可以通过专用信号线520-5连接到模拟开关结构并可以连接到MUX总线554。此外，SARMUX514可以通过测试连接586连接到测试电路。SAR MUX514可以以导电线和开关的网络的方式提供各种可重构互连路径。开关可以如在图6中的情况中可变化(即，动态的或静态的)且以与图6相同的方式被识别，示出了第一动态开关(一个显示为570-0)、第二动态开关(一个显示为570-1)和静态开关(显示为572)。图7的特定的实施方式中还显示了可隔离到模拟开关结构的连接的总线隔离开关组578-2和温度传感器584。
温度传感器584能感应IC设备500的温度。这种功能可以使IC设备500的各种操作能够基于所感应的温度进行调整。作为一个例子，温度可以用来建立IC设备500的存储电路(例如，闪存)的编程参数。在特定的实施方式中，温度传感器584可以基于IC设备500的正向偏置晶体管测量温度。此外，在一些实施方式中，温度传感器584可以包括其自身的ADC以提供测量的温度作为数字值。在一个实施方式中，温度传感器584可以具有约-40℃至约+85℃、+/-5℃的有效的温度感应范围。
尽管如图7所示的切换布置提供了实现多个电路配置的灵活性，但是可选的实施方式可以包括不同类型的开关布置。
图8是根据实施方式的UAB 512-0的方框示意图，如图5所示为512-0的情况那样。相似的项由图5中相同的附图标记表示。
UAB 512-0可包括各种模拟电路资源。在一些实施方式中，这些资源可以包括模拟电路元件，如运算放大器和开关网络的组合。这样的布置可以提供用于离散时间型信号处理。在所示的特定的实施方式中，UAB 512-0包括两个匹配电路资源588-0/1。
从图5了解到，UAB 512-0具有到IC设备500的其他块的各种连接。专用信号线520-3可以提供到模拟开关结构的连接。UAB 512-0也可以从PRB接收参考值530。如图8所示，UAB512-0通过导电线和开关的网络可以实现资源和I/O之间的各种配置。开关显示为图6和图7的情况。在所示的特定的实施方式中，UAB 512-0的开关可以是静态开关(一个显示为572)。参考开关组580可以使参考值530被路由到UAB 512-0的各部分。
可选地，UAB 512-0可以包括数字控制线582，该数字控制线582携带控制各种UAB资源588-0/1的信号。
尽管如图8所示的开关布置提供了实现多个电路配置的灵活性，但是可选的实施方式可以包括不同类型的开关布置。
图9是模拟开关结构510的示意图，可以是如图5所示的一个特定的实现。模拟开关结构510可以从两个CT块(CTB 0/1)、SAR ADC、两个UAB(UAB 0/1)和SAR MUX分别地接收专用信号线520-0至520-5。如图所示，模拟开关结构510可以提供彼此连接这样的专用信号线(520-0至520-5)的开关矩阵。在模拟开关结构510内的开关可以如在图6中的情况一样可变化(即，动态的或静态的)且以与图6相同的方式被识别，包括第一动态开关(一个显示为570-0)、第二动态开关(一个显示为570-1)和静态开关(一个显示为572)。
在图9所示的开关布置只是一种实现，可选的实施方式可以包含不同类型的开关布置。
如上所述，本文描述的IC设备的信号路径可以被屏蔽。图10显示了可以被包括在实施方式中的一种类型的屏蔽1001。屏蔽1001可以用来屏蔽本文描述的任意线路，但可特别地包括在如本文描述的模拟开关矩阵和块内路由中。
屏蔽1001可以由三个导电层1005、1009和1013形成，在一些实施方式中可以是不同的金属化层。在特定的实施方式中，层1005可以是第三金属化层(M3)，层1009可以是第四金属化层(M4)，以及层1013可以是第五金属化层(M5)。
层1009可以被图案化为信号线1003-0/1(用于携带信号)和屏蔽线1015。在一个实施方式中，每个信号线1003-0/1可以在两侧具有与之相邻的屏蔽线1015。在所示的实施方式中，屏蔽线1015可以通过第一垂直互连1007与下层1005导电连接，并且通过第二垂直互连1011与较高层1013导电连接。
图10包括相对于信号线1003-0/1的宽度的相对间距，显示为D。
尽管图10示出的完全围绕每个信号线1003-0/1的屏蔽，可选的实施方式可以包括并非完全环绕每个信号线的屏蔽。
图11是根据实施方式的PRB 1134的方框示意图。所示的具体的PRB1134生成四个参考电压，但可选的实施方式可以提供更大或更少数目的参考电压和/或可以提供参考电流。PRB 1134具有多地面、多参考水平的能力。如本文实施方式中所示，PRB 1134可以提供参考值给IC设备的各种或所有块。
PRB 1134可以包括运算放大器1115和两个编程块1117-0/1。可编程块1117-0可以包括第一MUX 1119-0和一套四个输出MUX 1119-2。响应于来自解码器1121-0的信号，第一MUX 1119-0可以实现到运算放大器1115的特定的反馈电阻路径。以类似的方式，响应于相应的解码器1121-1，每个输出MUX 1119-2可以提供特定的输出电阻。可编程块1117-1可以包括一套四个输出MUX 1119-3。响应于相应的解码器1121-2，每个输出MUX1119-3可以提供特定的输出电阻。
图12是根据另一个实施方式的IC设备1200的框图。IC设备1200可以包括如图5所示的项，且相似的项由相同的附图标记表示。
图12中，IC设备1200可以包括到模拟部分502的各种模拟块的数字连接。特别是，可以有到CT块508-0/1、模拟开关结构510、PRB 534、SAR ADC 506和UAB 512-0/1的数字控制线1282。要理解的是，数字控制线1282可以携带控制信号和数据。有了这套连接，这样的模拟块(508-0/1、510、534、506、512-0/1)的配置可以被任意调节，以及来自这样的模拟块的输出状态可以被读出到数字控制电路1292。这也可以实现用环路中的数字逻辑或任意数量的任意混合模拟/数字传递函数来形成通用控制回路。
在所示的特定的实施方式中，数字控制线1282可以连接到数字控制电路1292，在特定的实施方式中其可以是通用的数字块(UDB)。UDB 1292可以包括数字电路，并且在特定的实施方式中，可以包括可重构数字电路。然而，可选的实施方式可以包括任意其他合适的数字电路。基于数字状态的监视和控制也可以通过本地控制器或每个模拟块(508-0/1、510、534、506、512-0/1)本身内的逻辑智能来完成。
参考图13，用方框示意图示出了根据一个详细的实施方式的IC设备1300。IC设备1300可以包括可编程的模拟子系统PASS 1336和I/O子系统(IOSS)1338。PASS 1336可以包括模拟部分1302和数字部分1304。模拟部分1302内的电路可以包括固定的和可重构模拟电路，其可被数字部分1304中的电路配置和控制。在特定的实施方式中，IC设备1300可以是图1、3、4、5和16中任意的图所示的一种实现。
模拟部分1302可以包括SAR ADC电路1306、连续时间(CT)块1308-0/1、模拟路由块1310-0至1310-2(其可来自模拟开关结构)、通用模拟块1312-0/1、SAR MUX 1314、放大器偏置电路1334、充电泵1340、可编程参考块(PRB)1342和放大器偏置电路1334。
SAR ADC 1306可以从模拟路由1344接收输入信号并提供输出信号到模拟路由1344，其可以包括用于SAR ADC 1306的专用信号线。在一些实施方式中，SAR ADC 1306还可以提供数字输出值(例如，转换值)到数字部分1304。SAR ADC 1306可以是提供12位或更大的输出值的高分辨率电路。在所示的实施方式中，SAR ADC 1306可以接收参考电流Iref、多达四个参考电压(VREF<3:0>)和带隙基准电压(vbgr)用于转换操作。SAR ADC 1306可以包括参考部分1346，其可从IC设备1300的参考I/O1348(例如，焊盘)接收参考值。SAR ADC1306可以接收高和低的模拟电源(Vdda，Vssa)以及开关电源Vsw。
CT块1308-0/1可以包括在连续时间域执行信号处理的可重构模拟电路。在一些实施方式中，CT块1308-0/1可以包括运算放大器，该运算放大器可配置成各种模拟电路以及其他电路元件，如电阻器。每个CT块1308-0/1可以通过相应的I/O连接1350从IOSS 1338接收输入信号和/或提供输出信号到IOSS 1338。此外，每个CT块1308-0/1可以从模拟路由1344接收输入信号和/或提供输出信号到模拟路由1344，其可以包括用于每个CT块1308-0/1的专用信号线。此外，每个CT块1308-0/1可以连接到低电阻和/或低噪声路由(sarbus0/1)。在所示的实施方式中，CT块1308-0/1可以接收高模拟电源和低模拟电源(Vdda，Vssa)、开关电源(Vsw)，和块电源(Vdda_ctb，Vssa_ctb)。此外，CT块1308-0/1可以通过模拟路由块1310-0至1310-2接收参考电流Iref和多达四个参考电压(vref<3:0>)。
CT块1308-0/1可以包含运算放大器，该运算放大器可构成模拟系统的各种“前端”功能。只是作为两个例子，CT块1308-0/1内的运算放大器可配置成A类模式以放大模拟输入信号；或同样的运算放大器可以配置成AB类模式以驱动输出模拟信号(例如，在I/O 1316上)。
通过模拟路由1344，模拟路由块1310-0至1310-2可提供在SAR ADC 1306、CT块1308-0/1、UAB 1312-0/1、SAR MUX 1314和放大器偏置电路1334之间的可重构模拟路由(模拟开关结构)。模拟路由块1310-0至1310-2还可以提供在SAR MUX 1314和CT块1308-0/1之间的可重构的低电阻/噪声路由(通过sarbus0/1)。模拟路由块1310-0至1310-2也可以路由参考电压到各块，包括：从PRB 1342到SAR ADC 1306、CT块1308-0/1或UAB 1312-0/1中的任意项的四个参考电压(vref<3:0>)；到SAR ADC 1306和/或PRB 1342的带隙电压(vbgr)；和到电荷泵1340、SAR ADC 1306、CT块1308-0/1、SAR MUX 1314、PRB 1342或UABs 1312-0/1中的任意项的参考电流(Iref)。在所示的实施方式中，模拟路由块1310-0至1310-2也可以用于测试设计的I/F(未显示)路由信号路径(adft0/1)。
UAB 1312-0/1可以包括附加的可重构模拟电路，包括用于实现开关电容器型电路的放大器和开关网络。每个UAB1312-0/1可以从模拟路由1344接收输入信号和/或提供输出信号到模拟路由1344，其可以包括用于每个UAB 1312-0/1的专用信号线。在一些实施方式中，例如，UAB 1312-0/1可以配置为提供ADC功能，如sigma-delta ADC转换。然而，在其他实施方式中，UAB 1312-0/1可以配置成数模转换器(DAC)。在所示的实施方式中，UAB 1312-0/1可以接收块电源(Vdda_uab，Vssa_uab)。此外，CT块1308-0/1可以通过模拟路由块1310-0至1310-2接收参考电流Iref和多达四个参考电压(vref<3:0>)。
SAR MUX 1314可以将一套I/O 1316连接到模拟路由块1310-0至1310-2，并因此连接到SAR ADC 1306、CT块1308-0/1或UAB 1312-0/1中的任意项。此外，在所示的实施方式中，SAR MUX 1314可以提供在I/O 1316和低电阻/噪声总线(sarbus0/1)之间的直接连接。SAR MUX 1314也可以接收参考电流Iref与模拟电源(Vdda，Vssa)。在特定的实施方式中，SAR MUX 1306可提供不少于8:1的多路复用。
放大器偏置电路1334可以生成偏置电流给模拟部分1302内的模拟电路，作为一个例子，如放大器电路。这些偏置电流可以使模拟电路能够在低功率操作模式下保持可操作。此外，这些偏置电流是可编程的以提供广泛的值。在所示的实施方式中，该偏置电流可以通过模拟路由1344的方式来提供。此外，偏置电流可以通过模拟MUX总线来被提供(amuxbus_ctb_a/b)。在非常特定的实施方式中，偏置电流可以在低功率模式下路由到CT块1308-0/1内的放大器和/或UAB 1312-0/1。
电荷泵1340可以从模拟电源(Vdda，Vssa)生成泵电压。在一些实施方式中，泵电压可以在提供的供电范围之外(即，大于Vdda或小于Vssa)。在特定的实施方式中，电荷泵1340可以生成开关电压Vsw。开关电压Vsw可用于降低路由网络内的开关的电阻。
PRB 1342可以提供供一些或所有模拟块(1306、1308-0/1、1312-0/1、1306、1340)使用的可编程的参考值。参考值可以是电压或电流。在所示的特定的实施方式中，PRB 1342可以提供四个参考电压vref<3:0>，四个参考电压vref<3:0>中的每一个是可编程的值。带隙基准电压(vbgr)可以用来确保参考电压vref<3:0>在一个温度范围内是稳定的。在一些实施方式中，参考值可以通过模拟路由块1310-0至1310-2连接到其他模拟块。此外或者可选地，IC设备1300可以包括参考值路由网络，该参考值路由网络提供参考值到独立于模拟路由块1310-0至1310-2的模拟块。
IOSS 1338可以包括IC设备1300的各种I/O 1316。IOSS 1338还可以包括模拟MUX1352，其可选择性地连接任意的I/O 1316到模拟MUX总线(amuxbus_ctb_a/b)。IOSS 1338可以接收I/O电源(Vddio、Vssio)。要理解的是，在图4中，每个I/O 1316可以代表到IC设备1300的多个物理I/O。
数字部分1304可以提供关于模拟部分1302的各个部分的控制信号和时序信号。数字部分1304可以包括用于控制模拟电路操作的各种电路。在所示的特定的实施方式中，数字部分1304可以包括：用于控制SAR ADC 1306的转换操作的SAR序列器；用于控制UAB1312-0/1内的操作的UAB控制器，如开关电容器网络控制；抽取器控制例如用在sigma-delta ADC操作中的那些；以及PRB 1342的控制/配置信号、CT块1308-0/1、电荷泵1340、模拟路由块1310-0至1310-2和放大器偏置电路1334。数字部分1304还可包括处理器接口，其在本实施方式是AHB兼容接口，以及内置自测试(BIST)控制。
在一些实施方式中，数字部分1304可以包括逻辑电路，该逻辑电路可以提供起源于模拟部分1302(或从源外部到PASS 1336)的模拟信号的数字处理。
根据实施方式，数字部分1304可以集成具有不同的控制范式(例如，静态的，动态的，状态机控制或事件驱动)的各种功能到在PASS 1336内的一个或多个信号路径。根据实施方式，在模拟部分1302内的模拟电路的数字控制可以根据寄存器(固件)、有限状态机和事件驱动的控制能力，其包括在或来自数字部分1304内的电路。
如图13所示，PASS 1336可以接收各种电源电压(Vdda、Vdda_ctb、Vdda_uab、Vssa_uab、Vssa_ctb、Vssa和Vssd)。此外，PASS 1336可以有各种数字信号连接，包括接口信号(如复位、分离、测试)、时钟输入、AHB兼容总线和数字总线，其可以连接到IC设备(未显示)的其他数字电路，如可重构数字块。
已经描述了包括在IC设备1300内的各种结构，现在将描述IC设备的特定的配置/操作。
根据一些实施方式，模拟部分1302内的模拟块可以配置成任意的以下项：低偏移噪声前端(通过利用低电阻/噪声总线sarbus0/1)，ADC，数模转换器(DAC)、可编程增益放大器(PGA)、滤波器(模拟和数字两者)，可编程放大器，混频器，调制器，积分器，加法器，可编程参考和非常大数量的开关电容器功能。这样的功能，与相应的信号的路由一起，可以跨越各种信号路径来进行控制。这种控制可以是静态的或动态的。多个模拟块可以不仅以单端方式还以差分式的方式被链接在一起以产生高阶传递函数，。
PASS 1336提供的可重构性可以概括为(a)拓扑、(b)功能和(c)参数。拓扑可配置性是关于给定功能做出不同拓扑选择的能力。比如，两个UAB 1312-0/1可以配置为开关电容器双二阶滤波器。PASS 1336提供的配置方面的灵活性可以使滤波器能够被配置为Gregorian-Temes型双二阶滤波器或Tow-Thomas型双二阶滤波器。类似地，UAB 1312-0/1可以配置成具有传统的反馈结构的信号增量调制器或具有可选的前馈路径的信号增量调制器。功能可配置性可以是被配置成各种不同功能的一个块的能力。例如，CT块1308-0/1可以配置成各种功能模式，包括但不限于缓冲、反相放大器、非反相放大器、差分可编程增益放大器、滞后比较器或窗口比较器。这些变化可以起作用也可以由UAB 1312-0/1提供。参数可配置性可以是控制操作参数的能力。例子可以包括增益、SNR、数据速率或者在连续时间或离散时间方式下操作的能力方面的变化。其他的例子可以包括在电压模式或电流模式下的操作。
PASS 1336或等效布置所提供的可配置性的高度，可以实现模拟功能的优化，如在性能参数(例如，信噪比(SNR)，速度和功率)之间作为权衡。
IC设备1300的可能的配置包括，但不限于：以1Msps操作的12位SAR ADC；以100sps操作的14位增量ADC；以500ksps操作的12位乘法DAC；具有高驱动能力(高达10mA)的轨到轨放大器；可重构开关电容器滤波器；和各种各样的放大器、混频器、滤波器和比较器配置。这样的配置可能是我的链接模拟部分1302的几个块。例如，UAB块可以被链接以创建高阶滤波器和signa-delta调制器。
在一个非常特定的实施方式中，IC设备1300可以配置为提供使用10kHz 128mV的幅度输入信号的70dB SNR信道。输入信号可以通过一对I/O 1316来提供，并被在CT块(1308-0/1)内配置的差分放大器放大以具有增益为8且在具有100kHz的截止频率的低通配置中。信号可以由具有增益为2的UAB(1312-0/2)内的放大器进一步差分放大。然后产生的放大的信号可以提供给SAR ADC，其可以是使用正确旁路的2.048V参考电压在600ksps差分采样的12位ADC。供应条件可以包括Vdda＝2.7V。
现在将描述IC设备1300的特定的配置实例。要理解的是，这些配置只通过举例的方式提供，PASS 1336可被重构为各种各样的不同的电路实现。
图14显示了可以在图13那样的IC设备1300中实现的信号路径1423，且其可以通过改变信号路由来重新配置。信号路径1423可以是磁卡阅读器，其可以读取被编码为磁条的值。在所示的实施方式中，信号路径1423可以通过配置一个或多个CT块或UAB以及通过模拟开关结构410的各种路径来产生。
一个或更多的CT块1308可以配置成可编程增益放大器(PGA)1472和缓冲器1468。可选地，PGA 1472和/或缓冲器1468可以在UAB 1312中实现。一个或更多的UAB 1312可以配置成跟踪和保持(跟踪/保持电路)电路1496和比较器1478。可选地，跟踪/保持电路1486和/或比较器1478可以在CT块1308中实现。
信号路径1423还可包括状态机(查找表(LUT))1498。在一些实施方式中，LUT 1498可以驻留在PASS 1336的数字部分(例如，1304)。然而，在其他实施方式中，LUT 1498可以存在于UAB 1312和/或CT块1310中。
在操作中，磁条可被滑过磁头1494。磁头1494可以连接在I/O 1416-0(PIN1)和1416-1(PIN2)之间。PIN1可以是到PGA 1472的输入电压。缓冲器1468可以用基准电压Vref驱动PIN2。参考电压Vref被提供给PGA 1472。PGA 1472的输出可提供为SAR ADC 406、跟踪/保持电路1496的输入和到比较器1478的(+)输入。
跟踪/保持电路1496可以采样和保持PGA 1472的输出，并将它提供为比较器1478的(-)输入。跟踪/保持电路1496和比较器1478的操作可以根据LUT 1498的输出进行控制。比较器1478的输出可以提供读取的数据。
图14的实线示出了信号路径1422的一种配置的连接。由于开关和路由的灵活性，交替的信号路径是容易实现的。虚线1421和1423以及“X”1425示出了信号路径1422的交替配置。虚线(1421和1423)代表添加在交替配置中的交替信号路由，且“X”1425示出了在交替信号路由中移除的信号路径。
以这样的方式，一种配置的路由可以动态地被从控制电路收到的控制信号修改，包括但不限于，处理器(例如，CPU DMA)、时序逻辑，或通过DSI。这样的能力可以实现在运行过程中的或响应于系统事件在应用类型/配置之间切换。
图15示出了可以通过如本文所述的IC设备实现的任意的混合信号处理的实施例。信号路径1523可以包括配置在CT块1308内的增益/过滤阶段1537、配置在UAB 1312内的混频器1531、配置在UAB 1312内的sigma-delta调制(DSM)阶段1533和配置在UAB 1312内的抽取阶段1535。信号路径1523的每个阶段(1537、1531、1533、1535)可以被数字控制部分1592控制。
根据实施方式，通过数字控制部分1304的操作，增益/过滤阶段1537可以先于在混频器1531中混合增益的输入而动态地进行调整。此外，数字控制部分1304可以改变传递系数以修改在DSM阶段1533内的增益、顺序、信号传递函数(STF)、信号量化噪声比(SQNR)或噪声传递函数(NTF)。DSM阶段1533的输出可以在抽取阶段1535中进行处理，其行为也可以在运行过程中进行控制，例如改变顺序或只是抽取操作的系数。
数字控制部分1592可以是任意合适的数字电路，但在特定的实施方式中可以是本地的计算引擎(本地到PASS)或UDB(其可以包括一些可编程数字逻辑)或者带有或不带有DMA的处理器(如微控制器、CPU)。信号路径1523提供的净转移函数可以具有线性和非线性传输特性，并进一步地这些特性可以随时间变化。
图16示出了可以通过如本文所述的IC设备实现的另一个任意的混合信号处理的实施例。在所示的实施方式中，数字控制部分可以并入处理回路中实现各种各样的操作。信号路径1623可以包括DSM阶段1633，其具有连接到抽取阶段1635的输出。抽取阶段的输出可以反馈到数字控制部分1692。响应于输出，数字控制部分1692可以改变由PRB 1642提供到DSM阶段1633的参考值。
数字控制部分1692可以调节来自PRB 1642的参考电压。数字控制部分1692可以被编程以执行最大化动态范围的增益控制。数字控制部分1692也可编程用于其他功能，包括但不限于：由PRB 1642提供以执行混合型功能或解调输入的故意歪曲转换(deliberatedistort conversion)的参考电压的动态调制。
将数字控制电路纳入到PASS内实施的处理路径，还可以包括，但不限于：修改来自PRB 1642的参考电压以改变DAC增益；修改时钟以允许多采样和交错采样；修改时钟以改变采样频率；修改CT块中的放大器操作，如放大器增益或带宽(通过功率电平和补偿)，以及到放大器的连接(pos增益，反相增益等)；在它的不同的可能的功能之间动态地改变UAB拓扑；改变模拟路由以利用该路由的固有过滤；修改固定功能块(如SAR ADC)的设置以改变例如孔径、采样率、功率电平、SAR状态机转换、SAR ADC采样序列器设置。
应当理解的是贯穿本说明书的参考“一个实施方式”或“实施方式”意味着与实施方式相关的具体的特征、结构或特性描述包含在本发明的至少一个实施方式中。因此，要强调和注意的是本说明书的各个部分的两个或两个以上的对“实施方式”或“一个实施方式”或“可选的实施方式”的参考不一定都是指相同的实施方式。此外，特定的特征、结构、或特性可以在本发明的一个或多个实施方式中进行合适的组合。
同样，应当理解的是，在本发明的示例性实施方式的上述描述中，为了简化本公开的目的，本发明的各种特征有时一起分组在单个实施方式、附图、或描述中，以有助于对各种发明方面的一个或多个方面的理解。然而，本公开的方法不被解释为反映所主张的实施方式比每个权利要求中明确的叙述要求更多的特征的意向。而是，发明方面在于少于单个前述所公开的实施方式的所有特征。因此，在详细描述之后的权利要求明确地并入本详细描述中，每个权利要求自身作为本发明的单独的实施方式。

Claims (17)

1.一种集成电路IC设备，包括：
多个模拟块，其包括：
至少一个固定功能模拟电路，以及
多个可重构模拟电路块；
至少一个模拟路由块，所述至少一个模拟路由块是可重构的，以在任意所述模拟块之间提供信号路径；以及
包括数字电路的数字部分，其中每个模拟块包括耦合至所述至少一个模拟路由块的专用信号线且所述可重构模拟电路块中的至少一个包括将所述可重构模拟电路块中的所述至少一个耦合到所述IC设备的外部连接的至少一个直接信号线，其中所述模拟块中的至少一个包括被配置为生成至少四个可编程参考值的可编程参考块PRB。
2.如权利要求1所述的IC设备，其中：
所述PRB对于其参考值中的每一个具有到多个其他模拟块的直接连接。
3.如权利要求1所述的IC设备，还包括：
数字控制部分，其被配置为生成数字控制信号；以及
至少部分地响应于至少一个相应的数字控制信号，所述可重构模拟电路块中的每一个是可配置的。
4.如权利要求3所述的IC设备，还包括：
处理器电路；以及
响应于来自所述处理器电路的输出数据，所述数字控制部分生成所述数字控制信号。
5.如权利要求1所述的IC设备，其中：
所述多个可重构模拟电路块包括
至少一个连续时间(CT)块，其包括多个可重构放大器电路，以及
至少一个离散时间块，其包括具有可重构开关网络的放大器，所述可重构开关网络具有由不同时钟输入共同控制的开关组。
6.一种集成电路IC设备，包括：
至少一个可重构模拟路由信号结构；
多个模拟块，其包括
至少一个固定功能模拟电路，其具有连接至所述模拟路由信号结构的专用信号线，
多个可重构模拟电路块，其具有被连接至所述模拟路由信号结构的专用信号线，其中所述多个可重构模拟电路块中的至少一个包括将所述多个可重构模拟电路块中的所述至少一个耦合到所述IC设备的外部连接的至少一个直接信号线，且其中所述模拟块中的至少一个包括被配置为生成至少四个可编程参考值的可编程参考块(PRB)；以及
数字部分，其包括数字电路。
7.如权利要求6所述的IC设备，其中：
所述可重构模拟路由信号结构包括被屏蔽的信号线。
8.如权利要求7所述的IC设备，其中：
所述被屏蔽的信号线包括由一个导电层形成的第一信号线，以及由所述一个导电层形成并形成在所述第一信号线之间且相互电耦合的屏蔽信号线。
9.如权利要求8所述的IC设备，其中：
所述被屏蔽的信号线还包括屏蔽导电层，所述屏蔽导电层位于与所述一个导电层不同的垂直层上、形成于所述第一信号线和所述屏蔽信号线之上且电耦合至所述屏蔽信号线。
10.如权利要求6所述的IC设备，其中：
所述固定功能模拟电路包括模数转换器(ADC)电路。
11.如权利要求6所述的IC设备，其中：
所述多个可重构模拟电路块包括
至少一个连续时间(CT)块，其包括多个可重构放大器电路，以及
至少一个离散时间块，其包括具有可重构开关网络的放大器，所述可重构开关网络具有由不同时钟输入共同控制的开关组。
12.一种使用IC设备处理信号的方法，包括：
响应于数字配置信号，将多个模拟块与可重构模拟信号路由结构互连，所述模拟块包括
至少一个固定功能模拟电路，其具有连接至所述模拟信号路由结构的专用信号线，和
多个可重构模拟电路块，其具有连接至所述模拟信号路由结构的专用信号线，其中所述多个可重构模拟电路块中的至少一个包括将所述多个可重构模拟电路块中的所述至少一个耦合到所述IC设备的外部连接的至少一个直接信号线，且其中所述模拟块中的至少一个包括被配置为生成至少四个可编程参考值的可编程参考块(PRB)；以及
使用数字部分生成所述数字配置信号，所述数字部分包括数字电路。
13.如权利要求12所述的方法，还包括：
所述可重构模拟电路块中的至少一个是包括多个可重构放大器电路的连续时间块CTB；以及
在至少一个CTB中执行连续时间信号处理。
14.如权利要求12所述的方法，还包括：
所述可重构模拟电路块中的至少一个包括具有带有可重构开关网络的放大器的离散时间块，所述可重构开关网络具有由不同时钟输入共同控制的开关组；以及
在所述离散时间块中执行离散时间信号处理。
15.如权利要求12所述的方法，还包括：
响应于处理器，生成所述数字配置信号中的至少一些。
16.如权利要求12所述的方法，还包括：
响应于可重构数字电路，生成所述数字配置信号中的至少一些。
17.如权利要求12所述的方法，还包括：
从所述可编程参考块直接提供所述至少四个可编程参考值给多个所述模拟块。
CN201580052517.8A 2014-11-25 2015-11-19 具有可编程模拟子系统的集成电路设备 Active CN107077580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910403493.6A CN110046526B (zh) 2014-11-25 2015-11-19 具有可编程模拟子系统的集成电路设备

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462084142P 2014-11-25 2014-11-25
US62/084,142 2014-11-25
US14/670,295 2015-03-26
US14/670,295 US9473144B1 (en) 2014-11-25 2015-03-26 Integrated circuit device with programmable analog subsystem
PCT/US2015/061654 WO2016085763A1 (en) 2014-11-25 2015-11-19 Integrated circuit device with programmable analog subsystem

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910403493.6A Division CN110046526B (zh) 2014-11-25 2015-11-19 具有可编程模拟子系统的集成电路设备

Publications (2)

Publication Number Publication Date
CN107077580A CN107077580A (zh) 2017-08-18
CN107077580B true CN107077580B (zh) 2019-06-07

Family

ID=56074908

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910403493.6A Active CN110046526B (zh) 2014-11-25 2015-11-19 具有可编程模拟子系统的集成电路设备
CN201580052517.8A Active CN107077580B (zh) 2014-11-25 2015-11-19 具有可编程模拟子系统的集成电路设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910403493.6A Active CN110046526B (zh) 2014-11-25 2015-11-19 具有可编程模拟子系统的集成电路设备

Country Status (4)

Country Link
US (2) US9473144B1 (zh)
CN (2) CN110046526B (zh)
DE (1) DE112015005315B4 (zh)
WO (1) WO2016085763A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157060B2 (en) 2011-12-29 2018-12-18 Intel Corporation Method, device and system for control signaling in a data path module of a data stream processing engine
US10331583B2 (en) 2013-09-26 2019-06-25 Intel Corporation Executing distributed memory operations using processing elements connected by distributed channels
US9473144B1 (en) * 2014-11-25 2016-10-18 Cypress Semiconductor Corporation Integrated circuit device with programmable analog subsystem
US10003338B2 (en) * 2016-07-21 2018-06-19 Andapt, Inc. Programmable analog and digital input/output for power application
US10402168B2 (en) 2016-10-01 2019-09-03 Intel Corporation Low energy consumption mantissa multiplication for floating point multiply-add operations
EP3549167B1 (en) 2016-12-09 2022-10-19 Nokia of America Corporation Reconfigurable integrated circuit and operating principle
EP3542464A4 (en) * 2016-12-09 2020-07-29 Nokia of America Corporation CONTROL SYSTEM FOR A RECONFIGURABLE INTEGRATED CIRCUIT
US9985640B1 (en) * 2016-12-23 2018-05-29 Avnera Corporation Programmable sequence controller for successive approximation register analog to digital converter
US10572376B2 (en) 2016-12-30 2020-02-25 Intel Corporation Memory ordering in acceleration hardware
US10558575B2 (en) 2016-12-30 2020-02-11 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10474375B2 (en) 2016-12-30 2019-11-12 Intel Corporation Runtime address disambiguation in acceleration hardware
US10416999B2 (en) 2016-12-30 2019-09-17 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
IT201700057307A1 (it) * 2017-05-26 2018-11-26 St Microelectronics Srl Sistema ip-gpio, apparecchiatura e procedimento corrispondenti
US10515049B1 (en) 2017-07-01 2019-12-24 Intel Corporation Memory circuits and methods for distributed memory hazard detection and error recovery
US10445234B2 (en) 2017-07-01 2019-10-15 Intel Corporation Processors, methods, and systems for a configurable spatial accelerator with transactional and replay features
US10387319B2 (en) 2017-07-01 2019-08-20 Intel Corporation Processors, methods, and systems for a configurable spatial accelerator with memory system performance, power reduction, and atomics support features
US10469397B2 (en) 2017-07-01 2019-11-05 Intel Corporation Processors and methods with configurable network-based dataflow operator circuits
US10515046B2 (en) 2017-07-01 2019-12-24 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10467183B2 (en) 2017-07-01 2019-11-05 Intel Corporation Processors and methods for pipelined runtime services in a spatial array
US10445451B2 (en) 2017-07-01 2019-10-15 Intel Corporation Processors, methods, and systems for a configurable spatial accelerator with performance, correctness, and power reduction features
US10496574B2 (en) 2017-09-28 2019-12-03 Intel Corporation Processors, methods, and systems for a memory fence in a configurable spatial accelerator
US11086816B2 (en) 2017-09-28 2021-08-10 Intel Corporation Processors, methods, and systems for debugging a configurable spatial accelerator
US10380063B2 (en) * 2017-09-30 2019-08-13 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator having a sequencer dataflow operator
US10445098B2 (en) 2017-09-30 2019-10-15 Intel Corporation Processors and methods for privileged configuration in a spatial array
US10565134B2 (en) 2017-12-30 2020-02-18 Intel Corporation Apparatus, methods, and systems for multicast in a configurable spatial accelerator
US10417175B2 (en) 2017-12-30 2019-09-17 Intel Corporation Apparatus, methods, and systems for memory consistency in a configurable spatial accelerator
US10445250B2 (en) 2017-12-30 2019-10-15 Intel Corporation Apparatus, methods, and systems with a configurable spatial accelerator
US10564980B2 (en) 2018-04-03 2020-02-18 Intel Corporation Apparatus, methods, and systems for conditional queues in a configurable spatial accelerator
US11307873B2 (en) 2018-04-03 2022-04-19 Intel Corporation Apparatus, methods, and systems for unstructured data flow in a configurable spatial accelerator with predicate propagation and merging
US10853073B2 (en) 2018-06-30 2020-12-01 Intel Corporation Apparatuses, methods, and systems for conditional operations in a configurable spatial accelerator
US11200186B2 (en) 2018-06-30 2021-12-14 Intel Corporation Apparatuses, methods, and systems for operations in a configurable spatial accelerator
US10891240B2 (en) 2018-06-30 2021-01-12 Intel Corporation Apparatus, methods, and systems for low latency communication in a configurable spatial accelerator
US10459866B1 (en) 2018-06-30 2019-10-29 Intel Corporation Apparatuses, methods, and systems for integrated control and data processing in a configurable spatial accelerator
US11533055B2 (en) 2018-09-07 2022-12-20 Cypress Semiconductor Corporation Ultra-low power adaptively reconfigurable system
US10678724B1 (en) 2018-12-29 2020-06-09 Intel Corporation Apparatuses, methods, and systems for in-network storage in a configurable spatial accelerator
US10915471B2 (en) 2019-03-30 2021-02-09 Intel Corporation Apparatuses, methods, and systems for memory interface circuit allocation in a configurable spatial accelerator
US10817291B2 (en) 2019-03-30 2020-10-27 Intel Corporation Apparatuses, methods, and systems for swizzle operations in a configurable spatial accelerator
US10965536B2 (en) 2019-03-30 2021-03-30 Intel Corporation Methods and apparatus to insert buffers in a dataflow graph
US11029927B2 (en) 2019-03-30 2021-06-08 Intel Corporation Methods and apparatus to detect and annotate backedges in a dataflow graph
US11037050B2 (en) 2019-06-29 2021-06-15 Intel Corporation Apparatuses, methods, and systems for memory interface circuit arbitration in a configurable spatial accelerator
US11907713B2 (en) 2019-12-28 2024-02-20 Intel Corporation Apparatuses, methods, and systems for fused operations using sign modification in a processing element of a configurable spatial accelerator
CN111478700B (zh) * 2020-03-19 2020-12-04 中国计量科学研究院 约瑟夫森子结阵单元模拟器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338970A (en) * 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
US6636124B1 (en) * 2001-11-30 2003-10-21 Analog Technologies, Inc. Method and apparatus for accurate pulse width modulation
US8111097B1 (en) * 2009-05-10 2012-02-07 Cypress Semiconductor Corporation Device with reconfigurable continuous and discrete time functionality
CN102483721A (zh) * 2009-05-09 2012-05-30 赛普拉斯半导体公司 用于芯片上系统的可动态重新配置的模拟路由电路及方法
US8416113B1 (en) * 2012-04-06 2013-04-09 Cypress Semiconductor Corporation Integrated circuit device with programmable blocks and analog circuit control
US8487655B1 (en) * 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
US8717070B1 (en) * 2013-03-12 2014-05-06 Cypress Semiconductor Corporation Multifunctional configurable analog circuit block, methods, and integrated circuit devices having the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995032481A1 (en) * 1994-05-24 1995-11-30 Imp, Inc. Integrated circuit having programmable analog modules with configurable interconnects between them
US6150837A (en) 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6701340B1 (en) * 1999-09-22 2004-03-02 Lattice Semiconductor Corp. Double differential comparator and programmable analog block architecture using same
US6615027B1 (en) * 2000-01-21 2003-09-02 Qualcomm Incorporated Method and circuit for providing interface signals between integrated circuits
US6724220B1 (en) * 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8176296B2 (en) * 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US6806771B1 (en) 2001-06-01 2004-10-19 Lattice Semiconductor Corp. Multimode output stage converting differential to single-ended signals using current-mode input signals
US7170315B2 (en) * 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US8093914B2 (en) * 2007-12-14 2012-01-10 Cypress Semiconductor Corporation Compensation circuit for a TX-RX capacitive sensor
US9448964B2 (en) * 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8547135B1 (en) 2009-08-28 2013-10-01 Cypress Semiconductor Corporation Self-modulated voltage reference
CN101976286B (zh) * 2010-10-27 2013-11-06 中兴通讯股份有限公司 终端设备及终端设备中模拟电路的实现方法
US8659317B1 (en) 2012-04-09 2014-02-25 Cypress Semiconductor Corporation Flexible multi-point routing topology
US9473144B1 (en) * 2014-11-25 2016-10-18 Cypress Semiconductor Corporation Integrated circuit device with programmable analog subsystem

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338970A (en) * 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
US6636124B1 (en) * 2001-11-30 2003-10-21 Analog Technologies, Inc. Method and apparatus for accurate pulse width modulation
US8487655B1 (en) * 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
CN102483721A (zh) * 2009-05-09 2012-05-30 赛普拉斯半导体公司 用于芯片上系统的可动态重新配置的模拟路由电路及方法
US8111097B1 (en) * 2009-05-10 2012-02-07 Cypress Semiconductor Corporation Device with reconfigurable continuous and discrete time functionality
US8416113B1 (en) * 2012-04-06 2013-04-09 Cypress Semiconductor Corporation Integrated circuit device with programmable blocks and analog circuit control
US8717070B1 (en) * 2013-03-12 2014-05-06 Cypress Semiconductor Corporation Multifunctional configurable analog circuit block, methods, and integrated circuit devices having the same

Also Published As

Publication number Publication date
US20170085268A1 (en) 2017-03-23
WO2016085763A1 (en) 2016-06-02
US9473144B1 (en) 2016-10-18
DE112015005315B4 (de) 2022-03-24
DE112015005315T5 (de) 2017-08-24
CN107077580A (zh) 2017-08-18
DE112015005315T9 (de) 2017-11-09
US20160329900A1 (en) 2016-11-10
US9960773B2 (en) 2018-05-01
CN110046526A (zh) 2019-07-23
CN110046526B (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
CN107077580B (zh) 具有可编程模拟子系统的集成电路设备
CN102594350B (zh) 可调整功率和性能的可设置级联西格玛-德尔塔模数转换器
US7961029B1 (en) Configurable switched capacitor block
Nys et al. A 19-bit low-power multibit sigma-delta ADC based on data weighted averaging
CN102843137B (zh) 同时采样的单端和差分二输入模数转换器
CN105356884B (zh) 基于Sigma-Delta模数转换器的传感器读出电路
CN104579341B (zh) 用于降低dac中的电容器感应的isi的方法和设备
CN106027060A (zh) 一种输入前馈式Delta-Sigma调制器
CN105591653B (zh) 具有跨导器网络用于动态调整环路滤波器系数的△-σ调制器
CN105389273A (zh) 带有可编程模拟子系统的集成电路器件
CN104639172A (zh) 积分器输出摆幅降低
Girgin et al. A silicon Hall sensor SoC for current sensors
CN107508600A (zh) 用于具有并联耦接的积分器的δσadc的方法和设备
Li et al. A 1 pF-to-10 nF Generic Capacitance-to-Digital Converter Using Zero-Crossing $\Delta\Sigma $ Modulation
Harjani et al. FRC: A method for extending the resolution of Nyquist rate converters using oversampling
Vogelmann et al. Improved SQNR and MSA in Incremental $\Delta\Sigma $ Modulators by Using a Recuperation Phase
CN107872229A (zh) 模数转换器的方法和设备
WO2011037822A2 (en) Discharge digital-to-analog converter
CN101267208B (zh) 一种模拟低通滤波器
US10644677B2 (en) Differentiator circuit
Kumar et al. FPGA based sigma-delta analog to digital converter for power sensing
Sin et al. A novel low-voltage cross-coupled passive sampling branch for reset-and switched-opamp circuits
Adhikari Energy Measurement Techniques for Smart Metering
Bashir et al. A 159 µW, Fourth Order, Feedforward, Multi-bit Sigma-Delta Modulator for 100 kHz Bandwidth Image Sensors in 65-nm CMOS Process
Kumar et al. Design of comparator in sigma-delta ADC using 45 nm CMOS technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant