CN102483721A - 用于芯片上系统的可动态重新配置的模拟路由电路及方法 - Google Patents

用于芯片上系统的可动态重新配置的模拟路由电路及方法 Download PDF

Info

Publication number
CN102483721A
CN102483721A CN2010800303818A CN201080030381A CN102483721A CN 102483721 A CN102483721 A CN 102483721A CN 2010800303818 A CN2010800303818 A CN 2010800303818A CN 201080030381 A CN201080030381 A CN 201080030381A CN 102483721 A CN102483721 A CN 102483721A
Authority
CN
China
Prior art keywords
circuit
route
bus
pin
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800303818A
Other languages
English (en)
Other versions
CN102483721B (zh
Inventor
贝特·苏朗
哈洛尔德·库兹
堤摩西·威廉斯
詹姆士·苏特
布鲁斯·拜凯特
梅兰妮·芮奇蒙
纳坦·柯哈根
马克·哈斯丁司
易许华尔·堤亚加拉根
瓦伦·辛德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN102483721A publication Critical patent/CN102483721A/zh
Application granted granted Critical
Publication of CN102483721B publication Critical patent/CN102483721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种集成电路装置可包含：可重新配置的模拟信号切换构造，其包括多个全局总线，所述多个全局总线响应于可改变的模拟路由数据而通过引脚连接电路选择性地连接到外部引脚，以及多个局部总线，所述多个局部总线响应于所述模拟路由数据而通过路由连接电路选择性地连接到模拟块和/或全局总线；以及至少一个处理器电路，其响应于指令数据而执行预定操作。

Description

用于芯片上系统的可动态重新配置的模拟路由电路及方法
技术领域
本发明涉及集成电路装置，且更确切地说，涉及具有数字和模拟电路块的可重新配置的集成电路装置。
发明内容
本发明包含一种集成电路装置，其包括：可动态或静态重新配置的模拟信号切换构造，其包括多个全局总线，所述多个全局总线响应于模拟路由数据而通过引脚连接电路选择性地连接到外部引脚，以及多个局部总线，所述多个局部总线响应于所述模拟路由数据而通过路由连接电路选择性地连接到模拟块和/或全局总线；以及至少一个处理器电路，其响应于指令数据而执行预定操作。
本发明还包含一种集成电路，其包括：至少一个处理器电路；多个模拟电路块；以及可动态或静态重新配置的模拟路由构造，其响应于来自至少一个路由数据源以及所述至少一个处理器电路的模拟路由数据而选择性地互连所述模拟电路块与输入/输出(I/O)引脚。
本发明进一步包含一种方法，其包括：响应于路由数据，在集成电路上配置可重新配置的模拟路由构造，以选择性地启用多个输入/输出(I/O)引脚与多个全局总线中的至少一者之间的连接，且选择性地启用至少一个全局总线与所述集成电路的多个模拟电路块中的至少一者之间的连接；其中所述路由数据是动态地或静态地从所述集成电路的数字电路提供。
附图说明
图1展示根据一实施例的集成电路装置；
图2展示根据另一实施例的集成电路装置；
图3为根据一实施例的集成电路装置架构的表示；
图4为根据另一实施例的集成电路装置架构的表示；
图5展示根据一实施例的输入/输出(I/O)连接电路；
图6展示根据另一实施例的I/O连接电路；
图7展示根据一个实施例的通用I/O配置电路；
图8展示根据一实施例的可编程模拟路由构造；
图9A到图9H展示根据特定实施例的各种模拟块连接布置；
图10A到图10D展示根据各种实施例的可用模拟路由构造建立的各种信号路径连接；
图11为展示根据一个实施例的到模拟路由构造的总线的全局I/O连接的示意图。
具体实施方式
现在将描述各种实施例，所述各种实施例展示具有可重新配置的模拟路由构造的集成电路装置的装置和方法，所述可重新配置的模拟路由构造用于用多个总线和连接电路将输入/输出(I/O)连接到一个或一个以上模拟电路块。
在以下描述中，相似项通过相同参考字符来指代，但第一数字对应于对应的图号。
现在参看图1，以框图形式来展示根据第一实施例的集成电路装置，且用通用参考字符100来指定。在一些实施例中，装置100可为“芯片上系统”，其提供可编程模拟功能以及可编程数字功能两者。
如图1中所展示，装置100可包含若干个外部连接引脚(一个引脚展示为102)、模拟部分104，以及数字部分106。引脚(例如，102)可提供到装置100的物理信号连接，且可为输入引脚、输出引脚，或用作输入与输出两者的引脚。此些引脚(例如，102)在本文中将被称作输入/输出(I/O)引脚，应理解，此些引脚用作(或可经配置以用作)输入、输出，或输入与输出两者。在一些实施例中，可将引脚(例如，102)配置为模拟引脚(即，输入或输出模拟信号)或数字引脚(即，输入或输出二进制逻辑信号)。另外，在一些实施例中，引脚(例如，102)可为专用引脚(例如，仅数字输入和/或输出引脚)。
模拟部分104可包含可编程模拟路由构造108以及若干个模拟块110-0到110-n。
模拟路由构造108可经配置(且经重新配置)以提供配置为模拟I/O的I/O引脚(例如，102)与模拟块(110-0到110-n)中的任一者之间的信号路径。作为仅少数实例，模拟路由构造108可通过一个或若干个总线提供引脚到引脚路径，使得能够将若干个引脚连接到单个总线，使得能够将若干个总线连接到单个引脚，和/或使得能够将任何模拟I/O引脚连接到任何模拟块(110-0到110-n)。
可根据模拟路由数据来编程(且重新编程)模拟路由构造108。如下文将描述，与常规方法形成对比，可从若干个不同来源中的任一者提供此些模拟路由数据，而不是仅从板上处理器来提供此些模拟路由数据。在特定实施例中，模拟路由构造108可包含多个总线，所述多个总线可基于模拟路由数据通过连接电路而连接到彼此。
模拟块(110-0到110-n)可包含执行模拟电路功能的模拟电路。模拟块(110-0到110-n)可通过模拟路由构造108而连接到I/O引脚(例如，102)和/或连接到彼此。选定的或所有模拟块(110-0到110-n)也可接收数字数据和/或输出数字数据到数字部分106。模拟块(110-0到110-n)可包含各种模拟电路，包含(但不限于)电容感测电路、比较器、模/数转换器(ADC)(包含“∑-Δ”型和/或逐步近似型)、滤波器(包含低通滤波器)、开关电容器型电路，和/或数/模转换器(DAC)(包含电流和/或电压DAC两者)。
应理解，模拟路由构造108的全部或一部分可动态地(在装置100的操作期间改变)或静态地(在装置100的整个操作期间实质上维持相同)来配置。
在所展示的实施例中，数字部分106可包含处理器部分112、直接存储器存取(DMA)电路114、模拟接口I/F电路116、数据传送集线器电路118、可编程参考产生器120、可编程数字部分122，以及数字系统互连(DSI)124。处理器部分112可包含可执行预定指令的一个或一个以上处理器。处理器部分112可为用于提供模拟路由数据以用于配置模拟路由构造108的一个来源。
DMA电路114可使得能够在无处理器部分112的直接控制的情况下在装置100与其它装置之间进行数据传送。DMA 114也可为用于配置模拟路由构造108的模拟路由数据的来源。这种情况与常规方法形成鲜明对比，常规方法限制路由构造对于从处理器或其类似者发出的数据的可编程性。虽然图1的实施例展示DMA电路114，但其它实施例可包含不同类型的数据传送电路，所述不同类型的数据传送电路可用作独立于处理器部分112的模拟路由数据的来源。
模拟I/F电路116可接收模拟信号，且将模拟信号转换成数字域。模拟I/F电路116可为用于配置模拟路由构造108的模拟路由数据的另一来源。
数据传送集线器电路118可提供处理器部分112与在装置100外部的装置以及装置100内的位置之间的数据传送路径。仅作为许多可能实例中的少数几个实例，数据传送集线器118可启用向用于与外部装置通信的一个或一个以上接口的数据传送，所述一个或一个以上接口包含一个或一个以上外部存储器接口、一个或一个以上串行数据传送接口，和/或一个或一个以上I/O(例如，102)。数据传送集线器118也可在板上(即，同一装置的电路)部分之间传送数据，板上部分包含内部存储器电路、中断控制电路、电源管理电路、定时电路、模拟接口电路116、可编程数字部分122和/或DSI 124。
可编程参考产生器120可产生可用于模拟部分104中的参考电流和/或电压。此些经编程电流/电压也可作为来自装置100的输出值来提供。
可编程数字部分120可提供可编程逻辑电路，所述可编程逻辑电路可基于数字配置数据而配置成各种数字功能。在非常特定的实施例中，可编程数字部分120可包含具有可编程功能的可编程逻辑装置块，以及可编程互连件。可编程数字部分120可为用于配置模拟路由构造108的模拟路由数据的又一来源。
DSI 124可启用数字部分106的各个部分之间的互连，且另外，可提供到模拟部分104的数字连接。更确切地说，DSI 124可提供模拟路由数据，或从此些路由数据产生的信号，以动态地配置模拟路由构造108。在非常特定的实施例中，DSI 124可使得能够从以下各项中的任一者来配置模拟路由构造108：处理器部分112、直接存取电路114、模拟I/F电路116，和/或可编程数字部分122。尽管图1中未展示，但DSI 124也可提供到固定数字功能块的连接。
以此方式，集成电路可包含用模拟路由构造而连接到I/O引脚的模拟电路块，所述模拟路由构造可根据来自各种来源以及处理器的模拟路由数据而配置。
现在参看图2，以框图形式来展示根据另一实施例的集成电路装置，且用通用参考字符200来指定。图2的装置可为图1中所展示的装置的一个实施方案。
在图2的实施例中，引脚可包含通用I/O(GPIO)引脚(一个集合展示为202-0)、特殊I/O引脚(SIO)(一个集合展示为202-1)，以及直接连接引脚(三个集合展示为202-2/202-3/202-4)。
GPIO引脚202-0可连接到对应GPIO配置电路(一个展示为226)。GPIO配置电路(例如，226)可使得能够将GPIO引脚连接到模拟互连件230和/或DSI 224。因此，当连接到模拟互连件230时，GPIO引脚(例如，202-0)可用作模拟输入和/或输出。相反，当连接到DSI 224时，GPIO引脚(例如，202-0)可用作数字输入和/或输出。GPIO配置电路(例如，226)也可提供到模拟互连件230的不同类型的连接。明确地说，GPIO引脚可与模拟互连件230的一个或一个以上不同总线连接。
SIO引脚(例如，202-1)可连接到SIO配置电路(例如，226)。SIO配置电路(例如，228)可使得能够将SIO引脚连接到DSI 224。因此，可将SIO引脚(例如，202-1)编程为数字输入和/或输出。然而，此些引脚(例如，202-1)可不用作模拟I/O。
直接连接引脚(例如，202-2/202-3/202-4)可具有到装置200的特定电路部分的直接连接。集合202-2仅可提供到一个特定接口电路的连接。与此对比，集合202-3可提供到数字电路以及GPIO配置电路(例如，226)的直接连接，而集合202-4可提供到模拟电路块以及GPIO配置电路(例如，226)的直接连接。
仍参看图2，模拟块群组210结合GPIO配置电路(例如，226)以及模拟互连件230可形成模拟路由构造。模拟块群组210可包含若干个模拟块(ALOGBLK0到ALOG BLKn)，所述若干个模拟块可通过模拟互连件230以及GPIO配置电路(例如，226)而连接到GPIO，且通过模拟互连件230而连接到彼此。模拟块(ALOG BLK0到ALOG BLKn)可采用展示为110-0到110-n的所述模拟块或其等效者的形式。
模拟互连件230可包含若干个总线以及连接电路，以实现GPIO配置电路(例如，226)与模拟块群组210之间的可重新配置的互连。在特定实施例中，模拟互连件230可包含：全局总线，其可使得能够在GPIO与模拟块(ALOGBLK0到ALOG BLKn)中的任一者或全部之间建立信号路径；局部总线，其可使得能够在模拟块(ALOG BLK0到ALOG BLKn)中的任一者或全部之间建立信号路径；以及多路复用器总线，其可使得一个总线能够将多个GPIO连接到模拟块(ALOG BLK0到ALOG BLKn)中的任一者或全部。
在图2中，数字部分206可包含存储器系统232、处理器系统234、编程和测试系统236，以及数字系统238。
存储器系统232可包含存储器I/F 242以及一个或一个以上存储器(MEM0到MEMi)。存储器I/F 242可使得能够通过装置100对存储器装置进行外部存取。存储器(MEM0到MEMi)可包含各种类型的存储器，包含(但不限于)静态随机存取存储器(SRAM)、非易失性存储器(包含EEPROM，以及快闪EEPROM)。此些存储器(MEM0到MEMi)可直接通过处理器系统234来存取。
处理器系统234可包含处理器212以及外围存取系统240。处理器212可包含一个或一个以上处理器以及对应电路，例如存储器控制器(包含高速缓冲存储器控制器)以及中断控制电路。外围存取系统240可包含电路，例如直接存取电路，类似展示为图1中的114的电路，和/或数据传送集线器电路，类似展示为118的电路，或其等效者。
编程和测试系统236可包含使得能够将数据(用于供处理器系统234执行的编程数据)加载到存储器系统232中的电路，以及用于将测试数据提供到装置200且接收来自装置200的测试结果数据的测试电路。
存储器系统232以及处理器系统234可连接到系统总线244。系统总线244还可连接到模拟块群组210。
数字系统238可包含可编程数字部分222以及若干个固定功能数字块(FIXED BLK0到FIXED BLKj)。可编程数字部分222可类似展示为图1中的122的可编程数字部分，或其等效者。固定功能数字块(FIXED BLK0到FIXED BLKj)可为装置提供预定数字功能。固定功能数字块(FIXED BLK0到FIXED BLKj)可包含任何合适的数字电路，包含(但不限于)定时器电路、计数器电路、数字调制电路、串行接口电路，和/或网络接口电路。在所展示的特定实施例中，数字系统238可连接到固定接口电路246，固定接口电路246可为物理层(PHY)接口电路。
DSI 224可提供数字系统238的各个部分之间的数字连接和/或到经合适配置的GPIO引脚(例如，202-0)或SIO引脚(例如，202-1)的连接。
在所展示的特定实施例中，一种装置还可包含系统资源248。系统资源248可包含时钟系统250以及电源管理系统250。时钟系统250可基于一个或一个以上时钟产生电路和/或一个或一个以上所接收时序信号而将时序信号提供到各个部分或装置200。电源管理系统250可将电源供应电压和调节提供到装置200的各个部分。电源管理250可选择性地停用装置的若干部分以进入低功率(即，睡眠)操作模式。
以此方式，集成电路可包含I/O，所述I/O可编程以连接到模拟互连件的一个或一个以上总线以实现I/O之间的连接和/或到模拟块的连接。
现在参看图3，以框示意图的形式来展示根据一实施例的集成电路装置配置架构，且用通用参考字符300来指定。
结构300展示连接到DSI 324的可编程数字部分322、固定功能数字块354-0/354-1、处理器系统334以及外围存取系统340。DSI 324可提供连接到其的各种电路之间的数字信号路径。在一个非常特定的实施例中，此连接可通过可编程数字部分322来配置。
DSI 324还可连接到模拟路由配置电路356。模拟路由配置电路356可将配置值提供到模拟路由构造308以实现GPIO 302-0与模拟块310-0/310-1之间的可重新配置的连接。在一个实施例中，模拟路由配置电路356可通过连接到DSI 324的其它电路块中的任一者来存取，从而使得能够通过多个来源进行模拟路由配置。在非常特定的实施例中，模拟路由配置电路356可包含配置寄存器或为配置寄存器的输出，所述配置寄存器可经写入以含有模拟路由数据。可更新此些模拟路由数据以动态地改变模拟路由配置。
在图3的特定实施例中，通过受模拟路由配置电路356控制的各种连接元件360来表示模拟路由构造308。连接元件360可提供总线(未图示)、GPIO302-0以及模拟块310-0/310-1之间的连接。在特定实施例中，连接电路元件360可以群组形式作为连接电路而受控。此些连接电路可具有开关配置，从而允许响应于模拟路由数据而启用群组的任何数目个连接元件。或者，连接电路可具有多路复用器(MUX)配置，从而允许一次仅启用群组中的一个连接元件。应理解，图3仅出于说明目的而展示两个模拟块310-0/310-1以及两个GPIO302-0。装置300可包含如本文中所描述的其它实施例中所展示的额外块和连接，以及其等效者。
图3还展示GPIO配置电路326以及SIO配置电路328。GPIO配置电路326可提供到DSI 324的数字输入和/或输出路径，以及作为模拟路由构造308的部分的一个或一个以上连接(仅展示一个)。与此对比，SIO配置电路328可仅提供到DSI 324的数字连接。
以此方式，集成电路装置可包含受模拟路由配置电路控制的模拟路由构造，所述模拟路由配置电路通过可配置的数字系统互连而连接到若干个数字块中的任一者。
现在参看图4，以框示意图的形式来展示根据另一实施例的集成电路装置配置架构，且用通用参考字符400来指定。图4包含与图3相同的许多项，因此将省略对此些项的描述。
图4与图3的不同之处在于：可包含开关电压产生器电路460-0到460-i，开关电压产生器电路460-0到460-i产生可在通过集成电路400接收的电源供应电压之外的开关电压Vsw0到Vswi。例如，开关电压(Vsw0和/或Vswi)可高于高电源供应电压或低于低电源供应电压。开关电压产生器电路(460-0到460-i)可接收来自DSI 324的配置值。因此，可以大体上与模拟路由构造308(例如，多个来源)相同的方式来配置(且重新配置)开关电压产生器电路(460-0到460-i)。在一个特定实施例中，电压产生器电路460-0到460-i可为电荷泵电路。
在所展示的实施例中，可通过开关激活电路458-0/458-1根据从模拟路由配置电路356所接收的配置值将开关电压(Vsw0和/或Vswi)施加到连接元件360。
以此方式，集成电路装置可包含具有连接元件的可编程模拟路由构造，所述连接元件通过在所接收电源供应电压范围之外的电压电平来操作。
如上文所述，在一些实施例中，可将I/O引脚选择性地连接到模拟路由构造的一个或一个以上总线，以启用此些I/O引脚与一个或一个以上模拟块之间的模拟信号路径。现在将参看图5描述根据一个实施例的特定I/O连接电路。
参看图5，以框示意图来展示根据一实施例的I/O连接电路，且用通用参考字符500来指定。I/O连接电路500可形成本文中所展示的实施例的可编程模拟路由构造的部分。
I/O连接电路500可包含若干个I/O引脚502-0到502-k、I/O连接电路562-0到562-k、模拟MUX总线(AMXBUS0/AMXBUS1)564-0/564-1、若干个全局总线566-0到566-h、模拟块连接电路568、模拟块510，以及模拟路由信号源572。
I/O连接电路(562-0到562-k)可接收第一模拟路由数据574-0和第二路由数据574-1，且作为响应，将对应I/O引脚(502-0到502-k)连接到AMXBUS0564-0和/或对应全局总线(566-0到566-h)。I/O连接电路(562-0到562-k)可在开关或MUX中以类似如上文所述的方式操作。应理解，每一I/O连接电路(562-0到562-k)可将其对应I/O引脚(502-0到502-k)连接到未展示的其它全局总线。
仍参看图5，模拟块连接电路568可基于第三模拟路由数据574-2而将AMXBUS0/AMXBUS1 564-0/564-1中的任一者连接到模拟块510。
路由值来源572可提供路由数据以动态地重新配置I/O与总线之间的连接。在图5的特定实施例中，路由值来源572可包含以下各项中的任一者：借助于DSI 524提供路由数据的可编程数字部分522、直接存取电路514或处理器部分512。应理解，路由数据574-0/574-1/574-2可为动态的，根据装置的操作随时间而改变。
以此方式，可将多个I/O引脚中的任一者选择性地连接到全局总线和/或模拟MUX总线，其中模拟MUX总线提供到一个或一个以上模拟块的路径。
参看图6，以框示意图来展示根据另一实施例的I/O连接电路，且用通用参考字符600来指定。I/O连接电路600可形成本文中所展示的实施例的可编程模拟路由构造的部分，且可结合图5中所展示的所述可编程模拟路由构造使用。图6包含与图5相同的许多项，因此将省略对此些项的描述。
图6可不同于图5之处在于：全局总线连接电路676可基于第四模拟路由数据574-2而将全局总线(566-0到566-h)中的任一者连接到模拟块510。
以此方式，可将I/O引脚连接到全局总线，所述全局总线中的任一者可选择性地连接到一个或一个以上模拟块。
如上述实施例中所述，GPIO引脚可用作模拟I/O或数字I/O。此种功能的一个非常特定的GPIO配置电路展示于图7中。
参看图7，以框示意图的形式来展示根据一个实施例的GPIO配置电路，且用通用参考字符700来指定。GPIO配置电路700可为展示为图2中的226的GPIO配置电路的一个实例。
GPIO配置电路700可包含数字输入路径778、数字输出路径780、模拟路径782，以及辅助功能路径784。数字路径778可包含输入驱动器786，其具有耦合到GPIO引脚702的输入端，以及提供数字系统输入信号的输出端。在一个实施例中，可将此数字输入信号提供到DSI(未图示)。输入驱动器786可受数字控制信号(DIG.CTRL)控制。输入驱动器786的输出端也可连接到中断逻辑788，中断逻辑788可产生用于装置的其它电路的中断(INTRUPT)。
数字输出路径780可包含输出驱动器790，输出驱动器790具有接收数字系统输出信号的输入端。此数字输出信号可从DSI来提供。输出驱动器790可响应于此数字输出信号而驱动GPIO引脚702。输出驱动器790可响应于数字输出控制信号(DIG_OUT_CTRL)而控制输出信号的驱动强度和/或斜率。响应于双向控制信号(BI-DIR CTRL)，可停用数字输出路径780(且启用数字输入路径778)。
模拟路径782可包含I/O连接电路762，I/O连接电路762可响应于路由数据774以及来自全局控制逻辑792的输出数据而将GPIO引脚702选择性地连接到全局总线766和/或模拟MUX总线764。全局总线和模拟MUX总线可采用本文中的其它实施例中所展示的所述形式以及其等效者中的任一者的形式。
在所展示的非常特定的实施例中，辅助功能路径784可基于数字输出信号而驱动具有所产生的偏压VBIAS的GPIO 702。在非常特定的实施例中，辅助功能路径784可为用于驱动LCD元件的液晶显示器(LCD)总线。
已描述具有可编程模拟路由构造的各种实施例，在图8中以框示意图的形式来展示根据一个非常特定的实施例的模拟路由构造，且用通用参考字符808来指定。
图8展示路由构造808，路由构造808可借助于模拟MUX(AMUX)总线864-0/864-1、全局总线866-0/866-1和/或局部总线896-0/896-1将GPIO引脚(一个展示为802)连接到模拟块(810-00到810-1n)中的任一者。可使路由构造808概念化为具有左侧和右侧，其中左侧包含一个左侧AMUX总线864-0、八个左侧全局总线(0到7)866-0，以及四个左侧局部总线(896-0)。右侧可包含一个右侧AMUX总线864-1、八个右侧全局总线(0到7)866-1，以及四个右侧局部总线(896-1)。
通过圆(一个展示为885)来展示各种总线、GPIO引脚与模拟块之间的可编程连接。可响应于模拟路由数据而动态地启用或停用每一可编程连接以配置用于所要模拟功能的路由构造。在一些实施例中，可编程连接的阻抗可变化，其中一些连接具有低于其它连接的接通阻抗。明确地说，到对阻抗敏感的模拟块的连接可具有低于其它连接的阻抗值。
由虚线环绕的连接可指示连接群组。连接群组可在开关模式(可启用连接中的任一者)和/或MUX模式(仅启用一个连接)下操作，如上文所述。连接群组可采用包含(但不限于)以下各项的各种形式：I/O连接群组(一个展示为894)，其可将对应GPIO引脚连接到全局总线和/或AMUX总线；参考连接群组(一个展示为898)，其可将参考电压和电流连接到一个或一个以上总线或模拟块；电源供应器连接群组(一个展示为891)，其可将电源供应电压连接到一个或一个以上总线；块连接群组(一个展示为887)，其可将模拟块连接到多个总线中的任一者。应注意，图8的实施例展示具有到大体上所有可用总线的连接的连接块。如下文将展示，在特定实施例中，可提供仅到选定总线的连接。
可编程连接也可包含以下各项中的任一者：个别参考连接(一个展示为897)，其可将单个参考电压(或电流)提供到总线或模拟块；AMUX接合连接(一个展示为895)，其可将一个AMUX总线连接到另一个AMUX总线；全局接合连接(一个展示为893)，其可将左手侧全局总线连接到对应的右手侧全局总线；以及局部接合连接(一个展示为889)，其可将左手侧局部总线连接到对应的右手侧局部总线。
仍参看图8，AMUX总线864-0/864-1可使得能够将GPIO引脚(例如，802)中的任一者连接到模拟块(810-00到810-1n)中的任一者。全局总线866-0/866-1可将选定GPIO连接到模拟块(810-00到810-1n)。局部总线896-0/896-1可使得能够将模拟块(810-00到810-1n)连接到彼此。
在一些实施例中，可屏蔽选定的或所有总线864-0/864-1、866-0/866-1、896-0/896-1，以限制总线(以及其它信号线)之间的信号耦合。屏蔽可包含形成邻近于此些总线的屏蔽导体，维持屏蔽导体处于限制信号耦合的电位，或任何其它合适的屏蔽技术。在非常特定的实施例中，可屏蔽局部总线896-0/896-1以及全局总线866-0/866-1。
以此方式，模拟路由构造可包含：模拟MUX总线，其可将多个GPIO动态地连接到一个或一个以上模拟块；统一全局总线，其可将选定GPIO连接到模拟块；以及局部总线，其可将模拟块连接到彼此。
已描述模拟块连接到切换构造的总线的所描述实施例，现在将描述模拟块连接的非常特定的实例。
参看图9A，以框示意图的形式展示模拟块连接的实例，且用通用参考字符985-A来指定。模拟块910-A可为具有两个滤波器的滤波器块，一个滤波器可具有输入端(in0)，输入端(in0)可通过连接群组987-A而连接到左侧AMUX总线964-0和/或左侧全局总线0。对应输出端(out0)可连接到局部总线0。第二滤波器可具有到对应右手侧总线的类似连接。
参看图9B，以框示意图的形式展示模拟块连接的另一实例，且用通用参考字符985-B来指定。模拟块910-B可为具有四个比较器的比较器块，每一比较器具有“+”输入端和“-”输入端。此些输入端可通过连接群组(一个展示为987-B)而连接到选定总线和/或参考电压。在所展示的实施例中，比较器块910-B可提供比较器结果(cmp_results)作为数字数据。在特定实施例中，可将数字数据提供到DSI(未图示)。
参看图9C，以框示意图的形式展示模拟块连接的另一实例，且用通用参考字符985-C来指定。模拟块910-C可为具有两个感测电路的电容感测块，每一感测电路具有输出端(out)、参考输入端(ref)以及信号输入端(in)。在所展示的实施例中，输出端(out)可具有到AMUX总线964-0/964-1的“硬”(即，非可编程)连接985。另外，另一模拟块(在此实例中，为DAC块910-x)可通过连接群组987-C选择性地将参考值提供到参考输入端。
图9D展示用于开关电容器/连续时间模拟电路块985-D的模拟块连接。从上述描述来理解连接。
图9E展示用于电压或电流DAC(VIDAC)块985-E的模拟块连接。VIDAC块985-E展示以下布置：其中可将来自模拟块910-E的输出(v0、v1)作为输入提供到其它模拟块(910-z0/910-z1)。VIDAC块985-E可接收用于转换的输入数字值(DIG_IN)。在特定实施例中，可从DSL接收此些数字值。图9E也展示以下布置：其中可通过I/O连接981(而不是通过总线)将GPIO(一个展示为902)连接到模拟块910-E。另外，在所展示的实施例中，VIDAC 985-E可仅具有到左侧总线的连接。
图9F展示用于Δ信号调制ADC(DSM)块985-F的模拟块连接。从上述描述来理解连接。DSM块985-F可输出反映转换结果的数字数据(VALUE)。在特定实施例中，可将数字转换结果提供到DSI(未图示)。
图9G展示用于运算放大器(op amp)块985-G的模拟块连接。从上述描述来理解连接。图9G展示以下布置：其中模拟块985-G可具有输入端(+、-)，所述输入端(+、-)连接到局部总线964-0的线路、全局总线966-0的线路，或参考值(V0)。然而，另外，此些输入也可通过I/O连接(一个展示为981)而连接到GPIO引脚(一个展示为902-0G)。另外，可通过电路连接(一个展示为979)来启用每一op amp的(-)输入端与输出端之间的负反馈路径。再另外，op amp输出端也可具有到某些GPIO引脚(一个展示为902-1G)的直接连接。
图9H展示用于逐步近似(SAR)ADC块985-H的模拟块连接。从上述描述来理解连接以及数字输出值。
已描述可编程模拟路由构造以及到这些构造的模拟块连接，现在将描述根据非常特定的实施例的提供连接路径的方法。在下文的图中，实心圆指定到总线的启用的连接。
参看图10A，用粗线展示可形成于图8的模拟路由构造808中的众多信号路径中的两者。路由1077-0展示可如何通过单个总线将不同GPIO引脚1002-2和1002-3连接到彼此，在所展示的实例中，所述单个总线为左侧AMUX总线864-0。路由1077-1展示可如何通过多个不同总线将不同GPIO引脚1002-0和1002-1连接到彼此，在所展示的实例中，多个不同总线包含右侧全局总线“7”、左侧全局总线“7”以及左侧全局总线“3”。
参看图10B，用粗线展示可形成于图8的模拟路由构造808中的更多个信号路由。路由1077-2到1077-4展示可如何将不同GPIO引脚1002-4、1002-5、1002-6连接到同一总线，在所述实例中，所述同一总线为右侧全局总线“7”。图10B也展示可如何将单个GPIO引脚1002-7连接到多个总线，在此实例中，所述多个总线为左侧全局总线4到7。
参看图10C，用粗线展示类似图8的模拟路由构造的模拟路由构造808′中的可能的信号路由的额外实例。图10C展示可如何在不同信号点处将GPIO引脚1002-8到1002-10全部连接到同一模拟块810-00。明确地说，GPIO引脚1002-8可通过左侧和右侧AMUX总线864-0/864-1而连接，GPIO引脚1002-10可通过左侧全局总线“0”而连接，且GPIO引脚1002-9可通过右侧全局总线“6”以及左侧全局总线“6”而连接。
图10C还展示可如何利用局部总线来将模拟块连接在一起。在所展示的特定实施例中，模拟块810-1n和810-10可通过右侧局部总线“2”而连接在一起，且模拟块810-10和810-0n可通过左侧局部总线“3”和右侧局部总线“3”而连接在一起。
现在参看图10D，用粗线展示类似图8的模拟路由构造的模拟路由构造808中的可能的信号路由的再其它实例。图10D展示可如何将多个GPIO引脚1002-11到1002-14各自连接到不同模拟块。明确地说，可分别将GPIO引脚1002-11到1002-14连接到模拟块810-00、810-0n、810-10和810-1n。
图10D也展示可如何将多个GPIO引脚1002-15到1002-17各自连接到同一模拟块输入端或输出端。明确地说，GPIO引脚1002-15到1002-17均可连接到模拟块810-00的同一I/O。
如上文所述，根据一些实施例，GPIO引脚可具有到总线的特定连接。根据一个特定实施例的GPIO总线连接展示于图11中。
参看图11，以示意图的形式来展示类似图8的模拟路由构造的模拟路由构造的一部分，且用参考字符808″来指定。图11展示各种GPIO引脚1102-0到1102-11以及到总线的可能的连接。明确地说，图11展示所有GPIO引脚1102-0到1102-11如何可具有到同一模拟MUX总线864-1的连接，且具有仅到选定全局总线的连接。
应了解，在示范性实施例的前述描述中。为了将本发明连成一个整体的目的，有时在单个实施例、图或其描述中将各种特征分群在一起，从而辅助理解各种发明方面中的一者或一者以上。然而，本发明的这种方法不应被解释为反映本发明需要比每一权利要求中明确叙述的特征多的特征的意图。实情为，如所附权利要求书反映，本发明方面在于单个前述所揭示实施例的少于所有的特征。因此，在详细描述之后的所附权利要求书特此明确地并入此详细描述中，其中每一权利要求依靠其自身作为单独的实施例。
也应理解，可在缺乏未特别揭示的元件和/或步骤的情况下实践本发明的实施例。就是说，本发明的特征可为元件的消除。
因此，虽然已详细描述本文中所陈述的特定实施例的各种方面，但在不偏离本发明的精神和范围的情况下，本发明可经受各种改变、替代和更改。

Claims (20)

1.一种集成电路装置，其特征在于，包括：
可动态或静态重新配置的模拟信号切换构造，其包括
多个全局总线，所述多个全局总线响应于模拟路由数据而通过引脚连接电路选择性地连接到外部引脚，以及
多个局部总线，所述多个局部总线响应于所述模拟路由数据而通过路由连接电路选择性地连接到模拟块和/或全局总线；以及
至少一个处理器电路，其响应于指令数据而执行预定操作。
2.如权利要求1所述的集成电路装置，其特征在于：
所述引脚连接电路包括开关电路，所述开关电路响应于所述模拟路由数据而选择性地将一个外部引脚连接到多个全局总线中的任一者。
3.如权利要求1所述的集成电路装置，其特征在于：
所述引脚连接电路包括多路复用器电路，所述多路复用器电路响应于所述模拟路由数据而选择性地将一个外部引脚连接到多个全局总线中的任一者。
4.如权利要求1所述的集成电路装置，其特征在于：
所述路由连接电路包括开关电路，所述开关电路响应于所述模拟路由数据而选择性地将至少一个模拟块连接到所述局部总线和/或全局总线中的任一者。
5.如权利要求1所述的集成电路装置，其特征在于：
所述路由连接电路包含
第一路由连接电路，其提供具有第一阻抗的连接，以及
第二路由连接电路，其提供具有第二阻抗的连接，所述第二阻抗小于所述第一阻抗。
6.如权利要求1所述的集成电路装置，其特征在于：
所述局部总线和全局总线经屏蔽以减少其间的信号耦合。
7.如权利要求1所述的集成电路装置，其中：
所述可重新配置的模拟信号切换构造进一步包含
至少一个多路复用器(MUX)总线，其通过所述引脚连接电路而选择性地连接到所述引脚中的任一者，且通过所述路由连接电路而连接到至少一个全局和/或局部总线。
8.如权利要求1所述的集成电路装置，其特征在于，进一步包含：
可编程逻辑部分，其包括多个数字可编程块；以及
数字系统互连件，其提供来自至少所述可编程逻辑部分或所述至少一个处理器电路的所述模拟路由数据。
9.如权利要求8所述的集成电路装置，其特征在于，进一步包含：
直接存取电路，其经耦合以在所述集成电路与在所述集成电路外部的来源之间传送数据；且
所述数字系统互连件还提供来自所述直接存取电路的所述模拟路由数据。
10.一种集成电路，其特征在于，包括：
至少一个处理器电路；
多个模拟电路块；以及
可动态或静态重新配置的模拟路由构造，其响应于来自至少一个路由数据源以及所述至少一个处理器电路的模拟路由数据而选择性地互连所述模拟电路块与输入/输出(I/O)引脚。
11.如权利要求10所述的集成电路，其特征在于：
所述至少一个其它路由数据源是选自以下各项：可编程数字逻辑部分，其形成于所述集成电路中；以及直接存取电路，其在所述集成电路与在所述集成电路外部的来源之间传送数据。
12.如权利要求10所述的集成电路，其特征在于：
所述可重新配置的模拟路由构造包含选自以下各项的连接电路：开关电路，其提供单一构造点与多个其它构造点中的任一者之间的连接；以及多路复用器电路，其提供单个构造点与多个其它构造点中的一者之间的单个连接。
13.如权利要求12所述的集成电路，其特征在于：
至少一个电压产生电路，其产生在由所述集成电路接收的电源供应电压范围之外的至少一个开关电压，且将所述至少一个开关电压提供到至少一个连接电路。
14.如权利要求10所述的集成电路，其特征在于：
所述可重新配置的模拟路由构造包含
输入/输出(I/O)连接电路，其对应于多个I/O引脚中的每一者，每一I/O连接电路选择性地将其I/O引脚连接到至少一个多路复用器(MUX)总线和/或多个全局总线中的至少一者；其中
所述全局总线可通过所述模拟路由构造而连接到所述模拟电路块。
15.如权利要求10所述的集成电路，其特征在于：
所述可重新配置的模拟路由构造包含
路由连接电路，每一路由连接电路对应于一模拟电路块，所述路由连接电路选择性地将其模拟电路块连接到多个局部总线中的任一者；其中
所述局部总线可通过所述模拟路由构造而连接到输入/输出(I/O)引脚。
16.如权利要求10所述的集成电路，其特征在于：
所述模拟电路块包含选自以下各项的两者：模拟信号滤波器、比较器、电容感测电路、开关电容器电路、数/模转换器、模/数转换器，以及运算放大器。
17.一种方法，其特征在于，包括：
响应于路由数据，在集成电路上配置可重新配置的模拟路由构造，以选择性地启用多个输入/输出(I/O)引脚与多个全局总线中的至少一者之间的连接，且选择性地启用至少一个全局总线与所述集成电路的多个模拟电路块中的至少一者之间的连接；其中
动态地或静态地从所述集成电路的数字电路提供所述路由数据。
18.如权利要求17所述的方法，其特征在于：
所述配置进一步包含
选择性地启用所述多个I/O引脚与同一多路复用器总线之间的连接，以及
选择性地启用所述多路复用器总线与所述模拟电路块中的至少一者之间的连接。
19.如权利要求17所述的方法，其特征在于：
所述路由数据可从所述集成电路的处理器以及以下各项中的任一者提供：所述集成电路的可编程数字电路，以及所述集成电路的直接存取电路，所述直接存取电路在所述集成电路与在所述集成电路外部的位置之间传送数据。
20.如权利要求17所述的方法，其特征在于：
所述配置进一步包含
选择性地启用多个局部总线与所述模拟电路块之间的连接，以将至少两个模拟电路块链接在一起。
CN201080030381.8A 2009-05-09 2010-05-10 用于芯片上系统的可动态重新配置的模拟路由电路及方法 Active CN102483721B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US17690509P 2009-05-09 2009-05-09
US61/176,905 2009-05-09
US12/776,323 2010-05-07
US12/776,323 US9612987B2 (en) 2009-05-09 2010-05-07 Dynamically reconfigurable analog routing circuits and methods for system on a chip
PCT/US2010/034185 WO2010132330A1 (en) 2009-05-09 2010-05-10 Dynamically reconfigurable analog routing circuits and methods for system on a chip

Publications (2)

Publication Number Publication Date
CN102483721A true CN102483721A (zh) 2012-05-30
CN102483721B CN102483721B (zh) 2016-08-03

Family

ID=43085283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080030381.8A Active CN102483721B (zh) 2009-05-09 2010-05-10 用于芯片上系统的可动态重新配置的模拟路由电路及方法

Country Status (3)

Country Link
US (2) US9612987B2 (zh)
CN (1) CN102483721B (zh)
WO (1) WO2010132330A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106134077A (zh) * 2014-05-30 2016-11-16 赛普拉斯半导体公司 可编程开关电容器块
CN107077580A (zh) * 2014-11-25 2017-08-18 赛普拉斯半导体公司 具有可编程模拟子系统的集成电路设备
US11061694B2 (en) 2018-11-07 2021-07-13 Industrial Technology Research Institute Reconfigurable data bus system and method thereof
CN113268026A (zh) * 2021-05-20 2021-08-17 无锡矽杰微电子有限公司 一种mcu芯片的管脚配置方法和mcu芯片

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8723827B2 (en) 2009-07-28 2014-05-13 Cypress Semiconductor Corporation Predictive touch surface scanning
WO2012027003A1 (en) 2010-08-23 2012-03-01 Cypress Semiconductor Corporation Capacitance scanning proximity detection
US8416113B1 (en) * 2012-04-06 2013-04-09 Cypress Semiconductor Corporation Integrated circuit device with programmable blocks and analog circuit control
US9634667B2 (en) 2014-08-29 2017-04-25 Cypress Semiconductor Corporation Integrated circuit device with programmable analog subsystem
WO2018111867A1 (en) * 2016-12-12 2018-06-21 Franz Hoffmann Modular pluggable electronic processing component and distributed processing system formed thereof
US10256821B2 (en) 2017-02-21 2019-04-09 Texas Instruments Incorporated Dual function analog or digital input/output buffer
US11418196B2 (en) * 2017-06-29 2022-08-16 Shenzhen Chipuller Chip Technology Co., Ltd Method and apparatus for dynamic routing using heterogeneous and disjoint networks
US11184005B2 (en) * 2019-10-06 2021-11-23 Ben Sheen Semiconductor field programmable device
CN113129961B (zh) * 2021-04-21 2023-03-28 中国人民解放军战略支援部队信息工程大学 一种面向密码逻辑阵列局部动态重构的配置电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079451A (en) * 1990-12-13 1992-01-07 Atmel Corporation Programmable logic device with global and local product terms
US5598408A (en) * 1990-01-05 1997-01-28 Maspar Computer Corporation Scalable processor to processor and processor to I/O interconnection network and method for parallel processing arrays
US5778439A (en) * 1995-08-18 1998-07-07 Xilinx, Inc. Programmable logic device with hierarchical confiquration and state storage
CN2465242Y (zh) * 2001-01-12 2001-12-12 德赛电子(惠州)有限公司 可自定义功能的电子阅览器
US6701340B1 (en) * 1999-09-22 2004-03-02 Lattice Semiconductor Corp. Double differential comparator and programmable analog block architecture using same
CN1308855C (zh) * 2004-03-18 2007-04-04 联想(北京)有限公司 在嵌入式系统中分配硬件地址的装置和方法

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US736005A (en) 1903-03-26 1903-08-11 William H Peak Copy-holder.
JPS6010644A (ja) 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
US5412261A (en) 1992-04-14 1995-05-02 Aptix Corporation Two-stage programmable interconnect architecture
US5424589A (en) * 1993-02-12 1995-06-13 The Board Of Trustees Of The Leland Stanford Junior University Electrically programmable inter-chip interconnect architecture
US5563526A (en) 1994-01-03 1996-10-08 Texas Instruments Incorporated Programmable mixed-mode integrated circuit architecture
US5625870A (en) 1994-06-10 1997-04-29 Uniden America Corporation Fraud control for radio fleets in a land mobile radio system
US5635745A (en) 1994-09-08 1997-06-03 National Semiconductor Corporation Analog multiplexer cell for mixed digital and analog signal inputs
US5625301A (en) 1995-05-18 1997-04-29 Actel Corporation Flexible FPGA input/output architecture
US5671432A (en) 1995-06-02 1997-09-23 International Business Machines Corporation Programmable array I/O-routing resource
US5604450A (en) 1995-07-27 1997-02-18 Intel Corporation High speed bidirectional signaling scheme
CA2192426C (en) 1996-01-03 2000-08-01 Richard Ng Bidirectional voltage translator
US5894565A (en) 1996-05-20 1999-04-13 Atmel Corporation Field programmable gate array with distributed RAM and increased cell utilization
US5748875A (en) 1996-06-12 1998-05-05 Simpod, Inc. Digital logic simulation/emulation system
US5903912A (en) 1996-08-14 1999-05-11 Advanced Micro Devices, Inc. Microcontroller configured to convey data corresponding to internal memory accesses externally
WO1998015976A1 (es) 1996-10-10 1998-04-16 Semiconductores Investigación Y Diseno, S.A. - (Sidsa) Metodo para el prototipado de aplicaciones de senales mixtas y sistema programable en campo sobre un chip para la aplicacion de dicho metodo
US5998408A (en) * 1996-10-16 1999-12-07 Merck & Co., Inc. Triterpene derivatives with immunosuppressant activity
US5862148A (en) 1997-02-11 1999-01-19 Advanced Micro Devices, Inc. Microcontroller with improved debug capability for internal memory
US5966047A (en) 1997-03-27 1999-10-12 Motorola, Inc. Programmable analog array and method
US6314530B1 (en) 1997-04-08 2001-11-06 Advanced Micro Devices, Inc. Processor having a trace access instruction to access on-chip trace memory
US6161199A (en) 1997-12-12 2000-12-12 Scenix Semiconductor, Inc. Non-intrusive in-system debugging for a microcontroller with in-system programming capabilities using in-system debugging circuitry and program embedded in-system debugging commands
US6157426A (en) 1998-02-13 2000-12-05 Ois Optical Imaging Systems, Inc. Liquid crystal display with SiOx Ny inclusive multilayer black matrix
US6246259B1 (en) 1998-02-23 2001-06-12 Xilinx, Inc. High-speed programmable logic architecture having active CMOS device drivers
TW466395B (en) 1998-07-16 2001-12-01 Via Tech Inc Signal conversion circuit having dynamically adjusted reference voltage and chipset using the same
US6311292B1 (en) 1998-07-30 2001-10-30 Sandcraft, Inc. Circuit, architecture and method for analyzing the operation of a digital processing system
EP0982665A3 (en) 1998-08-21 2004-02-04 Matsushita Electronics Corporation A bus system and a master device that stabilizes bus electric potential during non-access periods
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
US6415348B1 (en) 1999-08-23 2002-07-02 Advanced Micro Devices, Inc. Flexible microcontroller architecture
US6555398B1 (en) 1999-10-22 2003-04-29 Magic Corporation Software programmable multiple function integrated circuit module
US6587093B1 (en) 1999-11-04 2003-07-01 Synaptics Incorporated Capacitive mouse
US6453422B1 (en) 1999-12-23 2002-09-17 Intel Corporation Reference voltage distribution for multiload i/o systems
IES20000160A2 (en) 2000-02-29 2001-10-17 Internat Test Technologies A Method and system for testing microprocessor-based boards in a manufacturing environment
US6826717B1 (en) 2000-06-12 2004-11-30 Altera Corporation Synchronization of hardware and software debuggers
US6348811B1 (en) 2000-06-28 2002-02-19 Intel Corporation Apparatus and methods for testing simultaneous bi-directional I/O circuits
US6424175B1 (en) 2000-09-11 2002-07-23 Intel Corporation Biased control loop circuit for setting impedance of output driver
US6981090B1 (en) 2000-10-26 2005-12-27 Cypress Semiconductor Corporation Multiple use of microcontroller pad
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US6792527B1 (en) 2000-12-22 2004-09-14 Xilinx, Inc. Method to provide hierarchical reset capabilities for a configurable system on a chip
US6915416B2 (en) 2000-12-28 2005-07-05 Texas Instruments Incorporated Apparatus and method for microcontroller debugging
US6445030B1 (en) 2001-01-30 2002-09-03 Advanced Micro Devices, Inc. Flash memory erase speed by fluorine implant or fluorination
US6768856B2 (en) 2001-02-09 2004-07-27 Corning Incorporated High germanium content waveguide materials
US7581076B2 (en) * 2001-03-05 2009-08-25 Pact Xpp Technologies Ag Methods and devices for treating and/or processing data
US7444531B2 (en) * 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US6738415B2 (en) 2001-03-22 2004-05-18 Sun Microsystems, Inc. Bi-directional communication system
US6507215B1 (en) 2001-04-18 2003-01-14 Cygnal Integrated Products, Inc. Programmable driver for an I/O pin of an integrated circuit
US6862642B1 (en) 2001-05-15 2005-03-01 Adaptec, Inc. Expander device and method for resetting bus segments in I/O subsystem segmented with expanders
US7730401B2 (en) 2001-05-16 2010-06-01 Synaptics Incorporated Touch screen with user interface enhancement
US7076595B1 (en) 2001-05-18 2006-07-11 Xilinx, Inc. Programmable logic device including programmable interface core and central processing unit
US6583652B1 (en) 2001-06-01 2003-06-24 Lattice Semiconductor Corporation Highly linear programmable transconductor with large input-signal range
US6791356B2 (en) 2001-06-28 2004-09-14 Intel Corporation Bidirectional port with clock channel used for synchronization
US7207041B2 (en) 2001-06-28 2007-04-17 Tranzeo Wireless Technologies, Inc. Open platform architecture for shared resource access management
CN1185579C (zh) 2001-07-30 2005-01-19 英业达股份有限公司 系统关机时及待机状态以串行口进行排错的方法
US6709928B1 (en) 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
US20030079152A1 (en) 2001-08-14 2003-04-24 Triece Joseph W. Microprocessor with multiple low power modes and emulation apparatus for said microprocessor
US20030067919A1 (en) 2001-10-04 2003-04-10 Chunming Qiao Labeled analog burst switching for any high-layer-over-signal channel integration
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
KR100437466B1 (ko) 2001-12-27 2004-06-23 삼성전자주식회사 비휘발성 메모리소자 및 그 제조방법
US6754882B1 (en) 2002-02-22 2004-06-22 Xilinx, Inc. Method and system for creating a customized support package for an FPGA-based system-on-chip (SoC)
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7328414B1 (en) * 2003-05-13 2008-02-05 Qst Holdings, Llc Method and system for creating and programming an adaptive computing engine
DE10347684B4 (de) 2002-10-15 2015-05-07 Denso Corporation Verfahren und Vorrichtung zum Betreiben und zur Steuerung von Verbrauchern auf einem Fahrzeug
US6907595B2 (en) 2002-12-13 2005-06-14 Xilinx, Inc. Partial reconfiguration of a programmable logic device using an on-chip processor
US7299307B1 (en) 2002-12-24 2007-11-20 Cypress Semiconductor Corporation Analog I/O with digital signal processor array
JP4593915B2 (ja) 2002-12-31 2010-12-08 三星電子株式会社 同時両方向入出力回路及び方法
KR100495667B1 (ko) 2003-01-13 2005-06-16 삼성전자주식회사 아날로그/디지털 입력 모드를 제공하는 입출력 버퍼
US6895530B2 (en) 2003-01-24 2005-05-17 Freescale Semiconductor, Inc. Method and apparatus for controlling a data processing system during debug
US7366652B2 (en) 2003-06-16 2008-04-29 Springsoft, Inc. Method of programming a co-verification system
US7170315B2 (en) 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
JP3807406B2 (ja) 2003-09-05 2006-08-09 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US6958511B1 (en) 2003-10-06 2005-10-25 Fasl, Llc Flash memory device and method of fabrication thereof including a bottom oxide layer with two regions with different concentrations of nitrogen
EP1713252A1 (en) 2004-01-22 2006-10-18 Semiconductores Investigaci n Y Diseno S.A. -(SIDSA) Integrated circuit for the processing and subsequent routing of motion picture expert group (mpeg) data between interfaces
US7019391B2 (en) 2004-04-06 2006-03-28 Bao Tran NANO IC packaging
US7330369B2 (en) 2004-04-06 2008-02-12 Bao Tran NANO-electronic memory array
US7133945B2 (en) 2004-09-15 2006-11-07 Rambus Inc. Scalable I/O signaling topology using source-calibrated reference voltages
US7584456B1 (en) 2005-01-14 2009-09-01 Altera Corporation Method and apparatus for debugging embedded systems having read only memory
US7340693B2 (en) 2005-02-24 2008-03-04 Nick Martin System for designing re-programmable digital hardware platforms
US7417459B2 (en) 2005-04-06 2008-08-26 Intel Corporation On-die offset reference circuit block
US7612403B2 (en) 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
US7609178B2 (en) 2006-04-20 2009-10-27 Pressure Profile Systems, Inc. Reconfigurable tactile sensor input device
US7665002B1 (en) 2005-12-14 2010-02-16 Advanced Micro Devices, Inc. Multi-core integrated circuit with shared debug port
US20070214389A1 (en) 2006-03-08 2007-09-13 Severson Matthew L JTAG power collapse debug
US7393699B2 (en) 2006-06-12 2008-07-01 Tran Bao Q NANO-electronics
US7436207B2 (en) 2006-07-21 2008-10-14 Microchip Technology Incorporated Integrated circuit device having at least one of a plurality of bond pads with a selectable plurality of input-output functionalities
US7450423B2 (en) 2007-01-03 2008-11-11 Macronix International Co., Ltd. Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8779495B2 (en) 2007-04-19 2014-07-15 Qimonda Ag Stacked SONOS memory
US7652498B2 (en) 2007-06-27 2010-01-26 Tabula, Inc. Integrated circuit with delay selecting input selection circuitry
US7908500B2 (en) 2007-10-01 2011-03-15 Silicon Laboratories Inc. Low power retention flip-flops
US7755412B2 (en) 2008-04-01 2010-07-13 Kyocera Corporation Bi-directional level shifted interrupt control
US8030959B2 (en) 2008-06-12 2011-10-04 Texas Instruments Incorporated Device-under-test power management
US8441298B1 (en) 2008-07-01 2013-05-14 Cypress Semiconductor Corporation Analog bus sharing using transmission gates
US8179161B1 (en) 2009-05-05 2012-05-15 Cypress Semiconductor Corporation Programmable input/output circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598408A (en) * 1990-01-05 1997-01-28 Maspar Computer Corporation Scalable processor to processor and processor to I/O interconnection network and method for parallel processing arrays
US5079451A (en) * 1990-12-13 1992-01-07 Atmel Corporation Programmable logic device with global and local product terms
US5778439A (en) * 1995-08-18 1998-07-07 Xilinx, Inc. Programmable logic device with hierarchical confiquration and state storage
US6701340B1 (en) * 1999-09-22 2004-03-02 Lattice Semiconductor Corp. Double differential comparator and programmable analog block architecture using same
CN2465242Y (zh) * 2001-01-12 2001-12-12 德赛电子(惠州)有限公司 可自定义功能的电子阅览器
CN1308855C (zh) * 2004-03-18 2007-04-04 联想(北京)有限公司 在嵌入式系统中分配硬件地址的装置和方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106134077A (zh) * 2014-05-30 2016-11-16 赛普拉斯半导体公司 可编程开关电容器块
US9998105B2 (en) 2014-05-30 2018-06-12 Cypress Semiconductor Corporation Programmable switched capacitor block
CN106134077B (zh) * 2014-05-30 2019-05-14 赛普拉斯半导体公司 可编程开关电容器块
CN107077580A (zh) * 2014-11-25 2017-08-18 赛普拉斯半导体公司 具有可编程模拟子系统的集成电路设备
US9960773B2 (en) 2014-11-25 2018-05-01 Cypress Semiconductor Corporation Integrated circuit device with programmable analog subsystem
CN107077580B (zh) * 2014-11-25 2019-06-07 赛普拉斯半导体公司 具有可编程模拟子系统的集成电路设备
US11061694B2 (en) 2018-11-07 2021-07-13 Industrial Technology Research Institute Reconfigurable data bus system and method thereof
CN113268026A (zh) * 2021-05-20 2021-08-17 无锡矽杰微电子有限公司 一种mcu芯片的管脚配置方法和mcu芯片
CN113268026B (zh) * 2021-05-20 2023-02-28 无锡矽杰微电子有限公司 一种mcu芯片的管脚配置方法

Also Published As

Publication number Publication date
US20170286344A1 (en) 2017-10-05
US9612987B2 (en) 2017-04-04
US20110026519A1 (en) 2011-02-03
CN102483721B (zh) 2016-08-03
WO2010132330A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
CN102483721A (zh) 用于芯片上系统的可动态重新配置的模拟路由电路及方法
CN102609286B (zh) 一种基于处理器控制的fpga配置程序远程更新系统及其方法
Lyke et al. An introduction to reconfigurable systems
CN100530594C (zh) 用于掩膜可编程逻辑器件的开关方法
US8661178B2 (en) PCI-E system having reconfigurable link architecture
CN101788931B (zh) 一种硬件实时容错的动态局部可重构系统
CN107704285A (zh) 现场可编程门阵列多版本配置芯片、系统和方法
CN104881286A (zh) 可编程器件配置系统及方法
CN106325857B (zh) 一种电子设备及电子设备控制方法
CN106445544A (zh) 一种对可编程逻辑器件进行配置或更新的装置和方法
CN107070795A (zh) 多通道交换网络中的通道选择
CN109167595A (zh) 使用部分重构在可编程电路上实施外围器件的方法和装置
JP4209771B2 (ja) 汎用コンピュータアーキテクチャ
WO2017123476A2 (en) Partial reconfiguration control interface for integrated circuits
CN103268302A (zh) 一种接口扩展电路、接口扩展连接方法和嵌入式系统
CN207264382U (zh) 现场可编程门阵列多版本配置的芯片及系统
CN106134077B (zh) 可编程开关电容器块
WO2024139211A1 (zh) 信号控制电路和信号控制方法
CN205091732U (zh) Usb接口自动切换装置
CN102880574B (zh) 利用gpio模拟低速并行接口的方法
EP3180860B1 (en) Reconfigurable integrated circuit with on-chip configuration generation
JP5048122B2 (ja) 半導体装置
JP4664724B2 (ja) 半導体集積回路装置および半導体集積回路装置の設計装置
WO2005081405A1 (en) Programmable logic circuit control apparatus, programmable logic circuit control method and program
CN104021103A (zh) 一种嵌入式微处理器的串口扩展装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant