CN113268026A - 一种mcu芯片的管脚配置方法和mcu芯片 - Google Patents

一种mcu芯片的管脚配置方法和mcu芯片 Download PDF

Info

Publication number
CN113268026A
CN113268026A CN202110550249.XA CN202110550249A CN113268026A CN 113268026 A CN113268026 A CN 113268026A CN 202110550249 A CN202110550249 A CN 202110550249A CN 113268026 A CN113268026 A CN 113268026A
Authority
CN
China
Prior art keywords
chip
pin
processing module
module
control module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110550249.XA
Other languages
English (en)
Other versions
CN113268026B (zh
Inventor
刘建湘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xinchuang Kehui Technology Partnership LP
Wuxi Xijie Microelectronics Co ltd
Original Assignee
Shenzhen Xinchuang Kehui Technology Partnership LP
Wuxi Xijie Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xinchuang Kehui Technology Partnership LP, Wuxi Xijie Microelectronics Co ltd filed Critical Shenzhen Xinchuang Kehui Technology Partnership LP
Priority to CN202110550249.XA priority Critical patent/CN113268026B/zh
Publication of CN113268026A publication Critical patent/CN113268026A/zh
Application granted granted Critical
Publication of CN113268026B publication Critical patent/CN113268026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及芯片设计技术领域,公开了一种MCU芯片的管脚配置方法和MCU芯片，该方法中MCU芯片的电源管脚、接地管脚和时钟管脚直接与MCU芯片的CPU的电源端、接地端和时钟端电连接，MCU芯片的I O管脚通过I O控制模块与CPU电连接，在实际使用时通过I O控制模块对I O管脚的工作模式进行配置，不用因为I O管脚的空间位置限制在PCB电路板上多布线，不用因为使用需求发生改变或者PCB电路板上的外围电路与MCU芯片的I O管脚连接发生错误而重新布板，不用因为在产品升级更换MCU芯片时重新对PCB电路板重新排版，只需将该MCU芯片的I O管脚的工作模式设置和PCB电路板上的原MCU芯片的I O管脚的工作模式相同即可，不仅简单方便，客户还可根据自己需求灵活应用。

Description

一种MCU芯片的管脚配置方法和MCU芯片
技术领域
本发明涉及芯片设计技术领域，具体涉及一种MCU芯片的管脚配置方法和MCU芯片。
背景技术
MCU又称单片机，是把中央处理器的频率与规格做适当缩减，并将内存、计数器、USB、A/D转换、UART、PLC、DMA、PWM、中段等功能模块，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。目前MCU芯片在设计完成后，芯片的每个管脚的功能基本确定，然而在实际使用时以下情况都会影响MCU芯片的功能管脚的布局位置：
首先，板级布线的时候如果出现不易连线的情况，例如某模拟信号管脚在芯片上方，而板级由于空间限制只能把模拟信号管脚放在芯片的下方，这时布线会比较绕，导致走线过长，进而增加噪音；
其次，在板级确定好布线之后，使用需求如果发生变更会导致对应pin管脚的走线变更，而这时只能重新布板；
另外，在板级布线出现失误时需要重新布板；
最后，由于MCU的更新升级，当更换电路板上的MCU芯片时，由于不同MCU的功能管脚定义不同，新的MCU不能直接应用在电路板上，需要重新对电路板进行设计，而对电路板重新布板会导致设计周期变长以及成本增加。
发明内容
鉴于背景技术的不足，本发明是提供了一种MCU芯片的管脚配置方法，根据实际需求配置MCU芯片的功能管脚的功能定义，不用在实际应用时因为空间位置限制重新布线、不用因为使用需求发生变更、板级布线出现失误或者更换MCU而重新布板。
为解决以上技术问题，本发明提供了如下技术方案：一种MCU芯片的管脚配置方法，MCU芯片内设有CPU、多个芯片管脚处理模块、功能模块和IO控制模块，CPU的功能引脚分别接入到功能模块上，每个芯片管脚处理模块分别与一个MCU芯片的功能管脚电连接，IO控制模块内部设有配置寄存器，具体包括以下步骤：
S1：将芯片管脚处理模块的控制信号输入端和信号交互端分别接到IO控制模块上；
S2：将每个功能模块的信号交互端分别接到IO控制模块上；
S3：当MCU芯片上电后，通过CPU向IO控制模块的配置寄存器写入配置信息，IO控制模块根据配置寄存器的配置信息来配置每个芯片管脚处理模块的工作模式和芯片管脚处理模块接入到IO控制模块的信号交互端和功能模块接入到IO控制模块的信号交互端的连接状态，芯片管脚处理模块的工作模式包括模拟量输入模式、数字量输入模式、模拟量输出模式和数字量输出模式。
作为进一步的技术方案，MCU芯片在上电初始时，与每个功能管脚电连接的芯片管脚处理模块均默认为数字量输入模式。这样MCU芯片在上电初始时，IO管脚对外表现是输入信号PIN，不会影响电路板上跟MCU连接的电子元器件。
作为进一步的技术方案，芯片管脚处理模块包括模拟量输入驱动单元、数字量输入驱动单元、模拟量输出驱动单元和数字量输出驱动单元，IO控制模块根据配置寄存器的配置信息向芯片管脚处理模块输入控制信号，当IO控制模块向芯片管脚处理模块输入工作在模拟量输入模式的控制信号时，芯片管脚处理模块使模拟量输入驱动单元与功能管脚电连接，当IO控制模块向芯片管脚处理模块输入工作在数字量输入模式的控制信号时，芯片管脚处理模块使数字量输入驱动单元与功能管脚电连接，当IO控制模块向芯片管脚处理模块输入工作在模拟量输出模式的控制信号时，芯片管脚处理模块使模拟量输出驱动单元与功能管脚电连接，当IO控制模块向芯片管脚处理模块输入工作在数字量输出模式的控制信号时，芯片管脚处理模块使数字量输出驱动单元与功能管脚电连接。
一种MCU芯片，MCU芯片内设有CPU、功能模块和多个芯片管脚处理模块和IO控制模块，CPU的功能引脚分别接入到功能模块上，每个芯片管脚处理模块分别与MCU芯片的功能管脚电连接，功能模块的信号交互端与IO控制模块电连接，芯片管脚处理模块的控制信号输入端和信号交互端分别与IO控制模块电连接，IO控制模块内部设有配置寄存器，CPU向配置寄存器写入配置信息，IO控制模块根据配置寄存器的配置信息来配置芯片管脚处理模块的工作模式和芯片管脚处理模块的信号交互端与功能模块的信号交互端的连接状态。
本发明与现有技术相比所具有的有益效果是：通过对MCU芯片的芯片管脚处理模块的工作模式和芯片管脚处理模块与MCU内部的功能模块的连接状态进行配置，可以使一个功能管脚能够输入或者输出信号，输入或者输出的信号可以是模拟量信号或者数字量信号，可以使同一个功能管脚能够接入到MCU芯片内部的不同功能模块上，这样当MCU芯片在实际使用时，不用因为功能管脚的空间位置限制在PCB电路板上多布线，不用因为使用需求发生改变或者PCB电路板上的外围电路与MCU芯片的功能管脚连接发生错误而重新布板，不用因为在产品升级更换MCU芯片时重新对PCB电路板重新排版，只需选用管脚数目和排列方式相同的MCU芯片，然后将该MCU芯片的功能管脚的工作模式设置和PCB电路板上的原MCU芯片的功能管脚的工作模式相同即可，不仅简单方便，而且用户可根据自己需求灵活应用。
附图说明
本发明有如下附图：
图1为实施例中的MCU内的CPU、功能模块和IO控制模块的连接示意图；
图2为实施例中的IO控制模块和单个芯片管脚处理模块的连接示意图；
图3为实施例中的IO控制模块和多个芯片管脚处理模块的连接示意图；
图4为实施例中的芯片管脚处理模块的结构示意图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图1-2所示，一种MCU芯片的管脚配置方法，MCU芯片内设有CPU、多个芯片管脚处理模块、功能模块和IO控制模块，CPU的功能引脚分别接入到功能模块上，每个芯片管脚处理模块分别与一个MCU芯片的功能管脚电连接，IO控制模块内部设有配置寄存器，具体包括以下步骤：
S1：将芯片管脚处理模块的控制信号输入端和信号交互端分别接到IO控制模块上；
S2：将每个功能模块的信号交互端分别接到IO控制模块上；
S3：当MCU芯片上电后，通过CPU向IO控制模块的配置寄存器写入配置信息，IO控制模块根据配置寄存器的配置信息来配置每个芯片管脚处理模块的工作模式和芯片管脚处理模块接入到IO控制模块的信号交互端和功能模块接入到IO控制模块的信号交互端的连接状态，芯片管脚处理模块的工作模式包括模拟量输入模式、数字量输入模式、模拟量输出模式和数字量输出模式。
其中IO控制模块根据配置寄存器的配置信息配置芯片管脚处理模块接入到IO控制模块的信号交互端和功能模块接入到IO控制模块的信号交互端的连接状态是指IO控制模块根据配置寄存器的配置信息来决定芯片管脚处理模块要和那个功能模块电连接。具体可参照表1。当配置寄存器的配置信息为1时，芯片管脚处理模块的信号交互端与输入输出模块的信号交互端通过IO控制模块电连接，此时与该芯片管脚处理模块连接的功能管脚用于输入或者输出信号；当配置寄存器的配置信息是2时，芯片管脚处理模块的信号交互端与PWM输出模块的信号交互端通过IO控制模块电连接，此时与该芯片管脚处理模块连接的功能引脚用于输出PWM信号；当配置寄存器的配置信息是3时，芯片管脚处理模块的信号交互端与A/D转换模块的信号交互端通过IO控制模块电连接，此时与该芯片管脚处理模块连接的功能引脚用于输入或者输出模拟信号；当配置寄存器的配置信息是4时，芯片管脚处理模块的信号交互端与中断模块的信号交互端通过IO控制模块电连接，此时与该芯片管脚处理模块连接的功能引脚用于接收中断信号。
表1
Figure BDA0003075175770000061
作为进一步的技术方案，MCU芯片在上电初始时，与每个功能管脚电连接的芯片管脚处理模块均默认为数字量输入模式。这样MCU芯片在上电初始时，功能管脚对外表现是输入信号PIN，不会影响电路板上跟MCU连接的电子元器件。
作为进一步的技术方案，芯片管脚处理模块包括模拟量输入驱动单元、数字量输入驱动单元、模拟量输出驱动单元和数字量输出驱动单元，IO控制模块根据配置寄存器的配置信息向芯片管脚处理模块输入控制信号，当IO控制模块向芯片管脚处理模块输入工作在模拟量输入模式的控制信号时，芯片管脚处理模块使模拟量输入驱动单元与功能管脚电连接，当IO控制模块向芯片管脚处理模块输入工作在数字量输入模式的控制信号时，芯片管脚处理模块使数字量输入驱动单元与功能管脚电连接，当IO控制模块向芯片管脚处理模块输入工作在模拟量输出模式的控制信号时，芯片管脚处理模块使模拟量输出驱动单元与功能管脚电连接，当IO控制模块向芯片管脚处理模块输入工作在数字量输出模式的控制信号时，芯片管脚处理模块使数字量输出驱动单元与功能管脚电连接。
参照图2：芯片管脚处理模块的控制信号输入端包括模拟/数字选择端、输入/输出选择端和数字输出使能端，芯片管脚处理模块的信号交互端包括数字输入端、数字输出端和模拟信号端，当IO控制模块通过模拟/数字选择端相芯片管脚处理模块输入高电平信号、通过输入/输出选择端向芯片管脚处理模块输入高电平信号时，芯片管脚处理模块使管脚PIN与模拟量输入驱动单元电连接，芯片管脚处理模块通过模拟信号端与IO控制模块进行信号交互；当IO控制模块通过模拟/数字选择端相芯片管脚处理模块输入高电平信号、通过输入/输出选择端向芯片管脚处理模块输入低电平信号时，芯片管脚处理模块使管脚PIN与模拟量输出驱动单元电连接，芯片管脚处理模块通过模拟信号端与IO控制模块进行信号交互；当IO控制模块通过模拟/数字选择端相芯片管脚处理模块输入低电平信号、通过输入/输出选择端向芯片管脚处理模块输入高电平信号时，芯片管脚处理模块使管脚PIN与数字量输入驱动单元电连接，芯片管脚处理模块通过数字输入端与IO控制模块进行信号交互；当IO控制模块通过模拟/数字选择端相芯片管脚处理模块输入低电平信号、通过输入/输出选择端向芯片管脚处理模块输入低电平信号时，芯片管脚处理模块使管脚PIN与数字量输出驱动单元电连接，芯片管脚处理模块通过数字输出端与IO控制模块进行信号交互，另外在IO管脚工作在数字量输出模式时，IO控制模块通过数字输出使能端向芯片管脚处理模块输入使能信号后,芯片管脚处理模块才能使IO管脚输出数字信号。
一种MCU芯片，MCU芯片内设有CPU、功能模块和芯片管脚处理模块和IO控制模块，芯片管脚处理模块的输入/输出可选、模拟/数字可选，IO控制模块的内部设有配置寄存器，CPU的IO管脚接到功能模块上，功能模块与IO控制模块电连接，IO控制模块与芯片管脚处理模块电连接，MCU芯片的IO管脚接到芯片管脚处理模块上，CPU向配置寄存器写入配置信息，IO控制模块根据配置寄存器的配置信息来配置IO管脚的工作模式和IO管脚接入到那个功能模块上。
实施例二
如图1-3所示，以对十二个功能管脚的MCU芯片为例，本发明的方式在实际实施时的步骤如下：
A：MCU芯片在设计时，除了电源管脚、接地管脚和时钟管脚已经确定管脚PIN外，12个功能管脚暂不定义具体功能即先不确定功能管脚要具体接入到MCU芯片内部的那个功能模块上；
B：让12个功能管脚分别接入到不同的芯片管脚处理模块，每个芯片管脚处理模块的工作模式可以配置，各个芯片管脚处理模块对内信号pin在MCU芯片内部均连接到I/O控制模块上，单个功能管脚与对应的芯片管脚处理模块的信号连接图可参照图2；
C：芯片管脚处理模块均默认为数字量输入模式，这样MCU芯片在上电初始时此与芯片管脚处理模块连接的功能管脚对外表现是输入信号PIN，不会影响电路板上跟MCU芯片连接的其他器件。
D：MCU芯片内部的各个功能模块信号交互端不直接连接到MCU芯片的芯片管脚处理模块上，而是连接到IO控制模块上，具体如图1所示。
E：MCU芯片上电后，CPU软件运行到I/O配置功能时来配置IO控制模块的寄存器。
F.IO控制模块根据配置寄存器的信息来决定与功能管脚电连接的芯片管脚处理模块是模拟还是数字、是输入还是输出以及具体连接到哪个内部模块上，具体参照图3，本实施例中MCU芯片内部的功能模块包括五个输入模块、五个输出模块和两个模拟量模块，五个输入模块通过D_in_1至D_in_5连接端与IO控制模块电连接，五个输出模块通过D_out_1至D_out_5连接端与IO控制模块电连接，两个模拟量模块通过A_1和A_2与IO控制模块电连接。
G:配置完之后，MCU芯片的所有功能管脚的功能才全部确定好。
在实际使用时IO控制模块对十二个IO管脚的配置情况可参考以下两种情况：
情况一：
P1＝D_in_1,P2＝D_in_2,P3＝D_in_3,P4＝D_in_4,P5＝D_in_5；(数字输入)；
P6＝D_out_1,P7＝D_out_2,P8＝D_out_3,P9＝D_out_4,P10＝D_out_5；(数字输出)；
P11＝A_1，P12＝A_2(模拟信号1和模拟信号2)；
情况二：
P3＝D_in_1,P5＝D_in_2,P7＝D_in_3,P9＝D_in_4,P11＝D_in_5；(数字输入)；
P4＝D_out_1,P6＝D_out_2,P8＝D_out_3,P10＝D_out_4,P12＝D_out_5；(数字输出)
P2＝A_1，P12＝A_2(模拟信号1和模拟信号2)；
同理本发明对12个IO管脚可总共形成
12×11×10×9×8×7×6×5×4×3×2×1＝479001600种管脚组合方案，可根据电路板的实际需求灵活使用。
综上，通过对MCU芯片的芯片管脚处理模块的工作模式和芯片管脚处理模块与MCU内部的功能模块的连接状态进行配置，可以使一个功能管脚能够输入或者输出信号，输入或者输出的信号可以是模拟量信号或者数字量信号，可以使同一个功能管脚能够接入到MCU芯片内部的不同功能模块上，这样当MCU芯片在实际使用时，不用因为功能管脚的空间位置限制在PCB电路板上多布线，不用因为使用需求发生改变或者PCB电路板上的外围电路与MCU芯片的功能管脚连接发生错误而重新布板，不用因为在产品升级更换MCU芯片时重新对PCB电路板重新排版，只需选用管脚数目和排列方式相同的MCU芯片，然后将该MCU芯片的功能管脚的工作模式设置和PCB电路板上的原MCU芯片的功能管脚的工作模式相同即可，不仅简单方便，而且用户可根据自己需求灵活应用。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (4)

1.一种MCU芯片的管脚配置方法，所述MCU芯片内设有CPU、多个芯片管脚处理模块和功能模块，CPU的功能引脚分别接入到功能模块上，每个芯片管脚处理模块分别与一个MCU芯片的功能管脚电连接，其特征在于：所述MCU芯片内部还设有IO控制模块，所述IO控制模块内部设有配置寄存器，具体包括以下步骤：
S1：将芯片管脚处理模块的控制信号输入端和信号交互端分别接到IO控制模块上；
S2：将每个功能模块的信号交互端分别接到IO控制模块上；
S3：当MCU芯片上电后，通过CPU向IO控制模块的配置寄存器写入配置信息，IO控制模块根据配置寄存器的配置信息来配置每个芯片管脚处理模块的工作模式和芯片管脚处理模块接入到IO控制模块的信号交互端和功能模块接入到IO控制模块的信号交互端的连接状态，芯片管脚处理模块的工作模式包括模拟量输入模式、数字量输入模式、模拟量输出模式和数字量输出模式。
2.根据权利要求1所述的一种MCU芯片的管脚配置方法，其特征在于：MCU芯片在上电初始时，与每个功能管脚电连接的芯片管脚处理模块均默认为数字量输入模式。
3.根据权利要求1所述的一种MCU芯片的管脚配置方法，其特征在于：所述芯片管脚处理模块包括模拟量输入驱动单元、数字量输入驱动单元、模拟量输出驱动单元和数字量输出驱动单元，IO控制模块根据配置寄存器的配置信息向芯片管脚处理模块输入控制信号，当IO控制模块向芯片管脚处理模块输入工作在模拟量输入模式的控制信号时，芯片管脚处理模块使模拟量输入驱动单元与功能管脚电连接，当IO控制模块向芯片管脚处理模块输入工作在数字量输入模式的控制信号时，芯片管脚处理模块使数字量输入驱动单元与功能管脚电连接，当IO控制模块向芯片管脚处理模块输入工作在模拟量输出模式的控制信号时，芯片管脚处理模块使模拟量输出驱动单元与功能管脚电连接，当IO控制模块向芯片管脚处理模块输入工作在数字量输出模式的控制信号时，芯片管脚处理模块使数字量输出驱动单元与功能管脚电连接。
4.一种MCU芯片，所述MCU芯片内设有CPU、功能模块和多个芯片管脚处理模块，CPU的功能引脚分别接入到功能模块上，每个芯片管脚处理模块分别与MCU芯片的功能管脚电连接，其特征在于：所述MCU芯片内部还设有IO控制模块，所述功能模块的信号交互端与所述IO控制模块电连接，所述芯片管脚处理模块的控制信号输入端和信号交互端分别与所述IO控制模块电连接，所述IO控制模块的内部设有配置寄存器，所述CPU向所述配置寄存器写入配置信息，所述IO控制模块根据配置寄存器的配置信息来配置芯片管脚处理模块的工作模式和芯片管脚处理模块的信号交互端与功能模块的信号交互端的连接状态。
CN202110550249.XA 2021-05-20 2021-05-20 一种mcu芯片的管脚配置方法 Active CN113268026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110550249.XA CN113268026B (zh) 2021-05-20 2021-05-20 一种mcu芯片的管脚配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110550249.XA CN113268026B (zh) 2021-05-20 2021-05-20 一种mcu芯片的管脚配置方法

Publications (2)

Publication Number Publication Date
CN113268026A true CN113268026A (zh) 2021-08-17
CN113268026B CN113268026B (zh) 2023-02-28

Family

ID=77231973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110550249.XA Active CN113268026B (zh) 2021-05-20 2021-05-20 一种mcu芯片的管脚配置方法

Country Status (1)

Country Link
CN (1) CN113268026B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995032481A1 (en) * 1994-05-24 1995-11-30 Imp, Inc. Integrated circuit having programmable analog modules with configurable interconnects between them
US20020153923A1 (en) * 2001-04-18 2002-10-24 Cygnal Integrated Products, Inc. Ic with digital and analog circuits and mixed signal i/o pins
US20060220687A1 (en) * 2005-03-29 2006-10-05 Hung-Jen Chu Chip with adjustable pinout function and method thereof
US20080079148A1 (en) * 2006-09-30 2008-04-03 Silicon Laboratories Inc. Package for mixed signal mcu with minimal pin count
CN102483721A (zh) * 2009-05-09 2012-05-30 赛普拉斯半导体公司 用于芯片上系统的可动态重新配置的模拟路由电路及方法
CN102819625A (zh) * 2011-06-10 2012-12-12 上海华虹集成电路有限责任公司 一种数模复用io管脚结构的设计方法
CN103279436A (zh) * 2013-04-25 2013-09-04 深圳市芯海科技有限公司 芯片引脚功能的配置方法和芯片
CN105717829A (zh) * 2015-11-16 2016-06-29 深圳市芯海科技有限公司 一种解决芯片引脚兼容问题的方法
CN106463039A (zh) * 2014-05-16 2017-02-22 凌力尔特有限公司 配置信号处理系统
CN107743621A (zh) * 2015-06-16 2018-02-27 北欧半导体公司 集成电路输入及输出
CN110647485A (zh) * 2019-09-23 2020-01-03 大唐半导体科技有限公司 一种芯片及其管脚复用的实现方法
CN112051758A (zh) * 2019-06-06 2020-12-08 广东省大金创新电子有限公司 一种io扩展芯片
CN112380160A (zh) * 2020-11-13 2021-02-19 广东青云计算机科技有限公司 一种在处理器中实现管脚功能可动态再配置的装置及方法
CN112597732A (zh) * 2020-11-20 2021-04-02 南京天易合芯电子有限公司 一种通过软件配置改变iic器件地址的方法及系统

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995032481A1 (en) * 1994-05-24 1995-11-30 Imp, Inc. Integrated circuit having programmable analog modules with configurable interconnects between them
US20020153923A1 (en) * 2001-04-18 2002-10-24 Cygnal Integrated Products, Inc. Ic with digital and analog circuits and mixed signal i/o pins
US20060220687A1 (en) * 2005-03-29 2006-10-05 Hung-Jen Chu Chip with adjustable pinout function and method thereof
US20080079148A1 (en) * 2006-09-30 2008-04-03 Silicon Laboratories Inc. Package for mixed signal mcu with minimal pin count
CN102483721A (zh) * 2009-05-09 2012-05-30 赛普拉斯半导体公司 用于芯片上系统的可动态重新配置的模拟路由电路及方法
CN102819625A (zh) * 2011-06-10 2012-12-12 上海华虹集成电路有限责任公司 一种数模复用io管脚结构的设计方法
CN103279436A (zh) * 2013-04-25 2013-09-04 深圳市芯海科技有限公司 芯片引脚功能的配置方法和芯片
CN106463039A (zh) * 2014-05-16 2017-02-22 凌力尔特有限公司 配置信号处理系统
CN107743621A (zh) * 2015-06-16 2018-02-27 北欧半导体公司 集成电路输入及输出
CN105717829A (zh) * 2015-11-16 2016-06-29 深圳市芯海科技有限公司 一种解决芯片引脚兼容问题的方法
CN112051758A (zh) * 2019-06-06 2020-12-08 广东省大金创新电子有限公司 一种io扩展芯片
CN110647485A (zh) * 2019-09-23 2020-01-03 大唐半导体科技有限公司 一种芯片及其管脚复用的实现方法
CN112380160A (zh) * 2020-11-13 2021-02-19 广东青云计算机科技有限公司 一种在处理器中实现管脚功能可动态再配置的装置及方法
CN112597732A (zh) * 2020-11-20 2021-04-02 南京天易合芯电子有限公司 一种通过软件配置改变iic器件地址的方法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王甲等: "一种单IO口控制的继电器驱动芯片设计思路", 《集成电路应用》 *
赵晨等: "基于FPGA的模数转换芯片AD7705/AD7706控制电路设计", 《北京石油化工学院学报》 *

Also Published As

Publication number Publication date
CN113268026B (zh) 2023-02-28

Similar Documents

Publication Publication Date Title
US6920551B1 (en) Configurable processor system
US6370635B2 (en) Dual ROM microprogrammable microcontroller and universal serial bus microcontroller development system
US6182235B1 (en) Microcontroller with a user configurable pulse width modulator
WO1997046959B1 (en) Hardware and software development in computer systems having multiple discrete components
JPH04213715A (ja) 情報処理装置、デバイス制御方法、およびｉｃカード
US5062034A (en) Device for emulating a microcontroller using a parent bond-out microcontroller and a derivative non-bond-out microcontroller
CN113268026B (zh) 一种mcu芯片的管脚配置方法
CN205486087U (zh) 一种基于pci9052的pci总线接口卡
CN100562848C (zh) 微处理器通用开发系统
CN113792000B (zh) 一种含多协议通讯接口外设的微控制器芯片及其运行方法
CN215932621U (zh) 一种pcie转sata接口电路
Intel
JP2501975B2 (ja) 二つの異なるマイクロプロセッサのいずれかで演算するためのデ―タ処理システム
CN111563056A (zh) 一种fpga配置文件的下载装置
KR960010909B1 (ko) 퍼스널 컴퓨터 머더 보드의 호환성 향상을 위한 지원 회로
CN2565029Y (zh) 基于高档微处理器为图形发生器的集成电路测试装置
CN103984263A (zh) 一种兼容isa、pci总线接口的通用dsp模块和配置方法
CN210573739U (zh) 一种基于安卓系统的自定义模块化显示装置
EP0535539B1 (en) CPU-exchangeable computer system
CN212112456U (zh) 一种fpga配置文件的下载装置
CN219869747U (zh) 一种传感器模块、传感器级联装置、显示单元及电子设备
CN219499625U (zh) 一种新型开发电路板
CN201859640U (zh) 一种智能电子设备的液晶通用接口电路
CN217543790U (zh) 电源模块、计算机主板及计算机
CN207216611U (zh) 一种实时数字卷积模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant