CN102819625A - 一种数模复用io管脚结构的设计方法 - Google Patents

一种数模复用io管脚结构的设计方法 Download PDF

Info

Publication number
CN102819625A
CN102819625A CN2011101564370A CN201110156437A CN102819625A CN 102819625 A CN102819625 A CN 102819625A CN 2011101564370 A CN2011101564370 A CN 2011101564370A CN 201110156437 A CN201110156437 A CN 201110156437A CN 102819625 A CN102819625 A CN 102819625A
Authority
CN
China
Prior art keywords
pin
digital
design
chip
pin unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101564370A
Other languages
English (en)
Other versions
CN102819625B (zh
Inventor
景蔚亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN201110156437.0A priority Critical patent/CN102819625B/zh
Priority claimed from CN201110156437.0A external-priority patent/CN102819625B/zh
Publication of CN102819625A publication Critical patent/CN102819625A/zh
Application granted granted Critical
Publication of CN102819625B publication Critical patent/CN102819625B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种数模复用IO管脚结构的设计方法，包括：在通用数字IO管脚单元库中选择出符合产品要求的数字IO管脚单元，该数字IO管脚单元具有静电释放保护电路；在芯片前端设计中，把模拟IO信号线连接到该数字IO管脚单元的芯片绑定连接口，根据模拟信号的用途设计模拟IO管脚的静电释放二级保护电路；将芯片级整合网表进行综合，产生门级网表，由自动布局布线工具完成布局布线工作，将布局布线结果导入版图设计工具；根据芯片绑定类型，对连接到通用数字IO管脚单元的模拟IO信号线布线；对管脚结构进行设计规则检查和版图设计原理图一致性检查。本发明的设计方法，设计周期短，降低了产品的成本，提高了产品的市场竞争力。

Description

一种数模复用IO管脚结构的设计方法
技术领域
本发明涉及微控制器通信领域，特别是涉及一种数模复用IO管脚结构的设计方法。
背景技术
为了降低产品的设计和制造成本，产品通用化变得愈来愈重要。在微控制器市场，供应商希望在最短时间内提供给不同客户不同的微控制器芯片，目前的解决办法是把所有基本的功能都实现在同一块芯片内，由客户自行选择到底开启哪些功能和关掉哪些功能。现今管脚复用技术在通用芯片产品领域内被广泛应用，客户可以通过软件把管脚配置成自己想要的功能。比如，一个管脚既可以作为GPIO(通用输入输出口)，也可以作为液晶显示器的驱动口，还可以作为ADC(模数转换)的信号输入端。管脚复用的技术大大减少了芯片管脚的数量，从而减少了芯片面积，降低了产品的成本。
数模复用IO(输入输出)管脚的设计一般有两种方式：
一、设计者从无到有自行设计，这种做法可以降低芯片面积，且灵活性高，但设计周期非常长，需要多人参与，对于那些需要快速抢占产品市场的人来说很难接受。
二、直接使用由代工厂免费提供的通用数字和模拟IO单元，通常代工厂提供的IO管脚库要么是纯数字的，要么是纯模拟的。如果需要代工厂提供满足客户产品要求的数模复用IO管脚单元的话，就要额外支出一笔不菲的定制费用。
如图I所示，为了节省开支，降低成本，把数字IO信号接在数字IO模块上，把模拟IO信号接在模拟IO模块上，最后在封装的时候，把两个模块直接芯片绑定在一个针脚上，从而实现数模复用的目的，但这样的结果会使芯片面积大大增加，尤其是对那些多数模复用IO管脚的通用芯片产品来说，产品的成本无法降低。
发明内容
本发明要解决的技术问题是提供一种数模复用IO管脚结构的设计法，能够缩短设计周期短，降低产品成本，提高产品的市场竞争力。
为解决上述技术问题，本发明的设计方法，包括如下步骤：
(1)在通用数字IO管脚单元库中选择出符合产品要求的数字IO管脚单元，该数字IO管脚单元具有静电释放保护电路；
(2)在芯片前端设计中，把模拟IO信号线连接到该数字IO管脚单元的芯片绑定连接口，根据模拟信号的用途设计模拟IO管脚的静电释放二级保护电路；
(3)将芯片级整合网表进行综合，产生门级网表，由自动布局布线工具完成布局布线工作，将布局布线结果导入版图设计工具；
(4)根据芯片绑定类型，对连接到通用数字IO管脚单元的模拟IO信号线布线；
(5)对管脚结构进行设计规则检查和版图设计原理图一致性检查。
在步骤(2)中，当模拟信号作输入信号，模拟IO管脚的静电释放二级保护电路设计在通用数字IO管脚和晶体管的栅极之间。
在步骤(2)中，当模拟信号作输出信号，模拟IO管脚的静电释放二级保护电路设计在通用数字IO管脚和晶体管的漏极之间。
本发明的数模复用IO管脚结构设计方法能够缩短设计周期短，降低产品成本，提高产品的市场竞争力。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种传统的数模复用IO管脚的示意图。
图2是本发明的基本流程图。
图3是通用数字IO管脚单元示意图。
图4是本发明的芯片前端设计中数模复用IO管脚的连线示意图。
图5是本发明第一实施例(WB型芯片绑定管脚)连线版图。
图6是本发明第一实施例模拟IO管脚的静电释放二级保护电路示意图。
图7是本发明第二实施例(CUP型芯片绑定管脚)连线版图。
图8是本发明第二实施例模拟IO管脚的静电释放二级保护电路示意图。
具体实施方式
如图3所示，通用数字IO管脚单元的一端是与芯片绑定区域相连接的通孔，另一端是接内部数字电路模块IO信号。该数字IO管脚单元具有两路静电释放保护电路，一路在输入输出信号与电源之间，另外一路在输入输出信号与接地之间。
如图4所示，在芯片前端设计时，把模拟IO信号线直接接到数字IO管脚单元的芯片绑定区域和该管脚单元的集合处(金属层通孔)。模拟IO信号共用了通用数字IO管脚单元的静电释放一级保护电路。通用数字IO管脚单元的静电释放二级保护电路已存在于通用数字IO管脚单元中(厂商制作)。只需设计模拟IO信号的静电放电二级保护电路。
如图5所示，本发明第一实施例，在通用数字IO管脚单元库中选择出符合产品要求的数字IO管脚单元，其芯片绑定类型是WB(wire bonding引线接合法)，该数字IO管脚单元具有静电释放保护电路；
如图6所示，在本实施例中，模拟信号作输出信号，模拟IO管脚的静电释放二级保护电路设计在通用数字IO管脚和晶体管的漏极之间。
将芯片级整合网表进行综合，产生门级网表，由自动布局布线工具完成布局布线工作，将布局布线结果导入版图设计工具；
本实施例芯片绑定类型是WB型，在后续版图设计中无需再对数模复用IO管脚的设计做修改。WB类型的芯片绑定区域不和通用数字IO管脚的区域重叠，两者是通过金属层通孔相连接，通用数字IO管脚单元利用底层的金属线，芯片绑定区域利用顶层的金属线，所以自动布局布线的结果并不会造成任何错误。通用数字IO管脚单元占用金属层1到3层，芯片绑定区域占用4到5层，自动布局布线工具在绕线的时候，会通过金属层4把模拟IO信号连接到芯片绑定区域，这种结果不会产生任何连线短路的问题。
对该管脚结构进行设计规则检查和版图设计原理图一致性检查。
如图7所示，本发明第二实施例，在通用数字IO管脚单元库中选择出符合产品要求的数字IO管脚单元，其芯片绑定类型是CUP(Circuit underPAD电路下垫法)，该数字IO管脚单元具有静电释放保护电路；
如图8所示，在本实施例中，模拟信号作输入信号，模拟IO管脚的静电释放二级保护电路设计在通用数字IO管脚和晶体管的栅极之间。
本发明第二实施例中，芯片绑定类型是CUP，CUP类型的芯片绑定区域是和通用数字IO管脚单元的区域完全重叠的，它们两者是通过一边的金属层通孔相连接，通用数字IO管脚单元利用用底层的金属线，而芯片绑定区域利用顶层的金属线。通用数字IO管脚单元占用金属层1到3，芯片绑定区域占用4到5层，自动布局布线工具在绕线的时候，会通过金属层4把模拟输入信号连接到芯片绑定区域。由于芯片绑定区域占着金属层4到5，最终模拟输入信号和芯片绑定区域金属层4短路在一起，金属层短路不需要去修改。在前端设计时没有物理层次的信息，只有针脚口的信息，所以只能把模拟输入信号线连接在通用数字IO管脚单元的金属层通孔处。芯片绑定区域通过金属层4和金属层通孔与通用数字IO管脚相连接，模拟输入号通过芯片绑定区域金属层4与通用数字IO管脚相连接。
对该管脚结构进行设计规则检查和版图设计原理图一致性检查。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种数模复用IO管脚结构的设计方法，其特征在于，包括如下步骤：
(1)在通用数字IO管脚单元库中选择出符合产品要求的数字IO管脚单元，该数字IO管脚单元具有静电释放保护电路；
(2)在芯片前端设计中，把模拟IO信号线连接到该数字IO管脚单元的芯片绑定连接口，根据模拟信号的用途设计模拟IO管脚的静电释放二级保护电路；
(3)将芯片级整合网表进行综合，产生门级网表，由自动布局布线工具完成布局布线工作，将布局布线结果导入版图设计工具；
(4)根据芯片绑定类型，对连接到通用数字IO管脚单元的模拟IO信号线布线；
(5)对管脚结构进行设计规则检查和版图设计原理图一致性检查。
2.如权利要求1所述的设计方法，其特征在于：步骤(2)中，当模拟信号作输入信号，模拟IO管脚的静电释放二级保护电路设计在通用数字IO管脚和晶体管的栅极之间。
3.如权利要求1所述的设计方法，其特征在于：步骤(2)中，当模拟信号作输出信号，模拟IO管脚的静电释放二级保护电路设计在通用数字IO管脚和晶体管的漏极之间。
CN201110156437.0A 2011-06-10 一种数模复用io管脚结构的设计方法 Expired - Fee Related CN102819625B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110156437.0A CN102819625B (zh) 2011-06-10 一种数模复用io管脚结构的设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110156437.0A CN102819625B (zh) 2011-06-10 一种数模复用io管脚结构的设计方法

Publications (2)

Publication Number Publication Date
CN102819625A true CN102819625A (zh) 2012-12-12
CN102819625B CN102819625B (zh) 2016-12-14

Family

ID=

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105373668A (zh) * 2015-11-30 2016-03-02 上海华虹宏力半导体制造有限公司 芯片版图设计方法
CN107301284A (zh) * 2017-06-14 2017-10-27 南京中感微电子有限公司 一种数模混合系统及电源管理电路
CN110647485A (zh) * 2019-09-23 2020-01-03 大唐半导体科技有限公司 一种芯片及其管脚复用的实现方法
CN111880941A (zh) * 2020-07-31 2020-11-03 深圳市新国都支付技术有限公司 一种复用gpio的方法、装置、计算机设备及存储介质
CN112487751A (zh) * 2020-11-18 2021-03-12 江苏科大亨芯半导体技术有限公司 带自检查功能的io pad自动化布局的方法
CN112989744A (zh) * 2021-02-08 2021-06-18 泰凌微电子(上海)股份有限公司 一种半导体芯片的封装设计方法以及装置
CN113268026A (zh) * 2021-05-20 2021-08-17 无锡矽杰微电子有限公司 一种mcu芯片的管脚配置方法和mcu芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101329663A (zh) * 2008-07-31 2008-12-24 炬力集成电路设计有限公司 一种实现管脚分时复用的装置及方法
CN201345715Y (zh) * 2009-02-09 2009-11-11 华为技术有限公司 一种光电接口复用的装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101329663A (zh) * 2008-07-31 2008-12-24 炬力集成电路设计有限公司 一种实现管脚分时复用的装置及方法
CN201345715Y (zh) * 2009-02-09 2009-11-11 华为技术有限公司 一种光电接口复用的装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105373668A (zh) * 2015-11-30 2016-03-02 上海华虹宏力半导体制造有限公司 芯片版图设计方法
CN105373668B (zh) * 2015-11-30 2018-06-19 上海华虹宏力半导体制造有限公司 芯片版图设计方法
CN107301284A (zh) * 2017-06-14 2017-10-27 南京中感微电子有限公司 一种数模混合系统及电源管理电路
CN110647485A (zh) * 2019-09-23 2020-01-03 大唐半导体科技有限公司 一种芯片及其管脚复用的实现方法
CN110647485B (zh) * 2019-09-23 2021-04-06 大唐半导体科技有限公司 一种芯片及其管脚复用的实现方法
CN111880941A (zh) * 2020-07-31 2020-11-03 深圳市新国都支付技术有限公司 一种复用gpio的方法、装置、计算机设备及存储介质
CN112487751A (zh) * 2020-11-18 2021-03-12 江苏科大亨芯半导体技术有限公司 带自检查功能的io pad自动化布局的方法
CN112487751B (zh) * 2020-11-18 2024-01-26 江苏科大亨芯半导体技术有限公司 带自检查功能的io pad自动化布局的方法
CN112989744A (zh) * 2021-02-08 2021-06-18 泰凌微电子(上海)股份有限公司 一种半导体芯片的封装设计方法以及装置
CN112989744B (zh) * 2021-02-08 2023-11-17 泰凌微电子(上海)股份有限公司 一种半导体芯片的封装设计方法以及装置
CN113268026A (zh) * 2021-05-20 2021-08-17 无锡矽杰微电子有限公司 一种mcu芯片的管脚配置方法和mcu芯片
CN113268026B (zh) * 2021-05-20 2023-02-28 无锡矽杰微电子有限公司 一种mcu芯片的管脚配置方法

Similar Documents

Publication Publication Date Title
CN103022032B (zh) 标准单元库版图设计方法、布局方法及标准单元库
SG151204A1 (en) Integrated circuit package system with leadframe array
GB2450281A (en) A common analog interface for multiple processor cores
CN105574245A (zh) 高效率模拟电路版图设计流程方法
CN204316868U (zh) 电路板的结合结构
CN102637226A (zh) Pcb封装架构方法
CN101771011A (zh) 半导体装置
CN103280445A (zh) 包裹式存储器和用于制造该包裹式存储器的制造方法
TW201130112A (en) Semiconductor integrated circuit
CN102819625A (zh) 一种数模复用io管脚结构的设计方法
CN102479272A (zh) 设置测试点的方法
CN102819625B (zh) 一种数模复用io管脚结构的设计方法
CN202712172U (zh) 一种多芯片双基岛的sop封装结构
CN101794771B (zh) Sip芯片及其soc芯片
CN204406394U (zh) Usb和adc接口复用电路
CN209298067U (zh) 系统级封装结构
CN205319143U (zh) 一种封装有多个音频功率放大芯片的电路结构
CN204166029U (zh) 一种电阻分压pcb板及其芯片
CN206758114U (zh) 一种同时实现数据传输与充电的电钢琴功放系统
CN205726663U (zh) 用于信号完整性端接匹配的pcb封装结构
CN206639795U (zh) 一种集成电路封装结构
CN216354157U (zh) 一种芯片的多模式封装结构
CN201392823Y (zh) 一种多芯片双基岛的sot封装结构
CN208796986U (zh) 一种Nand闪存球阵列封装的管脚排布结构
CN201859874U (zh) 一种7p引线框架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161214

Termination date: 20210610

CF01 Termination of patent right due to non-payment of annual fee