CN103280445A - 包裹式存储器和用于制造该包裹式存储器的制造方法 - Google Patents

包裹式存储器和用于制造该包裹式存储器的制造方法 Download PDF

Info

Publication number
CN103280445A
CN103280445A CN2013100653588A CN201310065358A CN103280445A CN 103280445 A CN103280445 A CN 103280445A CN 2013100653588 A CN2013100653588 A CN 2013100653588A CN 201310065358 A CN201310065358 A CN 201310065358A CN 103280445 A CN103280445 A CN 103280445A
Authority
CN
China
Prior art keywords
crystal grain
input
output bus
memory
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100653588A
Other languages
English (en)
Other versions
CN103280445B (zh
Inventor
戎博斗
夏浚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN103280445A publication Critical patent/CN103280445A/zh
Application granted granted Critical
Publication of CN103280445B publication Critical patent/CN103280445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种包裹式存储器包含一基板、一第一存储器晶粒、一第二存储器晶粒、一切割线和一电性连接部分。该第一存储器晶粒有一第一输入输出总线，其中该第一存储器晶粒形成于该基板之上；该第二存储器晶粒有一第二输入输出总线，其中该第二存储器晶粒形成于该基板之上；该切割线形成于该第一存储器晶粒和第二存储器晶粒之间；该电性连接部分形成于该切割线之上，用以电性连接该第一及第二输入输出总线，其中该电性连接部分电性连接至一外部输入输出总线，且该外部输入输出总线的宽度是大于或等于该第一及第二输入输出总线的宽度。

Description

包裹式存储器和用于制造该包裹式存储器的制造方法
技术领域
本发明涉及一种包裹式存储器（bundled memory）和用于制造具有一外部输入输出总线的包裹式存储器的制造方法，尤其是涉及一种利用至少一个形成于多条切割线的光罩层以形成耦接于任两个存储器晶粒的输入输出总线之间的电性连接部分的包裹式存储器和用于制造具有一外部输入输出总线的包裹式存储器的制造方法。
背景技术
请参照图1，图1是为现有技术说明具有多个存储器晶粒的晶片11和存储器晶粒12的放大结构的示意图，其中晶片11包含多个称为存储器晶粒12的重复单元。如图1所示，在晶片11中，存储器晶粒12是被隔离于其它晶粒，以及通过切割线13和邻近的存储器晶粒14分开。另外，存储器晶粒12和存储器晶粒14之间是没有信号越过晶粒边界连接。在晶片11制造完成后，晶片11是被切割成多个存储器晶粒（例如存储器晶粒12和存储器晶粒14）成为个别的存储器装置。如图1所示，在存储器晶粒12从晶片11被切割下来后，存储器晶粒12具有一输入输出电路16和一组完整的焊接衬垫17，以和外界电路沟通。
然而，在晶片11制造完成后，存储器晶粒12和存储器晶粒14的存储深度（memory depth）和总线宽度（bus width）都已被限定。例如存储器晶粒12和存储器晶粒14的存储深度和总线宽度是为2Mx32bit。因此，现有技术所提供的存储器晶粒对于使用者而言，使用弹性不是很大。
发明内容
本发明的一实施例提供一种包裹式存储器。该包裹式存储器包含一基板、一第一存储器晶粒、一第二存储器晶粒、一切割线和一电性连接部分。该第一存储器晶粒具有一第一输入输出总线，其中该第一存储器晶粒是形成于该基板之上；该第二存储器晶粒具有一第二输入输出总线，其中该第二存储器晶粒是形成于该基板之上；该切割线是形成于该第一存储器晶粒和第二存储器晶粒之间；该电性连接部分是形成于该切割线之上，用以电性连接该第一输入输出总线和该第二输入输出总线，其中该电性连接部分电性连接至一外部输入输出总线，且该外部输入输出总线的宽度是大于或等于该第一输入输出总线的宽度及该第二输入输出总线的宽度。
本发明的另一实施例提供一种用于制造具有一外部输入输出总线的包裹式存储器的制造方法。该方法包含：提供一基板；形成多个存储器晶粒于该基板之上以及在该多个存储器晶粒之间形成多条切割线，其中每一存储器晶粒具有一输入输出总线；形成多组焊接衬垫在每一存储器晶粒的输入输出总线上；及形成至少一光罩层于该多条切割线以电性连接该多个存储器晶粒的该多组焊接衬垫，其中该外部输入输出总线电性连接于该至少一光罩层，且该外部输入输出总线是大于或等于该输入输出总线。
本发明提供一种包裹式存储器和用于制造具有一外部输入输出总线的包裹式存储器的制造方法。该包裹式存储器和该制造方法是利用至少一个形成于多条切割线的光罩层以形成耦接于任两个存储器晶粒的输入输出总线之间的电性连接部分。因此，本发明所提供的包裹式存储器将不会受限于一存储器晶粒原始的存储深度和总线宽度，亦即本发明所提供的包裹式存储器可根据一使用者的需求，改变该包裹式存储器的存储深度和总线宽度。如此，相较于现有技术，本发明所提供的包裹式存储器对于该使用者而言，使用弹性很大。
附图说明
图1是为现有技术说明具有多个存储器晶粒的晶片和存储器晶粒的放大结构的示意图；
图2是为本发明的一实施例说明具有多个存储器晶粒的晶片以及存储器晶粒的放大结构的示意图；
图3是为说明第一存储器晶粒、第二存储器晶粒与切割线的耦接部分的示意图；
图4是为本发明的另一实施例说明具有多个存储器晶粒的晶片以及包裹式存储器的示意图；
图5是为本发明的另一实施例说明一种用于制造具有一外部输入输出总线的包裹式存储器的制造方法的流程图。
附图标记
Figure BDA00002874349400031
具体实施方式
请参照图2，图2是为本发明的一实施例说明具有多个存储器晶粒的一晶片101以及存储器晶粒的放大结构的示意图。如图2所示，晶片101包含多个重复可分离的存储器晶粒。晶片101是可为一硅基板，以及多个存储器晶粒可根据常规半导体制造工程形成在硅基板之上。如图2所示，每一存储器晶粒是通过一水平切割线131和一垂直切割线141和相邻的其它存储器晶粒隔开。然而，在本发明的实施例中，一第一存储器晶粒121和一第二存储器晶粒122可结合在一起形成一包裹式存储器123，其中第一存储器晶粒121和第二存储器晶粒122是可为任何存储器晶粒，例如单倍数据速率（Single-Data-Rate,SDR）存储器晶粒、双倍数据速率（Double-Data-Rate,DDR）存储器晶粒、第二代双倍数据速率（Double-Data-Rate Two,DDR2）存储器晶粒、第三代双倍数据速率（Double-Data-Rate Three,DDR3）存储器晶粒、第四代双倍数据速率（Double-Data-Rate Four,DDR4）存储器晶粒或其它存储器晶粒。如图2所示，第一存储器晶粒121的第一输入输出总线1211是电性连接于第二存储器晶粒122的第二输入输出总线1221，以及第一存储器晶粒121和第二存储器晶粒122之间的电性连接部分是形成在第一存储器晶粒121和第二存储器晶粒122之间的切割线15之上，其中该电性连接部分可电性连接至包裹式存储器123的外部输入输出总线，其中用以连接至包裹式存储器123的外部输入输出总线的一外部连结区可位于第二输入输出总线1221、第一输入输出总线1211或切割线15上的电性连接部分。第一存储器晶粒121的第一输入输出总线1211包含一第一数据总线和一第一地址总线，第二存储器晶粒122的第二输入输出总线1221包含一第二数据总线和一第二地址总线，包裹式存储器123的外部输入输出总线包含一外部数据总线和一外部地址总线，其中，该外部数据总线可大于或等于该第一数据总线及该第二数据总线，该外部地址总线可大于或等于该第一地址总线及该第二地址总线。举例而言，如果第一存储器晶粒121和第二存储器晶粒122的存储深度是为2M和总线宽度是为32位，且第一输入输出总线1211内的第一数据总线是电性连接于第二输入输出总线1221内的第二数据总线，则包裹式存储器123的存储深度是为4M和总线宽度是为32位。然而，如果第一输入输出总线1211内的第一地址总线是电性连接于第二输入输出总线1221内的第二地址总线，则包裹式存储器123的存储深度是为2M和总线宽度是为64位。
在本发明的另一实施例中，第一存储器晶粒121的存储深度和总线宽度可不同于第二存储器晶粒122的存储深度和总线宽度。例如，第一存储器晶粒121的存储深度和总线宽度是为2M和32位，以及第二存储器晶粒122的存储深度和总线宽度是为4M和32位。因此，第一存储器晶粒121的第一数据总线电性连接第二存储器晶粒122的第二数据总线以形成一包裹式存储器后，包裹式存储器的存储深度和总线宽度是为6M和32位。另一方面，如果第一存储器晶粒121的存储深度和总线宽度是为2M和32位，以及第二存储器晶粒122的存储深度和总线宽度是为2M和64位，则在第一存储器晶粒121的第一地址总线电性连接第二存储器晶粒122的第二地址总线以形成一包裹式存储器后，包裹式存储器的存储深度和总线宽度是为2M和96位。
另外，形成在切割线15之上的电性连接部分是可为引线接合连接（wirebonding connection）、重新分配层（Redistribution layer,RDL）连接或其它可用半导体制造工程实现的连接方式。例如首先提供由多层光罩制作的具有多个重复可分离的存储器晶粒的晶片101。然后第一输入输出总线1211的焊接衬垫和第二输入输出总线1221的焊接衬垫各自形成在第一存储器晶粒121和第二存储器晶粒122之上。另外，至少一光罩是形成在切割线15之上，如此，第一输入输出总线1211的焊接衬垫和第二输入输出总线1221的焊接衬垫才可通过形成在切割线15之上的至少一光罩电性连接。形成在切割线15之上的至少一光罩是可为一金属层、一多晶硅层或其它半导体层。
在本发明的另一实施例中，至少一个由半导体制造工程制造的光罩层可设置于切割线15之上。如此，第一输入输出总线1211的焊接衬垫和第二输入输出总线1221的焊接衬垫可互相电性连接，以及包裹式存储器123的外部连结区可重新分配或位于切割线15之上。请参照图3，图3是为说明第一存储器晶粒121、第二存储器晶粒122与切割线15的耦接部分的示意图。如图3所示，一钝化材料（passivation material）层32、一第一聚亚酰胺（polyimide）层34、一第二聚亚酰胺层36和一金属层（或一多晶硅层）38是设置于切割线15之上。第二输入输出总线1221的焊接衬垫是设置于第二存储器晶粒122上，以及第一输入输出总线1211的焊接衬垫是设置于第一存储器晶粒121上。另外，金属层38是电性连接于第二输入输出总线1221的焊接衬垫和第一输入输出总线1211的焊接衬垫。如图3所示，包裹式存储器123具有一重新安置的外部焊接点40，所以在外部焊接点40可形成一外部焊接衬垫以电性连接于第二输入输出总线1221的焊接衬垫和第一输入输出总线1211的焊接衬垫。但本发明的外部焊接点40不限于安置在切割线15之上，在其它实施例中，外部焊接点40亦可安置于第二输入输出总线1221的焊接衬垫或第一输入输出总线1211的焊接衬垫之上。再者，多个测试衬垫（未示出于图3）可设置于第二聚亚酰胺层36之上和位于切割线15的范围内以测试包裹式存储器123，其中多个测试衬垫是连接于包裹式存储器123的外部输入输出总线。另外，多个测试电路亦可设置于在包裹式存储器123之内的切割线15之上。
请参照图4，图4是为本发明的另一实施例说明具有多个存储器晶粒的一晶片101以及一包裹式存储器423的示意图。如图4所示，四个可分离的存储器晶粒421、422、424和425结合形成一包裹式存储器423，其中存储器晶粒421的输入输出总线4211是电性连接于存储器晶粒422、424和425的输入输出总线。四个存储器晶粒421、422、424和425之间的电性连接部分是形成在四个存储器晶粒421、422、424和425之间的水平切割线18及/或垂直切割线20之上。如果四个存储器晶粒421、422、424和425中的每一存储器晶粒的存储深度是为2M和总线宽度是为32位，且四个存储器晶粒421、422、424和425的输入输出总线的数据总线互相电性连接，则包裹式存储器423的存储深度是为8M和总线宽度是为32位；如果四个存储器晶粒421、422、424和425的输入输出总线的地址总线互相电性连接，则包裹式存储器423的存储深度是为2M和总线宽度是为128位。另外，用以连结包裹式存储器423的外部输入输出总线的外部连结区可位于四个存储器晶粒421、422、424和425的输入输出总线、水平切割线18或垂直切割线20。
另外，本发明的包裹式存储器并不受限于由两个可分离的存储器晶粒和四个可分离的存储器晶粒组成，亦即本发明的包裹式存储器可由多个可分离的存储器晶粒组成。
请参照图2和图5，图5是为本发明的另一实施例说明一种用于制造具有一外部输入输出总线的包裹式存储器的制造方法的流程图。图5的方法是利用图2晶片101、水平切割线131、垂直切割线141和包裹式存储器123说明，详细步骤如下：
步骤500：开始；
步骤502：提供一基板；
步骤504：形成多个存储器晶粒于基板之上；
步骤506：形成多条切割线于多个存储器晶粒之间；
步骤508：形成多组焊接衬垫在每一存储器晶粒的输入输出总线上；
步骤510：形成至少一光罩层于多条切割线，以电性连接该多个存储器晶粒的输入输出总线；
步骤512：结束。
在步骤502中，如图2所示，提供基板（例如晶片101），其中晶片101是可为一硅基板。在步骤504和步骤506中，多个存储器晶粒可根据常规半导体制造工程形成在硅基板（晶片101）之上，以及多条切割线可形成于多个存储器晶粒之间。例如图2所示的水平切割线131和垂直切割线141。在步骤508中，形成多组焊接衬垫在每一存储器晶粒的输入输出总线上。例如，如图2所示，第一输入输出总线1211的焊接衬垫和第二输入输出总线1221的焊接衬垫各自形成在第一存储器晶粒121和第二存储器晶粒122之上。在步骤510中，形成至少一光罩层于多条切割线。例如，形成至少一光罩于切割线15之上。如此，第一输入输出总线1211的焊接衬垫和第二输入输出总线1221的焊接衬垫才可通过形成在切割线15之上的至少一光罩电性连接，其中形成在切割线15之上的至少一光罩是可为一金属层、一多晶硅层或其它半导体层。
如图2所示，第一存储器晶粒121和第二存储器晶粒122可通过图5的方法结合在一起形成包裹式存储器123。因此，第一存储器晶粒121的第一输入输出总线1211是电性连接于第二存储器晶粒122的第二输入输出总线1221，以及第一存储器晶粒121和第二存储器晶粒122之间的电性连接部分是形成在第一存储器晶粒121和第二存储器晶粒122之间的切割线15之上。如果第一输入输出总线1211内的第一数据总线是电性连接于第二输入输出总线1221内的第二数据总线，则包裹式存储器123的存储深度是大于第一存储器晶粒121和第二存储器晶粒122的存储深度。然而，如果第一输入输出总线1211内的第一地址总线是电性连接于第二输入输出总线1221内的第二地址总线，则包裹式存储器123的总线宽度是大于第一存储器晶粒121和第二存储器晶粒122的总线宽度。另外，用以连结包裹式存储器123的输入输出总线的外部连结区可位于第二输入输出总线1221、第一输入输出总线1211或切割线15。
在本发明的另一实施例中，至少一个由半导体制造工程制造的光罩层可设置于切割线15之上。如此，第一输入输出总线1211的焊接衬垫和第二输入输出总线1221的焊接衬垫可通过金属层38互相电性连接，以及包裹式存储器123的外部连结区可重新分配或位于第一输入输出总线1211、第二输入输出总线1221或切割线15之上。例如，如图3所示，包裹式存储器123具有一重新安置的外部焊接点40（图3未示出包裹式存储器123的其余外部焊接点），所以在外部焊接点40可形成一外部焊接衬垫以电性连接于第二输入输出总线1221的焊接衬垫和第一输入输出总线1211的焊接衬垫，其中外部焊接点40是分布于切割线15之上。再者，多个测试衬垫（未示出于图3）可设置于第二聚亚酰胺层36之上和位于切割线15的范围内以测试包裹式存储器123，其中多个测试衬垫是连接于包裹式存储器123的外部输入输出总线。另外，多个测试电路亦可设置于在包裹式存储器123之内的切割线15之上。
综上所述，本发明所提供的包裹式存储器和用于制造具有一外部输入输出总线的包裹式存储器的制造方法，是利用至少一个形成于多条切割线的光罩层以形成耦接于任两个存储器晶粒的输入输出总线之间的电性连接部分。因此，本发明所提供的包裹式存储器将不会受限于存储器晶粒原始的存储深度和总线宽度，亦即本发明所提供的包裹式存储器可根据一使用者的需求，改变包裹式存储器的存储深度和总线宽度。如此，相较于现有技术，本发明所提供的包裹式存储器对于使用者而言，使用弹性很大。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所作的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (13)

1.一种包裹式存储器，其特征在于，包含：
一基板；
一第一存储器晶粒，具有一第一输入输出总线，其中该第一存储器晶粒是形成于该基板之上；
一第二存储器晶粒，具有一第二输入输出总线，其中该第二存储器晶粒是形成于该基板之上；
一切割线，形成于该第一存储器晶粒和第二存储器晶粒之间；及
一电性连接部分，形成于该切割线之上，用以电性连接该第一输入输出总线和该第二输入输出总线，其中该电性连接部分电性连接至一外部输入输出总线，且该外部输入输出总线的宽度是大于或等于该第一输入输出总线的宽度及该第二输入输出总线的宽度。
2.根据权利要求1所述的包裹式存储器，其特征在于，该第一输入输出总线包含一第一数据总线和一第一地址总线，该第二输入输出总线包含一第二数据总线和一第二地址总线，该外部输入输出总线包含一外部数据总线和一外部地址总线，其中该第一数据总线和该第二数据总线是电性连接，以及该外部地址总线是大于或等于该第一地址总线及该第二地址总线。
3.根据权利要求1所述的包裹式存储器，其特征在于，该第一输入输出总线包含一第一数据总线和一第一地址总线，该第二输入输出总线包含一第二数据总线和一第二地址总线，该外部输入输出总线包含一外部数据总线和一外部地址总线，其中该第一地址总线和该第二地址总线是电性连接，以及该外部数据总线是大于或等于该第一数据总线及该第二数据总线。
4.根据权利要求1所述的包裹式存储器，其特征在于，该包裹式存储器的存储深度大于或等于该第一存储器晶粒的存储深度及该第二存储器晶粒的存储深度。
5.根据权利要求1所述的包裹式存储器，其特征在于，该第一存储器晶粒和该第二存储器晶粒是为单倍数据速率存储器晶粒、双倍数据速率存储器晶粒、第二代双倍数据速率存储器晶粒、第三代双倍数据速率存储器晶粒或第四代双倍数据速率存储器晶粒。
6.根据权利要求1所述的包裹式存储器，其特征在于，用以电性连接至该外部输入输出总线的一外部连结区分布于该第一输入输出总线、该第二输入输出总线或该切割线之该电性连接部分。
7.根据权利要求1所述的包裹式存储器，其特征在于，该电性连接部分包含至少一个形成在该切割线的光罩层。
8.根据权利要求7所述的包裹式存储器，其特征在于，多个测试衬垫形成在该至少一个光罩层之上和位于该切割线之上，且该多个测试衬垫是连接于该外部输入输出总线。
9.根据权利要求7所述的包裹式存储器，其特征在于，该至少一个形成在该切割线的光罩层是为一金属层、一多晶硅层或其它半导体层。
10.根据权利要求1所述的包裹式存储器，其特征在于，该电性连接部分是为一引线接合连接、一重新分配层连接或其它可用半导体制造工程实现的连接方式。
11.一种用于制造具有一外部输入输出总线的包裹式存储器的制造方法，其特征在于，包含：
提供一基板；
形成多个存储器晶粒于该基板之上以及在该多个存储器晶粒之间形成多条切割线，其中每一存储器晶粒具有一输入输出总线；
形成多组焊接衬垫在每一存储器晶粒的输入输出总线上；及
形成至少一光罩层于该多条切割线以电性连接该多个存储器晶粒的该多组焊接衬垫，其中该外部输入输出总线电性连接于该至少一光罩层，且该外部输入输出总线是大于或等于该输入输出总线。
12.根据权利要求11所述的制造方法，其特征在于，另包含：
形成多个外部焊接衬垫于该至少一光罩层之上，其中该多个外部焊接衬垫是分布于该切割线或该多个存储器晶粒的该输入输出总线之上。
13.根据权利要求12所述的制造方法，其特征在于，另包含：
形成多个测试衬垫于该至少一光罩层之上和位于该切割线之上，其中该多个测试衬垫是连接该多个外部焊接衬垫。
CN201310065358.8A 2012-03-20 2013-03-01 包裹式存储器和用于制造该包裹式存储器的制造方法 Active CN103280445B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261612987P 2012-03-20 2012-03-20
US61/612,987 2012-03-20

Publications (2)

Publication Number Publication Date
CN103280445A true CN103280445A (zh) 2013-09-04
CN103280445B CN103280445B (zh) 2015-12-09

Family

ID=49062930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310065358.8A Active CN103280445B (zh) 2012-03-20 2013-03-01 包裹式存储器和用于制造该包裹式存储器的制造方法

Country Status (3)

Country Link
US (3) US9070558B2 (zh)
CN (1) CN103280445B (zh)
TW (1) TWI528500B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872737A (zh) * 2017-12-05 2019-06-11 华邦电子股份有限公司 存储器装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601456B2 (en) * 2014-01-20 2017-03-21 Etron Technology, Inc. System-in-package module and manufacture method for a system-in-package module
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
US9899324B1 (en) * 2016-11-28 2018-02-20 Globalfoundries Inc. Structure and method of conductive bus bar for resistive seed substrate plating
US11531765B2 (en) 2020-07-16 2022-12-20 Allstate Insurance Company Dynamic system profiling based on data extraction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691570A (en) * 1993-09-29 1997-11-25 Kabushiki Kaisha Toshiba Integrated circuits having patterns of mirror images and packages incorporating the same
US20030066040A1 (en) * 2001-05-22 2003-04-03 Alan Morgan Built off self test (BOST) in the kerf
US20030218216A1 (en) * 2002-05-21 2003-11-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020157082A1 (en) * 1997-09-30 2002-10-24 Jeng-Jye Shau Inter-dice wafer level signal transfer methods for integrated circuits
US6427222B1 (en) * 1997-09-30 2002-07-30 Jeng-Jye Shau Inter-dice wafer level signal transfer methods for integrated circuits
US7550842B2 (en) * 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
JP2006124171A (ja) 2004-09-29 2006-05-18 Toshiba Tec Corp 用紙後処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691570A (en) * 1993-09-29 1997-11-25 Kabushiki Kaisha Toshiba Integrated circuits having patterns of mirror images and packages incorporating the same
US20030066040A1 (en) * 2001-05-22 2003-04-03 Alan Morgan Built off self test (BOST) in the kerf
US20030218216A1 (en) * 2002-05-21 2003-11-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872737A (zh) * 2017-12-05 2019-06-11 华邦电子股份有限公司 存储器装置
CN109872737B (zh) * 2017-12-05 2021-01-26 华邦电子股份有限公司 存储器装置

Also Published As

Publication number Publication date
US20150228620A1 (en) 2015-08-13
US20130248860A1 (en) 2013-09-26
US9070558B2 (en) 2015-06-30
US9214448B2 (en) 2015-12-15
US20140308809A1 (en) 2014-10-16
TWI528500B (zh) 2016-04-01
TW201340256A (zh) 2013-10-01
CN103280445B (zh) 2015-12-09
US9589931B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
US9177911B2 (en) Package substrates with multiple dice
JP5164273B2 (ja) マルチダイ集積回路デバイス
JP4507101B2 (ja) 半導体記憶装置及びその製造方法
CN103280445A (zh) 包裹式存储器和用于制造该包裹式存储器的制造方法
CN110619136B (zh) 优化引线键合封装芯片的电压降的方法及应用
CN102800644B (zh) Ddr信号布线封装基板以及ddr信号布线封装方法
CN103579208A (zh) 三维集成电路及其制作方法
US9627336B2 (en) Semiconductor device allowing metal layer routing formed directly under metal pad
US20120273931A1 (en) Integrated circuit chip package and manufacturing method thereof
TWI409933B (zh) 晶片堆疊封裝結構及其製法
JP2006339252A (ja) 半導体装置及びその製造方法
CN103515361A (zh) 具堆栈结构的封装件及其制法
CN102543921B (zh) 焊垫结构及其制造方法
CN104167403A (zh) 多脚封装的引线框架
US20090178758A1 (en) Method of arranging stacked chip by photo-curing adhesive
CN104952736A (zh) 四方平面无引脚的封装结构及其方法
CN102655132A (zh) 半导体结构及其制法
CN210272347U (zh) 半导体存储装置
CN210272349U (zh) 半导体存储装置
CN218939682U (zh) 一种Power MOSFET和MOSFET driver结合的IC封装
TWI473242B (zh) 晶片封裝結構
US8618664B2 (en) Semiconductor package and method for packaging the same
US20140117354A1 (en) Semiconductor package
CN112435991A (zh) 半导体存储装置及其制造方法
US7615412B2 (en) System in package (SIP) integrated circuit and packaging method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant