CN2565029Y - 基于高档微处理器为图形发生器的集成电路测试装置 - Google Patents
基于高档微处理器为图形发生器的集成电路测试装置 Download PDFInfo
- Publication number
- CN2565029Y CN2565029Y CN 02246738 CN02246738U CN2565029Y CN 2565029 Y CN2565029 Y CN 2565029Y CN 02246738 CN02246738 CN 02246738 CN 02246738 U CN02246738 U CN 02246738U CN 2565029 Y CN2565029 Y CN 2565029Y
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- pin
- pattern generator
- microprocessor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
一种集成电路测试装置,包括对整个测试装置进行控制的计算机、图形发生器、管脚电路,其中图形发生器为高档微处理器。计算机、图形发生器、管脚电路分别与总线相连接,图形发生器通过管脚电路与被测集成电路相连接。本集成电路测试装置在能满足大多数用户对装置功能要求的前提下,性能与现在常用的集成电路测试装置基本相当,成本却大为降低,能充分满足国内外用户对高性能价格比的超大规模集成电路测试装置的需求。
Description
技术领域
本实用新型涉及一种集成电路测试装置,特别涉及一种基于高档微处理器为图形发生器的集成电路测试装置,属于集成电路测试技术领域。
背景技术
目前,国际上先进的集成电路测试装置,虽然具有高速度、多管脚、高精度、多功能等优点,但价格昂贵,稍上档次,就需要数百万美元。国内许多进行超大规模集成电路产品开发的厂家无力购买,严重影响了对集成电路产品的开发应用。另一方面,现有的集成电路测试装置对大多数进行产品应用开发的厂家而言,精度过高,功能过剩,性能价格比低。因此,立足国情开发一套能满足绝大多数用户实际需要的低成本、高效能的集成电路测试装置十分必要。
测试图形发生器是集成电路测试装置的心脏,现有集成电路测试装置中的图形发生器由包括多种不同的集成电路的PCB板组成,电路复杂,功能单一,只能提供“静态测试向量”,但造价却很高,例如具有300MHz测试速率的图形发生器,造价超过50万美元。另一方面,现有的高档微处理器,如INTEL公司生产的奔腾系列(Pentium)微处理器,TI公司生产的TMS320C6000系列微处理器等等,工作频率都很高,P4已超过2GHz,运算性能完全可以胜任集成电路测试装置中图形发生器的要求,而且价格并不高。因此,利用现有的高档微处理器高性能、低成本的特点,设计一种基于高档微处理器为图形发生器的集成电路测试装置不仅有实际上的需要,而且有实现的可能。
发明内容
本实用新型的目的在于提供一种基于高档微处理器为图形发生器的新型集成电路测试装置,利用现有的高档微处理器作为图形发生器,在性能上可以满足绝大多数用户的实际需要,成本却大为降低。
为实现上述的发明目的,本实用新型采用下述的技术方案:
一种集成电路测试装置,包括对整个测试装置进行控制的计算机、图形发生器、管脚电路,其中计算机、图形发生器、管脚电路分别与总线相连接,图形发生器通过管脚电路与被测试的集成电路相连接,其特征在于:
所述图形发生器为高档微处理器;
所述高档微处理器的外部时钟端口接外部时钟信号,片选端口接被测集成电路的片选管脚,时钟信号端接被测集成电路的时钟信号管脚,行选端接被测集成电路的行选管脚,列选端接被测集成电路的列选管脚,读写端接被测集成电路的读写管脚,块选端接被测集成电路的块选管脚,字节选择端接被测集成电路的字节选择管脚,地址总线接口接被测集成电路的地址总线接口,数据总线接口接被测集成电路的数据总线接口。
本实用新型所述的基于高档微处理器为图形发生器的集成电路测试装置性能与现在常用的集成电路测试装置基本相当,成本却低得多,能充分满足国内外用户对高性能价格比的集成电路测试装置的需求。
附图说明
图1为本实用新型所述的基于高档微处理器为图形发生器的集成电路测试装置的整体结构图。
图2为测试装置对被测集成电路进行功能测试时信号流向图。
图3为本实用新型中作为图形发生器的高档微处理器与被测集成电路的信号连接图。
图4为TMS320C6201/C6701的外部接口图。
图5为TMS320C64X的外部接口图。
图6为以TMS320C64X为图形发生器时测试64M-bit SDRAM的管脚连接图。
图7为P4系列微处理器的连接器图。
图8为845芯片组外部接口图的一部分。
图9为845芯片组外部接口图的另一部分。
图10为内存条插座接口图的一部分。
图11为内存条插座接口图的另一部分。
具体实施方式
下面结合附图和具体实施例对本实用新型作进一涉的说明。
图1所示的是本实用新型所述测试装置的基本框图。计算机、图形发生器、高速通道及周期发生器、管脚电路、直流(DC)测量电路分别与总线相连接。计算机通过总线发出指令,图形发生器、高速通道及周期发生器、管脚电路、DC测量电路通过总线接口接收指令,从而实现计算机对整个测试装置的控制。图形发生器产生各种复杂的测试图形(也就是测试向量)对被测集成电路进行测试。产生的测试向量不直接送往被测集成电路,而是如图1所示的经过高速通道及周期发生器,由它产生很多的事件,提高测试图形的复杂性和速度,这样才能对被测集成电路的性能进行充分的测试。但如果图形发生器的测试速度足够高,也可以不经过高速通道及周期发生器而直接将测试向量送入被测集成电路。管脚电路的作用主要是满足不同被测集成电路有不同的输入、输出高低电压的要求,并保证所有管脚工作的同步性,以避免测试向量在这里浪费时间。直流(DC)测试电路的作用是对被测集成电路进行直流测试。
图2所示的是测试装置对被测集成电路进行功能测试时信号流向图。测试装置向被测集成电路发出指令信号(包括地址、控制等指令)和时钟信号,得到响应后,发送测试用的数据,被测集成电路进行相应处理后再将反馈数据返回到测试装置中,测试装置根据返回的数据就可以判断被测集成电路的好坏。
在本实用新型中,关键的技术特征在于图形发生器采用高档微处理器来替代传统的专用PCB电路,而高速通道及周期发生器、管脚电路、直流(DC)测量电路都可以采用现有的成熟电路,因此在这里就不多赘述了。
图3所示的是本实用新型中作为图形发生器的高档微处理器与被测集成电路的信号连接图。其中,微处理器的外部时钟端口接外部时钟信号,片选端口接被测集成电路的片选管脚,时钟信号端接被测集成电路的时钟信号管脚,行选端接被测集成电路的行选管脚,列选端接被测集成电路的列选管脚,读写端接被测集成电路的读写管脚,块选端接被测集成电路的块选管脚,字节选择端接被测集成电路的字节选择管脚,地址总线接口接被测集成电路的地址总线,数据总线接口接被测集成电路的数据总线接口。
对各种不同容量被测集成电路而言,根据其容量的不同,地址总线和数据总线在位数有所不同,但其接法是完全相同的。除此之外,所使用的功能接口,如块选、片选、行选、列选、读写、字节选择、时钟等的接法也是完全相同的。对各种不同种类的高档微处理器而言,这些功能接口和数据总线、地址总线都是共有的,这就是本实用新型中作为图形发生器的高档微处理器可以选用多种不同种类的微处理器的原因所在。对进行图形测试的被测集成电路而言,虽然其有各种型号和种类,但在图形测试中,所需要用到的接口也只是上述的功能接口和数据、地址总线,而这些接口和总线也是这些集成电路所共同具有的。因此,在实际使用时,只要作为图形发生器的高档微处理器与被测集成电路按上述技术方案进行连接,就可以实现对各种类型的被测集成电路的测试。
下面,分别以两种现在使用较为广泛的高档微处理器—美国德州仪器公司(TI)提供的TMS320C6000系列微处理器和英特尔公司(INTEL)提供的Pentium系列微处理器为例,对本实用新型的具体实施方案加以说明。
TMS320C6000系列微处理器为一个系列产品,包括C62X、C64X和C67X三大子系列,其中C62X系列为32位定点运算处理器,运算速度为150~300MHz;C64X系列为64位定点运算处理器,运算速度可达400~600MHz;C67X系列为32位浮点运算处理器,运算速度为100~167MHz。C6000系列的微处理器虽然在外部接口和功能方面各有各的特点,但由于是一个系列的产品,它们都采用哈佛结构,具有共同通用的接口,而且在指令方面是完全兼容的。
本实用新型根据TMS320C6000系列微处理器的上述特点,利用通用接口进行测试,因此,三种子系列的微处理器都可以用于本实用新型所述的测试装置。在德州仪器公司提供的《TMS320C6000外部接口参考指南(TMS320C6000 Peripherals Reference guide)》(2001年2月版,可在TI公司的网站上自由下载)一书中,对TMS320C6000系列微处理器的外部接口进行了详细的说明。
图4所示的是TMS320C6201/C6701的外部接口图。图5所示的是TMS320C64X的外部接口图,两者相比较可以看出,通用接口都是相同的,所不同的是TMS320C6201/C6701用更多的管脚取代了TMS320C64X的复用管脚。因此,这些微处理器都是可以相互取代的。在TMS320C64X中,从ECLKIN管脚到BE管脚为所有外部接口所通用的管脚,从AOE/SDRAS/SOE到AWE/SDWE/SWE为复用管脚,管脚处于何种功能由内部的寄存器根据指令确定。通过对微处理器内部的寄存器的设定可以使复选管脚处在所需要的复选端,在不改变外部接线的情况下对SDRAM、SGRAM、SBRAM、SRAM、ROM、FIFO、FLASH等多种集成电路进行测试。TMS320C64X针对各种不同的被测集成电路所需要选定的复选端可以从上述的《TMS320C6000外部接口参考指南》中查到,此处就不再赘述了。
图6为以TMS320C64X为图形发生器时测试64M-bit SDRAM的管脚连接图。其中TMS320C64X的外部时钟端口ECLKIN接外部时钟信号,片选端口CEn接被测集成电路的片选管脚CS,时钟信号端ECLKOUT1接被测集成电路的时钟信号管脚CLK,行选端SDRAS接被测集成电路的行选管脚RAS,列选端SDCAS接被测集成电路的列选管脚CAS,读写端SDWE接被测集成电路的读写管脚WE,时钟允许端SDCKE接被测器件的时钟允许管脚CKE,字节选择端BE(7:0)接被测集成电路的字节选择管脚DQM(7:0),地址总线接口EA(16:3)接被测集成电路的地址总线A(13:0),数据总线接口ED(63:0)接被测集成电路的数据总线接口D(63:0)。
在采用英特尔公司提供的Pentium系列微处理器作为图形发生器的场合,测试原理是完全相同的,但外围电路稍有些不同。TMS320C6000系列微处理器为了与存储器有一个友好的接口,将一些相应的接口电路做到微处理器内部。但Pentium系列微处理器不是这样,它把接口电路全部外置。这样,Pentium系列微处理器必须经过外部的接口芯片组与被测集成电路相连接。下面就以目前Pentium系列中最为流行的P4为例具体加以说明。英特尔公司专门针对P4微处理器推出了845芯片组,并在其提供的《英特尔478脚封装奔腾4微处理器和英特尔SDR用845芯片组设计指南(Intel Pentium 4Processor in 478-Pin Package and Intel 845 Chipset Platform for SDR DesignGuide)》一书中,对P4微处理器与845芯片组的连接做了详尽的说明。同时,别的一些主板厂家如威盛也推出了相应的芯片组和主板产品,并有详细的产品说明。因此,对本实用新型而言,P4微处理器与外围芯片组的连接关系构成公知技术的一部分,在此就不多赘述了。
图7为P4微处理器的连接器图。此图标记为SHEET5。以图中左上角的H-A(16..3)*为例说明图中标记的含义。H-A(16..3)*为地址总线名,H表示主机接口,A表示是地址,同理,D表示的是数据,(16..3)表示的是地址端号。其左面的9表示是SHEET9(图9所示),说明该总线应该连接到SHEET9的同名总线上,框内的BI表示既输入又输出,同理,IN表示只输入,OUT表示只输出。其右面的字母加数字如N5表示微处理器管脚的号码,A*(n)表示微处理器的管脚名。微处理器通过已在上述文件中公开的连接方式与外围芯片组845连接,为叙述方便起见,在下文中用845芯片组上的有关管脚指代P4微处理器上的相关管脚。
图8和图9所示为845芯片组的外部接口图。其中图8标记为SHEET8,图9标记为SHEET9。图10和图11为内存条插座的接口图,其中图10标记为SHEET14,图11标记为SHEET15。它们的读图方法与图7相同。从图中可以看出,845芯片组的外部接口中有进行集成电路图形测试所需的各类接口,如图8中所示的数据总线M-DATA(63..0)*,地址总线M-MAA(12..0)*,时钟允许端M-SCKE(5..0)*,块选端M-SMBA(1..0),片选端M-SCS(11..0)*,行选端M-SRAS*,列选端M-SCAS*,读写端M-WE*,时钟信号端CK-M-CLK(11..0)。被测试的SDRAM也有相应的测试接口,如图10、11中所示的数据总线M-DATA(63..0),地址总线M-MAA(12..0),时钟允许端M-SCKE(5..0),片选端M-SCS(11..0)*,行选端M-SRAS*,列选端M-SCAS*,读写端M-WE*,字节选择端M-DQMB(7..0),时钟信号端CK-M-CLK(11..0)。这样,将845芯片组上的有关管脚与被测试的SDRAM上的相应管脚相连接,就可以对SDRAM进行图形向量测试。
测试时,图9中的H-A(31..3)*、H-D(63..0)等信号皆来自主机总线,图8中的M-DATA(63..0)*、M-MAA(12..0)等信号送向被测试的SDRAM,图10、图11中的地址、数据、块选、片选、行选、列选、读写、字节选择、时钟等测试信号都来自图8所示的845芯片组。字节选择端通过电阻接地。
在本实施例中,若以168脚的插座为基础,可对内存条进行测试,若以内存条中的芯片为基础,可以对SDRAM进行测试。
以上只是利用现在常用的TMS320C6000系列微处理器和Pentium系列微处理器作为集成电路测试装置的图形发生器的两个具体实施例。从前面的说明可以看出,在本实用新型中,可以作为图形发生器的高档微处理器并不限于上面举例的两种。事实上,各种具有较高运算能力的数字信号处理器或者微处理器都能作为本实用新型中的图形发生器使用。
在采用高档微处理器作图形发生器的场合,由于微处理器本身具有很强的多任务并行处理能力,可以将对整个集成电路测试装置进行控制的计算机的CPU与作为图形发生器的高档微处理器合二为一,这样能简化系统结构,降低成本。
本实用新型所使用的高档微处理器,特别是TMS320C6000系列和Pentium系列,都可以基于PCI总线,这就为多个高档微处理器在一起并行工作创造了很好的接口条件。将多个高档微处理器放在一起并行工作,可以大大改善测试装置的性能,提高性能价格比。
本说明书已对本实用新型的原理和结构进行了详细的说明。因此,对本领域的一般技术人员来说,在不违背本实用新型的原则和精神的前提下对它所作的任何显而易见的改变都在本实用新型的保护范围之中。
Claims (9)
1.一种集成电路测试装置,包括对整个测试装置进行控制的计算机、图形发生器、管脚电路,其中计算机、图形发生器、管脚电路分别与总线相连接,图形发生器通过管脚电路与被测试的集成电路相连接,其特征在于:
所述图形发生器为高档微处理器;
所述高档微处理器的外部时钟端口接外部时钟信号,片选端口接被测集成电路的片选管脚,时钟信号端接被测集成电路的时钟信号管脚,行选端接被测集成电路的行选管脚,列选端接被测集成电路的列选管脚,读写端接被测集成电路的读写管脚,块选端接被测集成电路的块选管脚,字节选择端接被测集成电路的字节选择管脚,地址总线接口接被测集成电路的地址总线接口,数据总线接口接被测集成电路的数据总线接口。
2.如权利要求1所述的集成电路测试装置中,作为图形发生器的微处理器是TMS320C6000系列微处理器。
3.如权利要求1所述的集成电路测试装置中,作为图形发生器的微处理器是Pentium系列微处理器。
4.如权利要求1所述的集成电路测试装置中,所述对整个测试装置进行控制的计算机的CPU由作为图形发生器的高档微处理器替代。
5.如权利要求1所述的集成电路测试装置中,所述图形发生器由多个高档微处理器并行组成。
6.如权利要求1所述的集成电路测试装置中,所述图形发生器与管脚电路之间有高速通道与周期发生器。
7.如权利要求6所述的高速通道与周期发生器与总线相连接。
8.如权利要求1所述的集成电路测试装置中有直流测量电路。
9.如权利要求8所述的直流测量电路与总线相连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02246738 CN2565029Y (zh) | 2002-08-15 | 2002-08-15 | 基于高档微处理器为图形发生器的集成电路测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02246738 CN2565029Y (zh) | 2002-08-15 | 2002-08-15 | 基于高档微处理器为图形发生器的集成电路测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN2565029Y true CN2565029Y (zh) | 2003-08-06 |
Family
ID=33717891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02246738 Expired - Lifetime CN2565029Y (zh) | 2002-08-15 | 2002-08-15 | 基于高档微处理器为图形发生器的集成电路测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN2565029Y (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102608520A (zh) * | 2012-03-08 | 2012-07-25 | 无锡华大国奇科技有限公司 | 一种基于usb转iic协议的芯片测试系统 |
CN110780184A (zh) * | 2019-10-21 | 2020-02-11 | 长江存储科技有限责任公司 | 集成电路测试系统及测试方法 |
CN113589141A (zh) * | 2021-07-16 | 2021-11-02 | 杭州中安电子有限公司 | 一种高速测试向量发生装置 |
-
2002
- 2002-08-15 CN CN 02246738 patent/CN2565029Y/zh not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102608520A (zh) * | 2012-03-08 | 2012-07-25 | 无锡华大国奇科技有限公司 | 一种基于usb转iic协议的芯片测试系统 |
CN110780184A (zh) * | 2019-10-21 | 2020-02-11 | 长江存储科技有限责任公司 | 集成电路测试系统及测试方法 |
CN113589141A (zh) * | 2021-07-16 | 2021-11-02 | 杭州中安电子有限公司 | 一种高速测试向量发生装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN200986700Y (zh) | 一种四线制电阻式触摸屏测试电路 | |
CN103092810B (zh) | 处理器、对处理器编程的方法以及电子设备 | |
CN103226506B (zh) | 内嵌于芯片的usb转jtag调试装置及其调试方法 | |
CN101201389B (zh) | 利用模拟信号进行装置中扫描链测试的系统与方法 | |
CN1983226A (zh) | 支持多个图形处理单元的方法与系统 | |
CN104808133B (zh) | 自动测试设备和升级自动测试设备的集成电路测试界面 | |
CN103218338A (zh) | 一种信号处理机系统实时多dsp调试系统 | |
CN2565029Y (zh) | 基于高档微处理器为图形发生器的集成电路测试装置 | |
CN103268299B (zh) | 一种应用于PXI Express总线测试系统的通用数据压缩IP核 | |
CN2685886Y (zh) | 数字万用表 | |
CN201382976Y (zh) | 智能数字化电位比电阻测量仪 | |
CN102928004B (zh) | 一种编码器信号实时处理系统及方法 | |
CN101030159A (zh) | 用于测试主板插槽的设备及系统 | |
CN111460759A (zh) | 一种基于Python语言的EDA验证平台及其使用方法 | |
CN101281507A (zh) | Usb接口型dsp实时仿真开发系统 | |
CN200950217Y (zh) | 便携式智能仪器仪表开发平台 | |
CN2560989Y (zh) | 主机板测试治具 | |
Zhen et al. | Design and realization of the hardware platform based on the Nios soft-core processor | |
CN202736041U (zh) | 一种前端机的通用核心板及其前端机 | |
CN202512473U (zh) | 一种基于ddr3 sodimm设计的控制板卡 | |
CN1737776A (zh) | 一种仿真器芯片及其仿真方法 | |
CN102012721A (zh) | 一种基于COM-Express嵌入式标准的工业计算机载板 | |
CN1713165A (zh) | Vme总线与dsp处理器的数据通信电路 | |
CN2604725Y (zh) | 改进电路的多用总线终端调整器 | |
CN214954962U (zh) | Arm架构的5g人工智能物联网控制主机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |
Expiration termination date: 20120815 Granted publication date: 20030806 |