CN105389273A - 带有可编程模拟子系统的集成电路器件 - Google Patents

带有可编程模拟子系统的集成电路器件 Download PDF

Info

Publication number
CN105389273A
CN105389273A CN201510542641.4A CN201510542641A CN105389273A CN 105389273 A CN105389273 A CN 105389273A CN 201510542641 A CN201510542641 A CN 201510542641A CN 105389273 A CN105389273 A CN 105389273A
Authority
CN
China
Prior art keywords
block
circuit
reconfigurable
signal
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510542641.4A
Other languages
English (en)
Other versions
CN105389273B (zh
Inventor
易许华尔·堤亚加拉根
哈罗德·M·库兹
汉斯·克莱恩
加斯卡恩·辛格·约哈尔
吉恩-保罗·凡尼泰格姆
肯德尔·V·卡斯特-佩里
马克·E·哈斯丁司
小艾米斯比·D·理查森
阿纳苏亚·派马如尔
阿塔·汗
丹尼斯·R·赛圭尼
布鲁斯·E·拜凯特
卡尔·费尔迪南德·列伯德
汉斯·凡安特卫普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN105389273A publication Critical patent/CN105389273A/zh
Application granted granted Critical
Publication of CN105389273B publication Critical patent/CN105389273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及带有可编程模拟子系统的集成电路器件。集成电路(IC)器件可以包括多个模拟块，该多个模拟块包括至少一个固定功能的模拟电路和至少一个可重配置模拟电路块，其可以从以下项中选出：包括多个可重配置放大器电路的连续时间(CT)块和包括具有可重配置切换网络的放大器的离散时间块；配置为选择性地将IC器件的多个输入端/输出端(I/O)的任何一个连接到模拟块的模拟复用器(MUX)，模拟MUX包括具有比模拟MUX的其它信号路径更低的阻抗的至少一个低噪声信号路径对；可重配置为在任何模拟块之间提供信号路径的至少一个模拟路由块；包括数字电路的数字部件；和耦合到模拟块的处理器接口。

Description

带有可编程模拟子系统的集成电路器件
相关申请的交叉引用
本申请要求于2014年8月29日提交的美国临时专利申请第62/043,924号的权益，该专利申请的内容通过引用并入本文。
技术领域
本公开总体上涉及具有可编程块的集成电路(IC)器件，并且更具体地涉及具有可编程模拟电路块的IC器件。
背景技术
集成电路(IC)器件可以包括固定功能的电路和可重配置的电路。可编程逻辑器件是熟知的并且可以使IC器件能够被重新配置为广泛的数字功能。
提供可重配置的模拟电路的IC器件，在解决模拟应用方面，越来越普及。在一些常规方法中，可再编程的模拟电路的配置数据被加载到存储电路(例如，寄存器)中，以建立期望的模拟功能。这样布置的缺点可能涉及在重新配置不同功能之间的电路时费时/费力。
通常，涉及实现可重配置模拟电路的连接/路由可能引入对IC器件性能的限制。例如，一些传统的IC器件可能不适合非常低噪声的应用。类似地，路由路径中的非常小的阻抗失配阻碍差分输入信号的高保真性的处理。
如使用大多数IC器件一样，特别是当IC器件被部署在便携式电子器件中时，任何功率消耗的减少都是很有价值的。
附图说明
图1是根据实施例的集成电路(IC)器件的示意性框图。
图2是根据实施例的IC器件的示意性框图，其具有可从多个源进行控制和/或配置的模拟部件。
图3是根据实施例的、具有多个操作模式的IC器件的示意性框图。
图4是根据另一个实施例的IC的详细示意性框图。
图5A和5B是示出了关于与图4相似的IC器件的一个可能的配置的图。
图6A和6B是示出了关于与图4相似的IC器件的另一个可能的配置的图。
图7A和7B是示出了关于与图4相似的IC器件的另一个可能的配置的图。
图8A和8B是示出了关于与图4相似的IC器件的另一个可能的配置的图。
图8C和8D是示出了关于与图4相似的IC器件的同一IC器件的不同配置图。
图9是示出了与在图8B中所示的情况相似的半信号路径的示意图。
图10是可以在与图4相似的IC器件中实现的扫描模拟数字转换器(ADC)路径的示意图。
图11是可以在与图4的情况相似的IC器件中实现的扫描比较器路径的示意图。
图12是可以在与图4的情况相似的IC器件中实现的频移键控(FSK)路径的示意图。
图13是可以在与图4的情况相似的IC器件中实现的血糖仪路径的示意图。
图14是可以在与图4的情况相似的IC器件中实现的磁卡读取器路径的示意图。
图15是示出了可以在与图4的情况相似的IC器件中实现的不同的信号路径的表格。
图16A到16C是示出了可以包括在实施例中的模拟路由块的图。
图17是根据一个实施例的可编程模拟子系统(PASS)的框图。
图18A到18C是根据实施例示出了IC器件的模拟块彼此之间如何同步的示意图。
具体实施方式
现在将对各种实施例进行描述，这些实施例示出了可以包括以下项的集成电路(IC)器件：固定的模拟电路块、可重配置的模拟电路块和可重配置的数字电路块以及实现在所有电路块之间的多样化的数字路由的模拟路由结构。各可重配置的电路块可以根据各种源进行配置，包括针对IC器件本身的逻辑，以及通过处理器接口接收的信号。这些电路的配置可以是静态的或动态的。
图1是根据实施例的IC器件100的示意性框图。IC器件100可以包括到一个或多个模拟电路块的低阻抗可重配的信号路径。IC器件100可以包括可以集成在相同的IC基板或成套组件中的模拟部件102和数字部件104。
模拟部件102可以包括固定的模拟电路块106、可重配置的放大器电路块108、模拟路由块110、带有切换网络的可重配置的模拟电路112以及模拟复用器(MUX)114。IC器件100可以经过输入端/输出端(I/O)116接收输入信号和提供输出信号。任何I/O116可以通过可重配置I/O路由118连接到模拟部件102和/或可以具有到模拟部件102的直接连接。
固定的模拟电路块106可以包括具有固定功能的一个或多个模拟电路。在一些实施例中，固定的模拟电路块106可以包括数据转换电路，该数据转换电路包括但不限于模拟数字转换器(ADC)。在特定的实施例中，固定的模拟电路块106可以包括逐次逼近寄存器(SAR)类型的ADC电路。
可重配置放大器电路块108可以包括可以被重新配置为各种模拟电路的放大器电路。在一些实施例中，该放大器可以是运算放大器(opamps)，其可以被重新配置为多回路，包括但不限于具有各种反馈配置、滤波器、比较器或缓冲器(仅仅举出几个例子)的基于单级和多级运算放大器的电路。
可重配置的放大器电路块108可以具有内置无源电路组件，该内置无源电路组件具有到其它电路组件的可配置连接和/或其可以通过I/O116连接到无源电路组件或到IC器件100的其它连接(未示出)。可重配置放大器电路块108可以被概念化为“时间上连续的”电路块，如同模拟操作可以发生在连续的时域内。
具有切换网络的可重配置模拟电路112可以包括具有伴随切换网络的模拟电路。该切换网络可以包括连接到节点的开关，这些开关可以通过不同的时钟信号单独地或成组地进行控制。这样的布置可以实现开关式的电容器类型的电路的形成。在特定的实施例中，具有切换网络的可重配置模拟电路112可以包括具有到开关式的电容器网络的可重配置连接的运算放大器。如在可重配置的放大器电路块108的情况下，具有切换网络的可重配置模拟电路112可以具有内置无源电路组件，该内置无源电路组件具有到其它电路组件的可配置连接和/或其可以通过I/O116连接到无源电路组件或到IC器件的其它连接。具有切换网络的可重配置的模拟电路112可以被概念化为“时间离散的”电路块，如同模拟操作在采用切换网络时可以发生在离散时域中。
模拟MUX114可以选择性地将I/O116中的一些或任何一个连接到模拟路由块110。在一些实施例中，模拟MUX114可以将一个或多个直接连接提供给固定的模拟电路块106。模拟MUX114可以包括多于两个类型的信号路径：标准信号路径120和低阻抗和/或低噪声信号路径122。低阻抗/低噪声信号路径122可以包括导线和/或具有比标准信号路径和/或屏蔽结构或其它结构更低的阻抗的开关元件。在一些实施例中，低阻抗/低噪声信号路径122可以包括启用一个或多个差分信号对的输入的一对或多对信号路径。
模拟路由块110可以包括可将任何模拟块(106、108、112、114)相互连接的可重配置的切换网络。模拟路由块110也可以将模拟块(106、108、112、114)的一些或全部连接到数字部件104。在示出的实施例中，模拟块110可以包括至少两个不同类型的信号路由：标准路由(理解为存在于整个块)和低阻抗和/或低噪声路由124。低阻抗/低噪声路由124可以包括导线和/或具有比标准信路由和/或屏蔽结构或其它噪声降低结构更低的阻抗的开关元件。类似于模拟MUX114，在一些实施例中，低阻抗/低噪声路由124可以启用匹配信号路径的格式，实现一个或多个差分信号对的路由。在图1的特定实施例中，可能存在来自模拟路由块110和固定的模拟电路块106的其他的低阻抗/低噪声信号路径126。
仍参考图1，数字部件104可以包括以下项中的任意项：可重配数字块128、控制和时序电路130、处理器接口(I/F)132或数字系统互联(DSI)131，以用于连接到数字电路。可重配置数字块128可以包括可重配置数字电路。控制和时序电路130可以提供控制信号以用于执行包括模拟电路功能的预定操作。但是正如一个示例，控制和时序电路可以包括状态机或用于控制固定模拟电路块106内的电路的操作的其它结构。处理器I/F132可以包括适于与处理器总线通信的信号路径连接。在特定的实施例中，处理器I/F132可以包括用于接收地址的地址总线、接收指令的控制总线、用于输出读取数据的读取数据总线和用于接收写入数据的写入数据总线。在一个非常特定的实施例中，处理器I/F132可以是与英国剑桥的ARM有限公司公布的高级高性能总线(AHB)协议兼容的。
在操作中，IC器件100可以通过可重配置的模拟路由块110的操作来提供在任何模拟块(106、108、112、114)之间和在I/O116和模拟块(106、108、112、114)之间的高度多样化的模拟信号路由。这连同数字部件的集成，可以在同一设备的各个域间启用信号处理，所述各个域包括连续时域(例如，固定模拟电路块和/或可重配置的放大器电路块108)、离散时域(例如，具有实现开关式的电容器网络的切换网络的可重配置模拟电路112)以及数字域(例如，可重配置数字块128)。
另外，IC器件100可以实现用于高性能应用的低阻抗和/或低噪声信号路径的形成。此外，这样的信号可以包括差分信号对。根据实施例，模拟MUX114可以被配置为将一个或多个I/O116通过其低阻抗/低噪声信号路径122连接到模拟路由块110。模拟路由块110可以被配置为，使用低阻抗/低噪声路由124，将这样的信号路径路由到期望的模拟电路。在一些实施例中，通过低电路/噪声信号路径126，信号路由可以到固定的模拟电路块106和/或可重配置放大器电路块108。
图2是根据另一个实施例的IC器件200的示意性框图。图2示出了具有使用高度灵活的可重配置构造的模拟部件的IC器件200，该使用高度灵活的可重配置构造的模拟部件可以根据各个范例进行配置和控制。IC器件200可以包括与图1的那些相似的项，且这样的相似项由相同的引用字符引用，但是第一位用“2”取代了“1”。
图2与图1的不同在于其示出了应用到模拟部件202的各个块(206、208、210、212、214)的配置和控制值(CFG)。值CFG可以关于特定功能配置各个块并且在一些情况中控制如何执行这样的功能。
如在图2中所示，值CFG可以源自多个源中的任意源，包括：可重配置数字块228、控制和时序电路230、处理器接口232或DSI231。值CFG可以是静态的或动态的，实现模拟部件202的模拟功能被设置和如果期望的话则被改变。这与其中可再编程源的配置数据被加载到来自单个源的一组寄存器中的常规的方法大不相同。
在这种方式下，IC器件200可以提供用于可重配置模拟电路的广泛的配置/控制范式。例如，可重配置模拟块可以在针对IC器件本身的专用逻辑下进行操作，或经由处理器接口132通过另一个基于处理器的器件(例如，微控制器)进行操作。
图3是根据又一个实施例的IC器件300的示意性框图。图3示出了具有固定的和可重配置模拟部件的IC器件200，该固定的和可重配置模拟部件可以设置为多功率消耗模式，包括其中模拟块保持操作状态的两个或多个模式。IC器件300可以包括与图1的那些项相似的项，且这样的相似项用相同的引用字符引用，但是第一位用“3”取代了“1”。
图3与图1的不同在于其中示出了应用到模拟部件302的各个块(306、308、310、312、314)的功率模式值Power_Mode。Power_Mode值可以将各个块设置为消耗不同的功率的量的不同的操作模式。在示出的特定示例中，Power_Mode值可以对应三个不同的模式：激活、睡眠和休眠。在操作的激活模式中，各个块(306、308、310、312、314)可以具有全部功能。在操作的睡眠模式中，块(306、308、310、312、314)中的全部块或被选择的块可以消耗比在激活模式中更少的功率。然而，在睡眠模式中，块(306、308、310、312、314)中的全部块或被选择的块可以是功能化的，但以与激活模式中的不同的性能等级进行操作。在操作的休眠模式中，块(306、308、310、312、314)中的全部块或被选择的块可以消耗比在睡眠模式或激活模式中更少的功率。此外，在休眠模式中，全部块或被选择的块可能没有功能。
仍参考图3，IC器件300也可以包括可编程偏压电路334。可编程偏压电路334可以将偏压电流Iprg(例如，功率)提供到处于睡眠或休眠功率模式的块(306、308、310、312、314)中被选择的块，以使得继续具有功能。这样的偏压电流(Iprg)可以是可编程的以使相应的块能够以期望的性能等级进行操作。根据实施例，Iprg可被编程为比提供到处于激活模式中的相应的电路的偏压电流更低或更高。在非常特殊的实施例中，Iprg可以在从具有低于提供在处于激活模式中的电流的5％的低值到超过在处于激活模式中提供的电流的150％的高值的范围中。在后者的情况中，性能可以优于激活模式中的性能。在一个非常特殊的实施例中，可编程偏压电流334可以将偏压电流提供到可重配置的放大器块308内的放大器电路。
在这种方式下，可重配置模拟电路块的部分可以保持操作于标准操作模式(例如，激活)和较低功率的操作模式(例如，睡眠)。
现在参考图4，在示意性框图中示出了根据一个详细的实施例的IC器件400。IC器件400包括可编程模拟子系统PASS436和I/O子系统(IOSS)438。PASS436可以包括模拟部件402和数字部件404。在模拟部件402内的电路可以包括可通过数字部件404内的电路配置和控制的固定的和可重配置模拟电路。
模拟部件402可以包括SARADC电路406、连续时间(CT)块408-0/1、模拟路由块410-0到410-2、通用模拟块412-0/1、SARMUX414、放大器偏压电路434、充电泵440和可编程基准块(PRB)442。根据实施例，任何模拟部件402的电路块(即，440、406、408-0/1、410-0到410-2、412-0/1、414、442)可以在不同的功率模式下操作，如参考图3的激活、睡眠和休眠模式的那些描述。
SARADC406可以接收来自模拟路由444的输入信号和将输出信号提供到模拟路由444。在一些实施例中，SARADC406还可以将数字输出值(例如，转换值)提供到数字部件404。SARADC406可以是提供12比特或更大的输出值的高解析电路。在所示的实施例中，SARADC406可以接收参考电流Iref、最多四个参考电压(vref<3:0>)和用在转换操作中的能带隙参考电压(vbgr)。SARADC406可以包括将参考电压提供给IC器件400的参考I/O448(例如，板)的参考部件446。SARADC406可以接收高模拟电源和低模拟电源(Vdda、Vssa)以及切换电源Vsw。
CT块408-0/1可以包括用于在连续的时域内执行信号处理的可重配置模拟电路。在一些实施例中，CT块408-0/1可以包括可重配置为不同模拟电路的运算放大器。每个CT块408-0/1可以通过相应的I/O连接450接收来自IOSS438的输入信号和/或将输出信号通过相应的I/O连接450提供到IOSS438。另外，每个CT块408-0/1可以接收来自模拟路由444的输入信号和/或将输出信号提供到模拟路由444。此外，每个CT块408-0/1可以被连接到低阻抗和/或低噪声路由(sarbus0/1)。在示出的实施例中，CT块408-0/1可以接收高模拟电源和低模拟电源(Vdda、Vssa)、切换电源(Vsw)以及块电源(Vdda_ctb、Vssa_ctb)。此外，CT块408-0/1可以通过模拟路由块410-0到410-2或直接从PRB442接收参考电流Iref和最多四个参考电压(vref<3:0>)。
CT块408-0/1可以包括可重配置为模拟系统的不同“前端”功能的运算放大器。但是正如两个示例，CT块408-0/1内的运算放大器可以被配置为类别A模式，以放大模拟输入信号或可以配置为类别AB模式，以驱动输出模拟信号(例如，在I/O416上)。
模拟路由块410-0到410-2可以通过模拟路由444在SARADC406、CT块408-0/1、UAB412-0/1、SARMUX414和放大器偏压电路434之间提供可重配置模拟路由。模拟路由块410-0到410-2还可以在SARMUX414和CT块408-0/1之间提供可重配置低阻抗/低噪声路由(通过sarbus0/1)。模拟路由块410-0到410-2还可以将参考电压路由到各个块，包括：从PRB442到SARADC406、CT块408-0/1或UAB412-0/1中的任意项的四个参考电压(vref<3:0>)；到SARADC406和/或PRB442的能带隙电压(vbgr)；到充电泵440、SARADC406、CT块408-0/1、SARMUX414、PRB442或UAB412-0/1的任意项的参考电流(Iref)。在所示的实施例中，模拟路由块410-0到410-2还可以路由用于测试I/F设计(未示出)的信号路径(adft0/1)。
UAB412-0/1可以包括其他的可重配置模拟电路，其包括放大器和实现开关式的电容器类型的电路的切换网络。另外，UAB412-0/1中的每个可以接收来自模拟路由444的输入信号和/或将输出信号提供到模拟路由444。在一些实施例中，UAB412-0/1可以被配置为提供ADC功能，例如，诸如Σ-ΔADC转换。然而，在其它实施例中，UAB412-0/1可以被配置为数字模拟转换器(DAC)。在所示的实施例中，UAB412-0/1可以接收块电源(Vdda_uab、Vssa_uab)。此外，CT块408-0/1可以通过模拟路由块410-0到410-2接收参考电流Iref和最多四个参考电压(vref<3:0>)。
SARMUX414可以将一组I/O416连接到模拟路由块410-0到410-2并且因此连接到SARADC406、CT块408-0/1或UAB412-0/1。此外，在示出的实施例中，SARMUX414可以在I/O416和低阻抗/低噪声总线(sarbus0/1)之间提供直接连接。SARMUX414还可以接收参考电流Iref和模拟电源(Vdda、Vssa)。在特定的实施例中，SARMUX414可以提供不小于8:1的复用。
放大器偏压电路434可以产生用在模拟部件403内的模拟电路的偏压电流，正如一个示例，诸如放大器电路。这些偏压电流可以使得模拟电路能够保持低功率操作模式的操作。另外，这些偏压电流是可编程的以提供更广范围的值。在示出的实施例中，这些偏压电流可以通过模拟路由444的方式提供。另外，偏压电流可以通过模拟MUX总线(amuxbus_ctb_a/b)提供。在非常特殊的实施例中，偏压电流可以被路由到CT块408-0/1和/或处于低功率模式中(如，睡眠模式)的UAB412-0/1内的放大器。
充电泵440可以从模拟电源(Vdda、Vssa)产生泵电压。在一些实施例中，泵电压可以在提供的电源范围之外(即，大于Vdda或小于Vssa)。在所示出的特定实施例中，充电泵440可以产生切换电压Vsw。切换电压Vsw可以用来降低切换网络内的开关的阻抗。
PRB442可以提供由模拟块(406、408-0/1、412-0/1、406、440)中的一些或全部使用的可编程参考值。参考值可以是电压或电流。在所示出的特定实施例中，PRB442可以提供四个参考电压vref<3:0>，四个参考电压vref<3:0>中的每个是可编程的值。能带隙参考电压(vbgr)可以被用来确保参考电压vref<3:0>在一定范围温度上是稳定的。在一些实施例中，参考值可以通过模拟路由块410-0到410-2连接到其它模拟块。另外或可替代地，IC器件400可以包括参考值路由网络，其独立于模拟路由块410-0到410-2向模拟块提供参考值。
IOSS438可以包括IC器件400的各个I/O416。IOSS438还可以包括模拟MUX452，其可以选择性地将I/O416的任何一个连接到模拟MUX总线(amuxbus_ctb_a/b)。IOSS438可以接收I/O电源(Vddio、Vssio)。应该理解的是，在图4中，I/O416中的每个可以表示到IC器件400的多个物理I/O。
数字部件404可以为模拟部件402的各个部分提供控制和时序信号。如将在以下其它实施例中示出的，数字部件404可以包括用于控制模拟电路操作的各个电路。在所示出的特定实施例中，数字部件404可以包括：用于控制SARADC406的转换操作的SAR时序器；用于控制UAB412-0/1内的操作的UAB控制器，诸如开关式的电容器网络控件；抽取器控件，诸如用在模数ADC操作中的那些抽取器控件；以及用于PRB442、CT块408-0/1、充电泵440、模拟路由块410-0到410-2和放大器偏压电路434的控制/配置信号。数字部件404还可以包括处理器接口，在该实施例中，处理器接口是AHB兼容接口，如内置自测试(BIST)控件和DSI。
在一些实施例中，数字部件404可以包括可以提供源自模拟部件402中的(或从源的外部到PASS436)的模拟信号的数字处理的逻辑电路。
根据实施例，数字部件404可以将具有不同控制范式(例如，静态、动态、状态机控制或事件驱动)的各个功能集成到PASS436内的一个或多个信号路径中。根据实施例，对模拟部件402内的模拟电路的数字控制可以是依照寄存器(固件)、有限状态机，并且也可以是依照包括在数字部件404的电路内的或起源于该电路的事件驱动控制能力，包括通过DSI的外部事件。
如在图4中所示，PASS436可以接收各种电源电压(Vdda、Vdda_ctb、Vdda_uab、Vssa_uab、Vssa_ctb、Vssa和Vssd)。另外，PASS436可以具有各种数字信号连接，包括接口信号(例如，重置、绝缘、测试)、时钟输入、AHB兼容总线和数字总线，该数字总线可以连接到IC器件的其它数字电路(未示出)，诸如可重配置数字块。
已经阐述了包括在IC器件400内的各种结构，现在将对IC器件的特定配置和操作进行描述。
根据一些实施例，模拟部件402内的模拟块可以被配置为如下项的任何一个：低偏置噪声前端(通过利用低阻抗/低噪声总线sarbus0/1)、ADC、数字模拟转换器(DAC)、可编程增益放大器(PGA)、滤波器(模拟和数字)、其他的可编程放大器、混合器、调制器、积分器、加法器、可编程参考和非常大数量的开关式的电容器功能。这些功能可以受控于各种信号路径以及相应的信号路由。这样的控制可以是静态的或动态的。多个数字块可以是链接在一起，以不只仅仅在单端的方式中而且在类似差分方式中创建更高阶的传输功能。
由PASS436提供的可重配置性可以被概念化为(a)拓扑的,(b)功能的和(c)参数的。拓扑的可配置性可以是为给定的功能做出不同的拓扑选择的能力。例如，两个UAB412-0/1可以被配置为开关式的电容器双二阶滤波器。由PASS436提供的配置中的灵活性可以实现将滤波器配置为Gregorian-Temes类型的双二阶波滤器或Tow-Thomas类型的双二阶滤波器。相似地，UAB412-0/1可以被配置为具有常规反馈拓扑的Σ-Δ调制器或具有可选的前馈路径的Σ-Δ调制器。功能可配置性可以是将一个块配置成各个不同功能的能力。例如，CT块408-0/1可以被配置成各种功能模式，包括但不限于缓冲器、反向放大器、非反向放大器、差分可编程增益放大器、迟滞比较器或窗口比较器。在功能中的这样的变化也可以由UAB412-0/1来提供。参数的可配置性可以是控制操作参数的能力。示例可以包括增益、信噪比(SNR)、数据速率或连续时间方式或离散时间方式中操作的能力中的变化。其它示例可以包括在电压模式或电流模式中进行操作。
由PASS436或等同物布置提供的高度可配置性可以实现模拟功能的优化，如可以在性能参数(例如，SNR、速度和功率)中做出权衡。
IC器件400的可能配置包括，但不限于，如下的方式：以1Msps操作的12比特SARADC；以100sps操作的14比特增量ADC；以500ksps操作的12比特复用DAC；具有高驱动容量(高达10mA)的轨到轨的放大器；可重配置的开关式的电容器滤波器；以及多种多样的放大器、混合器、滤波器和比较器配置。通过将模拟部件402的几个块链接，这样的配置是可能的。例如，UAB块可以被链接以创建更高阶的滤波器和Σ-Δ调制器。
在非常特殊的实施例中，IC器件400可以配置为提供使用10kHz128mV幅度输入信号的70dB的SNR信道。输入信号可以通过一对I/O416来提供，并且由配置在CT块(408-0/1)内的差分放大器来放大，以在使用100kHz的截止频率的低通配置中且具有8的增益。信号还可以由具有增益为2的UAB(412-0/2)内的放大器差分地放大。产生的放大信号则可以被提供到SARADC，其可以是使用适当旁路的2.048V参考(来自PRB442)以600ksps差分地采样的12比特ADC。供应条件可以包括Vdda＝2.7V。
如在本文中所述，PASS436可以设置在包括激活、睡眠和休眠的不同功率模式中。还如在本文中所述，当其他电路部件被设置为低电流、非操作的模式时，被选择的组件可以保持操作状态。此外，这些组件的性能可以是可配置的。例如，来自放大器偏压电路434中的偏压电流可以使一些放大器能够保持操作状态。在非常特殊的实施例中，PASS436可以占用3.2mm2，并且来自其各个块的静止电流的总和可能约为16.25mA。然而，在睡眠状态中，使用50kHz带宽和2.7伏特电源(Vdd)的单个CT块放大器的功率消耗可能小于20uA。因此，电路组件可以在睡眠模式中保持操作状态而消耗非常少的功率。
根据一些实施例，在睡眠模式中，可用于激活模式中的CT块(408-0/1)的偏压电流可以被关闭。然而，来自放大器偏压电路434的偏压电流可以被提供由CT块(408-0/1)来使用。在一个非常特殊的实施例中，在激活模式中，CT块(408-0/1)的偏压电流通常可以是约为2.4uA的常量。在睡眠状态中，放大器偏压电路434可以将在约为0.075uA到约为4.6uA的之间的电流提供到具有可编程的正温度系数的CT块(408-0/1)。
因此，通过放大器偏压电路434的操作，CT块(408-0/1)能够保持睡眠模式中的操作状态。然而，在一些情况中，CT块(408-0/1)将根据为放大器电路434选择的偏压电流以减小的规格(如与激活模式相比)进行操作。
在一些实施例中，在睡眠模式中，CT块(408-0/1)可以被配置为放大器或比较器。具有低偏压电流值(约为160nA)的该放大器的带宽可以是120kHz的量级。当可以关闭充电泵440时，CT块(408-0/1)的电源需求可以设置为2.7V。
在一个非常特殊的实施例中，在模拟部件402内，在睡眠模式中，可以将充电泵440、SARADC406、PRB442和UAB412-0/1关闭(即，是不可操作的)。然而，CT块(408-0/1)、模拟路由块(410-0/1)、SARMUX414和放大器偏压电路434可以保持可操作状态(通过以更低性能，如上所述)。
现在将对IC器件400的配置的特定示例进行描述。应该理解的是，这些配置仅是通过示例的方式来提供，PASS436被可重配置为各种各样的不同的电路的实现。
图5A和5B示出了被配置为包括无缓冲的、差分信号路径的IC器件400。图5A示出了IC器件400的一部分。差分信号路径522可以开始于I/O416(P0)并且穿过SARMUX414的信道。模拟路由块410-0内的路由可以将信号路径连接到固定功能的模拟电路(在该实施例中的SARADC406)。用在SARMUX414中的开关由552表示。用在模拟路由块410-0中的开关由554表示。用在SARADC406中的开关由556表示。在特定的实施例中，利用低阻抗/低噪声总线sarbus0/1可以实现差分信号路径522的全部或部分。
图5B示出了在示意图中的图5A的差分信号路径522。差分信号路径522包括IC器件的物理连接516-0/1(例如，插脚)。从连接到SARMUX414的结构可以出现示出为Resd的阻抗。在特定的实施例中，这可以包括静电放电(ESD)保护结构。SARMUX的等效阻抗/电容由阻抗RSARmux和C50表示。通过模拟路由块410-0的路径的等效阻抗/电容由阻抗Raroute和C52表示。最后，在SARADC的输入端的等效阻抗/电容由阻抗RSAR和C54表示。
在非常特殊的实施例中，Resd＝150Ω,RSARmux＝255Ω,C50＝1.13pF,Raroute＝100Ω,C52＝3.6–6.5pF,RSAR＝700Ω,以及C54＝8pF。应该理解的是，在这样的实现中，充电泵440是激活的，以生成提供低开关阻抗的开关控制电压。
在这样的方式下，无缓冲的、差分模拟信号路径可以被配置在IC器件400的PSAA436内。
图6A和6B示出了配置为包括缓冲的、差分信号路径的IC器件400。图6A示出了IC器件400的一部分。差分信号路径622可以开始于I/O416(P0)并且穿过SARMUX414的信道。用在SARMUX414中的开关由652表示。差分信号路径622可以通过模拟路由块410-0被路由到模拟路由块410-1以及CT块408-0上。用在模拟路由块410-0中的开关由654表示。用在模拟路由块410-1中的开关由658表示。
CT块408-0可以被配置为给差分信号路径622提供缓冲器。在一个非常特殊的实施例中，运算放大器可以被配置为单位增益缓冲器。来自CT块408-0的缓冲的信号可以通过模拟路由块410-1路由返回到模拟路由块410-0。模拟路由块410-0内的路由可以将差分信号路径622连接到固定功能的模拟电路(SARADC406)。用在SARADC中的开关由656表示。在特定的实施例中，使用低阻抗/低噪声总线sarbus0/1可以实现差分信号路径622的全部或部分。
图6B示出了在示意图中的图6A的差分信号路径622。差分信号路径622包括IC器件的物理连接616-0/1(例如，插脚)。信号路径穿过SARMUX414和模拟路由块410-0/1。在CT块408-0内，运算放大器可以配置成两个单位增益缓冲器660。来自缓冲器660的输出可以通过模拟路由块410-0/1路由返回到SARADC406。SARADC406可以提供表示转换值的x比特的数字输出。在一些实施例中，x不小于12。在所示出的特定实施例中，SARADC406可以接收来自PRB442的参考电压。
图7A和7B示出了包括具有驱动前端和放大的信号路径的差分信号路径的IC器件400。图7A示出了IC器件400的一部分。差分信号路径722可以开始于可以连接到CT块408-0的I/O416(P1)。CT块408-0可以被配置为给在I/O416(P1)接收的信号提供缓冲器。在一个非常特殊的实施例中，具有CT块408-0的运算放大器可以被配置为单位增益缓冲器。来自CT块408-0的缓冲的信号可以通过模拟路由块410-1路由到UAB412-0。用在模拟路由块410-1中的开关以758示出。
UAB412-0可以被配置为给信号路径722提供放大器。在一个非常特殊的实施例中，运算放大器可以配置为开关式的电容器类型的可编程增益放大器(PGA)762。来自UAB412-0的放大的信号可以通过模拟路由块410-1路由返回到模拟路由块410-0。用在模拟路由块410-0中的开关以756示出。模拟路由块410-0内的路由可以将信号路径722连接到固定功能的模拟电路(SARADC406)。用在SARADC中的开关由756表示。在特定的实施例中，使用低阻抗/低噪声总线sarbus0/1可以实现差分信号路径722的全部或部分。
图7B示出了在示意图中的图7A的信号路径722。信号路径722包括IC器件的物理连接716-0/1(例如，插脚)。在连接716-0/1处的信号可以由在CT块408-0内实现的单位增益缓冲器760来进行缓冲。信号路径722穿过模拟路由块410-0到UAB412-0。在UAB412-0内，信号可以由PGA762放大。来自PGA762的输出可以通过模拟路由块410-0/1路由返回到SARADC406。SARADC406可以提供表示转换值的x比特的数字输出，如图6B的情况。用在信号路径中的无源元件(即，电容器)可以在IC器件内形成，连接到IC器件或它们的组合。
图8A和8B示出了包括具有连续时间滤波的前端和放大的信号路径的差分信号路径的IC器件400。图8A示出了IC器件400的一部分。差分信号路径822可以开始于可以连接到CT块408-0的I/O416(P1)。CT块408-0可以被配置为给在I/O416(P1)接收的信号提供滤波器。在一个非常特殊的实施例中，CT块408-0内的运算放大器可以被配置为一阶滤波器。来自CT块408-0的滤波的信号可以通过模拟路由块410-1路由到UAB412-0。用在模拟路由块410-1中的开关以858示出。
UAB412-0可以被配置为给信号路径822提供放大器。在一个非常特殊的实施例中，UAB412-0内的运算放大器可以按照图7B(PGA)中的情况进行配置。来自UAB412-0的放大的信号可以通过模拟路由块410-1路由返回到模拟路由块410-0。用在模拟路由块410-0中的开关以856示出。模拟路由块410-0内的路由可以将信号路径822连接到固定功能的模拟电路(SARADC406)。用在SARADC中的开关由856表示。在特定的实施例中，使用低阻抗/低噪声总线sarbus0/1可以实现差分信号路径822的全部或部分。
图8B示出了在示意图中的图8A的信号路径822。信号路径822包括IC器件的物理连接816-0/1(例如，插脚)。在连接816-0/1处的信号可以通过实现于CT块408-0内的一阶滤波器864进行滤波。信号路径822穿过模拟路由块410-0到UAB412-0。在UAB412-0内，信号可以由PGA862放大。来自PGA862的输出可以通过模拟路由块410-0/1路由返回到SARADC406。SARADC406可以提供表示转换值的x比特的数字输出，如图6B的情况。用在信号路径中的无源元件(即，电阻器、电容器)可以在IC器件内形成，被连接到IC器件或它们的组合。
根据实施例，固定功能或可重配置的模拟块可以包括一个或多个电路资源。这样的电路资源的使用可以根据配置在每个块的基础上改变。即，在一个配置中，可以利用模拟电路块的一些资源。然而，在其它配置中，可以使用一套不同的资源。图8C和8D是示出了这样的布置的一个特定示例的示意图。
图8C和8D示出了在第一配置(400-0)和第二配置(400-1)中的IC器件。不同的配置可以利用同一模拟电路块内的不同组的模拟电路资源。在示出的实施例中，CT块408-0可以包括模拟电路资源857-0到857-2，而UAB412-0可以包括模拟电路资源857-3/4。应该理解的是，虽然图8C和8D将模拟电路资源示出为放大器，这样的资源可以包括各种其他电路或电路元件，包括但不限于：切换网络、无源电路元件和各种其他电路，诸如电流镜、晶体管差分对、参考电压/电流生成器、或比较器，只举出了几个例子。
图8C示出了第一配置400-0中的IC器件。信号处理路径822-0’可以利用CT块408-0的模拟电路资源857-0和UAB412-0的模拟电路资源857-3。相比之下，如在图8D中所示，在器件配置400-1中，信号处理路径822-1’可以利用CT块408-0的模拟电路资源857-1/2和UAB412-0的模拟电路资源857-4。
当然，模拟电路资源的使用不需要在配置之间是互斥的。一些配置可以具有与其它配置重叠使用的模拟电路资源。如在本文中所述，在一些实施例中，IC器件可以在配置之间动态地切换。
图9是示出了与在图8A和8B中所示的情况相似的信号路径的一个特定实现的半电路图。在输入连接916(插脚)处的输入信号966可以是128mV的峰值对峰值信号。可以将这样的信号输入到在CT块408-0内形成的一阶滤波器964。CT块408-0的滤波器964的电路元件可以具有以下特性：R90＝21kΩ,R92＝171kΩ以及C90＝9.3pF。运算放大器968可以具有100dB的开环增益和从约为8MHz到约为33MHz的单位增益频率(Ft)。
来自滤波器964的输出可以通过模拟路由块410-1路由到可以被配置为开关式的电容器类型的PGA962的UAB412-0。PGA962的电路元件可以具有以下特性：C94＝2.4pF，C96＝1.2pF。PGA运算放大器970-0可以具有A＝100dB,Ft＝12MHz。地面缓冲运算放大器970-1可以具有A＝80dB,Ft＝12MHz。PGA内的开关(968-0到968-3)可以根据非重叠时钟φ1和φ2进行切换。在非常特殊的实施例中，切换频率(Fs)可以是63KHz并且时钟φ1可以具有约15us的宽度，而时钟φ2可以具有约888ns的宽度。
来自PGA962的输出可以通过模拟路由块410-0/1路由返回到SARADC406。SARADC406的输入电容C91可以是6.4pF。SARADC406可以使用2.048V的参考电压。SARADC406可以具有约600ksps的吞吐量。采样频率可以是约18MHz，其中采样数N＝16(给定888ns)。
在示出的特定实施例中，信号路径922可以包括CT块滤波器964的8X增益，该CT块滤波器964可以具有100kHz的BW。UABPGA962可以具有2X的增益。因为CT块滤波器964的BW是100kHz(如滤波器)，UAB时钟频率(Fs)已设置为63KHz以满足稳定需求。反馈配置中的UABPGA962能够驱动SARADC输入采样电容并且将SARADC输入采样电容(通过模拟路由块410-0/1)稳定到12比特的1/2LSB。SARADC时钟频率是18MHz并且采样孔径是16个周期以采样和完全稳定输入。如所述，这将使得SARADC的吞吐量为600ksps。时钟φ1足够的长用来稳定CT块滤波器964。时钟φ2被设置为比时钟φ1更窄的脉冲宽度，因为这足以驱动SARADC406并且稳定到12比特的1/2LSB。SARADC406在时序图中的采样与时钟φ2对准，而剩下的SARADC406的活动，即重新分配以18MHzSAR时钟耗费14个周期。
图10是示出了可以在与图4的情况相似的IC器件400中实现的另一个信号路径。图10示出了扫描ADC信号路径1022。在所示的实施例中，信号路径1022可以通过配置CT块408、模拟MUX452和一个或多个模拟路由块410而产生。
CT块408可以被配置为MUX1074和PGA1072，其中实现有CT块运算放大器1068。一组I/O1016-0可以充当输入信道(Chan5-7)和公共信道(ChanCom)。可以提供输入信道(Chan5-7)作为到MUX1074的输入。MUX1074的输出可以通过一个或多个模拟路由块410输入到PGA1072。
另一组I/O1016-1可以充当输入信道(Chan0-4)。可以提供输入信道(Chan0-4)作为到模拟MUX452的输入。到模拟MUX452的输入的另一个输入可以是PGA1072的输出。模拟MUX452的输出可以充当到SARADC406的第一输入(+)。到SARADC406的第二输入(-)可以是通过一个或多个模拟路由块410的公共信道(ChanCom)。
在一个特定的实施例中，PGA1072可以是16并且SARADC406可以提供12比特的转换输出。
图11示出了可以在与图4的情况相似的IC器件400中实现的又一个信号路径。图11示出了扫描比较器信号路径1122。在所示的实施例中，信号路径1122可以通过配置模拟MUX452、UAB412、CT块408和一个或多个模拟路由块410而产生。
一组I/O1116可以充当到模拟MUX452的输入。UAB412可以配置为电压DAC(VDAC)1176。CT块408可以被配置为比较器1178。来自模拟MUX452的输出可以通过一个或多个模拟路由块410连接到比较器1178的第一输入(+)。来自VDAC1176的输出可以通过一个或多个模拟路由块410连接到比较器1178的第二输入input(-)。
图12示出了可以在与图4的情况相似的IC器件400中实现的另一个信号路径。图12示出了频移键控(FSK)信号路径1222。在所示的实施例中，信号路径1222可以通过配置CT块408或UAB412和一个或多个模拟路由块410而产生。
一个或多个UAB412可以被配置为带通滤波器(BPF)1280和低通滤波器(LPF)1282。在一些实施例中，这样的滤波器可以是开关式的电容器类型的滤波器。可选的是，BPF1282或LPF1284中的一者或两者可以是在CT块408内实现的连续时间滤波器。相似地，一个或多个UAB412还可以配置为比较器1278-0/1。可选的是，比较器1278-0/1中的一个或两个可以在CT块408内实现。
信号路径1222还可以包括移位寄存器1286和逻辑1288。在一些实施例中，这样的电路可以置于PASS436的数字部件(例如，404)中。然而，在另一个实施例中，这样的电路可以出现在UAB412和/或CT块408中。在以前的情况中，来自比较器1278-0的信号可以通过一个或多个模拟路由块(并且还可以包括电平移位)路由到移位寄存器1286。
可以在I/O1216(例如，插脚)接收输入信号(FSK_IN)并且将其提供作为BPF1280的输入。在一些实施例中，这可以包括通过一个或多个模拟路由块进行路由。在所示出的实施例中，BPF1280可以根据时钟信号BUS_CLK进行操作。可以提供BPF1280的输出作为到比较器1278-0的一个输入(+)。另一个输入(-)可以是参考电平Vref，以用来区别有效的转换。可以提供比较器1278-0的输出作为到移位寄存器1286的输入和到逻辑1288的输入。根据时钟CLK，数据可以从移位寄存器1286移出并且被提供作为逻辑1288的第二输入。
可以提供来自逻辑1288的输出作为到LPF1282的输入。在一些实施例中，这可以包括通过一个或多个模拟路由块(和可能的电平移位)进行路由。在所示出的实施例中，LPF1282也可以根据时钟信号BUS_CLK进行操作。可以提供LPF1282的输出作为到比较器1278-1的一个输入(+)。另一个输入(-)可以是参考电平Vref，以用来区别有效的转换。来自比较器1278-1的输出可以是解码的比特流(FSK_Decoded)。这样的输出可以提供到任何合适的通信组件，诸如UART，而正如一个非常特殊的示例。
在一个特定的实施例中，BPF1280可以是具有1500Hz中心频率和1570Hz带宽的双极点滤波器。LPF1282可以是具有1.1kHz的截止频率的三极点滤波器。
图13示出了可以在与图4的情况相似的IC器件400中实现的另一个信号路径。图13示出了血糖仪应用，其可以基于测试条1392的阻抗来确定血糖等级。在所示的实施例中，信号路径1322可以通过配置一个或多个CT块408、一个或多个UAB412、模拟MUX452和一个或多个模拟路由块410而产生。应该注意的是，通过模拟路由块410的特定路由可以根据实现来改变，所以这样的路由被省略。通过参考图4来理解这样的路由。通过模拟部件402的特定块之间的信号路径被理解为使用一个或多个模拟路由块410(例如，从CT块408到UAB412的信号路径)。
一个或多个CT块408可以配置为缓冲器1368-0/1和放大器1372。VDAC1376可以在CT块402或在UAB412中实现。一个或多个UAB412可以被配置为混合器1390和缓冲器1370-0到1370-3。可选的是，缓冲器1370-0到1370-3中的任何一个可以在CT块408中实现。
在操作中，测试条1392可以连接在I/O1316-0(插脚1)和I/O1316-1(插脚2)之间。缓冲器1368-0可以驱动放大器1372的第一输入(+)。VDAC1376可以将可编程电压提供到驱动插脚1的缓冲器1368-1的输入。插脚2可以连接到放大器1372的(-)输入。反馈电阻器R130可以连接在放大器1372的输出和其(-)输入之间。
放大器1372的输出(在示出的实施例中也是插脚3)和插脚2处的电压可以是到模拟MUX452的第一输入集合。插脚2处的电压和VDAC1376的输出(即，插脚1)可以充当到模拟MUX452的第二输入对。模拟MUX452可以选择性地将任一输入对作为输出对。
来自模拟MUX输出对的第一信号在被提供作为到混合器1390的输入前，由缓冲器1370-0进行缓冲。混合器1390接收正交时钟(QuadCLK)作为混合输入信号。产生的混合信号可以由缓冲器1370-1进行缓冲以提供对SARADC406的第一输入(+)。模拟MUX输出对的第二信号，在被提供作为到SARADC406的第二输入(-)前，由缓冲器1370-2进行缓冲。
图14是示出了可以在与图4的情况相似的IC器件400中实现的另一个信号路径。图14示出了磁卡读取器，其可以读取编码到磁条中的值。在所示出的实施例中，信号路径1322可以通过配置一个或多个CT块408或UAB412而产生。应该注意的是，也可以包括通过模拟路由块410的特定路由，并且可以根据实现来进行改变，所以这样的路由被省略。
一个或多个CT块408可以配置为PGA1472和缓冲器1468。可选地，PGA1472和/或缓冲器1468可以在UAB412中实现。一个或多个UAB412可以被配置为追踪和保持(追踪/保持)电路1496和比较器1478。可选地，追踪/保持电路1486和/或缓冲器1478可以在CT块408中实现。
信号路径1422还可以包括状态机(查询表格(LUT))1498。在一些实施例中，LUT1498可以置于PASS436的数字部件(例如，404)中。然而，在另一个实施例中，LUT1498可以出现在UAB412和/或CT块408中。
在操作中，磁条可以是在磁头1494上刷。磁头1494可以连接在I/O1416-0(插脚1)和I/O1416-1(插脚2)之间。插脚1可以是到PGA1472的输入电压。缓冲器1468可以使用参考电压Vref来驱动插脚2。将参考电压Vref提供到PGA1472。可以提供PGA1472的输出作为到SARADC406、追踪/保持电路1496的输入和到比较器1478的(+)输入。
追踪/保持电路1496可以采样和保持PGA1472的输出，并且将其作为比较器1478的(-)输入。追踪/保持电路1496和比较器1478的操作可以根据LUT1498的输出来进行控制。比较器1478的输出可以提供读取数据。
本文所描述的各个配置只是少数几个可能的配置。与图4的情况相似的IC器件的数量有限的可能的通用信号路径，在图15的表格中示出。应该理解的是，该表格是示例性的并且表示可能配置的小的采样。
图16A到16C是示出了可以包括在实施例中的模拟路由块的图。图16A是示出连接到SARMUX1614、SARADC1606和PRB1642的模拟路由块1610的框图。图16B在更详细的实施例中示出了相同的布置。图16C是作为可以包括在实施例中的模拟路由块中的开关元件的示意图。
图16A示出了模拟路由MUX1610可以如何充当路由矩阵以将SARMUX1614、SARADC1606或PRB1642的任何一个连接到另一个。
图16B可以是在16A中示出的布置的特定实现。图16B示出了与模拟路由块1610’互连的SARMUX1614’、SARADC1606’和PRB1642’。模拟路由块1610’可以包括连接到SARMUX1614’的各个路由线路，示出了6条为sarmux_coreio0到sarmux_coreio3和sarmux_vin+以及sarmux_vin-。另外，其他线路也可以连接到SARADC1606’,示出了三条为aroute、sar_v+和sar_v-。
模拟路由块1610’还可以包括可以延伸到器件的其它块的各个其它线路。这些线路被示出为ctb0_vout0/1、uab0_vout0/1、ctb1_vout0/1、uab1_vout0/1、ctb2_vout0/1、uab2_vout0/1、ctb3_vout0/1、uab3_vout0/1以及acore_u0to到acore_u5。
仍参考图15B，各个线路可以通过作为线路的交叉点处的圆示出的开关元件相互连接。在示出的非常特殊的实施例中，开关元件可以包括由非影线指示的静态元件(一个示出为1601)以及两个类型的动态开关(每一个示出为1603和1605)。在提供模拟路由块1610’的动态配置的操作时，可以打开或关闭动态开关(1603和1605)。
图16B也示出了在SARMUX的输出端sarmux_vin-和sarmux_vin+与SARADC1606’的输入端之间的路径中串联的开关1607。在一些实施例中，这些开关可以具有比模拟路由块1610’的其他开关更低的阻抗。在特定的实施例中，开关1607可以通过并联堆叠两个开关而使变得更大。
如在图16B中所示，SARMUX1614’不能直接与SARADC1606’接驳，而是通过模拟路由块1610’。这可以实现在SARMUX1614’和SARADC1606’之间的各个其它模拟块(例如，CT块408、UAB412、PRB442或其他模拟块)的插入。例如，当在SARADC1606’的输入端处执行4:1的复用时，可以将单个CT块(例如，408)用作SARADC1606’的前端缓冲器。另外，可以将UAB(例如，412)用作插入在SARMUX1614’和SARADC1606’之间的抗混叠滤波器。在所示出的实施例中，线路“sarbus0/1”可以是一对扩大SARMUX1614’到多个CT块(408)任何一个的范围的布线。路由可以结合控制SARADC1606’的操作的SAR时序器来工作。
参考图16C，开关元件1609，诸如那些在图16B中示出的1601、1603、1605中的任何一个，可以包括布置在传输门配置1609-0/1中的CMOS器件的串联连接以实现信号在连接t1和t2之间通过。开关元件1609还可以包括接地元件1611，当开关关闭时，该接地元件1611可以将中间节点拉到Vssa。在一些特定的实施例中,门1609-0/1内的n沟道晶体管可以用产生比高功率电源电压更高的电压充电泵来驱动，以当开关元件1609打开时，减小通过路径的阻抗。另外或可选地，门1609-0/1内的p沟道晶体管可以用产生比低功率电源电压更低的电压的充电泵来驱动，以当开关元件1609打开时，减小通过路径的阻抗。
图17是根据实施例的PASS1736的示意性框图。在特定的实施例中，PASS1736可以是图4中所示出的PASS的一个实现。PASS1736可以包括模拟部件1702、数字部件1704、电平移位器1713和功率控制部件1715。
模拟部件1702可以包括UAB1712、模拟路由块1710、PRB1742、放大器偏压电路1734、CT块1708、充电泵1740、SARADC1706和SARMUX1714。这些组件可以采取本文的其它实施例描述的类似组件或等效物的形式。
电平移位器1713可以提供在模拟部件1702和数字部件1704之间的信号的合适的移位，因为功率供应电平可以在两个部件之间变化。功率控制部件1715可以将PASS1736的电路元件置于不同的功率操作模式(例如，激活、睡眠、休眠)。在所示出的实施例中，功率控制部件1715可以包括CT块边缘检测电路1733，其可以实现对睡眠模式中的CT块1708的块中的活动的检测。
数字部件1704可以包括存储器映射寄存器用于控制模拟部件1702中的各个块的操作。数字部件1704可以处理来自其他时钟域的信号的时钟同步。在特定的实施例中，数字部件可以提供PRB1742、CT块1708、放大器偏置电路1734、SARADC1706、模拟路由块1710和UAB1712的静态控制，以确保它们被正确地配置。另外，它还可以提供SARMUX1714、SARADC1706、UAB时钟的波形和CT块1708的动态控制。
仍参考图17，数字部件可以包括UAB存储器1717、UAB时序器1719、模拟路由块控件1721、BIST电路1723、PASS控制电路1725、SARADC控制电路1727、CT块控制电路1729、数字系统互联(DSI)同步电路1731和处理器接口逻辑1732。UAB存储器1717可以是由UAB1712使用的存储器。在一些实施例中，UAB存储器1717可以存储各种功能的时钟波形。在特定的实施例中，UAB存储器可以是静态随机存取存储器(SRAM)。
UAB时序器逻辑1719可以控制UAB1712的操作/配置，以实现各种功能。这样的控制可以是根据存储器映射I/O(MMIO)寄存器的。在一些实施例中，UAB时序器逻辑1719可以实现在UAB1712内的VDAC的实施。这可以包括选通功能的控制，以改变开关式的电容器类型的VDAC中的A和B分支上的电容器值以及将B分支上的未使用的电容器接地的能力。另外或可替换地，UAB时序器逻辑1719能够支持UAB1712内的Σ-Δ类型的ADC的实现。UAB时序器逻辑1719也可以支持抽取器操作1735的控制，包括双抽取器可以单独地使用或用作链接的抽取器。这样的抽取器的控制可以包括单个的或连续的采样模式和从1-512的抽取比率。UAB时序器逻辑1719还可以在任务完成时产生中断。这样的中断可以用于系统中的处理器或通过数字系统互连(DSI)来传输，这些数字系统互连充当包括PASS1736的IC器件的各种数字电路的开关构造。此外，当确定UAB1712处于空闲状态时，UAB时序器逻辑1719可以产生对UAB1712的重置。
模拟路由块控件1721可以控制模拟路由1710的操作/配置。这样的控制可以是静态的、动态的或是它们的组合。在一个实施例中，这样的控制是通过MMIO寄存器的方式来进行的。
BIST电路1723可以实现PASS1736的一些部分和全部部分的自我测试。
PASS控制电路1725可以控制PASS1736的各个块。在一些实施例中，PASS控制电路1724可以控制PRB1742、充电泵1740和放大器偏压电路1742。在一些实施例中，这样的控制可以是通过MMIO寄存器的方式来进行的。PASS控制电路1725可以提供各种其他的附加功能。例如，它可以配置DSI接口，包括用于实现同步的触发器以及SARADC1706的触发选择器。根据实施例，模拟部件1702的模拟块中的任何一个可以产生由PASS1736的其它块进行检测的中断。在一些实施例中，PASS控制电路1725可以包含CT块1708和UAB1712的中断原因寄存器。这样的中断原因寄存器可以被组合，以提供一个合并的CT块中断和一个合并的UAB中断。中断原因寄存器可以用来确定中断源。
SARADC控制电路1727可以控制SARADC1706和SARMUX1714的操作。SARADC控制电路1727可以包括MMIO寄存器1737、SAR时序器1739、DSI接口1741和SARMUX控制部件1743。MMIO寄存器1737可以用来控制SARADC1706和SARMUX1714。在特定的实施例中，SAR时序器1739可以将SARADC1706操作为在16个信道上以1Mspa进行12比特的ADC采样。SARADC控制电路1727也可以包括控制ADC转换结果的后处理的电路。DSI接口1741可以使SARADC控制电路1727能够以与包括生成中断的IC器件的其它数字电路进行通信。另外，DSI接口1741可以使来自PASS1736的数据能够被传递到其它数字电路(例如，通用数字块(UDB))以用于更进一步的处理。此外，DSI接口1741可以将完全同步的模拟开关控制提供到模拟部件1702内的电路的操作(例如，同步到SARADC1706的采样窗口)。SARMUX控制部件1743可以控制SARMUX1714的操作。这可以包括复用的静态和/或动态控制。
CT块控制电路1729可以控制CT1708的操作/配置。在一些实施例中，这样的控制是可以通过MMIO寄存器的方式来进行的。在一些实施例中，CT块控制电路1729可以基于CT块内的操作产生中断。
数字系统互连同步电路1731可以同步UAB时序器逻辑1719和SARADC控制电路1727的通信，以实现这样的部件在DSI总线上进行通信。
处理器接口逻辑1732可以在数字部件1704和IC器件的其它电路之间提供接口。在特定的实施例中，处理器接口逻辑1732可以包括32比特可兼容的AHB接口。另外或可替换地，处理器接口逻辑1732可以包括DSI接口以实现与各种其他的数字电路通信，其他数字电路包括但不限于：中央处理单元、可重配置逻辑电路和存储器。
根据实施例，可以同步不同的模拟电路块以彼此一起操作。在一些实施例中，具有开关式的电容器电路的模拟电路块可以与具有采样窗的另一个模拟电路块同步。在特定的实施例中，可重配置离散时间模拟电路块可以具有与SARADC同步的输出。
同步可以采用各种形式，包括“计划”和/或“未计划”的方法。在计划的方法中，可以调整相应的块内的操作的时序，以当需要时，确保信号是有效的。在未计划的方法中，可以给来自一个块的输出值提供相应的有效信号。接收输出信号的模拟电路块可以基于有效信号来对其操作定时。
图18A是示出了根据一个特定实施例的模拟块同步的示例的时序图。图18A示出了离散时间块UAB和ADC之间的计划的同步。如所述，ADC输入可以具有采样窗口(采样)。在计划调整之前，UAB的时序导致输出(UAB的输出)不是在整个采样窗口有效的。特别是，UAB的输出在时刻t0终止是有效的，而采样窗在时刻t1关闭。
根据实施例，可以调整UAB的时序，以确保在ADC采样的窗口期间，UAB的输出是有效的。图18A使出的是计划调整之后的时序。在所示出的特定实施例中，UAB输出时序已被移位，使得采样窗的末端与在时刻t2的UAB的输出的有效时间对准。
图18B示出的是根据另一个特定实施例的模拟块同步的另一个示例的时序图。图18B示出的是离散时间块UAB和ADC之间的未计划同步。如所示，UAB可以提供要采样的信号(UAB的输出)以及相应的输出的有效信号(UAB有效)。根据实施例，ADC可以将其采样操作(采样)基于有效信号(UAB有效)。在所示出的特定实施例中，当UAB有效转换为激活值(在该示例中为高)时，ADC可以开始其采样。
图18C是示出了可以包括计划或未计划同步的IC器件1800的一个示例的框图。IC器件1800可以包括与图4的那些项相似的项，包括固定功能的模拟电路(SARADC1806)、模拟路由块1810-0/1和离散时间块(UAB1812)。另外，IC器件1800可以包括时钟调整电路1861。
在计划同步布置中，UAB1812可以根据由时钟调整电路1861提供的开关时钟来操作。例如，时钟(开关时钟)可以控制开关式的电容器网络，并且因此控制来自UAB1812的输出(UAB的输出)是有效的时间。另外，SARADC的采样窗可以根据时钟SAR_CLK来控制。在一个实施例中，时钟调整电路1861可以改变开关时钟，以确保UAB的输出在SARADC的采样窗口期间是有效的。这个可包括任何一个以下操作：调整开关时钟、调整SAR_CLK或调整开关时钟和SAR_CLK。
在未计划的同步布置中，UAB1812可以生成输出值(UAB的输出)以及有效信号(UAB有效)。UAB有效可以被定时以指示UAB的输出什么时候是有效的。根据实施例，可以使用模拟路由块1810-0/1内的相似的开关1858，利用相似的路由路径来路由输出信号“UAB输出”以及相应的“UAB有效”信号。
应该理解的是，在整个说明书中，对“一个实施例(oneembodiment)”或“实施例(anembodiment)”的引用，是指结合包括在本发明的至少一个实施例中的实施例描述的特定特征、结构或特性。因此，应该强调和应该理解的是，在本说明书的各个部分中对“实施例(anembodiment)”或“一个实施例(oneembodiment)”或“可选的实施例(alternativeembodiment)”的两个或多个的引用并不一定都是指同一个实施例。此外，特定的特征、结构或特点可以按照适用于本发明的一个或多个实施例来组合。
相似地，应该理解的是，在本发明的示例性实施例的前面的描述中，为了精简本公开的目的，本发明的各个特征有时在单个实施例、附图或其描述中组合在一起，以协助理解发明的各个方面的一个或多个。然而，本公开的这个方法不是要被解释为反映旨在权利要求需要比明确地列举在每个权利要求中的更多的特征。相反地，发明的各个方面在于比单个前述公开的实施例的全部特征更少。因此，在详细描述之后的权利要求从而明确地包括该详细的描述中，其中每一条权利要求以其自身作为本发明的单独的实施例。

Claims (20)

1.一种集成电路IC器件，包括：
多个模拟块，其包括
至少一个固定功能的模拟电路，以及
从以下项选出的至少一个可重配置模拟电路块：包括多个可重配置放大器电路的连续时间CT块和包括具有可重配置切换网络的放大器的离散时间块；
模拟复用器MUX，其配置为选择性地将所述IC器件的多个输入端/输出端I/O中的任意输入端/输出端I/O连接到所述模拟块，所述模拟MUX包括至少一个低噪声信号路径对，所述至少一个低噪声信号路径对具有比所述模拟MUX的其它信号路径更低的阻抗；
至少一个模拟路由块，其可重配置以提供任何所述模拟块之间的信号路径；
数字部件，所述数字部件包括数字电路；以及
处理器接口，所述处理器接口耦合到所述模拟块。
2.根据权利要求1所述的IC器件，其中：
所述至少一个固定功能的模拟电路包括模拟数字转换器ADC电路。
3.根据权利要求2所述的IC器件，其中：
所述ADC电路包括逐次逼近寄存器SAR类型的ADC。
4.根据权利要求1所述的IC器件，其中：
同步电路可配置为将至少一个模拟块的输出与接收模拟块的输入同步。
5.根据权利要求4所述的IC器件，其中：
所述至少一个固定功能的模拟电路包括模拟数字转换器ADC；以及
所述同步电路可配置为将至少一个可重配置模拟电路块的输出与所述ADC的采样窗口同步。
6.根据权利要求4所述的IC器件，其中：
所述同步电路从以下所组成的组中选出：
计划同步电路，其配置为控制所述至少一个模拟块的时序，以输出与所述接收模拟块的操作同步的值，以及
非计划同步电路，其配置为连同所述至少一个模拟块的输出值输出有效信号，并且所述接收模拟块根据所述有效信号对其操作定时。
7.根据权利要求1所述的IC器件，其中：
所述至少一个可重配置模拟块是动态地可重配置的。
8.根据权利要求1所述的IC器件，其中：
所述数字部件包括可重配置数字电路。
9.根据权利要求1所述的IC器件，其中：
所述处理器接口包括多个同步总线，所述多个同步总线包括地址总线、控制信号总线、读取数据总线和与所述读取数据总线分离的写入数据总线。
10.一种集成电路IC器件，包括：
多个模拟块，其包括
至少一个固定功能的模拟电路，以及
至少一个可重配置模拟电路块，其包括多个模拟电路资源，所述多个模拟电路资源可重配置为使得所述模拟资源的一些资源能够用在一个配置中而所述模拟资源的其它资源能够用在另一配置中；
至少一个模拟路由块，其可重配置为提供任何所述模拟块之间的信号路径；
数字部件，所述数字部件包括数字电路；以及
处理器接口，所述处理器接口耦合到所述模拟块。
11.根据权利要求10所述的IC器件，其中：
所述至少一个可重配置模拟电路块包括多个运算放大器电路。
12.根据权利要求10所述的IC器件，其中：
所述多个模拟电路块包括从以下项中选出的至少一个块：
包括多个可重配置的运算放大器电路的连续时间块，以及
包括具有可重配置切换网络的放大器的离散时间块。
13.根据权利要求10所述的IC器件，其中：
所述数字部件包括可重配置数字电路。
14.根据权利要求10所述的IC器件，其中：
至少一个可重配置模拟电路块是动态地可重配置的。
15.根据权利要求10所述的IC器件，其中：
至少一个可重配置模拟电路块和至少一个模拟路由块响应于从所述数字部件、所述处理器接口中一者或两者生成的信号被配置。
16.一种方法，包括：
响应于数字信号，将多个模拟块中的至少一个模拟块配置到第一信号处理路径中，所述模拟块在相同的集成电路IC器件中形成，并且所述第一信号处理路径包括以下项的至少一个：
至少一个固定功能的模拟电路，以及
至少一个可重配置模拟电路块，其包括多个模拟电路资源，所述多个模拟电路资源可重配置为使得所述模拟资源的一些资源能够用在一些配置中而所述模拟资源的其它资源能够用在其他配置中；
所述模拟块利用至少一个模拟路由块来彼此互连，所述至少一个模拟路由块可重配置为在任何所述模拟块之间提供信号路径；以及
使用所述IC器件的包括数字电路的数字部件生成所述数字信号。
17.根据权利要求16所述的方法，还包括：
将所述至少一个模拟块重配置到第二信号处理信号路径，所述第二信号处理信号路径使用不同于所述第一信号处理路径的所述一个模拟块的模拟电路资源。
18.根据权利要求17所述的方法，其中：
将所述至少一个模拟块动态地重配置到所述第二信号处理路径。
19.根据权利要求16所述的方法，其中：
在所述IC器件的处理器接口处接收所述数字信号的至少一部分。
20.根据权利要求16所述的方法，其中：
配置所述至少一个模拟块包括：配置多个模拟块，并且通过配置所述至少一个模拟路由块，将至少两个所述模拟块彼此互连。
CN201510542641.4A 2014-08-29 2015-08-28 带有可编程模拟子系统的集成电路器件 Active CN105389273B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462043924P 2014-08-29 2014-08-29
US62/043,924 2014-08-29
US14/668,984 US9634667B2 (en) 2014-08-29 2015-03-26 Integrated circuit device with programmable analog subsystem
US14/668,984 2015-03-26

Publications (2)

Publication Number Publication Date
CN105389273A true CN105389273A (zh) 2016-03-09
CN105389273B CN105389273B (zh) 2019-11-05

Family

ID=53835323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510542641.4A Active CN105389273B (zh) 2014-08-29 2015-08-28 带有可编程模拟子系统的集成电路器件

Country Status (4)

Country Link
US (1) US9634667B2 (zh)
EP (1) EP2999120B1 (zh)
CN (1) CN105389273B (zh)
WO (1) WO2016032828A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112753167A (zh) * 2018-09-07 2021-05-04 赛普拉斯半导体公司 超低功率的自适应可重新配置的系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10296025B2 (en) * 2016-06-28 2019-05-21 Silicon Laboratories Inc. Apparatus for electric current measurement or calibration and associated methods
US9985640B1 (en) * 2016-12-23 2018-05-29 Avnera Corporation Programmable sequence controller for successive approximation register analog to digital converter
US10228399B2 (en) * 2017-01-12 2019-03-12 Simmonds Precision Products, Inc. Configurable smart sensor systems
US11418196B2 (en) 2017-06-29 2022-08-16 Shenzhen Chipuller Chip Technology Co., Ltd Method and apparatus for dynamic routing using heterogeneous and disjoint networks
CN112037332B (zh) * 2020-09-28 2023-09-05 北京百度网讯科技有限公司 浏览器的显示校验方法、装置、计算机设备和存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7092980B1 (en) * 2000-10-26 2006-08-15 Cypress Semiconductor Corporation Programming architecture for a programmable analog system
US20070183549A1 (en) * 2006-02-08 2007-08-09 Freescale Semiconductor, Inc Adaptive variable length pulse synchronizer
US8111097B1 (en) * 2009-05-10 2012-02-07 Cypress Semiconductor Corporation Device with reconfigurable continuous and discrete time functionality
US8143934B1 (en) * 2008-07-01 2012-03-27 Cypress Semiconductor Corporation Analog switching system for low cross-talk
US20120286800A1 (en) * 2008-02-27 2012-11-15 Cypress Semiconductor Corporation Capacitance sensor with sensor capacitance compensation
US8487655B1 (en) * 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
CN103365723A (zh) * 2012-04-06 2013-10-23 赛普拉斯半导体公司 带有可编程块和模拟电路控制的集成电路器件
CN103560794A (zh) * 2012-04-23 2014-02-05 美国亚德诺半导体公司 多个信号转换器的同步
US8717070B1 (en) * 2013-03-12 2014-05-06 Cypress Semiconductor Corporation Multifunctional configurable analog circuit block, methods, and integrated circuit devices having the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9007492D0 (en) 1990-04-03 1990-05-30 Pilkington Micro Electronics Semiconductor integrated circuit
US5338970A (en) 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
US5744991A (en) 1995-10-16 1998-04-28 Altera Corporation System for distributing clocks using a delay lock loop in a programmable logic circuit
US6150837A (en) 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6122697A (en) * 1997-11-14 2000-09-19 Lucent Technologies, Inc. System for extending the width of a data bus
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8176296B2 (en) * 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US6806771B1 (en) 2001-06-01 2004-10-19 Lattice Semiconductor Corp. Multimode output stage converting differential to single-ended signals using current-mode input signals
US6842816B1 (en) 2001-07-31 2005-01-11 Network Elements, Inc. Configurable glueless microprocessor interface
US6636124B1 (en) 2001-11-30 2003-10-21 Analog Technologies, Inc. Method and apparatus for accurate pulse width modulation
US20070226795A1 (en) * 2006-02-09 2007-09-27 Texas Instruments Incorporated Virtual cores and hardware-supported hypervisor integrated circuits, systems, methods and processes of manufacture
US7479913B1 (en) * 2006-02-10 2009-01-20 Cypress Semiconductor Corporation Configurable analog to digital converter
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US7515076B1 (en) 2007-09-28 2009-04-07 Cirrus Logic, Inc. Method and apparatus for reducing switching noise in a system-on-chip (SoC) integrated circuit including an analog-to-digital converter (ADC)
US8093914B2 (en) 2007-12-14 2012-01-10 Cypress Semiconductor Corporation Compensation circuit for a TX-RX capacitive sensor
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US9612987B2 (en) 2009-05-09 2017-04-04 Cypress Semiconductor Corporation Dynamically reconfigurable analog routing circuits and methods for system on a chip
US8547135B1 (en) 2009-08-28 2013-10-01 Cypress Semiconductor Corporation Self-modulated voltage reference
CN102004709B (zh) * 2009-08-31 2013-09-25 国际商业机器公司 处理器局部总线到高级可扩展接口之间的总线桥及映射方法
US8248280B2 (en) 2009-09-29 2012-08-21 Silicon Laboratories Inc. Successive approximation register (SAR) analog-to-digital converter (ADC) having optimized filter
US8390324B2 (en) * 2010-09-20 2013-03-05 Honeywell International Inc. Universal functionality module
US8659317B1 (en) 2012-04-09 2014-02-25 Cypress Semiconductor Corporation Flexible multi-point routing topology
US9406305B2 (en) 2012-12-21 2016-08-02 Digimarc Corpororation Messaging by writing an image into a spectrogram

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7092980B1 (en) * 2000-10-26 2006-08-15 Cypress Semiconductor Corporation Programming architecture for a programmable analog system
US20070183549A1 (en) * 2006-02-08 2007-08-09 Freescale Semiconductor, Inc Adaptive variable length pulse synchronizer
US20120286800A1 (en) * 2008-02-27 2012-11-15 Cypress Semiconductor Corporation Capacitance sensor with sensor capacitance compensation
US8143934B1 (en) * 2008-07-01 2012-03-27 Cypress Semiconductor Corporation Analog switching system for low cross-talk
US8487655B1 (en) * 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
US8111097B1 (en) * 2009-05-10 2012-02-07 Cypress Semiconductor Corporation Device with reconfigurable continuous and discrete time functionality
CN103365723A (zh) * 2012-04-06 2013-10-23 赛普拉斯半导体公司 带有可编程块和模拟电路控制的集成电路器件
CN103560794A (zh) * 2012-04-23 2014-02-05 美国亚德诺半导体公司 多个信号转换器的同步
US8717070B1 (en) * 2013-03-12 2014-05-06 Cypress Semiconductor Corporation Multifunctional configurable analog circuit block, methods, and integrated circuit devices having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112753167A (zh) * 2018-09-07 2021-05-04 赛普拉斯半导体公司 超低功率的自适应可重新配置的系统

Also Published As

Publication number Publication date
EP2999120A2 (en) 2016-03-23
CN105389273B (zh) 2019-11-05
WO2016032828A1 (en) 2016-03-03
EP2999120B1 (en) 2019-03-20
US9634667B2 (en) 2017-04-25
US20160065216A1 (en) 2016-03-03
EP2999120A3 (en) 2016-07-20

Similar Documents

Publication Publication Date Title
CN105389273A (zh) 带有可编程模拟子系统的集成电路器件
CN107077580B (zh) 具有可编程模拟子系统的集成电路设备
CN102983864B (zh) 环路滤波器、量化器、数模转换器以及运算放大器
CN100568208C (zh) 用于通用总线测试仪的灵活接口
CN102577123B (zh) 具有动态偏置的rf缓冲器电路
US8111097B1 (en) Device with reconfigurable continuous and discrete time functionality
CN101939918B (zh) 具有可变增益的模数转换器及其方法
CN103095618A (zh) 灵活接收器架构
US20170201266A1 (en) Configurable Capacitor Arrays and Switched Capacitor Circuits
JP2019530278A (ja) 高電圧ブートストラップサンプリング回路
CN104237905A (zh) 北斗检测仪
CN104467854A (zh) 端口状态采集电路及方法
JP2019068454A (ja) 送信装置および通信システム
US7986727B2 (en) In-band method to configure equalization levels
Ali et al. Design of a micro-UART for SoC application
US9985641B1 (en) Systems and methods for evaluating errors and impairments in a digital-to-analog converter
CN110113028A (zh) 片上有源rc滤波器的分压积分型时常数校准电路
EP1380113B1 (en) Means for compensating a data-dependent supply current in an electronic circuit
CN103532562B (zh) 用于混合信号接口电路的装置和相关方法
WO2014174334A1 (en) Method and apparatus for metering a voltage signal
Klein The EPAC architecture: An expert cell approach to field programmable analog devices
WO2007088603A1 (ja) 半導体装置及びノイズ計測方法
Yang et al. Configurable hardware-effcient interface circuit for multi-sensor microsystems
CN204086550U (zh) 北斗检测仪
EP1608074B1 (en) Digital-analog converter circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant