KR100857122B1 - 채널 오프셋 전압 보상 방법 및 이를 이용한 액정 패널구동용 컬럼 구동 회로 - Google Patents
채널 오프셋 전압 보상 방법 및 이를 이용한 액정 패널구동용 컬럼 구동 회로 Download PDFInfo
- Publication number
- KR100857122B1 KR100857122B1 KR1020070035861A KR20070035861A KR100857122B1 KR 100857122 B1 KR100857122 B1 KR 100857122B1 KR 1020070035861 A KR1020070035861 A KR 1020070035861A KR 20070035861 A KR20070035861 A KR 20070035861A KR 100857122 B1 KR100857122 B1 KR 100857122B1
- Authority
- KR
- South Korea
- Prior art keywords
- comparator
- offset voltage
- digital
- data
- channel
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 19
- 238000001514 detection method Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/026—Arrangements or methods related to booting a display
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 액정 디스플레이 패널에서 발생하는 세로 줄무늬 현상을 제거하는 기술에 관한 것으로, 특히 세로 줄무늬 현상의 원인이 되는 컬럼 구동 회로의 채널간 오프셋 전압을 보상 제거하는 기술을 제공한다. 본 발명은 액정 패널의 각각의 픽셀을 구동하는 채널에서 발생하는 오프셋 전압을 시그널 경로 전체에 대해 각각 검출하고, 모든 채널에 대하여 검출된 오프셋 전압을 공통의 단일 비교기를 통해 주어진 타이밍 시퀀스에 따라 비교하여 추출하므로 검출 비교기 회로의 오프셋을 미연에 방지함과 동시에 종래 기술과 달리 구동회로의 칩 사이즈를 축소할 수 있는 장점이 있다. 또한, 본 발명은 채널간 오프셋 전압을 디지털 회로 방식으로 검출하므로 반도체 칩 제조 공정상에 공정 편차가 발생하는 경우에도 회로적으로 보상되는 장점이 있다.
액정 구동 회로, 보상, 비교기, 컬럼 구동기, 구동 회로, 오프셋, 오프셋 전압.
Description
도1은 본 발명의 양호한 실시예에 따른 방법으로 채널간 오프셋이 보상된 컬럼 구동 회로의 구성을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 디지털 아날로그 변환기(DAC)
110 : 증폭기
120 : 스위치
130 : 비교기
140 : 메모리
150 : 차감기
160 : 콘트롤러
본 발명은 액정 디스플레이 패널을 구동하는 구동회로에서 발생하는 채널 오 프셋 전압(channel offset voltage)을 보상하여 제거하는 기술에 관한 것이다. 이를 보다 상세히 설명하면, 본 발명은 액정 디스플레이 패널에서 발생하는 세로 줄무늬 현상을 제거하는 기술에 관한 것으로, 특히 세로 줄무늬 현상의 원인이 되는 컬럼 구동 회로의 채널간 오프셋 전압을 보상 제거하는 기술을 제공한다.
본 발명은 액정 패널의 각각의 픽셀을 구동하는 채널에서 발생하는 오프셋 전압을 시그널 경로 전체에 대해 각각 검출하고, 모든 채널에 대하여 검출된 오프셋 전압을 공통의 단일 비교기를 통해 주어진 타이밍 시퀀스에 따라 비교하여 추출하므로 검출 비교기 회로의 오프셋을 미연에 방지함과 동시에 종래 기술과 달리 구동회로의 칩 사이즈를 축소할 수 있는 장점이 있다. 또한, 본 발명은 채널간 오프셋 전압을 디지털 회로 방식으로 검출하므로 반도체 칩 제조 공정상에 공정 편차가 발생하는 경우에도 회로적으로 보상되는 장점이 있다.
디지털 영상의 등장과 평판 디스플레이 장치의 발달은 고해상도 및 고화질의 영상을 표현하는 것을 가능하게 하고 있다. 액정 디스플레이 패널을 가로 및 세로로 배열된 픽셀로 구성되어 있는데, 각각의 픽셀들은 로우 구동기(row driver)에 의하여 특정 픽셀이 선택되고, 선택된 픽셀의 밝기는 컬럼 구동기(column driver)가 인가하는 전압 레벨에 따라 광투과율로써 결정된다.
그런데, 컬럼 구동기는 픽셀 복수 개(예를 들어, 도1의 예시 경우 16개)를 구동하게 되는데, 컬럼 구동기가 이와 같이 복수 개의 출력 채널을 출력하는 특성상 각각의 출력 채널 사이에 오프셋 전압이 필연적으로 발생하게 된다. 이와 같은 채널 사이에 오프셋 전압이 발생하게 되면, 각각의 픽셀의 데이터 라인에 인가되는 전압 사이에 오프셋이 발생하므로 시각적으로 세로 줄무늬현상이 발생하게 되고 화질이 저하되게 된다. 이와 같은 세로 줄무늬 현상은 특히 마이크로 디스플레이와 같이 화면 크기가 작은 경우에 두드러지게 나타나는 경향이 있다.
전술한 채널간 오프셋 전압의 발생 문제를 해결하기 위하여 디스플레이 업계의 패널 설계자들은 다양한 방법을 제시하였다. 즉, 채널간 오프셋 전압의 발생을 보상하기 위하여 입력단의 트랜지스터를 크게 설계하는 방법이 제안되었으며, 반도체 칩 제조 공정 관리를 특별히 하여 오프셋 발생을 원천적으로 차단하고자 하는 노력이 있다.
그러나, 전술한 종래 기술에 따라 트랜지스터를 크게 설계하는 경우 칩 사이즈가 증가하므로 부가적인 비용이 들게 되는 문제가 있고, 더욱이 반도체 칩 제조 공정 관리를 엄격히 한다고 하더라도 제조 공정 상의 편자 및 요동은 피할 수 없는 것으로서, 증폭기뿐 아니라 디지털 아날로그 변환 과정에서 발생하는 오프셋을 근본적으로 제거하는 것이 불가능하다. 따라서, 최근 들어 아날로그 디지털 변환기(ADC)를 통해서 각 채널의 오프셋 전압을 검출하고, 검출된 오프셋 전압을 보상하기 위해서 증폭기(AMP)의 바이어스 값을 조절하도록 하거나 입력 디지털 데이터에 대해 오프셋 값만큼을 차감하는 방법이 제안되었다.
그러나, 이 방법 역시 각 채널에 연결된 아날로그 디지털 변환기(ADC)들 자체가 서로 다른 오프셋 특성을 가질 수 있으므로, 채널 오프셋을 보상하기 위해 사용된 오프셋 검출 ADC의 피할 수 없는 오프셋으로 인하여 또 다른 오프셋이 부가적으로 발생하게 된다. 따라서, 오프셋 제거를 위한 ADC 설계시에 각각 채널의 ADC 들 사이의 오프셋을 없애야 하는 문제를 안게 된다.
따라서, 본 발명의 제1 목적은 액정 디스플레이 패널의 컬럼 구동기에 있어서 채널간 오프셋을 보상하는 방법 및 이를 이용한 컬럼 구동기를 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 상기 채널간 오프셋 전압을 반도체 칩 제조 공정의 편차 및 요동에 의해 공정 파라미터가 변한다 하더라도 이를 보상할 수 있는 채널 오프셋 보상 기술을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 평판 디스플레이 패널을 구성하는 픽셀을 구동하는 n 채널 컬럼 구동 회로에 있어서,
n 채널의 디지털 데이터를 입력받아 아날로그 신호로 변환하여 출력하는 n 개의 디지털 아날로그 변환기(DAC);
상기 n개의 디지털 아날로그 변환기의 출력 아날로그 신호를 입력받아 픽셀의 데이터 라인에 인가될 구동 전압으로 증폭하여 출력하는 n 개의 증폭기;
정상 동작시에는 상기 n개의 증폭기가 출력하는 n채널의 구동 전압을 n채널 픽셀의 데이터 라인에 T0, T1, T2,…,Tn을 통해 제공하고, n 채널의 오프셋 전압 검출을 위한 테스트 모드 작동시에는 상기 n개의 증폭기가 출력하는 n 채널의 출력 전압을 콘트롤러가 제어하는 타이밍 클록 시퀀스에 따라 S0, S1, S2,…,Sn 을 선택하여 비교기의 입력 단자에 연결하는 스위치;
상기 오프셋 전압 검출을 위한 테스트 모드 작동시에 콘트롤러가 제어하는 타이밍 클록 시퀀스에 따라, 기준 전압 레벨과 상기 스위치 S0, S1, S2,…,Sn 가 출력하는 특정 출력 전압을 비교하여 하이(high) 또는 로우(low)의 디지털 데이터를 출력하는 비교기;
상기 오프셋 전압 검출을 위한 테스트 모드 작동시에 상기 비교기가 출력하는 디지털 신호 트레인을 상기 콘트롤러의 제어 하에 입력받아 각각의 채널의 오프셋 전압 데이터를 저장하였다가, 정상 모드 시에 상기 오프셋 전압 데이터를 상기 콘트롤러의 제어 하에 차감기에 제공하는 메모리;
상기 정상 동작 모드 시에 입력되는 디지털 입력 신호에 상기 메모리에 저장되어 있는 각각의 채널의 오프셋 전압 데이터를 인출하여 서로 차감 보상하여 상기 디지털 아날로그 변환기에 입력하는 차감기; 및
상기 테스트 모드 작동 시에 상기 비교기의 기준 전압을 복수 개의 레벨로 스캔하여 인가시키고, 상기 n개의 증폭기 출력을 선택하여 상기 비교기에 접속되도록 하는 타이밍 클록 시퀀스를 발생시키고, 상기 메모리에 상기 각각의 채널에 대한 오프셋 전압 데이터를 저장하고 액세스를 관리하는 콘트롤러를 포함하는 액정 디스플레이 패널용 컬럼 구동 회로를 제공한다.
즉, 본 발명은 비교기(comparator)를 하나만 사용해서 디지털 아날로그 변환기(DAC; digital analog converter)를 포함한 특정 채널의 시그널 경로 전체에 대한 오프셋을 검출하고, 이를 각 채널에 해당하는 메모리에 저장하여 두었다가 DAC 에 입력 데이터를 입력할 때에 검출하여 저장하여 두었던 오프셋만큼을 차감하여 입력하는 방식을 제안한다.
그 결과, 본 발명은 데이터 입력에서부터 출력까지 경로에서 발생하는 모든 오프셋을 보정 할 수 있으며, 단일 비교기만을 사용하기 때문에 종래기술에서와 같이 복수 개의 비교기 사이에서 필연적으로 발생하는 부가적 오프셋 발생을 사전에 방지하게 된다. 더욱이, 종래기술과 달리 하나의 비교기만을 사용하므로 칩 사이즈를 줄일 수 있는 장점이 있다.
또한, 본 발명은 n 개의 디지털 아날로그 변환기(DAC)와 n 개의 증폭기로 구성된 액정 디스플레이 패널의 n 채널 컬럼 구동회로의 채널간 오프셋 전압을 정상 동작 모드 이전에 테스트 모드를 동작시켜 채널간 오프셋 전압을 검출하여, 정상 모드 동작시에 상기 디지털 아날로그 변환기의 입력에 인가될 입력 데이터에 상기 오프셋 전압을 차감하여 입력함으로써 오프셋을 보상하는 방법에 있어서,
(a) 특정 채널에 대해서 상기 디지털 아날로그 변환기의 디지털 입력은 제로로 하고, 상기 증폭기의 출력을 선택하여 비교기의 기준 전압과 비교기를 통해 비교하여 1 또는 0 디지털 신호를 출력하는 단계;
(b) 상기 비교기의 기준 전압을 다음 레벨로 변화시켜 상기 단계(a)의 과정을 반복하는 단계;
(c) 상기 비교기의 입력 단자를 스와핑해서 상기(a)와 (b)의 단계를 반복하여 평균값을 취하는 단계;
(d) 상기 (a),(b),(c) 단계의 비교기 출력 데이터를 메모리에 저장하는 단계; 및
(e) 상기 메모리에 저장된 데이터와 입력 데이터를 차감하여 상기 디지털 아날로그 변환기에 입력하는 단계를 포함하는 컬럼 구동회로 오프셋 보상 방법을 제공한다.
이하에서는, 첨부도면 도1을 참조하여 본 발명에 따른 채널간 오프셋 전압 보상 기술을 상세히 설명한다.
도1은 본 발명에 따라 채널간 오프셋이 보상된 컬럼 구동회로의 구성을 나타낸 도면이다. 한편, 디지털 아날로그 변환기 (DAC; 100)에서 출력된 아날로그 전압은 출력 구동을 위한 증폭기(110; output driver; amplifier)에 의해 액정 화소의 데이터 라인에 인가하게 되는데, 본 고안의 양호한 실시예로서 증폭비가 일인 증폭기(unity gain amplifier)가 이용될 수 있다.
도1을 참조하면, 각각의 출력 구동 증폭기(110)에서 출력되는 출력 전압은 각각의 출력 채널마다 연결된 스위치(120)로 전달되며, 각각의 채널의 출력의 예시로서 도1은 본 발명의 일 실시예로서 16채널을 예시하여 도시하고 있으나 반드시 이에 한정할 필요는 없다.
도1을 참조하면, DAC(100)는 디지털신호를 아날로그 신호로 변환하는 장치로서 8 비트로 표현되는 양의 전압 레벨과 음의 전압 레벨을 아날로그 신호로 변환한다. 여기서, 액정 픽셀의 구동을 위해 양의 전압과 음의 전압을 번갈아 인가하게 되는데 이에 대한 물리적 이유에 대한 설명은 당업계에 이미 공지된 사실이므로 상세한 설명을 생략한다.
본 발명의 양호한 실시예에 따라 16개의 디지털 아날로그 변환기(100)는 각 채널에 인가할 아날로그 전압을 출력하게 된다. 본 발명에 따른 컬럼 구동기는 정상 동작 모드와 오프셋 검출을 위한 테스트 모드의 두 가지로 동작할 수 있으며, 위 두 가지 모드의 선택은 콘트롤러(160)에 의하여 제어된다.
즉, 본 발명의 양호한 실시예에 따른 컬럼 구동 회로는 파워 온(power on) 되어 전원이 공급되기 시작하면 일단 테스트 모드로 진입되며, 이 경우에 스위치(120)를 구성하는 스위치 어레이 T0, T1, T2,…,T15 들은 모두 오픈 되어 출력 신호를 픽셀의 데이터 라인에 인가하지 않고, 스위치 어레이 S0, S1, S2,…,S15 만이 콘트롤러의 제어하에 검출 전압을 주어진 시퀀스에 따라 하나씩 비교기(130)에 전달한다.
즉, 테스트 모드에서 각 채널의 오프셋 전압은 콘트롤러(160)의 제어하에 순차적으로 스위치 어레이 S0, S1, S2,…,S15 이 하나씩 열리면서 샘플링 되어서 하나의 비교기(130)에 입력된다. 본 발명의 양호한 실시예에 따라 비교기(130)의 하나의 기준 전압에 대해 16 채널의 양(+) 방향으로의 오프셋 16 개 데이터와 음(-) 방향으로 오프셋 16개 데이터, 즉 모두 32 개의 데이터를 주어진 타이밍 클록 신호의 제어하에 추출할 수 있으며, 비교기(130)의 기준 전압을 변화시키면서 위의 검출을 반복 순환하게 된다. 이상의 작업에 대하여 비교기(130) 자체의 오프셋을 보상하기 위하여 비교기의 양극 단자(non-inverting terminal)와 음극 단자(inverting terminal)를 교환하여 재차 반복 수행할 수 있다. 이상의 테스트 모드는 본 발명에 따른 콘트롤러(160)에 의해 제어되며 주어진 타이밍 클록에 의하여 순차적으로 추출되도록 제어될 수 있다.
도1에 도시된 비교기(comparator; 130)는 스위치 어레이 S0, S1, S2,…,S15 을 통해 순차적으로 입력된 신호의 크기가 기준 전압(reference voltage; Vref)보다 큰지 작은지를 비교하여 하이(high) 또는 로우(low)의 디지털 신호를 출력한다.
각각의 채널에 대해 비교기(130)에 의해 출력되는 1 또는 0의 디지털 신호 트레인(train)은 메모리(140)에 특정 채널에 대한 오프셋 전압 값으로서 저장되었다가, 위의 과정에 의해 테스트 모드 시에 검출되어 저장된 오프셋 데이터는 컬럼 구동 회로가 정상 모드로 동작하게 되면 콘트롤러(160)의 제어 하에 차감기(150)에 입력되는 입력신호와 더해져서 그 결과 오프셋 전압이 보상된 입력 신호가 디지털 아날로그 변환기(DAC; 100)에 입력되게 된다.
본 발명은 콘트롤러(160)의 제어하에 스위치 S0, S1, S2,…,S15를 하나씩 열어주어서 각각의 채널에 발생하는 오프셋 전압을 검출하여 비교기(130)와 비교된 디지털 데이터를 메모리(140)에 직렬 입력하여 저장하여 두었다가, 오프셋 전압 데이터를 액세스해서 입력되는 데이터와 차감하여 DAC(100)에 입력함으로써 오프셋을 보상하게 된다.
이때에, 본 발명의 특징 요부는 증폭기(110)에서만 발생하는 오프셋을 검출하는 것이 아니라, 각각 채널의 시그널 경로 전체에 존재하는 모든 오프셋 효과가 반영된 전체 실질 오프셋 전압을 검출하는 효과가 있으며, 더욱이 단일 비교기(130)를 사용하여 16 채널의 오프셋을 검출하므로 비교기에서 발생하는 오프셋을 상쇄하여 제거하는 효과가 있다.
본 고안에 따른 오프셋 보상 방법은 컬럼 구동기가 최초에 전원 공급을 받아 작동을 시작할 때에 채널간 오프셋 전압 검출을 위한 테스트 모드(test mode)로 진입하도록 콘트롤러(160)가 제어하게 되면, 위에서 설명한 바와 같이 미리 설정된 타이밍 클록 시퀀스(timing clock sequence)에 따라 모든 채널에 대한 오프셋 전압 검출이 순차적으로 진행된다. 드디어, 테스트 모드가 완료되면 플래그(flag)가 떠서 콘트롤러(160)는 구동 회로를 정상 모드(normal operation mode)로 전환시키며, 입력되는 디지털 데이터는 메모리(140)에 저장되어 있는 오프셋 정보를 액세스해서 차감기(150)를 거쳐 DAC(100)에 입력되게 된다.
즉, 액정 구동칩에 전원이 공급되기 시작하면 테스트 모드로 동작이 시작되어 채널 출력 측 스위치 T0, T1, T2,…,T15는 모두 오픈 되고, 오프셋 전압 검출 시퀀스 제어에 S0, S1, S2,…,S15 스위치가 차례차례 연결된다,
본 발명의 양호한 일 실시예로서, 비교기(130)의 기준 전압(reference voltage)는 32 개 레벨로 할 수 있으며, 32 개 레벨의 기준 전압과의 대소 비교를 위해서 테스트 모드 동작시에 하나의 채널에 대해 32 회의 오프셋 전압 검출 과정이 필요하다.
그런데, 액정의 구동 방식상 양의 전압과 음의 전압을 번갈아 가면서 인가하게 되므로, 양의 전압 레벨 32개와 음의 전압 32개 전압 레벨 32개와 음의 전압 32개 전압 레벨을 고려하면, 총 64회의 비교 단계 과정이 하나의 채널에 대해 수행될 수 있다.
본 발명의 양호한 실시예로서, 비교기(130)의 오프셋을 보상하기 위해서 양 극과 음극 단자를 바꾸어서 스와핑 함으로써 오프셋을 평균화하여 보상할 수 있다. 따라서, 본 발명에 따르면 각각의 채널에 대해서 비교기(130)의 기준 전압을 스캐닝(예를 들어, 32개 레벨로)하면서 크기를 비교하고, 극성을 바꾸어서 스캐닝하고, 이어서 비교기(130)의 극성을 스와핑해서 반복 실시함으로써 각 채널의 오프셋 전압을 정확히 측정 검출할 수 있다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들은 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명은 액정 패널의 각각의 픽셀을 구동하는 채널에서 발생하는 오프셋 전압을 경로 전체에 대해 검출하고, 모든 채널에 대한 오프셋 전압을 단일 비교기를 통해 타이밍 시퀀스에 따라 비교하여 추출하므로 구동회로의 크기를 축소할 수 있고, 비교기에서 발생하는 부가적인 오프셋을 제거할 수 있다. 또한, 오프셋 전압을 디지털 회로 방식으로 검출하므로 반도체 칩 제조공정에 흔들림이 있는 경우에도 회로 적으로 보상되는 장점이 있다.
Claims (4)
- 삭제
- 액정 픽셀 구동을 위해 n 채널의 디지털 데이터를 입력받아 아날로그 신호로 변환하여 출력하는 n 개의 디지털 아날로그 변환기(DAC)와, 상기 n개의 디지털 아날로그 변환기의 출력 아날로그 신호를 입력받아 픽셀의 데이터 라인에 인가될 구동 전압으로 증폭하여 출력하는 n 개의 증폭기를 구비한, n 채널의 액정 디스플레이 패널용 컬럼 구동 회로에 있어서, 상기 액정 디스플레이 컬럼 구동 회로는정상 동작시에는 상기 n개의 증폭기가 출력하는 n채널의 구동 전압을 n채널 픽셀의 데이터 라인에 T0, T1, T2,…,Tn을 통해 제공하고, n 채널의 오프셋 전압 검출을 위한 테스트 모드 작동시에는 상기 n개의 증폭기가 출력하는 n 채널의 출력 전압을 콘트롤러가 제어하는 타이밍 클록 시퀀스에 따라 S0, S1, S2,…,Sn 을 선택하여 비교기의 입력 단자에 연결하는 스위치;상기 오프셋 전압 검출을 위한 테스트 모드 작동시에 콘트롤러가 제어하는 타이밍 클록 시퀀스에 따라, 기준 전압 레벨과 상기 스위치 S0, S1, S2,…,Sn 가 출력하는 특정 출력 전압을 비교하여 하이(high) 또는 로우(low)의 디지털 데이터를 출력하는 비교기;상기 오프셋 전압 검출을 위한 테스트 모드 작동시에 상기 비교기가 출력하는 디지털 신호 트레인을 상기 콘트롤러의 제어 하에 입력받아 각각의 채널의 오프셋 전압 데이터를 저장하였다가, 정상 모드 시에 상기 오프셋 전압 데이터를 상기 콘트롤러의 제어 하에 차감기에 제공하는 메모리;상기 정상 동작 모드 시에 입력되는 디지털 입력 신호에 상기 메모리에 저장되어 있는 각각의 채널의 오프셋 전압 데이터를 인출하여 서로 차감 보상하여 상기 디지털 아날로그 변환기에 입력하는 차감기; 및상기 테스트 모드 작동 시에 상기 비교기의 기준 전압을 복수 개의 레벨로 스캔하여 인가시키고, 상기 n개의 증폭기 출력을 선택하여 상기 비교기에 접속되도록 하는 타이밍 클록 시퀀스를 발생시키고, 상기 비교기에 인가되는 기준 전압 레벨을 복수 개 스캔하여 입력하도록 하되, 상기 비교기에 입력되는 기준 전압과 상기 증폭기 출력을 서로 스와핑하여 입력되도록 제어하고, 상기 메모리에 상기 각각의 채널에 대한 오프셋 전압 데이터를 저장하고 액세스를 관리하는 콘트롤러를 포함하는 액정 디스플레이 패널용 컬럼 구동 회로.
- 삭제
- n 개의 디지털 아날로그 변환기(DAC)와 n 개의 증폭기로 구성된 액정 디스플 레이 패널의 n 채널 컬럼 구동회로의 채널간 오프셋 전압을 정상 동작 모드 이전에 테스트 모드를 동작시켜 채널간 오프셋 전압을 검출하여, 정상 모드 동작시에 상기 디지털 아날로그 변환기의 입력에 인가될 입력 데이터에 상기 오프셋 전압을 차감하여 입력함으로써 오프셋 전압을 보상하는 방법에 있어서,(a) 특정 채널에 대해서 상기 디지털 아날로그 변환기의 디지털 입력은 제로로 하고, 상기 증폭기의 출력을 선택하여 비교기의 기준 전압과 비교기를 통해 비교하여 1 또는 0 디지털 신호를 출력하는 단계;(b) 상기 비교기의 기준 전압을 다음 레벨로 변화시켜 상기 단계(a)의 과정을 반복하는 단계;(c) 상기 비교기의 입력 단자를 스와핑해서 상기(a)와 (b)의 단계를 반복하여 평균값을 취하는 단계;(d) 상기 (a),(b),(c) 단계의 비교기 출력 데이터를 메모리에 저장하는 단계; 및(e) 상기 메모리에 저장된 데이터와 입력 데이터를 차감하여 상기 디지털 아날로그 변환기에 입력하는 단계를 포함하는 컬럼 구동회로 오프셋 보상 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070035861A KR100857122B1 (ko) | 2007-04-12 | 2007-04-12 | 채널 오프셋 전압 보상 방법 및 이를 이용한 액정 패널구동용 컬럼 구동 회로 |
US11/926,503 US7495590B2 (en) | 2007-04-12 | 2007-10-29 | Method of compensating channel offset voltage for column driver and column driver for LCD implemented thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070035861A KR100857122B1 (ko) | 2007-04-12 | 2007-04-12 | 채널 오프셋 전압 보상 방법 및 이를 이용한 액정 패널구동용 컬럼 구동 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100857122B1 true KR100857122B1 (ko) | 2008-09-05 |
Family
ID=39853222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070035861A KR100857122B1 (ko) | 2007-04-12 | 2007-04-12 | 채널 오프셋 전압 보상 방법 및 이를 이용한 액정 패널구동용 컬럼 구동 회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7495590B2 (ko) |
KR (1) | KR100857122B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101341027B1 (ko) | 2010-12-13 | 2013-12-13 | 엘지디스플레이 주식회사 | 디지털/아날로그 변환기의 기준 전압 제어 장치 및 방법 |
US10902790B2 (en) | 2017-02-16 | 2021-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display panel, display device, input/output device, and data processing device |
US11308843B2 (en) | 2020-07-09 | 2022-04-19 | Silicon Works Co., Ltd | Output buffer circuit for display driving apparatus |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100925366B1 (ko) * | 2007-12-11 | 2009-11-09 | 주식회사 하이닉스반도체 | 리시버 회로 |
JP2010171627A (ja) * | 2009-01-21 | 2010-08-05 | Sony Corp | 半導体集積回路、液晶駆動回路及び液晶表示装置 |
RU2588571C2 (ru) * | 2012-05-04 | 2016-07-10 | Конинклейке Филипс Н.В. | Компенсация сдвига в схемах возбуждения |
US9087567B2 (en) | 2013-09-27 | 2015-07-21 | Cavium, Inc. | Method and apparatus for amplifier offset calibration |
US9496012B2 (en) | 2013-09-27 | 2016-11-15 | Cavium, Inc. | Method and apparatus for reference voltage calibration in a single-ended receiver |
US9413568B2 (en) * | 2013-09-27 | 2016-08-09 | Cavium, Inc. | Method and apparatus for calibrating an input interface |
KR102429907B1 (ko) | 2015-11-06 | 2022-08-05 | 삼성전자주식회사 | 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법 |
GB2558230B (en) * | 2016-12-22 | 2019-03-27 | Dualitas Ltd | Method of operating a display driver |
JP7049335B2 (ja) | 2016-10-27 | 2022-04-06 | デュアリタス リミテッド | ディスプレイドライバを動作させる方法 |
KR20180090731A (ko) | 2017-02-03 | 2018-08-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치 |
US9843338B1 (en) * | 2017-03-20 | 2017-12-12 | Silanna Asia Pte Ltd | Resistor-based configuration system |
CN112102771B (zh) * | 2019-06-17 | 2022-02-25 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03227186A (ja) * | 1990-01-31 | 1991-10-08 | Sharp Corp | 固体走査用映像信号処理装置 |
JPH05265405A (ja) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | 液晶表示装置 |
JPH0955908A (ja) * | 1995-08-10 | 1997-02-25 | Sony Corp | 液晶駆動装置 |
KR19980086773A (ko) * | 1997-05-07 | 1998-12-05 | 이데이 노부유키 | 액정표시장치 및 액정표시장치의 데이터선 구동회로 |
JP2000307424A (ja) * | 1999-02-16 | 2000-11-02 | Canon Inc | 電子回路およびそれを用いた液晶表示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5059916A (en) * | 1990-01-08 | 1991-10-22 | National Semiconductor Corporation | Gauge driver for use with a remote sensor and having reduced offset potential response |
US5377102A (en) * | 1992-03-05 | 1994-12-27 | Nishiishigaki; Kenji | Apparatus for preparing map data with regional properties |
US5491432A (en) * | 1992-08-07 | 1996-02-13 | Lsi Logic Corporation | CMOS Differential driver circuit for high offset ground |
US5377202A (en) | 1993-05-03 | 1994-12-27 | Raytheon Company | Method and apparatus for limiting pin driver offset voltages |
JP3154927B2 (ja) * | 1995-08-28 | 2001-04-09 | 株式会社東芝 | デジタル・アナログ変換回路 |
US6642867B1 (en) * | 2002-07-03 | 2003-11-04 | Maxim Integrated Products, Inc. | Replica compensated heterogeneous DACs and methods |
US6822882B1 (en) * | 2003-08-01 | 2004-11-23 | Tyco Electronics Power Systems, Inc. | Gate driver with a DC offset bias circuit and a power converter employing the same |
JP4751667B2 (ja) * | 2005-08-12 | 2011-08-17 | 富士通セミコンダクター株式会社 | 逐次比較型ad変換器。 |
US7375670B1 (en) * | 2006-11-27 | 2008-05-20 | Himax Technologies Limited | Digital-to-analog converter |
-
2007
- 2007-04-12 KR KR1020070035861A patent/KR100857122B1/ko not_active IP Right Cessation
- 2007-10-29 US US11/926,503 patent/US7495590B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03227186A (ja) * | 1990-01-31 | 1991-10-08 | Sharp Corp | 固体走査用映像信号処理装置 |
JPH05265405A (ja) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | 液晶表示装置 |
JPH0955908A (ja) * | 1995-08-10 | 1997-02-25 | Sony Corp | 液晶駆動装置 |
KR19980086773A (ko) * | 1997-05-07 | 1998-12-05 | 이데이 노부유키 | 액정표시장치 및 액정표시장치의 데이터선 구동회로 |
JP2000307424A (ja) * | 1999-02-16 | 2000-11-02 | Canon Inc | 電子回路およびそれを用いた液晶表示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101341027B1 (ko) | 2010-12-13 | 2013-12-13 | 엘지디스플레이 주식회사 | 디지털/아날로그 변환기의 기준 전압 제어 장치 및 방법 |
US10902790B2 (en) | 2017-02-16 | 2021-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display panel, display device, input/output device, and data processing device |
US11308843B2 (en) | 2020-07-09 | 2022-04-19 | Silicon Works Co., Ltd | Output buffer circuit for display driving apparatus |
Also Published As
Publication number | Publication date |
---|---|
US7495590B2 (en) | 2009-02-24 |
US20080252504A1 (en) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100857122B1 (ko) | 채널 오프셋 전압 보상 방법 및 이를 이용한 액정 패널구동용 컬럼 구동 회로 | |
JP5094498B2 (ja) | 固体撮像装置及び撮像システム | |
US8687097B2 (en) | Solid-state image-pickup device, method for driving solid-state image-pickup device, and image-pickup apparatus | |
US8395688B2 (en) | Solid-state imaging device having a shortened correlated double sampling (CDS) period, driving method of the same, and camera including the same | |
KR100537704B1 (ko) | 표시 장치 | |
US6512546B1 (en) | Image sensor using multiple array readout lines | |
US9596422B2 (en) | Signal processing device and method, imaging device, and imaging apparatus | |
US7554476B2 (en) | Ad conversion method, apparatus thereof, solid-state imaging device, driving method thereof, and imaging apparatus | |
US8692920B2 (en) | Solid-state imaging apparatus, A/D converter, and control method thereof | |
US20090153717A1 (en) | Cmos active pixel sensor with a sample and hold circuit having multiple injection capacitors and a fully differential charge mode linear synthesizer with skew control | |
US8269695B2 (en) | Self-emission type display device | |
US8441505B2 (en) | System and method of driving a liquid crystal display | |
KR20150022772A (ko) | 신호 처리 장치 및 방법, 촬상 소자, 및, 촬상 장치 | |
EP3661059A1 (en) | Photoelectric conversion apparatus, image pickup system and method of photoelectric conversion apparatus | |
US6795046B2 (en) | Self-calibrating image display device | |
US20060220692A1 (en) | Sample-hold circuit and semiconductor device | |
US20230377521A1 (en) | Drive circuit, display device, and drive method | |
US9019581B2 (en) | Image processing apparatus and method | |
JP2009189068A (ja) | Ad変換装置および固体撮像装置並びに撮像装置 | |
KR20220028637A (ko) | 소스 드라이버 및 이를 포함하는 디스플레이 장치 | |
JPH05259909A (ja) | 自動オフセット電圧補正方法 | |
US20100020000A1 (en) | Image output device, projector, and control method of image output device | |
US20110122118A1 (en) | Display device | |
US11978400B2 (en) | Integrated circuit for driving pixel of display panel and method for processing driving signal of display panel in the integrated circuit | |
JP2010041520A (ja) | Dac測定方法および固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110616 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |