JP4330644B2 - 差動増幅器およびそれを用いたスイッチドキャパシタ回路 - Google Patents
差動増幅器およびそれを用いたスイッチドキャパシタ回路 Download PDFInfo
- Publication number
- JP4330644B2 JP4330644B2 JP2007202287A JP2007202287A JP4330644B2 JP 4330644 B2 JP4330644 B2 JP 4330644B2 JP 2007202287 A JP2007202287 A JP 2007202287A JP 2007202287 A JP2007202287 A JP 2007202287A JP 4330644 B2 JP4330644 B2 JP 4330644B2
- Authority
- JP
- Japan
- Prior art keywords
- bias
- differential
- current source
- transistor pair
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
- H03M1/0881—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches by forcing a gradual change from one output level to the next, e.g. soft-start
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
Description
第3、第4自己バイアススイッチを設けることにより、その他の自己バイアススイッチとともにオンした状態で、負荷トランジスタ対の制御端子の電位を、直接、入力端子、出力端子の電位と等しく設定することができるため、より安定な自己バイアス状態を実現できる。
この場合、自己バイアスによって制御される状態において、外部バイアススイッチをオフすることにより、テール電流源とバイアス回路を切り離すことができ、バイアス回路が、テール電流源の影響を受けるのを防止することができる。
この場合、入力雑音が生ずる期間を、自己バイアス期間に設定することにより、雑音の影響を抑えた好適な信号処理が実現でき、増幅期間に切り替えると、直ちに増幅処理を実行することができる。なお、本明細書において「増幅」を、信号を増幅する本来の意味に加えて、電圧比較を含む意味で用いるものとする。
この態様によると、差動増幅器の入力端子に接続される入力スイッチのオン、オフによって発生する雑音の影響を低減することができる。
さらに、複数の差動増幅器100あるいはコンパレータ200を有する回路構成においては、バイアス回路30および外部バイアススイッチSW5を、複数の差動増幅器100あるいはコンパレータ200で共有する構成としてもよい。この場合、回路面積を低減することができる。図7は、図6のA/Dコンバータにおけるコンパレータ200内部の複数の差動増幅器100の接続形態を示す回路図である。
単一のバイアス回路30は、複数の差動増幅器100_1〜100_nそれぞれの負荷電流源22に対する共通の第1バイアス電圧Vb1と、複数の差動増幅器100_1〜100_nそれぞれのテール電流源24に対する共通の第2バイアス電圧Vb2と、を生成する。共通の第1バイアス電圧Vb1が、共有される単一の外部バイアススイッチSW5を介して、複数の負荷電流源22に供給される。また、共通の第2バイアス電圧Vb2が、共有される単一の第2外部バイアススイッチSW6を介して、複数のテール電流源24に供給される。
同様に、図1の差動増幅器100または図3のコンパレータ200は、図10のA/Dコンバータの増幅回路AMP11、AMP12、AMP13、AMP14に好適に利用することができる。
Claims (9)
- 差動トランジスタ対と、
前記差動トランジスタ対に接続された少なくともひとつの電流源と、
前記電流源にバイアス電圧を供給し、前記電流源により生成される電流を制御するバイアス回路と、
前記差動トランジスタ対を構成するトランジスタそれぞれの入力端子と出力端子の間に設けられた第1、第2自己バイアススイッチと、
前記バイアス回路から前記電流源に供給されるバイアス電圧の経路上に設けられた外部バイアススイッチとを備え、
前記外部バイアススイッチは、前記差動トランジスタ対の負荷として機能する電流源と、前記バイアス回路の間に設けられることを特徴とする差動増幅器。 - 前記差動トランジスタ対の負荷として機能する電流源は、制御端子が共通に接続された負荷トランジスタ対を含み、
前記外部バイアススイッチは、前記負荷トランジスタ対の共通接続された前記制御端子と前記バイアス回路の間に設けられており、
本差動増幅器は、前記負荷トランジスタ対の共通接続された前記制御端子と、前記差動トランジスタ対を構成するトランジスタそれぞれの出力端子との間に設けられた第3、第4自己バイアススイッチをさらに備えることを特徴とする請求項1に記載の差動増幅器。 - 差動トランジスタ対と、
前記差動トランジスタ対に接続された少なくともひとつの電流源と、
前記電流源にバイアス電圧を供給し、前記電流源により生成される電流を制御するバイアス回路と、
前記差動トランジスタ対を構成するトランジスタそれぞれの入力端子と出力端子の間に設けられた第1、第2自己バイアススイッチと、
前記バイアス回路から前記電流源に供給されるバイアス電圧の経路上に設けられた外部バイアススイッチとを備え、
前記外部バイアススイッチは、前記差動トランジスタ対のテール電流源として機能する電流源と、前記バイアス回路の間に設けられることを特徴とする差動増幅器。 - 差動トランジスタ対と、
前記差動トランジスタ対に接続された少なくともひとつの電流源と、
前記電流源にバイアス電圧を供給し、前記電流源により生成される電流を制御するバイアス回路と、
前記差動トランジスタ対を構成するトランジスタそれぞれの入力端子と出力端子の間に設けられた第1、第2自己バイアススイッチと、
前記バイアス回路から前記電流源に供給されるバイアス電圧の経路上に設けられた外部バイアススイッチとを備え、
所定の自己バイアス期間に前記第1、第2自己バイアススイッチをオン、前記外部バイアススイッチをオフとし、その後の所定の増幅期間に、前記第1、第2自己バイアススイッチをオフ、前記外部バイアススイッチをオンとすることを特徴とする差動増幅器。 - 所定の自己バイアス期間に前記第1、第2自己バイアススイッチをオン、前記外部バイアススイッチをオフとし、その後の所定の増幅期間に、前記第1、第2自己バイアススイッチをオフ、前記外部バイアススイッチをオンとすることを特徴とする請求項1または2のいずれかに記載の差動増幅器。
- 請求項1または2に記載の差動増幅器と、
前記差動増幅器の入力端子に接続される入力キャパシタと、
一端が前記入力キャパシタに接続され、オンオフ制御される入力スイッチと、
を備えることを特徴とするスイッチドキャパシタ回路。 - 請求項1または2に記載の差動増幅器を複数備え、
単一の前記バイアス回路が、前記複数の差動増幅器で共有されるとともに、単一の前記バイアス回路により生成される共通の前記バイアス電圧が、前記複数の差動増幅器で共有される単一の前記外部バイアススイッチを介して、前記複数の差動増幅器それぞれの前記差動トランジスタ対の負荷として機能する前記電流源に供給されることを特徴とする差動増幅器。 - 請求項1または2に記載の差動増幅器を複数備え、
単一の前記バイアス回路が、前記複数の差動増幅器で共有されるとともに、単一の前記バイアス回路により生成される共通の前記バイアス電圧が、前記複数の差動増幅器ごとに設けられた複数の前記外部バイアススイッチを介して、前記複数の差動増幅器それぞれの前記差動トランジスタ対の負荷として機能する前記電流源に供給されることを特徴とする差動増幅器。 - 差動トランジスタ対と、
前記差動トランジスタ対に接続された少なくともひとつの電流源と、
前記電流源にバイアス電圧を供給し、前記電流源により生成される電流を制御するバイアス回路と、
前記差動トランジスタ対を構成するトランジスタそれぞれの入力端子と出力端子の間に設けられた第1、第2自己バイアススイッチと、
前記バイアス回路から前記電流源に供給されるバイアス電圧の経路上に設けられた外部バイアススイッチとを備えた差動増幅器を複数備え、
単一の前記バイアス回路が、前記複数の差動増幅器で共有され、単一の前記バイアス回路は、前記複数の差動増幅器それぞれの前記差動トランジスタ対の負荷として機能する電流源に対する共通の第1バイアス電圧と、前記複数の差動増幅器それぞれの前記差動トランジスタ対のテール電流源として機能する電流源に対する共通の第2バイアス電圧と、を生成し、
単一の前記バイアス回路により生成される共通の前記第1バイアス電圧が、前記複数の差動増幅器で共有される単一の第1の外部バイアススイッチを介して、前記複数の差動増幅器それぞれの前記差動トランジスタ対の負荷として機能する電流源に供給され、
単一の前記バイアス回路により生成される共通の前記第2バイアス電圧が、前記複数の差動増幅器で共有される単一の第2の外部バイアススイッチを介して、前記複数の差動増幅器それぞれの前記差動トランジスタ対のテール電流源として機能する電流源に供給されることを特徴とする差動増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007202287A JP4330644B2 (ja) | 2006-09-29 | 2007-08-02 | 差動増幅器およびそれを用いたスイッチドキャパシタ回路 |
US11/902,557 US7525383B2 (en) | 2006-09-29 | 2007-09-24 | Differential amplifier |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006266815 | 2006-09-29 | ||
JP2007202287A JP4330644B2 (ja) | 2006-09-29 | 2007-08-02 | 差動増幅器およびそれを用いたスイッチドキャパシタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008109633A JP2008109633A (ja) | 2008-05-08 |
JP4330644B2 true JP4330644B2 (ja) | 2009-09-16 |
Family
ID=39260526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007202287A Expired - Fee Related JP4330644B2 (ja) | 2006-09-29 | 2007-08-02 | 差動増幅器およびそれを用いたスイッチドキャパシタ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7525383B2 (ja) |
JP (1) | JP4330644B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7705683B2 (en) * | 2008-06-19 | 2010-04-27 | Broadcom Corporation | Method and system for processing signals via an integrated low noise amplifier having configurable input signaling mode |
US8411015B2 (en) * | 2008-12-22 | 2013-04-02 | Himax Technologies Limited | Operational amplifier, source driver of a display, and method for controlling the operational amplifier thereof |
CN102334280A (zh) * | 2009-03-09 | 2012-01-25 | 松下电器产业株式会社 | 差动放大器及使用了该差动放大器的流水线ad变换器 |
KR101591339B1 (ko) * | 2009-08-11 | 2016-02-03 | 삼성전자주식회사 | 다단 증폭 회로 |
TWI386668B (zh) * | 2009-08-20 | 2013-02-21 | Novatek Microelectronics Corp | 減少被測試所影響的電路結構與測試方法 |
JP2011097520A (ja) * | 2009-11-02 | 2011-05-12 | Oki Semiconductor Co Ltd | 差動増幅器 |
JP5697144B2 (ja) * | 2011-01-07 | 2015-04-08 | ルネサスエレクトロニクス株式会社 | 電圧増幅装置、及び電圧増幅方法 |
US9564948B2 (en) * | 2011-11-18 | 2017-02-07 | Nxp B.V. | 3-level bridge driver with single supply and low common mode EMI emission |
JP2015211266A (ja) * | 2014-04-24 | 2015-11-24 | シナプティクス・ディスプレイ・デバイス合同会社 | 差動増幅回路及び表示駆動回路 |
US10700674B1 (en) * | 2019-08-15 | 2020-06-30 | Novatek Microelectronics Corp | Differential comparator circuit |
US11606089B2 (en) * | 2020-07-27 | 2023-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decoupling system, method of operating same, and method of fabricating same |
US11418154B1 (en) | 2021-06-30 | 2022-08-16 | Texas Instruments Incorporated | Biasing technique for an operational amplifier |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0766727A (ja) | 1993-08-30 | 1995-03-10 | Fujitsu Ltd | 電界効果トランジスタで構成されるアナログ信号のサンプリング回路 |
JP3454689B2 (ja) | 1997-09-30 | 2003-10-06 | 三洋電機株式会社 | 電圧比較器、演算増幅器、アナログ−デジタル変換器およびアナログ−デジタル変換回路 |
US6326846B1 (en) * | 2000-04-11 | 2001-12-04 | National Semiconductor Corporation | Low voltage fet differential amplifier and method |
JP4797734B2 (ja) * | 2006-03-23 | 2011-10-19 | 日本電気株式会社 | 差動増幅器とデジタル・アナログ変換器、並びに表示装置 |
-
2007
- 2007-08-02 JP JP2007202287A patent/JP4330644B2/ja not_active Expired - Fee Related
- 2007-09-24 US US11/902,557 patent/US7525383B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080079492A1 (en) | 2008-04-03 |
US7525383B2 (en) | 2009-04-28 |
JP2008109633A (ja) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4330644B2 (ja) | 差動増幅器およびそれを用いたスイッチドキャパシタ回路 | |
US7199745B2 (en) | Successive approximation A/D converter provided with a sample-hold amplifier | |
US7764215B2 (en) | Multi-stage comparator with offset canceling capacitor across secondary differential inputs for high-speed low-gain compare and high-gain auto-zeroing | |
US7741908B2 (en) | High speed amplifier with controllable amplification and output impedance and comparator using the same | |
JP2006115003A (ja) | サンプルホールド回路およびそれを用いたパイプラインad変換器 | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
CN111130548B (zh) | 模数转换器和模数转换的方法 | |
US20090201051A1 (en) | Sample-and-Hold Circuit and Pipeline Ad Converter Using Same | |
US7649486B2 (en) | Flash A/D converter | |
US7830291B2 (en) | Flexible analog-to-digital converter | |
KR20150049429A (ko) | 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기 | |
JP3340280B2 (ja) | パイプライン型a/dコンバータ | |
US7312741B2 (en) | Analog-to-digital converter circuit and reference circuit | |
US7215159B2 (en) | Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter | |
JP2009027282A (ja) | サンプルホールド回路およびパイプラインad変換器 | |
US11750160B1 (en) | Gain-boosted class-AB differential residue amplifier in a pipelined Analog-to-Digital Converter (ADC) using switched-capacitor common-mode feedback to eliminate tail current sources | |
JP4061034B2 (ja) | 半導体集積回路 | |
JP3907633B2 (ja) | Nic回路及びadc回路 | |
JPH11150454A (ja) | 全差動構成サンプル/ホールド比較回路 | |
US20050038846A1 (en) | Substraction circuit with a dummy digital to analog converter | |
JP2006121307A (ja) | サンプルホールド回路又はそれを用いたad変換器 | |
JPH11112305A (ja) | 電圧比較器、演算増幅器、アナログ−デジタル変換器およびアナログ−デジタル変換回路 | |
JP2006121480A (ja) | サンプルホールド回路及びそれを用いたパイプラインad変換器 | |
CN115412095A (zh) | 嵌入流水线式模数转换器(adc)的残差放大器中的离散-时间偏移校正电路 | |
JP2007325319A (ja) | アナログ−デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |