CN1901142A - 机加工半导体晶片的方法、载具和由此制造的半导体晶片 - Google Patents

机加工半导体晶片的方法、载具和由此制造的半导体晶片 Download PDF

Info

Publication number
CN1901142A
CN1901142A CNA2006101061173A CN200610106117A CN1901142A CN 1901142 A CN1901142 A CN 1901142A CN A2006101061173 A CNA2006101061173 A CN A2006101061173A CN 200610106117 A CN200610106117 A CN 200610106117A CN 1901142 A CN1901142 A CN 1901142A
Authority
CN
China
Prior art keywords
semiconductor wafer
carrier
micron
millimeter
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101061173A
Other languages
English (en)
Other versions
CN100511598C (zh
Inventor
吕迪格·施默尔克
托马斯·比施哈尔特
格哈德·海尔
吉多·文斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1901142A publication Critical patent/CN1901142A/zh
Application granted granted Critical
Publication of CN100511598C publication Critical patent/CN100511598C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明涉及一种用于双面机加工半导体晶片的方法和载具，该半导体晶片在一载具的切口内被引导，与此同时通过从正面和背面同时去除材料将该半导体晶片的厚度减小至目标厚度。在该方法中，将半导体晶片机加工到比载具本体薄且比用于垫衬该载具中的切口以保护该半导体晶片的嵌体厚为止。该载具的特征在于，在整个半导体晶片机加工期间，载具本体和嵌体具有不同的厚度且该载具本体比嵌体厚，其厚度差为20至70微米。本发明还涉及一种已经被双面抛光的半导体晶片，其具有正面、背面、边缘以及以SFQR最大表示的正面的局部平整度，该SFQR最大在R－2毫米的边缘排除的情况下小于50纳米，并在R－1毫米的边缘排除的情况下小于115纳米，且基于26×8毫米的区域面积进行测量。

Description

机加工半导体晶片的方法、 载具和由此制造的半导体晶片
技术领域
本发明涉及一种机加工半导体晶片的方法，该半导体晶片在载具或游星承载齿轮(carrier)的切口内被引导，与此同时通过从该半导体晶片的正面和背面同时去除材料将该半导体晶片的厚度减小至目标厚度。这种方法特别适用于半导体晶片的双面抛光及研磨。在机加工期间利用一载具保持和引导至少一个半导体晶片。为保护半导体晶片，在机加工期间容纳半导体晶片的载具的切口垫衬有嵌体。这种载具由载具本体和至少一个嵌体形成。
背景技术
根据美国专利US-6,454,635，在机加工半导体晶片期间，当嵌体的厚度因磨损变得比载具本体的厚度小时，半导体晶片在边缘区形成一珠状增厚部分。
美国专利US-2004/0235401中曾述及一载具，其嵌体比该载具本体的厚度至少厚20微米。其目的在于防止在机加工半导体晶片期间载具本体受到所释出金属的磨损，其中该金属将污染该半导体晶片。
日本专利JP-05-177539 A曾建议一种双面抛光半导体晶片的方法，根据该方法，待机加工半导体晶片的厚度t、载具的厚度T和半导体晶片伸入抛光布内的深度x按照不等式T-2x＜t＜T+2x彼此匹配。该方法可特别用于制造具有凹形横截面以及通过随后的单面抛光可形成特别平整的正面的半导体晶片。
所希望的是除了半导体晶片的正面尽可能平整外，该半导体晶片的边缘区也可满足该要求，由此使得该边缘区也可用于制造电子元件。
半导体晶片的正面的局部平整度通常由SFQR最大值表示。为此，考虑到一定的边缘排除后，将正面面积分成若干区域(分区)，并确定与基准面的正、负偏差，每个区域的基准面通过平方差最小化的方法确定。该SFQR最大值(区域前侧区域最小平方范围)表示100％的区域上未超过的偏差。
发明内容
本发明的目的是提出一种方法，该方法在技术上相对简单，且所提供的半导体晶片的正面、甚至边缘区的局部平整度可满足制造当前以及今后数代电子元件对此参数的要求。
该目的通过一种机加工半导体晶片的方法实现，该半导体晶片在一载具的切口内被引导，与此同时通过从该半导体晶片的正面和背面同时去除材料将该半导体晶片的厚度减小至目标厚度，其中将该半导体晶片机加工到比载具本体薄且比用于垫衬载具中的切口以保护半导体晶片的嵌体厚为止。
本发明的主要应用领域为半导体晶片、尤其是部分或完全由硅组成的晶片的双面抛光。
本发明还涉及半导体晶片，该半导体晶片已经被双面抛光，并具有正面、背面、边缘R以及由SFQR最大表示的正面的局部平整度，其中该SFQR最大在R-2毫米的边缘排除情况下小于50纳米并在R-1毫米的边缘排除情况下小于115纳米，这些详细说明以区域面积为26×8毫米的网格为基础。
局部平整度SFQR最大具有如边缘区所显示的数值并且直径至少为200毫米的半导体晶片迄今为止是不可行的。令人惊讶的是，现在通过根据上述方法实施双面抛光可以实现这一目标。与已知方法不同，半导体晶片被定位于同样形成本发明的一部分的载具内，其中在整个半导体晶片机加工期间，载具本体和嵌体具有不同的厚度，且载具本体比嵌体厚，其厚度差为20至70微米。
本发明基于以下发现：为使得即使在半导体晶片的正面边缘区中也可获得优异的局部平整度，必须同时满足两个条件。首先，半导体晶片的两面的机加工必须导致机加工后的晶片比载具本体薄。厚度差(半导体晶片的目标厚度减去载具本体的厚度)以＜0至-6微米为佳，尤以-1至-5微米更佳。其次，半导体晶片与载具本体之间必须具有比载具本体薄的嵌体。该第二项要求特别令人惊讶，因为上述美国专利US-6,454,635曾将其当作缺点。该厚度差(载具本体的厚度减去嵌体的厚度)为20至70微米，尤以30至60微米为佳。
附图说明
下面参照附图以直径为300毫米的硅半导体晶片的双面抛光的为例对本发明做出进一步的详细说明。
图1示出了具有用于保持三个半导体晶片的切口的典型载具的平面图。
图2示出了图解半导体晶片、嵌体和载具本体的相对位置的放大详图。
图3示出了通过两个抛光盘之间的载具、嵌体和半导体晶片配置的横截面。
具体实施方式
本发明可在现有设备上以及利用半导体晶片双面抛光的现有方法实施。该设备可针对一个或多个载具(或游星承载齿轮)设计。举例言之，如德国专利DE-100 07 390 A1中所述，考虑到产量的增大，优选的是，采用用于多个载具的设备，且其中该载具在一行星轨道上围绕该设备的中心运动。该设备包含下抛光盘和上抛光盘，该抛光盘可在水平面中自由转动且覆有抛光布。在抛光期间，该半导体晶片位于该载具中的切口内以及两个抛光盘之间，在连续供应抛光研磨剂的情况下，该抛光盘转动并对半导体晶片施加特定的抛光压力。因此，优选地通过与载具的圆周上的齿啮合的旋转销轮也使该载具运动。
图1示出了一典型载具的平面图，该载具具有用于保持三个半导体晶片的切口1。嵌体2位于该切口的圆周上，该嵌体旨在保护容易破裂的半导体晶片的边缘，尤其防止自载具本体3所释出的金属的损害。举例言之，载具本体3可由金属、陶瓷、塑料、玻璃纤维加强塑料、或涂覆有塑料或具有类金刚石碳层(DLC层)的金属组成。但是，以使用钢为佳，尤以不锈铬钢更佳。切口1优选地被设计为可容纳奇数个直径至少为200毫米并优选为300毫米、厚度为500至1000微米的半导体晶片。
为促进载具本体、半导体晶片和上、下抛光布之间的抛光研磨剂的分布，优选在该载具本体的正面、背面或两个表面上对该载具本体3的表面进行结构化。取代图1中所示的开口4或除了该开口4之外，载具本体的表面(正面和/或背面)可设有结构10，该结构以正交沟槽形图案(XY-形图案)、菱形图案、条形图案、辐射状分散光或变型图案的形式配置。该结构10的深度以1至200微米为佳，尤以20至100微米更佳。该结构的宽度以0.2至10毫米为佳，尤以2至5毫米更佳。
嵌体2优选由塑料组成，该塑料例如为聚氯乙烯(PVC)、聚乙烯(PE)、聚丙烯(PP)、聚酰胺(PA)、聚苯乙烯(PS)、聚偏二氟乙烯(PVDF)、芳族聚酰胺或衍生自氟烃的其他聚合物。尤其优选地使用聚酰胺(PA)、芳族聚酰胺和聚偏二氟乙烯(PVDF)。该嵌体应定期加以更换，尤其是当已经磨损至一定程度时。该嵌体可固定地或可拆卸地连接在载具本体上，举例言之，为达到该目的，可粘接或注射模制在该切口内。若用布料定期清洁该嵌体也非常有利。
现代设备的抛光盘具有足够面积来放置三个或多个、优选为五个载具。一次抛光操作中所用载具的厚度以及载具本体组的厚度应尽可能均匀。因此，举例言之，借助于感应器，在13个点处实施测量所测得的载具本体厚度变化以不超过5微米为佳，尤以不超过2.5微米更佳。在一组载具中，自载具本体的13个测量点处所形成的平均厚度的变化以不超过3微米为佳，尤以不超过2微米更佳。
由图2可看出，在半导体晶片W和相邻嵌体2的内缘之间具有一间隙5，该间隙5容许该半导体晶片W在该切口1内自由移动，且其宽度以0.1至2毫米为佳，尤以0.5至1毫米更佳。自内缘6至外缘7测量，该嵌体2的径向宽度以2至10毫米为佳，尤以2至4毫米更佳。为达到该嵌体具有更佳连接作用的目的，以将载具本体在该切口的周边处制成特定外形为佳，尤以鸠尾榫(或燕尾)外形更佳。举例言之，为制造该嵌体，将塑料注射至一成形模具内，该成形模具优选经适当设计，从而使得塑料完全充满由该外形预定的空间内并形成一平滑内缘6，以保护在抛光期间容易破裂的半导体晶片，并确保不将该半导体晶片拉入载具本体3和其中一个抛光板之间。
图3示出了本发明取得成功所需的特征，为此该载具本体3比嵌体2厚，其厚度差为20至70微米，尤以30至60微米更佳。该嵌体2优选居中布置，其与上、下抛光盘(8，9)的距离相等。但是，也可背离这种布置方式，尤其是例如当抛光的半导体晶片具有非对称边缘外形时，替换的布置方式比较有利。图3示出了半导体晶片已经抛光至目标厚度且抛光终止时的情况。根据本发明，该半导体晶片W被抛光至一目标厚度，该目标厚度小于载具本体3的厚度并大于该嵌体2的厚度。厚度差(该半导体晶片的目标厚度减去载具的厚度)以小于0至-6微米为佳，尤以-1至-5微米更佳。
通过与下述现有技术比较本发明的成功将更为明显。
各对比例(C)及实例(E)涉及彼德渥特斯公司(伦德斯堡)出品的AC 2000型设备上、直径为300毫米、起始厚度为800至805微米的硅晶片的双面抛光。
该硅晶片根据现有技术通过单晶的线锯切、边缘倒圆、表面研磨、硝酸及氢氟酸浓缩混合物蚀刻及边缘抛光而制得。
双面抛光采用由聚乙烯纤维加强、肖氏硬度A约为80的商购聚氨酯抛光布以及SiO2固体重量百分比含量为4％和Ph值为11的抛光流体。抛光盘的接触压力为0.15巴且温度为38℃。在此例子中，该硅晶片的正面朝向下抛光盘。
可用三组载具(类型1至3)进行抛光。所有三种类型的载具本体均由不锈铬钢制成且具有抛光表面，其中类型3的载具组附加地涂覆有类金刚石碳(DLC)。该载具本体各自具有三个等间隔布置在一圆形路径上的圆形切口并衬有塑料嵌体。
抛光后的半导体晶片的正面的局部平整度利用ADE公司出品的AFS 3220仪器测定。
由表1中可以看出，仅类型2和类型3的载具根据本发明设计。在类型1的载具的情况下，厚度差(载具本体的厚度减去嵌体的厚度)处于本发明之外的范围中。只有在根据本发明制造的半导体晶片的情况下，其正面的局部平整度在所要求的小于50纳米的SFQR最大的范围内。此外，这些半导体晶片的以GBIR(总体背面理想范围)表示的背面参考总体平整度利用ADE公司出品的AFS 3220型测量仪器测得。在R-2毫米和R-1毫米的边缘排除的情况下，总体背面理想范围均小于0.800微米。
表1：
  类型   dLSK   dE   dLSK-dE   dz-dLSK   SFQR最大 2   SFQR最大 1   GBIR
  [μm]   [μm]   [μm]   [μm]   [nm]   [nm]   [μm]
  C1   1   769   770   -1   -1.7   83   101   1.03±0.13
  C2   1   769   768   1   -1.1   63   82   0.75±0.06
  C3   1   769   768   1   +3.8   50   72   0.52±0.03
  E1   2   769   717   52   -3.0   42   82   0.75±0.06
  E2   2   769   717   52   -2.1   44   72   0.51±0.06
  E3   2   769   717   52   -0.1   48   103   0.35±0.03
  C4   2   769   717   52   +3.3   58   146   0.38±0.03
  E4   3   773   724   49   -4.8   45   114   0.77±0.04
  E5   3   773   724   49   -4.0   42   112   0.57±0.02
  C5   3   773   730   43   -7.0   57   --   0.80±0.04
  C6   3   773   730   43   -8.0   61   --   0.73±0.03
对于1毫米和2毫米的边缘排除而言，GBIR值均相同。
表内所用缩写符的含义如下：
dLSK：载具本体的厚度
dE：嵌体的厚度
dZ：硅晶片的目标厚度
SFQRmax 2：在2毫米的边缘排除时的局部平整度，336个区域(全部和部分区域)以及区域面积为26×8毫米；
SFQRmas 1：在1毫米的边缘排除时的局部平整度，342个区域(全部和部分区域)以及区域面积为26×8毫米；
GBIR(总体背面理想范围)：在2毫米的边缘排除时的总体平整度。
除局部和总体平整度之外，半导体晶片边缘区的几何形状也被检查。该检查工作利用KLA Tencor公司出品的NP1 300毫米测量仪器完成。在该测量方法中，自硅晶片的中心开始每间隔1°计算出360个径向横截面。将这些径向横截面分成四个区段，并求出每个区段内90个径向横截面的平均值。之后，在R-5毫米至R-35毫米范围内对每个区段计算出三阶参考线。在R-3毫米、R-2毫米、R-1毫米三个位置处求得平均径向横截面与该参考线之间的偏差。
与该参考线的偏差可通过关于正面(正面的测量)、关于背面(背面测量)的偏差或关于正面和背面偏差的总和(厚度测量)来表示。在实施测量工作中，带有正号的偏差指边缘正圆，带有负号的偏差指边缘倒圆。
在R-2毫米的情况下所测得的平均横截面与参考曲线的偏差(厚度测量)位于-0.040微米至-0.003微米的范围内。在正面的情况下，在R-2毫米的情况下的偏差在-0.030微米至0.050微米的范围内。对背面的测量工作，在R-2毫米的情况下的偏差在-0.070微米至0.030微米的范围内。
在R-1毫米的情况下所测得的平均横截面与参考曲线的偏差(厚度测量)位于-0.020微米至-0.070微米的范围内。对于正面，在R-1毫米的情况下的偏差位于-0.050微米至0.040微米的范围内。对背面的测量工作，在R-1毫米的情况下的偏差位于-0.080微米至0.030微米的范围内。

Claims (15)

1.一种机加工半导体晶片的方法，该半导体晶片在一载具的切口内被引导，与此同时通过从该半导体晶片的正面和背面同时去除材料将该半导体晶片的厚度减小至目标厚度，其中将该半导体晶片机加工到比载具本体薄且比用于垫衬该载具中的切口以保护该半导体晶片的嵌体厚为止。
2.如权利要求1所述的方法，其特征在于，将该半导体晶片机加工到该半导体晶片的目标厚度与该载具本体的厚度的差值为＜0至-6微米为止。
3.如权利要求1或2所述的方法，其特征在于，将该半导体晶片机加工到已经去除至少5微米厚的材料为止。
4.如权利要求1至3中任一项所述的方法，其特征在于，采用一组载具将该半导体晶片连同其他半导体晶片一起机加工，其中在该组载具中，载具本体的平均厚度的变化量不超过3微米。
5.一种用于在半导体晶片被双面机加工的同时保持至少一个半导体晶片的载具，该载具包括载具本体和嵌体，该载具本体具有用于保持该半导体晶片的切口，该嵌体垫衬该切口，以保护该半导体晶片，其中在整个半导体晶片机加工期间，该载具本体和该嵌体具有不同的厚度，且该载具本体比该嵌体厚，其厚度差为20至70微米。
6.如权利要求5所述的载具，其特征在于，该载具本体的厚度的变化量小于2微米。
7.如权利要求5或6所述的载具，其特征在于，该嵌体的宽度为2至4毫米。
8.如权利要求5至7中任一项所述的载具，其特征在于，该切口的尺寸被选择为使得该切口所保持的半导体晶片与该嵌体之间具有一间隙，该间隙的宽度在0.1毫米和2毫米之间。
9.如权利要求5至8中任一项所述的载具，其特征在于，该载具在载具本体的至少一侧上具有沟槽结构，该沟槽的深度为1至200微米，宽度为0.2至10毫米，并形成选自于包括菱形图案、正交图案、条形图案以及辐射状图案的组的图案。
10.一种已经被双面抛光的半导体晶片，该半导体晶片具有正面、背面、边缘以及以SFQR最大表示的正面的局部平整度，该SFQR最大在R-2毫米的边缘排除的情况下小于50纳米，并在R-1毫米的边缘排除的情况下小于115纳米，且以26×8毫米的区域面积为基础进行测量。
11.如权利要求10所述的半导体晶片，其特征在于，该半导体晶片的直径至少为200毫米。
12.如权利要求10或11所述的半导体晶片，其特征在于，在R-2毫米的情况下通过厚度测量所测得的平均横截面与通过回归法所确定的参考线之间的偏差为-0.040微米至-0.003微米，并且在R-1毫米的情况下所得到的该偏差为-0.070微米至-0.020微米。
13.如权利要求10至12中任一项所述的半导体晶片，其特征在于，在R-2毫米的情况下通过正面测量所测得的平均横截面与通过回归法所确定的参考线之间的偏差为-0.030微米至0.050微米，并且在R-1毫米的情况下所得到的该偏差为-0.050微米至0.040微米。
14.如权利要求10至13中任一项所述的半导体晶片，其特征在于，在R-2毫米的情况下通过背面测量所测得的平均横截面与通过回归法所确定的参考线之间的偏差为-0.070微米至0.030微米，并且在R-1毫米的情况下所得到的该偏差为-0.080微米至0.030微米。
15.如权利要求10至14中任一项所述的半导体晶片，其特征在于，该半导体晶片在R-2毫米的边缘排除的情况下和在R-1毫米的边缘排除的情况下具有以总体厚度变化GBIR表示小于0.800微米的总体平整度。
CNB2006101061173A 2005-07-21 2006-07-20 机加工半导体晶片的方法 Active CN100511598C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005034119A DE102005034119B3 (de) 2005-07-21 2005-07-21 Verfahren zum Bearbeiten einer Halbleiterscheibe, die in einer Aussparung einer Läuferscheibe geführt wird
DE102005034119.5 2005-07-21

Publications (2)

Publication Number Publication Date
CN1901142A true CN1901142A (zh) 2007-01-24
CN100511598C CN100511598C (zh) 2009-07-08

Family

ID=37402214

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101061173A Active CN100511598C (zh) 2005-07-21 2006-07-20 机加工半导体晶片的方法

Country Status (7)

Country Link
US (1) US7541287B2 (zh)
JP (1) JP4395495B2 (zh)
KR (1) KR100856516B1 (zh)
CN (1) CN100511598C (zh)
DE (1) DE102005034119B3 (zh)
SG (1) SG129396A1 (zh)
TW (1) TWI330866B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8221198B2 (en) 2007-08-09 2012-07-17 Fujitsu Limited Polishing apparatus for polishing a work having two surfaces
CN108682613A (zh) * 2018-03-29 2018-10-19 广东先导先进材料股份有限公司 半导体晶片的处理方法
CN108698192A (zh) * 2016-03-18 2018-10-23 信越半导体株式会社 双面研磨装置用的载体的制造方法及晶圆的双面研磨方法
CN110193775A (zh) * 2019-03-12 2019-09-03 上海新昇半导体科技有限公司 化学机械抛光方法以及化学抛光系统
CN111993267A (zh) * 2019-05-27 2020-11-27 创技股份有限公司 工件游星轮及工件游星轮的制造方法
CN115816267A (zh) * 2022-12-29 2023-03-21 西安奕斯伟材料科技有限公司 硅片双面抛光装置的承载件及硅片双面抛光装置
CN115990825A (zh) * 2022-12-27 2023-04-21 西安奕斯伟材料科技股份有限公司 一种硅片双面抛光用的载具、双面抛光装置及硅片

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5245319B2 (ja) 2007-08-09 2013-07-24 富士通株式会社 研磨装置及び研磨方法、基板及び電子機器の製造方法
KR100898821B1 (ko) * 2007-11-29 2009-05-22 주식회사 실트론 웨이퍼 캐리어의 제조방법
JP4858507B2 (ja) * 2008-07-31 2012-01-18 トーカロ株式会社 被研磨物保持用キャリア
JP2010036288A (ja) * 2008-08-01 2010-02-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 研磨用治具
KR101026574B1 (ko) * 2009-01-08 2011-03-31 주식회사 엘지실트론 양면 연마 장치용 캐리어와 프레이트 및 이를 이용한 양면 연마 장치
DE102009022223A1 (de) 2009-05-20 2010-11-25 Siltronic Ag Verfahren zur Bildung eines Läuferscheibensatzes
JP5452984B2 (ja) * 2009-06-03 2014-03-26 不二越機械工業株式会社 ウェーハの両面研磨方法
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
JP5233888B2 (ja) * 2009-07-21 2013-07-10 信越半導体株式会社 両面研磨装置用キャリアの製造方法、両面研磨装置用キャリア及びウェーハの両面研磨方法
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
WO2014002467A1 (ja) * 2012-06-25 2014-01-03 株式会社Sumco ワークの研磨方法およびワークの研磨装置
JP5748717B2 (ja) 2012-09-06 2015-07-15 信越半導体株式会社 両面研磨方法
DE102013218880A1 (de) * 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
JP6206942B2 (ja) * 2012-12-28 2017-10-04 株式会社グローバルアイ 円盤状キャリア
DE102013200756A1 (de) 2013-01-18 2014-08-07 Siltronic Ag Läuferscheibe für die beidseitige Politur von Scheiben aus Halbleitermaterial
JP2014188668A (ja) * 2013-03-28 2014-10-06 Hoya Corp ガラス基板の製造方法
KR20170126899A (ko) * 2015-03-11 2017-11-20 엔브이 베카에르트 에스에이 임시 결합된 웨이퍼용 캐리어
WO2017171052A1 (ja) * 2016-03-31 2017-10-05 Hoya株式会社 キャリアおよび当該キャリアを用いた基板の製造方法
CN107127674B (zh) * 2017-07-08 2021-01-08 上海致领半导体科技发展有限公司 一种用于半导体晶片抛光的陶瓷载盘
KR102131443B1 (ko) * 2018-10-04 2020-07-08 주식회사 이포스 연마장치용 캐리어
CN113510614A (zh) * 2021-08-03 2021-10-19 菲特晶(南京)电子有限公司 一种双面研磨机用游轮结构

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60249568A (ja) * 1984-05-21 1985-12-10 Sumitomo Electric Ind Ltd 半導体ウエハの研磨方法
KR860008003A (ko) * 1985-04-08 1986-11-10 제이·로렌스 킨 양면 포리싱 작업용 캐리어 조립체
JPH04360763A (ja) * 1991-06-06 1992-12-14 Fujitsu Ltd 両面研磨装置
JPH05177539A (ja) * 1991-12-24 1993-07-20 Sumitomo Electric Ind Ltd 両面ポリッシュ装置によるウェハ研磨方法
JPH06126614A (ja) * 1992-10-15 1994-05-10 Sanko Hatsujo Kk ラッピング用キャリア
JP3379097B2 (ja) 1995-11-27 2003-02-17 信越半導体株式会社 両面研磨装置及び方法
DE19709217A1 (de) * 1997-03-06 1998-09-10 Wacker Siltronic Halbleitermat Verfahren zur Behandlung einer polierten Halbleiterscheibe gleich nach Abschluß einer Politur der Halbleiterscheibe
JPH1110530A (ja) * 1997-06-25 1999-01-19 Shin Etsu Handotai Co Ltd 両面研磨用キャリア
JPH11254308A (ja) * 1998-03-06 1999-09-21 Fujikoshi Mach Corp 両面研磨装置
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6299514B1 (en) * 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
US6454635B1 (en) * 2000-08-08 2002-09-24 Memc Electronic Materials, Inc. Method and apparatus for a wafer carrier having an insert
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE10060697B4 (de) * 2000-12-07 2005-10-06 Siltronic Ag Doppelseiten-Polierverfahren mit reduzierter Kratzerrate und Vorrichtung zur Durchführung des Verfahrens
DE10132504C1 (de) * 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
DE10210023A1 (de) * 2002-03-07 2003-05-28 Wacker Siltronic Halbleitermat Siliciumscheibe und Verfahren zu ihrer Herstellung
EP1489649A1 (en) * 2002-03-28 2004-12-22 Shin-Etsu Handotai Co., Ltd Double side polishing device for wafer and double side polishing method
JP2004047801A (ja) 2002-07-12 2004-02-12 Sumitomo Mitsubishi Silicon Corp 半導体ウエーハの研磨方法
DE10250823B4 (de) * 2002-10-31 2005-02-03 Siltronic Ag Läuferscheibe und Verfahren zur gleichzeitig beidseitigen Bearbeitung von Werkstücken
DE10322181B4 (de) * 2003-05-16 2005-05-25 The Gleason Works Abrichtwerkzeug zum Abrichten einer Schleifschnecke
US7008308B2 (en) * 2003-05-20 2006-03-07 Memc Electronic Materials, Inc. Wafer carrier
KR20050055531A (ko) 2003-12-08 2005-06-13 주식회사 실트론 웨이퍼 연마 방법
US20080318493A1 (en) * 2004-08-02 2008-12-25 Showa Denko K.K. Method of Manufacturing Polishing Carrier and Silicon Substrate for Magnetic Recording Medium, and Silicon Substrate for Magnetic Recording Medium

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8221198B2 (en) 2007-08-09 2012-07-17 Fujitsu Limited Polishing apparatus for polishing a work having two surfaces
CN108698192A (zh) * 2016-03-18 2018-10-23 信越半导体株式会社 双面研磨装置用的载体的制造方法及晶圆的双面研磨方法
CN108698192B (zh) * 2016-03-18 2020-05-15 信越半导体株式会社 双面研磨装置用的载体的制造方法及晶圆的双面研磨方法
CN108682613A (zh) * 2018-03-29 2018-10-19 广东先导先进材料股份有限公司 半导体晶片的处理方法
CN110193775A (zh) * 2019-03-12 2019-09-03 上海新昇半导体科技有限公司 化学机械抛光方法以及化学抛光系统
CN110193775B (zh) * 2019-03-12 2021-09-17 上海新昇半导体科技有限公司 化学机械抛光方法以及化学抛光系统
CN111993267A (zh) * 2019-05-27 2020-11-27 创技股份有限公司 工件游星轮及工件游星轮的制造方法
CN115990825A (zh) * 2022-12-27 2023-04-21 西安奕斯伟材料科技股份有限公司 一种硅片双面抛光用的载具、双面抛光装置及硅片
CN115816267A (zh) * 2022-12-29 2023-03-21 西安奕斯伟材料科技有限公司 硅片双面抛光装置的承载件及硅片双面抛光装置

Also Published As

Publication number Publication date
CN100511598C (zh) 2009-07-08
DE102005034119B3 (de) 2006-12-07
KR100856516B1 (ko) 2008-09-04
TW200705562A (en) 2007-02-01
SG129396A1 (en) 2007-02-26
US7541287B2 (en) 2009-06-02
TWI330866B (en) 2010-09-21
KR20070012230A (ko) 2007-01-25
US20070021042A1 (en) 2007-01-25
JP2007036225A (ja) 2007-02-08
JP4395495B2 (ja) 2010-01-06

Similar Documents

Publication Publication Date Title
CN1901142A (zh) 机加工半导体晶片的方法、载具和由此制造的半导体晶片
US20230019815A1 (en) Retaining ring having inner surfaces with features
TWI400139B (zh) 具有不均勻間隔之溝槽的ｃｍｐ墊
EP3359335B1 (en) Polishing pads and systems and methods of making and using the same
CN102343551B (zh) 用于修整双面磨削设备的工作层的方法和设备
CN1284210C (zh) 具有波形槽的化学机械抛光垫
CN102441826B (zh) 用于扁平工件的双面处理的装置和用于多个半导体晶片的同时双面材料去除处理的方法
US10478941B2 (en) Pad conditioner having reduced friction and method of manufacturing the same
KR20090004521A (ko) 워크 캐리어
CN103688343A (zh) 化学机械抛光垫修整器
KR20140030292A (ko) 스크라이빙 휠 및 스크라이브 방법
JP2012156505A (ja) 両面処理装置の２枚の加工ディスクの各々の上にそれぞれ平坦な加工層を設けるための方法
CN102610510A (zh) 用于同时双面去除材料式加工半导体晶片的嵌件托架和方法
TWM459065U (zh) 硏磨墊以及硏磨系統
EP1959483B1 (en) Double-disc grinding machine, static pressure pad, and double-disc grinding method using the same for semiconductor wafer
KR101530711B1 (ko) 슬러리 소비를 감소시키기 위한 홈을 갖는 연마 패드
US20110275295A1 (en) Polishing tool for processing optical surfaces
CN113021181A (zh) 一种高去除速率、低划伤化学机械抛光垫及其应用
US20070072519A1 (en) Viscoelastic polisher and polishing method using the same
JP2019186490A (ja) キャリア、キャリアの製造方法、キャリアの評価方法および半導体ウェーハの研磨方法
JP2013233793A (ja) スクライビングホイール及びその製造方法
KR20190027319A (ko) 양면 연마장치용 피연마물 유지용 캐리어
JP2000301465A (ja) 平面研削用セグメント砥石
KR20220146951A (ko) 리테이너 링
KR20210075984A (ko) 하이브리드 cmp 컨디셔닝 헤드

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant