CN1533227A - 中间板、带有中间板的基板和结构部件以及制造中间板的方法 - Google Patents

中间板、带有中间板的基板和结构部件以及制造中间板的方法 Download PDF

Info

Publication number
CN1533227A
CN1533227A CNA2004100301645A CN200410030164A CN1533227A CN 1533227 A CN1533227 A CN 1533227A CN A2004100301645 A CNA2004100301645 A CN A2004100301645A CN 200410030164 A CN200410030164 A CN 200410030164A CN 1533227 A CN1533227 A CN 1533227A
Authority
CN
China
Prior art keywords
board body
semiconductor device
intermediate plate
hole
intermediate board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100301645A
Other languages
English (en)
Inventor
¡
今井隆治
黑田正雄
杉本康宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN1533227A publication Critical patent/CN1533227A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种中间板，它包括：具有第一面和第二面的中间板体，其中半导体器件被安装在所述第一和第二面的至少之一上，所述半导体器件的热膨胀系数等于或大于2.0ppm/℃且小于5.0ppm/℃，并具有表面安装端子，所述中间板体具有多个通孔，通过通孔所述第一和第二面互相联系，所述中间板体包含一种无机绝缘材料；和多个填充所述通孔并包含导电金属的导体柱，所述导体柱被与所述表面安装端子连接。本发明也提供制造所述中间板的方法。

Description

中间板、带有中间板的基板和结构部件 以及制造中间板的方法
技术领域
本发明涉及一种中间板、带有半导体器件的中间板、带有中间板的基板、包括半导体器件、中间板和基板的结构部件、以及制造中间板的一种方法。
背景技术
近年来，已知在多种结构部件中，IC芯片被安装在之上的接线板(例如IC芯片安装板或IC封装)不被直接与例如主板之类的印刷电路板连接，而是在接线板和主板之间插入被称作内插板(interposer)的中间板的情况下接线板和主板被互相连接(例如，见JP-A-2000-208661(图2(d)，等)。
通常，通过使用一种热膨胀系数为大约2.0至5.0ppm/℃的半导体材料(例如，硅)形成在这种结构部件中所用的IC芯片。相反，通常通过使用一种热膨胀系数远大于上述值的树脂之类的材料形成中间板和接线板。但是，目前，中间板被插入IC芯片和IC芯片安装板之间的一种结构部件不为人所知。
发明内容
作为在集成电路技术中近来的进展，IC芯片以更高速度运行。根据此，有一种增加IC芯片的尺寸以形成更大数量的运算电路的趋势。但是，当IC芯片的处理能力被增强时，所产生的热量被增大，并因此热应力的影响被逐渐增加。为了将IC芯片安装至IC芯片安装板上，通常使用焊料。当焊料被从熔化温度冷却至室温时，由于IC芯片与IC芯片安装板之间的热膨胀系数不同产生热应力。
具体说来，当IC芯片的一边大于10.0mm时，大的热应力作用在IC芯片与IC芯片安装板之间的界面上，等等，从而导致在芯片结合部分产生裂纹之类的可能性。当IC芯片的厚度小于1.0mm时，强度被降低，并因此使产生裂纹之类的可能性上升。因此，这种结构部件的问题在于它不能以高可靠性被提供。此外，当例如多孔氧化硅之类的低电介质材料(所谓的低K材料)被用作中间层绝缘膜时，认为IC芯片较脆并且更容易产生裂纹。
考虑到上述问题实施本发明。本发明的目标是提供一种包括半导体器件、中间板和基板的结构部件，基板中被与半导体器件结合的部分高度可靠。本发明的另一目标是提供一种中间板、带有半导体器件的中间板和带有可以被适合用于实现极好的结构部件的中间板的基板。本发明的另一目标是提供一种可以低成本高效地制造中间板的制造方法。
作为解决上述问题的装置，结构部件为一种包括半导体器件、中间板和基板的结构部件，它包括：热膨胀系数等于或大于2.0ppm/℃且小于5.0ppm/℃、并具有表面安装端子(mount terminal)的半导体器件；热膨胀系数等于或大于5.0ppm/℃、并具有表面安装焊盘(mountpad)的基板；和中间板，该中间板具有：实质上板状形状的中间板体，中间板体具有半导体器件被安装之上的第一面，具有被安装在基板表面上的第二面，并具有多个通孔，通过通孔第一和第二面互相联系，中间板体由一种无机绝缘材料制成；和多个通过用一种导电金属填充通孔被形成的导体柱(conductor column)，导体柱被与表面安装端子和表面安装焊盘电连接。
在结构部件中，由于使用由无机绝缘材料制成并具有实质上类板形状的中间板体，相对于半导体器件的热膨胀系数差较小，并因此大的热应力不直接作用于半导体器件上。因此，即便当半导体器件尺寸较大并产生大量热时，也难以产生裂纹之类。结果，半导体器件被结合的结构部件的部分可以高可靠性被提供。基板和半导体器件可以通过由被填充入通孔的导电金属所形成的导体柱被安全地互相连接。
为了实现这种包括半导体器件、中间板和基板的结构部件，适用的是一种中间板，它包括：实质上板状形状的中间板体，中间板体具有半导体器件被安装之上的第一和第二面，半导体器件的热膨胀系数等于或大于2.0ppm/℃且小于5.0ppm/℃，并具有表面安装端子，中间板体具有多个通孔，通过通孔第一和第二面互相联系，中间板体由一种无机绝缘材料制成；和多个通过用一种导电金属填充通孔被形成的导体柱，并且导体柱被与表面安装端子电连接。同样适用的是一种带有半导体器件的中间板，它包括：热膨胀系数等于或大于2.0ppm/℃且小于5.0ppm/℃、并具有表面安装端子的半导体器件；和中间板，该中间板具有：实质上板状形状的中间板体，中间板体具有半导体器件被安装之上的第一和第二面，中间板体具有多个通孔，通过通孔第一和第二面互相联系，中间板体由一种无机绝缘材料制成；和多个通过用一种导电金属填充通孔被形成的导体柱，并且导体柱被与表面安装端子电连接。此外，也适用的是一种带有中间板的基板，该基板包括：热膨胀系数等于或大于5.0ppm/℃、并具有表面安装焊盘的基板；和中间板，该中间板具有：实质上板状形状的中间板体，中间板体具有在其上安装半导体器件的第一面和第二面，中间板体具有多个通孔，通过通孔第一和第二面互相联系，中间板体由一种无机绝缘材料制成；和多个通过用一种导电金属填充通孔被形成的导体柱，并且导体柱被与表面安装焊盘电连接。
作为半导体器件，有用的是热膨胀系数等于或大于2.0ppm/℃且小于5.0ppm/℃、并具有表面安装端子的器件。这种半导体器件的一个例子是由热膨胀系数约为2.6ppm/℃的硅制成半导体集成电路芯片(IC芯片)。表面安装端子为被用于通过表面连接实施电连接的端子。表面连接是一种技术，其中焊盘或端子在待被连接的物品的平面上被以线性图案或格形图案(包括Z字形图案)形成，并且该物品被互相连接。尽管半导体器件的尺寸和形状不被具体限定，由于以下原因最好将至少一边设定为等于或大于10.0mm。在这种大半导体器件的情况下，容易产生大量的热，并且热应力的影响被相应地增加。因此，本发明要解决的问题容易发生。优选地，半导体器件在表面部分具有多孔层，因为在这种半导体器件中，脆性的多孔层容易断裂，并且容易发生本发明要解决的问题。
对于基板，有用的是一种热膨胀系数等于或大于5.0ppm/℃、并具有表面安装焊盘的基板。这种基板的一个例子是半导体器件和其它电子元件被安装之上的基板，或特别是半导体器件和其它电子元件被安装之上并形成电连接各元件的导线电路的接线板。形成基板的材料不被具体限制，只要满足热膨胀系数等于或大于5.0ppm/℃的条件。可以在考虑成本、可加工性、绝缘性质、机械强度等的基础上适当选择该材料。基板的例子为树脂基板、陶瓷基板和金属基板。
树脂基板的具体例子是EP树脂(环氧树脂)基板、PI树脂(聚酰亚胺树脂)基板、BT(双马来酰亚胺三嗪树脂)基板和PPE树脂(聚苯醚树脂)。可选地，可以使用由复合材料制成的基板，该复合材料由这种树脂与玻璃纤维(玻璃纤维布或玻璃无纺纤维布)或例如聚酰胺纤维之类的有机纤维形成。可选地，可以使用由树脂-树脂复合材料制成的基板，该复合材料通过使例如连续多孔PTFE之类的三维网络含氟树脂基材料与例如环氧树脂之类的热固树脂浸渍被形成。陶瓷基板的具体例子是氧化铝基板、氧化铍基板、玻璃陶瓷基板，并可以使用由例如结晶玻璃之类的低温烧制材料制成的基板。金属基板的具体例子是铜基板、铜合金基板、由除铜之外的单金属制成的基板和由除铜之外的金属的合金制成的基板。
表面安装焊盘为被用于通过表面连接实现电连接的端焊盘(terminal pad)。例如，表面安装焊盘被以线性图案或格形图案(包括Z字形图案)形成。
对于构成中间板体的材料，由于以下原因使用以陶瓷为代表的无机材料。陶瓷热膨胀系数通常小于树脂材料，因而适合用作中间板体的材料。此外，陶瓷具有除如此低热膨胀系数之外的优选特性。这种陶瓷的适当例子为氧化物(例如氧化铝和氧化铍)绝缘工程陶瓷，和非氧化物绝缘工程陶瓷(例如，以氮化铝、氮化硅和氮化硼为代表的氮化物绝缘工程陶瓷)。对于中间板体，可用的是通过在1,000℃或更高的高温下烧制所获得的陶瓷。可选地，可以使用通过在低于1,000℃的较低温度下烧制所获得的陶瓷(所谓的低温烧制陶瓷)。这种低温烧制陶瓷的众所周知的例子为包含硼硅酸盐玻璃、氧化铝、氧化硅等的陶瓷。
术语“热膨胀系数”指在垂直于厚度方向(Z方向)的方向(XY方向)中的热膨胀系数，并为通过TMA(热机械分析仪)在0至200℃范围内所测量的数值。术语“TMA”指热机械分析，具体说来。例如JPCA-BU01。例如，氧化铝的热膨胀系数约为5.8ppm/℃，氮化铝的热膨胀系数约为4.4ppm/℃，氮化硅的热膨胀系数约为3.0ppm/℃，而低温烧制陶瓷的热膨胀系数约为5.5ppm/℃。
优选地，如上所述，由于以下原因被选作构成中间板体的材料的陶瓷具有绝缘性质。在不具有绝缘性质的中间板体中，在形成导体柱之前必须首先形成绝缘层。相反，在具有绝缘性质的中间板体中，不需要该绝缘层。因此，可以防止中间板的结构复杂化，可以防止制造步骤被增加，并且因此可以降低整个装置的制造成本。
中间板体可以具有单层结构和多层结构。优选地，中间板体可以具有单层结构，因为在单层结构的情况下，结构较简单并可以被容易地制造，因此成本降低可以被容易地获得。此外，在单层结构的情况下，结构内部没有界面，因此即使当大热应力作用在该结构上时也难以产生裂纹。
中间板体的厚度不被具体限定。但是，在选择氧化铝或低温烧制陶瓷的情况下，优选使用厚度等于或大于0.1mm并等于或小于0.8mm的中间板体。特别地，更优选地使用厚度等于或大于0.3mm并等于或小于0.8mm的中间板体。当结构部件被以这种厚度范围配置时，较小的热应力作用在半导体器件结合部分上。这有利于防止中间板体翘曲、以及防止半导体器件结合部分断裂。当中间板体的厚度等于或大于1.0mm时，线阻(wiring resistance)被增加，或者不能满足减小剖面的要求。因此，这不是优选的。
同样在选择氮化硅之类的情况下，中间板体的厚度不被具体限定。但是，该厚度优选等于或大于0.1mm并等于或小于0.7mm，并优选等于或大于0.1mm并等于或小于0.3mm。
优选地，除上述低热膨胀性质之外中间板体具有高硬度(例如，高杨氏模量)。中间板体的硬度、具体地说杨氏模量最好高于至少半导体器件的杨氏模量，或者100GPa或更高，或者200GPa或更高，或者特别是300GPa或更高。原因在于，在中间板体拥有高硬度的情况下，即使当大热应力作用于中间板体上时，中间板体也可以承受该热应力。因此，有可能防止中间板体翘曲，并防止半导体器件结合部分断裂。满足条件的陶瓷材料的例子是低温烧制陶瓷(杨氏模量＝125GPa)、氧化铝(杨氏模量＝280GPa)、氮化铝(杨氏模量＝350GPa)和氮化硅(杨氏模量＝300GPa)。术语“杨氏模量”指通过例如JIS R1602所指定的“精细陶瓷的弹性模量的测试方法”、更具体地说通过脉冲回波方法所测得的数值。在脉冲回波方法中，根据超声脉冲沿试样传播的速度测量动态弹性模量。
至于指示中间板体的硬度的另一指数抗挠度(flexuralresistance)，优选地为200Mpa或更大，特别优选地为300Mpa或更大。原因在于，在中间板体拥有高硬度的情况下，即使当大热应力作用于中间板体上时，中间板体也可以承受该热应力。因此，有可能防止中间板体翘曲，并防止半导体器件结合部分断裂。满足条件的陶瓷材料的例子是氧化铝(抗挠度＝350MPa)、氮化铝(抗挠度＝350MPa)和氮化硅(抗挠度＝690MPa)和低温烧制陶瓷(抗挠度＝240MPa)。术语“抗挠度”指通过例如JIS R1601所指定的“精细陶瓷的抗弯强度的测试方法”、更具体地说通过三点弯曲强度试验所测得的数值。在三点弯曲强度试验中，试样被放置在被以给定距离互相分离的两支点之间，载荷被应用于此两支点的中点，并测量试样断裂时的最大弯曲应力值。
更优选地，除上述低热膨胀性质和高硬度之外中间板体具有高散热性质。术语“高散热性质”指至少中间板体的散热性质(例如导热系数)高于基板的散热性质。原因在于，当使用具有高散热性质的基板时，由半导体器件所产生的热可以快速地被传送以被耗散，并且因此热应力可以被减少。因此，大热应力不起作用，于是中间板体可以被防止翘曲并且半导体器件结合部分可以被防止断裂。
中间板体具有多个通孔，通过通孔第一和第二面互相联系。尽管通孔的直径不被具体限定，举例说来，该直径优选等于或小于125μm，并更优选等于或小于100μm(不包括0μm)。尽管相邻通孔之间的中心距不被具体限定，举例说来，最小中心距优选等于或小于250μm，并更优选等于或小于200μm(不包括0μm)。当直径或中心距过大时，就有可能中间板不能充分地应付将来预期的半导体器件的更精细图案。换句话说，当直径或中心距被设定为过大值时，不可能在限定区域内形成许多导体柱。更优选地，各通孔的直径等于或小于85μm，并且相邻通孔之间的最小中心距等于或小于150μm(不包括0μm)。
中间板具有多个导体柱。每个导体柱被穿过第一和第二面之间以使一端被与相应的一表面安装端子连接，而另一端被与相应的一表面安装焊盘连接。通过用导电金属填充在中间板体中被形成的通孔，形成导体柱。导电金属不被具体限定，并且举例说来可以是选自铜、金、银、铂、钯、镍、锡、铅、钛、钨、钼、钽和铌构成的组中的一种、或两种或更多金属。由两种或更多金属所构成的导电金属的例子是焊料，焊料是锡与铅的合金。当然，作为由两种或更多种金属构成的导电金属，可以使用无铅焊料(例如，Sn-Ag焊料、Sn-Ag-Cu焊料、Sn-Ag-Bi焊料、Sn-Ag-Bi-Cu焊料、Sn-Zn焊料、或Sn-Zn-Bi焊料)。利用导电金属填充通孔的具体技术例为一种制备包含导电金属的非固态材料(例如导电金属膏)并通过印刷利用该材料填充通孔的技术，并且在该技术中应用导电金属镀。
在通过使用导电金属膏填充陶瓷制中间板体中的通孔形成导体柱的情况下，可以采用一种同时烧结陶瓷和膏中的金属的方法(共烧制方法)，或者首先烧结陶瓷、然后加载导电金属膏、并烧结膏中的金属的方法(后(第二)烧制方法)。作为采用共烧制方法的制造中间板的方法，优选使用的是一种中间板体制造方法，该方法包括：制造具有通孔的陶瓷生坯的生坯制造步骤；使用导电金属填充通孔的金属填充步骤；和加热并烧结陶瓷生坯和导电金属的共烧制步骤。
相反，作为采用后烧制方法的制造中间板的方法，优选使用的是一种中间板体制造方法，该方法包括：烧制陶瓷生坯以制造中间板体的烧制步骤；在中间板体的各通孔内壁上形成金属化层的金属化步骤；和使用导电金属填充其中被形成金属化层的通孔的金属填充步骤。在本制造方法中，形成通孔的钻孔步骤可以在烧制步骤之前、或在烧制步骤之后被执行。
作为采用后烧制方法的制造中间板的另一方法，优选使用的是一种中间板体制造方法，该方法包括：烧制陶瓷生坯以制造中间板体的第一烧制步骤；使用导电金属填充中间板体的通孔的金属填充步骤；和烧制被填充的导电金属以形成导体柱的第二烧制步骤。在本制造方法中，形成通孔的钻孔步骤可以在第一烧制步骤之前、或在第一烧制步骤之后被执行。
根据例如构成中间板的陶瓷的种类采用共烧制方法和后烧制方法的其中之一。在可以采用任何一种方法并且优先权被放在降低成本上的情况下，采用共烧制方法有优势。在共烧制方法中，相比后烧制方法通常需要较少的制造步骤数，并且中间板体可以相对更高效的方式被制造。在陶瓷为高温烧制陶瓷并且采用共烧制方法的情况下，构成导体柱的导电金属最好是至少一种选自钨、钼、钽和铌的难熔金属。即使当这种金属在烧制过程中遇到1,000℃或更高的高温时，该金属也不被氧化或蒸发，并可以保持通孔中的适当烧结体。在陶瓷为低温烧制陶瓷并且采用共烧制方法的情况下，构成导体柱的导电金属不必是难熔金属。因此，在这种情况下，熔点低于钨等但导电性极好的金属(例如铜、银、或金)可以被选作导电金属。
当构成中间板的陶瓷为不能与金属材料被同时烧制的陶瓷(例如，氮化硅)时，不可避免要采用后烧制方法。在这种情况下，优选地，在各通孔的内壁上形成某种金属化层。当通孔的内壁与导电金属之间不存在金属化层并且它们直接互相接触(即，面由陶瓷烧结体制成)时，有时难以使它们具有高粘结强度。相反，当通孔的内壁与导电金属之间存在金属化层时，容易使它们具有高粘结强度。因此，很难在通孔的内壁与导电金属之间的界面中产生裂纹，并且陶瓷-金属界面的可靠性可以被提高。相反，在采用可以与金属材料被同时烧制的陶瓷的情况下，不总是需要金属化层。因此，可以不形成这种金属化层。
对于在通孔的内壁上形成金属化层的技术，可以采用众所周知的传统技术。该技术的具体例子为薄膜成形方法，例如气相沉积、CVD、PVD、溅射、或离子镀法。在这些方法中，例如气相沉积或CVD之类的各向同性薄膜成形方法特别适合。另一形成金属化层的技术例为活化金属方法等。金属化层由选自铜、金、银、铂、钯、镍、锡、铅、钛、钨、钼、钽和铌的一种或两种或更多金属形成。金属化层成形所用的金属材料可以与构成导体柱的导电金属相同或不同。
在中间板体中，优选地，在被从相应通孔暴露的各导体柱的至少一端部的表面上形成突出部。在这种情况下，由于以下原因，优选地在第一和第二面的两侧上形成突出部。在表面安装端子或表面安装焊盘为平面的情况下，当在导体柱的端部上形成突出部时，导体柱可以容易地被与表面安装端子或表面安装焊盘连接。该突出部可以是通过将已知焊料印刷到导体柱的端面上并随后执行回流方法而形成的焊料突出。在导体柱和表面安装端子之间的连接中，或者导体柱和表面安装焊盘之间的连接中，举例说来，可以采用一种技术，在这种技术中在它们的端面互相相对的情况下，它们通过使用一种例如焊料或导电树脂之类的已知导电材料被互相连接。
除半导体器件之外的一种或更多电子元件或器件可以被安装在中间板体的第一和第二面上。这种电子元件的具体例子为片状晶体管、片状二极管、片状电阻、片状电容和片状线圈。这些电子元件可以为有源元件或无源元件。这种器件的具体例子为薄膜晶体管、薄膜二极管、薄膜电阻、薄膜电容和薄膜线圈。这些器件可以为有源器件或无源器件。可以在中间板体的第一和第二面上形成连接电子元件、连接器件、或连接电子元件、器件和导体柱的接线层。这种接线层可以被在中间板体内被形成。举例说来，在中间板体包含片状电容或薄膜电容的情况下，电阻和电感可以被降低，并且因此可以容易地实现高性能的结构部件。
附图说明
图1的示意剖面图表示第一实施方式的半导体封装(结构部件)，它包括IC芯片(半导体器件)、内插板(中间板)和接线板(基板)。
图2的示意剖面图表示第一实施方式的内插板的制造方法。
图3的示意剖面图表示第一实施方式的内插板的制造方法。
图4的示意剖面图表示第一实施方式的内插板的制造方法。
图5的示意剖面图表示第一实施方式的被完成后的内插板。
图6的示意剖面图表示构成第一实施方式的半导体封装的带有IC芯片的内插板(带有半导体器件的中间板)。
图7的示意剖面图表示第一实施方式的带有IC芯片的内插板被安装在接线板上的状态。
图8的示意剖面图表示第一实施方式的半导体封装(结构部件)的修改。
图9的示意剖面图表示修改的内插板的制造方法。
图10的示意剖面图表示修改的内插板的制造方法。
图11的示意剖面图表示修改的内插板的制造方法。
图12的示意剖面图表示修改的完成后的内插板。
图13的示意剖面图表示如第一实施方式的另一修改的IC芯片被安装在带有内插板的接线板(带有中间板的基板)上的状态。
图14的示意剖面图表示第二实施方式的半导体封装(结构部件)，它包括IC芯片(半导体器件)、内插板(中间板)和接线板(基板)。
图15的示意剖面图表示第二实施方式的内插板。
参考数字和符号的说明
11...用作结构部件的半导体封装，它包括半导体器件、中间板和基板
21...作为半导体器件的IC芯片
22...表面安装端子
31、91、101...用作中间板的内插板
32...(中间板的)第一面
33...(中间板的)第二面
34...作为通孔的通路
35...导体柱
38...用作中间板体的内插板体
41...用作基板的接线板
46...表面安装焊盘
61...带有用作半导体器件的IC芯片的含半导体器件的内插板
71...带有用作基板的内插板的含中间板的接线板
具体实施方式
[第一实施方式]
下面，将参照图1至7详细说明实施本发明的第一实施方式。
图1的示意剖面图表示第一实施方式的半导体封装(结构部件)11，它包括IC芯片(半导体器件)21、内插板(中间板)31和接线板(基板)41。图2、3和4的示意剖面图表示内插板31的制造方法。图5的示意剖面图表示被完成后的内插板31。图6的示意剖面图表示构成半导体封装11的带有IC芯片的内插板61(带有半导体器件的中间板)。图7的示意剖面图带有IC芯片的内插板61被安装在接线板41上的状态。
如图1所示，半导体封装11为LGA(基板栅格阵列)，它包括如上所述的IC芯片21、内插板31和接线板41。半导体封装11的形成并不限于LGA，并且半导体封装可以为BGA(球栅阵列)、PGA(针型栅格阵列)等。作为MPU的IC芯片21具有10平方毫米的矩形平板状，并且由热膨胀系数约为2.6ppm/℃的硅制成。由低K材料多孔氧化硅制成的中间层绝缘膜(未显示)，和电路器件(未显示)被形成在IC芯片21的底表面层中。多个突出状表面安装端子22被以格形图案安装在IC芯片21的底面上。
接线板41为一种所谓的多层接线板，它通过具有顶面42和底面43的平板状部件被形成，并且该接线板具有多个树脂绝缘层44和多个导体电路层45。在该实施方式中，具体说来，树脂绝缘层44由一种绝缘基材料形成，该绝缘基材料通过以环氧树脂浸渍玻璃布形成，并且导体电路45由铜线圈或铜板层形成。如此构造的接线板41的热膨胀系数等于或大于13.0ppm/℃并且等于或小于16.0ppm/℃。多个执行与内插板31电连接的表面安装焊盘46被以点阵形图案形成在接线板41的顶面42上。多个执行与未显示的主板电连接的表面安装焊盘47被以点阵形图案形成在接线板41的底面43上。与主板连接的表面安装焊盘47相比与内插板连接的表面安装焊盘46被在更大的区域和以更宽的间距形成。通路孔导体48被安装在树脂绝缘层44中以使不同层的导体电路45、表面安装焊盘46和表面安装焊盘47被通过通路孔导体48互相连接。除图7所示的带有IC芯片的内插板61之外，片状电容、半导体器件和其它电子元件(所有未被显示的元件)被安装在接线板41的顶面42上。
内插板31包含具有矩形平板状的内插板体38(中间板体)，并且内插板体具有顶面32(第一面)和底面33(第二面)。内插板体38由具有单层结构的氧化铝基片被形成。氧化铝基片的热膨胀系数约为5.8ppm/℃，杨氏模量约为280GPa，而抗挠度约为350MPa。因此，内插板体38的热膨胀系数小于接线板41，并大于IC芯片21的热膨胀系数。换句话说，可以说本实施方式的内插板31的热膨胀性质低于接线板41。由于氧化铝基片的杨氏模量高于本实施方式中所用的IC芯片21的杨氏模量(186GPa)，本实施方式的内插板31具有高硬度。此外，内插板体38由低温烧制陶瓷基片被形成。
在构成内插板31的内插板体38中，穿过顶面32和底面33之间的多个通路34(通孔)被以点阵图案形成。通路34位置上分别对应于接线板41的表面安装焊盘46。由钨(W)制成的导体柱35被分别放置在通路34中。具有实质上半球形的顶面突出部36被设置在各导体柱35的上端面上。顶面突出部36从顶面32突出，并被分别与IC芯片21的表面安装端子22连接。具有实质上半球形的底面突出部37被设置在各导体柱35的下端面上。底面突出部37从底面33突出，并被分别与接线板41的表面安装焊盘46连接。顶面突出部36和/或底面突出部37可以是通过印刷已知焊料并随后执行回流方法而被形成的焊料突出。
因此，在这种结构化半导体封装11中，接线板41和IC芯片21被通过内插板31的导体柱35互相电连接。因此，信号可以通过内插板31在接线板41和IC芯片21之间被输入和输出，而运行作为MPU的IC芯片21的电源可以通过内插板31被施加。在内插板体38被由低温烧制陶瓷基片形成的情况下，导体柱35最好通过使用高导电性的银(Ag)或铜(Cu)被形成。带有这种导体柱35的内插板31适合用于提高速度。
下面，将说明制造具有上述结构的半导体封装11的程序。
举例说来，内插板31被以如下程序制造。首先，通过众所周知的形成陶瓷生片的技术制造图2所示的氧化铝生片81(生坯制造步骤)，例如压模法。如图3所示，通路34(通孔)被在氧化铝生片81的预定位置以点阵图案打开。举例说来，通过钻孔方法、冲孔方法、或激光方法形成通路34(通孔)。在模制氧化铝生片81的过程中可以同时执行通路34(通孔)的形成。无论如何，在本实施方式中，在生坯阶段中执行钻孔方法，并因此可以相比在烧结体阶段执行钻孔方法的方法较容易的方式和较低成本执行钻孔方法。如图4所示，随后通常众所周知的钨膏82(包含导电金属的膏)被通过使用一种丝网印刷设备之类印刷，并且使用钨膏82填充通路34(金属填充步骤)。已经经过膏填充工艺的氧化铝生片81被传送入烧制炉中，并且氧化铝生片81和钨膏82被加热至一千几百℃，从而膏中的氧化铝和钨被同时烧结(共烧制步骤)。因此，获得图5所示的内插板31。在由烧结钨膏82所形成的各导体柱35中，通过表面张力作用上和下端面被膨胀为实质上半球形，从而形成顶面突出部36和底面突出部37。在导体柱35被以较少或较小程度膨胀时，通过印刷已知焊料(例如无铅Sn/Ag焊料)并执行回流方法，在顶面32和底面33的至少之一上可以形成焊料突出。
接下来，IC芯片21被放置在被完成内插板31的顶面32上。此时，使IC芯片21的表面安装端子22位置上分别与内插板31的顶面突出部36一致。然后，应用加热工艺以导致顶面突出部36回流，从而顶面突出部36和表面安装端子22被互相结合。因此，完成图6所示的带有IC芯片的内插板61。
接着，使内插板31的底面突出部37位置上分别与电路板41的表面安装焊盘46一致(见图7)，并且带有IC芯片的内插板61被放置在电路板41上。已知的焊料突出(未显示)可以预先分别被形成在表面安装焊盘46的表面上。然后，底面突出部37和表面安装焊盘46被分别互相结合。然后，按需要由一种底层填料(未显示)密封界面，从而完成图1所示的半导体封装11。
为了评价如此构造的半导体封装11，以如下方式执行模拟试验。在试验中，执行模拟，其中内插板体38的厚度被设定为几个值(0mm、0.1mm、0.2mm、0.4mm、0.6mm和0.8mm)，试样被经受220至25℃的热循环，并测量作用在芯片结合部分上的热应力的等级(MPa)。在本试验中，IC芯片21的尺寸被设定为长12.0mm×宽10.0mm×厚0.7mm，而电路板41的尺寸被设定为长45.0mm×宽45.0mm。在内插板体38中，通过一种95Sn/5Ag复合材料的无铅焊料在内插板体38的顶面32和底面33上形成焊锡突出。试验结果列在下面。在以下列表中，“0mm(比较例)”指未使用内插板。
内插板体38的厚度    热应力的等级           评价
0mm(比较例)            317MPa              差x
0.1mm                  228MPa              好○
0.2mm                  180MPa              好○
0.4mm                  123MPa              优秀◎
0.6mm                  66MPa               优秀◎
0.8mm                  100MPa              优秀◎
从以上模拟试验的结果也明显可见，证明当内插板体38的厚度被设定为等于或大于0.1mm并且等于或小于0.8mm(特别地，等于或大于0.4mm并且等于或小于0.8mm)时，作用在芯片结合部分上的热应力确实被降低。此外，可以认为当厚度等于或大于1.0mm时，线阻被增加，或者不能满足减小剖面的要求。
因此，本实施方式可以获得以下效果：
(1)通过使用由氧化铝制成并具有实质上板状形状的内插板体38构造半导体封装11(结构部件)。因此，内插板31和IC芯片21之间的热膨胀系数差较小，并因此大的热应力不直接作用于IC芯片21上。因此，即便当IC芯片21尺寸较大并产生大量热时，也难以在IC芯片21和内插板31之间的界面中产生裂纹之类。因此，芯片结合部分等可以高可靠性被提供，并且可能实现具有极好的可靠性和耐用性的半导体封装11。此外，与氮化硅之类相比氧化铝为一种经济的陶瓷材料，并且钨是一种常用的导电金属材料。因此，当这些材料被结合使用时，可能实现相对经济的内插板31和半导体封装11。
(2)在本实施方式中，对于烧结包含在膏82中的金属的方法，采用共烧制方法。因此，需要较少的制造步骤数，并且内插板31相应地可以更高效的方式以较低成本被制造。
(3)第一实施方式可以如下方式被修改。例如，如图8所示的修改实施方式所示，通过使用在各通路34的内壁上形成金属化层83的内插板91(中间板)构造半导体封装11。举例说来，内插板91被以如下程序制造。首先，制造氧化铝生片81，并预先在预定位置执行钻孔方法。所产生的生片随后被烧制以制造图9所示的内插板体38(烧制步骤)。接着，在安装掩模(未显示)的状态下执行钨的真空沉积，以在图10所示的各通路34的整个内壁上形成1μm或更小厚度的金属化层83(金属化步骤)。然后，如图11所示，使用一种导电金属焊料84填充内部形成金属化层的通路34(金属填充步骤)。举例说来，本步骤可以通过如下具体技术执行。90％Pb-10％Sn的高熔点焊料球被放置在各通路34的上端开口中，并且随后被加热熔化。因此，被熔化的高熔点焊锡通过重力向下移动而注入通路34中，并被熔融结合至通路34的内壁上的金属化层83。此外，导体柱35的上端面和下端面通过表面张力被膨胀为实质上半球形，以分别形成为顶面突出部36和底面突出部37。因此，完成图12所示的内插板91。
(4)举例说来，可以如下方式制造本实施方式的半导体封装11(结构部件)。首先，通过焊接等内插板31被结合至电路板41的顶面42，从而首先制造带有内插板31的接线板71(带有中间板的基板)。然后，IC芯片21被结合至带有内插板的接线板71的顶面32，以形成所需的半导体封装11(见图13)。
(5)在相同的条件下执行模拟试验，但内插板体38的材料被从氧化铝改变为低温烧制陶瓷，而导体柱35的材料被从钨改变为铜。获得与氧化铝情况下类似的结果。具体说来，获得如下所列的结果。在以下列表中，“0mm(比较例)”指未使用内插板。
内插板体38的厚度    热应力的等级       评价
0mm(比较例)             317MPa         差x
0.1mm                   266MPa         好○
0.2mm                   219MPa         好○
0.4mm                   159MPa         优秀◎
0.6mm                   119MPa         优秀◎
0.8mm                   91MPa          优秀◎
[第二实施方式]
下面，将参照图14和15详细说明实施本发明的第二实施方式。在下文中，将仅说明不同于第一实施方式的点。图14的示意剖面图表示该实施方式的半导体封装(结构部件)11’，它包括IC芯片(半导体器件)21、内插板(中间板)101和接线板(基板)41。图15的示意剖面图表示本实施方式的内插板101。
如图14和15所示，内插板101的结构与第一实施方式的内插板稍有不同。组成内插板101的内插板体38由具有叠层结构的氮化硅基片形成，该基片代替了第一实施方式中的单层结构的氧化铝基片。氮化硅的热膨胀系数约为3.0ppm/℃，杨氏模量约为300GPa，而抗挠度约为690MPa。本实施方式的热膨胀系数、杨氏模量和抗挠度高于第一实施方式。取代由钨制成的导体柱35，由银(Ag)制成的导体柱35被分别设置在内插板体38的多个通路34中。因此，本实施方式中的导体柱35的电阻低于第一实施方式中的导体柱。各导体柱35的两端面均为平面。在各导体柱35的上端面上形成镍-金板层102，并且由实质上半球形焊锡形成的顶端面突出部36被形成在镍-金板层102的表面上。相反，在各导体柱35的下端面上未形成镍-金板层102和突出部。因此，通过设置在表面安装焊盘46上的板焊料突出103，导体柱35的下端面分别与接线板41的表面安装焊盘46连接。
可以通过后烧制方法制造本实施方式的内插板101。首先，制造多个由氮化硅制成的生片，并在各生片的预定位置执行冲孔方法以形成通路34(钻孔步骤)。此外，钻孔步骤可以通过不同于冲孔方法的技术(例如，钻孔方法和激光方法)被执行。接着，该生片被层压并随后被压接在一起以被形成生片层压件(层压步骤)。然后，在生片层压件中，不需要的部分(例如外围部分)被适当切除以形成所需形状与大小的层压件(外形切割步骤)。所产生的生片层压件在氮化硅可以被烧结的温度条件(1650至1950℃)下被烧制预定的时间，以被形成带有通路34的内插板体38(第一烧制步骤)。然后通过使用一种通常众所周知的膏印刷设备执行利用银膏填充通路34的金属填充步骤。然后，内插板体38在带炉(belt oven)中在850℃和15分钟的条件下被烧制(第二烧制步骤)。作为本步骤的结果，通路34中的银膏被烧结以形成导体柱35。接着，按需要平面化导体柱35的端面，内插板体38的顶面32和底面33被抛光。然后，顺序执行无电镍镀和无电金镀以在各导体柱35的上端面上形成预定厚度的镍-金板层102。形成镍-金板层102的目的是改进在随后步骤中形成的顶端面突出部36与导体柱35之间的粘附性。类似地，也可以在导体柱35的下端面上形成镍-金板层102。接着，内插板体38被置于膏印刷设备，并在给定金属掩模被放置在顶面32端上的状态下印刷包含95Sn/5Ag复合材料无铅焊料的焊料膏。在焊料印刷步骤之后，内插板体38被加热至预定温度以导致焊料回流。作为回流步骤的结果，在镍-金板层102上形成顶面突出部36，从而完成图15的内插板101。在各通路34的内壁面上形成金属化层的金属化步骤可以在第一烧制步骤之后和金属填充步骤之前的时间被执行。
为了评价如此构造的半导体封装11’，以如下方式执行模拟试验。在试验中，执行模拟，其中内插板体38的厚度被设定为几个值(0mm、0.1mm、0.2mm和0.4mm)，试样被经受220至25℃的热循环，并测量作用在芯片结合部分上的热应力的等级(MPa)。在本试验中，IC芯片21的尺寸被设定为长12.0mm×宽10.0mm×厚0.7mm，而电路板41的尺寸被设定为长45.0mm×宽45.0mm。试验结果列在下面。在以下列表中，“0mm(比较例)”指未使用内插板。
内插板体38的厚度       热应力的等级           评价
0mm(比较例)               317MPa              差x
0.1mm                     164MPa              优秀◎
0.2mm                     99MPa               优秀◎
0.4mm                     243MPa              好○
从以上模拟试验的结果也明显可见，证明当内插板体38的厚度被设定为等于或大于0.1mm并且等于或小于0.7mm(特别地，等于或大于0.1mm并且等于或小于0.3mm)时，作用在芯片结合部分上的热应力确实被降低。此外，可以认为当厚度等于或大于1.0mm时，线阻被增加，或者不能满足减小剖面的要求。
因此，本实施方式可以获得以下效果：
(1)通过使用由氮化硅制成并具有实质上板状形状的内插板体38构造半导体封装11’(结构部件)。因此，内插板101和IC芯片21之间的热膨胀系数差较小，并因此大的热应力不直接作用于IC芯片21上。因此，即便当IC芯片21尺寸较大并产生大量热时，也难以在IC芯片21和内插板101之间的界面中产生裂纹等。因此，芯片结合部分等可以高可靠性被提供，并且可能实现具有极好的可靠性和耐用性的半导体封装11。此外，内插板101通过使用绝缘体部分中的氮化硅和导体部分的银被构造。因此，本实施方式的可靠性和性能高于第一实施方式。
(2)在本实施方式中，对于烧结被包含在膏中的金属以形成导体柱35的方法，采用后烧制方法。因此，组合陶瓷材料和金属材料的自由度要大于第一实施方式。因而，有可能选择不能与氮化硅同时被烧制的银。因此，可以形成低电阻的导体柱35。即，按照本实施方式的制造方法，可以较容易的方式获得高可靠性和高性能的内插板101。
接下来，从上述具体实施方式可以领会的技术概念列在下面作为
优选实施方式：
(1)一种中间板，它包括：实质上板状形状的中间板体，中间板体具有半导体器件被安装之上的第一面和第二面，半导体器件的热膨胀系数等于或大于2.0ppm/℃且小于5.0ppm/℃，并具有表面安装端子，中间板体具有多个通孔，通过通孔第一和第二面互相联系，中间板体由一种无机绝缘材料制成；和多个通过用一种导电金属填充通孔被形成的导体柱，并且导体柱被与表面安装端子电连接。
(2)如以上(1)的中间板，其中构成中间板体的无机绝缘材料为低温烧制陶瓷，而构成导体柱的导电金属为选自铜和银中的至少一种。
(3)如以上(1)的中间板，其中在各通孔的内壁上形成金属化层。
(4)如以上(1)的中间板，其中构成中间板体的无机绝缘材料为不能与金属材料同时被烧制的陶瓷，而金属化层形成在各通孔的内壁上。
(5)如以上(1)的中间板，其中中间板体由氧化铝或低温烧制陶瓷制成，并且中间板体的厚度等于或大于0.1mm并等于或小于0.8mm。
(6)如以上(1)的中间板，其中中间板体被由氮化硅制成，并且中间板体的厚度等于或大于0.1mm并等于或小于0.7mm。
(7)如以上(1)的中间板，其中半导体器件的至少一边等于或大于10.0mm。
(8)如以上(1)的中间板，其中中间板体由热膨胀系数小于基板的材料制成。
(9)如以上(1)的中间板，其中中间板体由硬度至少高于硅的材料制成。
(10)如以上(1)的中间板，其中中间板体由杨氏模量为100GPa或更高的材料制成。
(11)如以上(1)的中间板，其中构成中间板体的无机绝缘材料为陶瓷，而构成导体柱的导电金属为选自钨、钼、钽和铌的至少一种难熔金属。
(12)一种制造中间板的方法，该中间板包括：实质上板状形状的中间板体，中间板体具有半导体器件被安装之上的第一面和第二面，半导体器件的热膨胀系数等于或大于2.0ppm/℃且小于5.0ppm/℃，并具有表面安装端子，中间板体具有多个通孔，通过通孔第一和第二面互相联系，中间板体由无机绝缘材料制成；和多个通过用导电金属填充通孔被形成的导体柱，并且导体柱与表面安装端子电连接，其中该方法包括：烧制陶瓷生坯以制造中间板体的烧制步骤；在中间板体的各通孔内壁上形成金属化层的金属化步骤；和使用导电金属填充在通孔中被形成金属化层的通孔的金属填充步骤。
本申请书基于2003年3月19日提交的日本专利申请JP2003-76535、2003年5月7日提交的日本专利申请JP2003-129127和2004年2月20日提交的日本专利申请JP2004-45495，这里结合这些专利申请书的全部内容作为参考，与详细说明相同。

Claims (27)

1.一种中间板，它包括：
具有第一面和第二面的中间板体，其中半导体器件被安装在所述第一和第二面的至少之一上，所述半导体器件的热膨胀系数等于或大于2.0ppm/℃且小于5.0ppm/℃，并具有表面安装端子，所述中间板体具有多个通孔，通过通孔所述第一和第二面互相联系，所述中间板体包含无机绝缘材料；和
多个填充所述通孔并包含导电金属的导体柱，所述导体柱与所述表面安装端子连接。
2.如权利要求1的中间板，其中所述通孔的直径等于或小于125μm，并且相邻所述通孔之间的最小中心距等于或小于250μm。
3.如权利要求1的中间板，其中所述无机绝缘材料为低温烧制陶瓷，而所述导电金属为铜和银中的至少一种。
4.如权利要求1的中间板，其中在各所述通孔的内壁上形成金属化层。
5.如权利要求1的中间板，其中所述无机绝缘材料为不能与金属材料同时被烧制的陶瓷，而金属化层形成在各所述通孔的内壁上。
6.如权利要求1的中间板，其中所述中间板体由氧化铝或低温烧制陶瓷制成，并且所述中间板体的厚度为0.1mm至0.8mm。
7.如权利要求1的中间板，其中所述中间板体被由氮化硅制成，并且所述中间板体的厚度为0.1mm至0.7mm。
8.如权利要求1的中间板，其中所述半导体器件的至少一边等于或大于10.0mm。
9.如权利要求1的中间板，其中所述中间板体由硬度至少高于硅的材料制成。
10.如权利要求1的中间板，其中所述中间板体由杨氏模量为100GPa或更高的材料制成。
11.如权利要求1的中间板，其中所述无机绝缘材料为陶瓷，而所述导电金属为选自钨、钼、钽和铌的至少一种难熔金属。
12.一种带有半导体器件的中间板，它包括：
热膨胀系数等于或大于2.0ppm/℃且小于5.0ppm/℃、并具有表面安装端子的半导体器件；和
中间板，该中间板具有：具有第一和第二面的中间板体，其中所述半导体器件被安装在所述第一或第二面上，所述中间板体具有多个通孔，通过通孔所述第一和第二面互相联系，所述中间板体包含无机绝缘材料；和多个填充所述通孔并包含导电金属的导体柱，所述导体柱与所述表面安装端子连接。
13.如权利要求12的带有半导体器件的中间板，其中所述通孔的直径等于或小于125μm，并且相邻所述通孔之间的最小中心距等于或小于250μm。
14.如权利要求12的带有半导体器件的中间板，其中所述无机绝缘材料为低温烧制陶瓷，而所述导电金属为铜和银中的至少一种。
15.如权利要求12的带有半导体器件的中间板，其中在各所述通孔的内壁上形成金属化层。
16.如权利要求12的带有半导体器件的中间板，其中所述无机绝缘材料为不能与金属材料同时被烧制的陶瓷，而金属化层形成在各所述通孔的内壁上。
17.如权利要求12的带有半导体器件的中间板，其中所述中间板体由氧化铝或低温烧制陶瓷制成，并且所述中间板体的厚度为0.1mm至0.8mm。
18.如权利要求12的带有半导体器件的中间板，其中所述中间板体由氮化硅制成，并且所述中间板体的厚度为0.1mm至0.7mm。
19.如权利要求12的带有半导体器件的中间板，其中所述半导体器件的至少一边等于或大于10.0mm。
20.如权利要求12的带有半导体器件的中间板，其中所述中间板体由硬度至少高于硅的材料制成。
21.如权利要求12的带有半导体器件的中间板，其中所述中间板体由杨氏模量为100GPa或更高的材料制成。
22.如权利要求12的带有半导体器件的中间板，其中所述无机绝缘材料为陶瓷，而所述导电金属为选自钨、钼、钽和铌的至少一种难熔金属。
23.一种带有中间板的基板，它包括：
热膨胀系数等于或大于5.0ppm/℃、并具有表面安装焊盘的基板；和
中间板，该中间板具有：具有第一面和安装在所述基板表面上的第二面的中间板体，所述中间板体具有多个通孔，通过通孔所述第一和第二面互相联系，所述中间板体包含无机绝缘材料；和多个填充所述通孔并包含导电金属的导体柱，所述导体柱与所述表面安装焊盘连接。
24.如权利要求23的带半导体器件的中间板，其中所述中间板体由热膨胀系数小于所述基板的材料制成。
25.一种结构部件，它包括：
热膨胀系数等于或大于2.0ppm/℃且小于5.0ppm/℃、并具有表面安装端子的半导体器件；
热膨胀系数等于或大于5.0ppm/℃、并具有表面安装焊盘的基板；和
中间板，该中间板具有：中间板体，中间板体具有在其上安装所述半导体器件的第一面，具有安装在所述基板表面上的第二面，并具有多个通孔，通过通孔所述第一和第二面互相联系，所述中间板体包含无机绝缘材料；和多个填充所述通孔并包含导电金属的导体柱，所述导体柱与所述表面安装端子和所述表面安装焊盘连接。
26.一种制造中间板的方法，所述中间板包括：具有第一面和第二面的中间板体，其中半导体器件被安装在所述第一和第二面的至少之一上，所述半导体器件的热膨胀系数等于或大于2.0ppm/℃且小于5.0ppm/℃，并具有表面安装端子，所述中间板体具有多个通孔，通过通孔所述第一和第二面互相联系，所述中间板体包含无机绝缘材料；和多个填充所述通孔并包含导电金属的导体柱，所述导体柱与所述表面安装端子连接，其中
所述方法包括：
制造具有所述通孔的陶瓷生坯的生坯制造步骤；
使用所述导电金属填充所述通孔的金属填充步骤；和
加热并烧结所述陶瓷生坯和所述导电金属的共烧制步骤。
27.一种制造中间板的方法，所述中间板包括：具有第一面和第二面的中间板体，其中半导体器件被安装在所述第一和第二面的至少之一上，所述半导体器件的热膨胀系数等于或大于2.0ppm/℃且小于5.0ppm/℃，并具有表面安装端子，所述中间板体具有多个通孔，通过通孔所述第一和第二面互相联系，所述中间板体包含无机绝缘材料；和多个填充所述通孔并包含导电金属的导体柱，所述导体柱与所述表面安装端子连接，其中
所述方法包括：
烧制陶瓷生坯以制造所述中间板体的第一烧制步骤；
使用所述导电金属填充所述中间板体的所述通孔的金属填充步骤；和
烧制所述被填充的导电金属以形成所述导体柱的第二烧制步骤。
CNA2004100301645A 2003-03-19 2004-03-19 中间板、带有中间板的基板和结构部件以及制造中间板的方法 Pending CN1533227A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003076535 2003-03-19
JP076535/2003 2003-03-19
JP2003129127 2003-05-07
JP129127/2003 2003-05-07
JP2004045495A JP2004356618A (ja) 2003-03-19 2004-02-20 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP045495/2004 2004-02-20

Publications (1)

Publication Number Publication Date
CN1533227A true CN1533227A (zh) 2004-09-29

Family

ID=32931145

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100301645A Pending CN1533227A (zh) 2003-03-19 2004-03-19 中间板、带有中间板的基板和结构部件以及制造中间板的方法

Country Status (4)

Country Link
US (1) US20040173891A1 (zh)
JP (1) JP2004356618A (zh)
CN (1) CN1533227A (zh)
TW (1) TWI232712B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637627A (zh) * 2011-02-09 2012-08-15 上海旌纬微电子科技有限公司 一种厚膜混合集成电路孔金属化制造工艺
CN103633457A (zh) * 2012-08-23 2014-03-12 联想(北京)有限公司 一种电子设备
CN105990285A (zh) * 2015-03-23 2016-10-05 华亚科技股份有限公司 半导体结构与其制备方法
CN106233459A (zh) * 2015-04-07 2016-12-14 野田士克林股份有限公司 半导体器件
CN109563004A (zh) * 2016-07-27 2019-04-02 康宁股份有限公司 陶瓷和聚合物复合物、其制造方法及其用途
CN110010581A (zh) * 2018-01-05 2019-07-12 意法半导体(格勒诺布尔2)公司 绝缘接触间隔件
CN110176437A (zh) * 2019-05-31 2019-08-27 合肥圣达电子科技实业有限公司 一种窄间距陶瓷接线柱及其制备方法
CN110999550A (zh) * 2017-08-14 2020-04-10 索尼公司 电子组件模块、其制造方法、内窥镜装置和移动相机

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265446B2 (en) * 2003-10-06 2007-09-04 Elpida Memory, Inc. Mounting structure for semiconductor parts and semiconductor device
WO2005114729A1 (ja) * 2004-05-21 2005-12-01 Nec Corporation 半導体装置及び配線基板
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
JP4387269B2 (ja) * 2004-08-23 2009-12-16 株式会社テクニスコ ビアが形成されたガラス基板及びビアの形成方法
US7160798B2 (en) * 2005-02-24 2007-01-09 Freescale Semiconductor, Inc. Method of making reinforced semiconductor package
US7745912B2 (en) * 2005-03-25 2010-06-29 Intel Corporation Stress absorption layer and cylinder solder joint method and apparatus
JP4507101B2 (ja) 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP4899406B2 (ja) * 2005-10-12 2012-03-21 日本電気株式会社 フリップチップ型半導体装置
JP4934325B2 (ja) * 2006-02-17 2012-05-16 株式会社フジクラ プリント配線板の接続構造及びプリント配線板の接続方法
EP2026379B1 (en) * 2006-06-02 2012-08-15 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing same
US7486525B2 (en) * 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
US7868440B2 (en) * 2006-08-25 2011-01-11 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
JP4830744B2 (ja) * 2006-09-15 2011-12-07 パナソニック株式会社 電子部品実装用接着剤及び電子部品実装構造体
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
JP4157589B1 (ja) * 2007-01-30 2008-10-01 京セラ株式会社 プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法
CN101675516B (zh) 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
KR101538648B1 (ko) 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
JP5321111B2 (ja) * 2009-02-13 2013-10-23 船井電機株式会社 マイクロホンユニット
US8039957B2 (en) * 2009-03-11 2011-10-18 Raytheon Company System for improving flip chip performance
US8222722B2 (en) * 2009-09-11 2012-07-17 St-Ericsson Sa Integrated circuit package and device
KR101070022B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
US9312230B2 (en) * 2010-02-08 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) * 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8508045B2 (en) 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US9064781B2 (en) * 2011-03-03 2015-06-23 Broadcom Corporation Package 3D interconnection and method of making same
JP5459368B2 (ja) * 2012-08-06 2014-04-02 株式会社村田製作所 チップ部品構造体
TWI532100B (zh) * 2012-08-22 2016-05-01 國家中山科學研究院 三維半導體電路結構及其製法
US9520547B2 (en) 2013-03-15 2016-12-13 International Business Machines Corporation Chip mode isolation and cross-talk reduction through buried metal layers and through-vias
US9219298B2 (en) * 2013-03-15 2015-12-22 International Business Machines Corporation Removal of spurious microwave modes via flip-chip crossover
US9362218B2 (en) * 2013-08-16 2016-06-07 Qualcomm Incorporated Integrated passive device (IPD) on substrate
WO2015174239A1 (ja) * 2014-05-13 2015-11-19 ソニー株式会社 光電モジュールおよび光素子
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US10340241B2 (en) * 2015-06-11 2019-07-02 International Business Machines Corporation Chip-on-chip structure and methods of manufacture
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
US20170179080A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Semiconductor package interposer having encapsulated interconnects
CN106449566B (zh) * 2016-11-26 2018-12-28 亚太星原农牧科技海安有限公司 一种冷却器的制造方法
CN108574159B (zh) * 2017-03-10 2020-08-07 唐虞企业股份有限公司 连接器及其制造方法
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11276727B1 (en) 2017-06-19 2022-03-15 Rigetti & Co, Llc Superconducting vias for routing electrical signals through substrates and their methods of manufacture
US20190011497A1 (en) * 2017-07-09 2019-01-10 Texas Instruments Incorporated Test Fixture with Sintered Connections Between Mother Board and Daughter Board
US10396003B2 (en) * 2017-10-18 2019-08-27 Micron Technology, Inc. Stress tuned stiffeners for micro electronics package warpage control
TWI638434B (zh) * 2018-04-17 2018-10-11 國立臺灣師範大學 電子組件封裝結構
JP7056620B2 (ja) 2019-03-28 2022-04-19 株式会社デンソー 電子装置
US11088114B2 (en) 2019-11-01 2021-08-10 Micron Technology, Inc. High density pillar interconnect conversion with stack to substrate connection
US10998271B1 (en) * 2019-11-01 2021-05-04 Micron Technology, Inc. High density pillar interconnect conversion with stack to substrate connection
TWI807664B (zh) * 2022-03-03 2023-07-01 欣興電子股份有限公司 電子線路總成及其製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
JP3145331B2 (ja) * 1996-04-26 2001-03-12 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
JP3116273B2 (ja) * 1996-04-26 2000-12-11 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体
JP3038644B2 (ja) * 1996-07-17 2000-05-08 日本特殊陶業株式会社 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法
US6222276B1 (en) * 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
US6081416A (en) * 1998-05-28 2000-06-27 Trinh; Hung Lead frames for mounting ceramic electronic parts, particularly ceramic capacitors, where the coefficient of thermal expansion of the lead frame is less than that of the ceramic
US6255899B1 (en) * 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
US6720644B2 (en) * 2000-10-10 2004-04-13 Sony Corporation Semiconductor device using interposer substrate and manufacturing method therefor
US6518089B2 (en) * 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
JP2003031736A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置およびその製造方法
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
US6657134B2 (en) * 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637627A (zh) * 2011-02-09 2012-08-15 上海旌纬微电子科技有限公司 一种厚膜混合集成电路孔金属化制造工艺
CN103633457A (zh) * 2012-08-23 2014-03-12 联想(北京)有限公司 一种电子设备
CN103633457B (zh) * 2012-08-23 2015-12-02 联想(北京)有限公司 一种电子设备
CN105990285B (zh) * 2015-03-23 2018-10-23 美光科技公司 半导体结构与其制备方法
CN105990285A (zh) * 2015-03-23 2016-10-05 华亚科技股份有限公司 半导体结构与其制备方法
CN106233459B (zh) * 2015-04-07 2019-03-08 野田士克林股份有限公司 半导体器件
CN106233459A (zh) * 2015-04-07 2016-12-14 野田士克林股份有限公司 半导体器件
CN109563004A (zh) * 2016-07-27 2019-04-02 康宁股份有限公司 陶瓷和聚合物复合物、其制造方法及其用途
US11490510B2 (en) 2016-07-27 2022-11-01 Corning Incorporated Ceramic and polymer composite, methods of making, and uses thereof
CN110999550A (zh) * 2017-08-14 2020-04-10 索尼公司 电子组件模块、其制造方法、内窥镜装置和移动相机
CN110010581A (zh) * 2018-01-05 2019-07-12 意法半导体(格勒诺布尔2)公司 绝缘接触间隔件
CN110176437A (zh) * 2019-05-31 2019-08-27 合肥圣达电子科技实业有限公司 一种窄间距陶瓷接线柱及其制备方法
CN110176437B (zh) * 2019-05-31 2020-11-03 合肥圣达电子科技实业有限公司 一种窄间距陶瓷接线柱及其制备方法

Also Published As

Publication number Publication date
US20040173891A1 (en) 2004-09-09
TWI232712B (en) 2005-05-11
JP2004356618A (ja) 2004-12-16
TW200425808A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
CN1533227A (zh) 中间板、带有中间板的基板和结构部件以及制造中间板的方法
US7327554B2 (en) Assembly of semiconductor device, interposer and substrate
CN1181716C (zh) 带锚定焊盘的多层陶瓷衬底及其制造方法
US7362560B2 (en) Multilayer electronic component and method for producing the same
JP3849573B2 (ja) 電子装置
US20040160752A1 (en) Electronic component built-in module and method of manufacturing the same
EP1261028A2 (en) Cooling arrangement for an electronic apparatus
CN1826845A (zh) 连接盘栅格阵列连接器
JP4509550B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
CN1701437A (zh) 电子装置
JP5535451B2 (ja) セラミック配線基板およびその製造方法
JP2004221388A (ja) 電子部品搭載用多層基板及びその製造方法
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
JP2013175578A (ja) 配線基板および半導体装置
JP2004356619A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2001077290A (ja) 三次元電子部品用モジュール、三次元電子部品モジュールおよびそれらの製造方法
JP2002076193A (ja) 半導体素子収納用パッケージおよびパッケージ実装基板
JP3872236B2 (ja) 配線基板およびその実装構造
JPH10242324A (ja) 電極を内包したセラミック基板およびその製造方法
JPH08255851A (ja) 半導体用パッケージ
JP4405253B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2007234662A (ja) 複数個取り配線基板
JP2006203163A (ja) 配線基板
JP2004356620A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication