CN1361655A - 印刷线路板和制造印刷线路板的方法 - Google Patents

印刷线路板和制造印刷线路板的方法 Download PDF

Info

Publication number
CN1361655A
CN1361655A CN01133840A CN01133840A CN1361655A CN 1361655 A CN1361655 A CN 1361655A CN 01133840 A CN01133840 A CN 01133840A CN 01133840 A CN01133840 A CN 01133840A CN 1361655 A CN1361655 A CN 1361655A
Authority
CN
China
Prior art keywords
metal
particle
conductive pattern
hole
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01133840A
Other languages
English (en)
Other versions
CN100346676C (zh
Inventor
矢崎芳太郎
白石芳彦
近藤宏司
原田敏一
横池智宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1361655A publication Critical patent/CN1361655A/zh
Application granted granted Critical
Publication of CN100346676C publication Critical patent/CN100346676C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

通过用一种层间导电材料填充在线路板(100)的绝缘薄膜层中形成的通孔,制造加热并压制的印刷线路板(100)。把绝缘薄膜与导体图案(22)叠层,每个导体图案(22)封闭一个通孔(24)。在加热压制过程后,层间导电材料在通孔(24)中形成固体导电材料(51,52)。固体导电材料(51,52)包括两类导电材料。第一类导电材料(51)包括金属,第二类导电材料包含由所述金属与导体图案(22)的导体金属形成的合金。导体图案(22)可靠地电连接,而不仅仅依靠机械接触。

Description

印刷线路板和制造印刷线路板的方法
发明领域
本发明涉及印刷线路板和制造印刷线路板的方法，更具体地说，涉及一种印刷线路板，它是一种双面印刷线路板或一种带有多个相互导电连接的导体图案(22)层的多层印刷线路板，并涉及其制造方法。
背景技术
在日本专利申请7-176846中，通过在印刷电路板上形成的通孔填充导电浆料，并在加热的条件下对浆料加压，使印刷线路板上的导体图案相互导电连接，导电浆料中含有金属颗粒和粘合剂树脂。然而，在该公开专利申请中，通过通孔中的金属颗粒之间的接触导电并通过金属颗粒与导体图案之间的接触导电，获得导体图案(22)之间的相互连接。所以，如果印刷线路板在苛刻的热条件下使用，如在车辆中，层间连接电阻有可能改变。
例如，在高温环境中，由于层间连接电阻增大而降低了相互连接的可靠性，这是因为在金属颗粒之间和在金属颗粒与导体图案之间的接触电阻由于粘合剂树脂的热膨胀而增大所致。在印刷线路板密度增大时，该问题变得更严重。
因此，为了提供更可靠的印刷线路板，提出了本发明。
本发明概述
本发明的一个目的是提供一种具有更可靠连接的线路板。根据本发明的第一个方面，提供通过相互连接各层形成的一种印刷线路板达到了该目的。每层包括一个其中形成通孔的绝缘薄膜。导体图案位于绝缘体薄膜上，并且导体图案包括一种导体金属。一种固体导电材料位于通孔中。该固体导电材料包括第一类导电材料(51，251)和第二类导电材料。第一类导电材料包括一种金属，第二类导电材料(52，152)包括一种由该金属和导体金属形成的合金。
另一方面，本发明是制造印刷线路板的方法。该方法包括用层间导电化合物填充在绝缘材料中形成的通孔。该层间导电化合物包括第一种金属材料和第二种金属材料，第二种金属材料在高于预定温度的温度下熔化。该方法还包括把带有导体图案的绝缘薄膜层堆叠，形成叠层，使得通孔位于叠层中的导体图案之间。此外，该方法包括在每个通孔中形成固体导电材料，通过把叠层加热到预定温度并对叠层加压，使导体图案相互导电连接。每个通孔中的固体导电材料包括一种一体化的导电层(51，251)和一种固相扩散混合物。该固相扩散混合物由第一种金属材料和导体金属形成，导体金属是一种形成导体图案的金属。
在下列描述过程中，本发明的其它目的和特征将会更清楚。几个附图的简述
图1(a)是表示根据本发明的印刷线路板的制造过程中的一个步骤的图解截面图；
图1(b)是表示印刷线路板的制造过程中的另一个步骤的类似于图1(a)的图；
图1(c)是表示印刷线路板的制造过程中的另一个步骤的类似于图1(a)的图；
图1(d)是表示印刷线路板的制造过程中的另一个步骤的类似于图1(a)的图；
图1(e)是表示印刷线路板的制造过程中的另一个步骤的类似于图1(a)的图；
图2(a)是表示根据本发明的第一种实施方案的印刷线路板制造过程中的一个步骤的放大的图解截面图；
图2(b)是表示印刷线路板的制造过程中的另一个步骤的类似于图1(a)的图；
图3是表示在铜箔与导电材料之间粘附力的评价结果的图，这里，粘附力用纵轴表示，混合物中锡和银的量在横轴上表示；
图4是表示本发明的印刷线路板的通道串联电阻的变化率的图，这里，电阻变化率用纵轴表示，混合物中锡和银的量在横轴上表示；
图5是表示在铜箔与导电材料之间的粘附力的评价结果的图，这里，粘附力用纵轴表示，混合物的加热温度在横轴上表示；
图6(a)是表示根据第二种实施方案的制造过程中的一个步骤的类似于图2(a)的图；
图6(b)是表示图6(a)的印刷线路板的制造过程中的另一个步骤的类似于图2(a)的图；
图7(a)是表示根据第三种实施方案的印刷线路板的制造过程中的一个步骤的类似于图1(a)的图；
图7(b)是表示图7(a)的印刷线路板的制造过程中的另一个步骤的类似于图2(b)的图；
图8(a)是表示根据第四种实施方案的印刷线路板制造过程中的一个步骤的类似于图1(a)的图；
图8(b)是表示图8(a)的印刷线路板的制造过程中的另一个步骤的类似于图2(b)的图；
图9(a)是表示根据另一种实施方案的印刷线路板制造过程中的一个步骤的类似于图1(a)的图；
图9(b)是表示图9(a)的印刷线路板的制造过程中的另一个步骤的类似于图2(b)的图；
图10是表示根据本发明的另一种实施方案的印刷线路板制造过程中的堆叠步骤的图解截面图；
图11是表示根据本发明的另一种实施方案的印刷线路板制造过程中的堆叠步骤的类似于图10的图；
图12是表示根据本发明的另一种实施方案的印刷线路板制造过程中的堆叠步骤的类似于图10的图；
图13是表示根据本发明的另一种实施方案的印刷线路板制造过程中的堆叠步骤的类似于图10的图；和
图14是表示根据本发明的另一种实施方案的印刷线路板制造过程中的堆叠步骤的类似于图10的图；
优选的实施方案的详细描述
(第一种实施方案)
在图1(a)中，通过蚀刻粘附在树脂薄膜23的一面上的导电金属箔(在本实施方案中是厚18微米的铜箔)来确定带有导体图案22的单面导体图案薄膜21。在本实施方案中，使用一种热塑性树脂作为树脂薄膜23，该树脂薄膜厚25-75微米，并且是用65-35％聚醚醚酮树脂和35-65％聚醚酰亚胺树脂的混合物制成的。
在如图1(a)所示那样完成导体图案22的形成后，通过从树脂薄膜23一面暴露到二氧化碳激光，形成由导体图案22作为其下表面的基本为圆柱形的通孔24，如图1(b)所示。在通孔形成过程中，通过合适确定二氧化碳激光的功率和照射时间，使导体图案不被打穿。
除了二氧化碳激光以外，受激准分子激光等也可以用于形成通孔24。除了激光以外，也可以使用钻孔等其它通孔形成方法。然而，用激光束进行的孔加工是优选的，因为其在细孔加工方面的能力强并且没有对导体图案22的损坏。
在完成通孔24的形成后，如图1(b)所示，把作为层间连接材料的导电浆料50填充到通孔24中，如图1(c)所示。
通过下述步骤制备该浆料。把其量为60g的有机溶剂松油醇加入到300g锡颗粒中。本文中，锡颗粒有时称为第一种金属颗粒，锡有时称为第一种金属。锡颗粒的平均颗粒尺寸为5微米，锡颗粒的比表面积为0.5m2/g。再加入300g银颗粒，本文中，银颗粒有时称为第二种金属颗粒。银在本文中有时称为第二种金属。银颗粒的平均颗粒尺寸为1微米，比表面积为1.2m2/g。用混合器将该混合物混合到浆料中。材料的糊状稠度促进通孔的填充。
用带有金属掩模的丝网印刷机，把导电浆料50涂敷、或印刷并填充在单面导体图案薄膜21的通孔24中，在140-160℃(本文中所有的温度均用摄氏度表示)蒸发松油醇30分钟。在本实施方案中，丝网印刷机用于把导电浆料50填入通孔24中。然而，可以使用其它方法，如用分配机等涂敷浆料，只要该方法能够可靠地填充浆料。
代替松油醇，可以使用其它有机溶剂制造浆料。沸点为150-300度的有机溶剂是优选的。如果使用沸点为150度或更低的有机溶剂，导电浆料50的粘度随着时间的变化而增大。另一方面，沸点高于300度的有机溶剂蒸发时间长，这降低了生产率。
在本实施方案中，导电浆料50包括金属颗粒，即锡颗粒和银颗粒。该金属颗粒优选的是平均颗粒尺寸为0.1-20微米，比表面积为0.1-2.5m2/g。
如果金属颗粒的平均颗粒尺寸小于0.1微米，或比表面积大于2.5m2/g，需要大量有机溶剂来产生通孔填充适合的粘度。含有大量有机溶剂的导电浆料需要相当长的蒸发时间，如果蒸发不充分，在加热和相互连接过程中产生相当多的气体。所以，在通孔24中容易产生空隙，这会降低相互连接的可靠性。
另一方面，如果金属颗粒的平均颗粒尺寸大于20微米或者比表面积小于0.1m2/g，把浆料填充到通孔24中变得困难。此外，金属颗粒往往不均匀分布，使其难以在加热后产生均匀的导电合金混合物51。因此，难以保证相互连接的可靠性。
在导电浆料50填充到通孔24中之前，面向通孔24的导体图案22表面可以轻微腐蚀或化学还原，来改进固相扩散，这将在后面描述。
当导电浆料50填充到通孔24中并且完成松油醇的蒸发时，如图1(d)所述堆叠多个单面导体图案薄膜21(在本实施方案中是四个薄膜)。堆叠两个下面的单面导体图案薄膜21，使得包括导体图案22的面向下。堆叠上面的两个单面导体图案薄膜21，使得包括导体图案22的面向上。
把两个内部的单面导体图案薄膜21堆叠，使得没有导体图案22的面相互面对。把两个外面的单面导体图案21堆叠，使得包含导体图案22的面象所示的那样向外。
顶部覆盖层36a是覆盖上层的导体图案22的光刻胶薄膜，它象所示的那样放在薄膜21的叠层上面。底部覆盖层36b是覆盖底层的导体图案22的另一个光刻胶薄膜，它象所示的那样位于薄膜21的叠层底部。
加工顶部覆盖层36a，提供一个孔，电极32通过该孔在顶层上的导体图案22的预定位置暴露出来。加工底部覆盖层36b，提供另一个孔，电极37通过该孔在底层上的导体图案22的预定位置暴露出来。在本实施方案中，前面关于树脂薄膜23所述的树脂材料用于覆盖层36a和36b。
在如图1(d)所示堆叠单面导体图案薄膜21和覆盖层36a和36b以后，用真空热压机从顶面和底面热压堆叠的单元。在本实施方案中，堆叠的单元在2-10MP的压力下，在240-350度的温度下压10-20分钟。
因此，如图1(e)所示，把单面导体图案薄膜21和覆盖层36a、36b结合在一起。在树脂薄膜23和覆盖层36a、36b热熔合在一起成为一个单元时，与通孔24中的导电浆料50邻近的导体图案22相互连接，提供了在表面上带有电极32和37的多层印刷线路板。树脂薄膜23和覆盖层36a、36b用相同的热塑性树脂制成，因此，它们通过热软化和加压一体化。在这种制造过程中，图1(c)所示的过程是一种填充步骤，图1(d)和1(e)所示的过程是相互连接步骤。
下文中，参考图2(a)和图2(b)解释相互连接。图2(a)和图2(b)是图解表示通孔24的典型实例的部分放大图。在通过真空热压机加热之前，填充在通孔24中并经过蒸发的浆料50处于图2(a)所示的状态。在这种状态下，第一种金属颗粒61(锡)和第二种金属颗粒62(银)被混合。
当浆料50被加热到240-350度时，锡颗粒熔化并粘附在银颗粒表面上，因为锡颗粒61的熔点和银颗粒的熔点分别为232和961度。随着加热继续进行，熔融的锡开始从银颗粒表面扩散，锡和银形成一种合金(熔点480度)。随着锡-银合金的形成，如图2(b)所示，作为一种烧结合金的导电混合物51在通孔24中形成，因为导电浆料50是在2-10MP的压力下。
此外，在通孔24中形成导电混合物51时，加压的导电混合物51被压向形成通孔24底部的表面。因此，在导电混合物51中的锡与形成导体图案22的铜箔中的铜相互扩散，在导电混合物51与导体图案22之间的界面上形成一种固相扩散层。
类似地，虽然在图2(b)中未表示出来，在导体图案22与通孔24中的导电混合物(其中，导体图案22形成通孔24的底)之间，由导电混合物51中的锡和导体图案22的铜箔中的铜也形成了一种固相扩散层。所以，在通孔24的顶部和底部的导体图案用一体化的导电混合物51和固相扩散层52进行相互导电连接。
根据上述方法的结构和制造方法，印刷线路板100的导体图案22，用在通孔24中烧结的锡-银合金制成的一体化导电混合物51和在导体图案22与导电混合物51之间由锡和铜形成的固体扩散层52共同形成相互导电连接。所以，在导体图案22之间的相互导电连接不是只通过机械接触获得，并且层间接触电阻非常小。所以，相互连接的可靠性高。
此外，通过热压同时进行单面导体图案薄膜21和覆盖层36a、36b的叠层一体化和导体图案22的相互连接。所以，制造印刷线路板100的制备步骤数量减少，并且线路板的制造成本降低。
在本实施方案中，导电浆料50的金属成分由50重量％的锡和50重量％的银组成。金属成分中的锡含量优选的是20-80％。
图3是本发明人进行的在形成导体图案22的铜箔与导电混合物51之间的粘附力的评价结果。图3表示当导电浆料中锡与银的比例变化时粘附力的变化。
为了解释评价过程，首先，使用与上述导电浆料所用的相同的锡颗粒和银颗粒作为金属成分。向金属成分中加入松油醇，加入量等于金属成分的10重量％，处理该混合物，产生浆料。把浆料印刷在铜箔的有光泽面上，并在上述条件下蒸发松油醇。随后，把另一个铜箔叠在浆料上，使其无光泽面与浆料接触。通过上述条件下的热压把两个铜箔和它们之间的导电混合物结合。
一个铜箔的有光泽面和另一个铜箔的无光泽面朝向浆料的原因是，在印刷线路板制造过程中堆叠单面导体图案薄膜时，在这样的两个面之间形成导电混合物填充的通孔；即每个薄膜朝向印刷线路板中的相同方向。以10毫米/分钟的速度剥离两个结合的铜箔，所确定的剥离强度作为金属箔间的粘附力。
结果是，锡含量在20-80％之间提供了良好的粘附力水平(大于1.0N/mm)。即提供了在绝缘体与铜箔之间的更高的粘附力水平。在锡含量为20-80％的材料中剥离的断裂模式不是在铜箔与导电混合物的界面上剥离，而是由于导电混合物的内部断裂而剥离。因此，在铜箔与导电混合物之间形成了比导电混合物更坚固的一种固相扩散层。因此，使用固相扩散层的相互连接的可靠性高。
图4是本发明人进行的相互连接可靠性的评价结果，是表示当填充在通孔中的导电浆料中的锡与银的比例变化时，在回流焊过程后，印刷线路板中的通路串联电阻与起始通路串联电阻的电阻变化率的变化的图。
为了解释评价过程，首先使用与上述导电浆料50所用的相同的锡颗粒和银颗粒作为本评价中的金属成分。向金属成分中加入松油醇，加入量等于金属成分的10重量％，处理该混合物，产生浆料。把浆料填充在单面导体图案薄膜的通孔中，并在上述条件下蒸发松油醇。把铜箔结合到单面导体图案薄膜的绝缘体面上。在上述条件下热压叠层单元。因此，制备了用于测量通路串联电阻的双面有导体图案的板。
然后，测量双面板的通路串联电阻，在该板通过250度、5分钟的回流焊过程后，再次测量通路串联电阻。然后，计算这些值的比例。该比例称为电阻变化率。
结果是，锡含量为20-80％保证了电阻变化率为20％或更小，这一般是提供良好可靠性的最大数值。
如果如上所述使用锡含量为20-80％的导电浆料50作为层间连接材料来制造印刷线路板，则可以提供具有优异连接可靠性的印刷线路板。
在本实施方案中，层间连接过程的温度是240-350度。加热温度优选的是至少220度或更高。
图5是本发明人进行的在形成导体图案的铜箔与导电混合物之间的粘附力对加热温度的依赖关系的评价结果。图5表示在加热温度变化时，在铜箔与导电混合物之间粘附力的变化。
为了解释评价过程，首先，把导电浆料50印刷在铜箔的有光泽面上，并在上述条件下蒸发松油醇。随后，把另一个铜箔叠在浆料上，使其无光泽面接触浆料。通过在上述条件下并逐个试样地变化加热温度来压制，把两个铜箔与它们之间的导电混合物结合在一起。
一个铜箔的有光泽面与另一个铜箔的无光泽面朝向浆料的原因是，在印刷线路板的制造过程中把单面导体图案薄膜叠层时，在这样的面之间形成填充导电混合物的通孔；即每个薄膜朝向印刷线路板的相同方向。以10毫米/分钟的速度剥离所结合的两个铜箔，所确定的剥离强度作为金属箔之间的粘附力。
结果表明，高于220度的加热温度提供了大于1.0N/mm的粘附力(在绝缘体与铜箔之间的粘附力)，该粘附力是优选的。在锡含量范围为20-80％的材料中剥离的断裂模式不是在铜箔与导电混合物之间的界面剥离，而是由于导电混合物的内部断裂而剥离。这意味着，铜箔与导电混合物之间形成了比导电混合物更坚固的一种固相扩散层。
如上所述，在层间连接过程中，高于220度的加热温度提供了在导电混合物与固相扩散层之间的良好层间连接。
在本实施方案中，层间连接材料(50)的热压压力为2-10MPa。该压制压力优选的是0.5MPa或更大。如果压制压力小于0.5MPa，金属颗粒不能通过烧结而充分一体化，不能充分形成固相扩散层。本发明人已经证实，通过把压制压力确定为0.5MPa或更大，保证了令人满意的层间连接。
在上述评价中，使用具有一个无光泽面的铜箔，在无光泽面上形成防锈膜。这种金属箔提供了良好的层间连接。
(第二种实施方案)
下文中，参考附图解释本发明的第二种实施方案。
在导电浆料50的组成方面和在填充后为了改进导电浆料50的保形性的工艺条件方面，第二种实施方案与第一种实施方案不同。所以，在第一种实施方案中所用的参考数字也用于本实施方案的相应部分，并省略其详细解释。
如图1(a)和1(b)所示，在与第一种实施方案一样，完成导体图案22和通孔24的形成后，把层间连接用的导电浆料50填充在单面导体图案薄膜21的通孔24中，如图1(c)所示。
该浆料通过下述步骤制备。把其量为60克的松油醇加入到300克的锡颗粒中。锡颗粒的平均颗粒尺寸为5微米，锡颗粒的比表面积为0.5m2/g。再加入300克银颗粒。银颗粒平均颗粒尺寸为1微米，比表面积为1.2m2/g。此外，加入其量为6克，平均颗粒尺寸为3微米，比表面积为0.8m2/g的铟颗粒(粘合剂颗粒)。通过混合器处理该混合物来制备浆料。
在填充导电浆料50后，在140-160度蒸发松油醇30分钟。在完成松油醇蒸发后，在180-200度加热单面导体图案薄膜21。
在加热前，在通孔24中只有与锡颗粒61和银颗粒62混合的铟颗粒63，如图6(a)所示。铟颗粒63的熔点为160度，因此，铟颗粒63通过加热熔化，铟颗粒部分63a连接锡颗粒61和银颗粒62，如图6(b)所示，在加热过程中，部分铟部分63a扩散进入锡颗粒61和银颗粒62中，冷却后，每个颗粒牢固地相互连接。
因此，显著改善了导电浆料50的保形性。所以，导电浆料50在以后的工艺过程中抵抗滴落。
在金属颗粒之间用铟部分63a的相互连接在本实施方案中通过在180-200度的加热进行。然而，可以使用其它温度，只要该温度低于锡的熔点(232度)和银的熔点(961度)(即低于锡的熔点，因为锡的熔点是两种中较低的)。金属颗粒相互连接而没有熔化锡颗粒61和银颗粒62。此外，可以通过热压而不仅仅加热来用铟相互连接金属颗粒。例如，通过在140-160度在加热辊等之间的热压使部分铟扩散到锡颗粒61和银颗粒62中，可以使金属颗粒相互连接。
在本实施方案中，使用铟颗粒63作为粘合剂。但是，可以使用其它金属颗粒作为粘合剂，只要该颗粒具有比锡和银的熔点更低的熔点，并扩散到锡颗粒61和银颗粒62中。
在完成了导电浆料在通孔24中的填充以及蒸发和加热时，如图1(d)和1(e)所示，通过在第一种实施方案进行的相同步骤制造一种多层印刷线路板100。当导电混合物51在通孔24中形成时，铟通过扩散被导电混合物51吸收。
根据上述结构和制备方法，产生了与第一个实施方案所得的相同的效果和优点。此外，层间连接材料50，在填充到通孔24中以后，具有更好的保形性，抵抗从通孔(24)中落下。所以，改善了相互连接的可靠性。
可以向导电浆料50中加入粘合剂树脂来改善其保性形。然而，粘合剂树脂的过量加入容易增大在层间连接过程中的层间连接电阻。
在本实施方案中未解释的材料和工艺条件与第一种实施方案相同。
(第三种实施方案)
下文中，参考附图解释本发明的第三种实施方案。在导电浆料50的组成方面和在填充过程后改进导电浆料保性形进行的工艺条件方面，第三种实施方案与第一种和第二种实施方案不同。在第一种实施方案中所用的相同数字用于本实施方案的相应部分，并省略其详细解释。
如图1(a)和1(b)所示，在与第一种实施方案一样，完成导体图案22和通孔24的形成后，把层间连接用的导电浆料50填充在单面导体图案薄膜21的通孔24中，如图1(c)所示。
把其量为60克的松油醇加入到300克的锡颗粒中。锡颗粒的平均颗粒尺寸为5微米，锡颗粒的比表面积为0.5m2/g。再加入300克较大的银颗粒。较大的银颗粒平均颗粒尺寸为1微米，比表面积为1.2m2/g。此外，加入其量为0.6克，作为粘合剂颗粒的、平均颗粒尺寸为5-7纳米的较小的银颗粒。通过混合机混合该混合物成为浆料。
在完成填充导电浆料50后，在140-160度蒸发松油醇30分钟。在完成松油醇蒸发后，在加热辊等之间在140-160度热压单面导体图案薄膜21。
在加热前，把平均颗粒尺寸为5-7纳米的小银颗粒64在通孔24中与锡颗粒61和平均颗粒尺寸为1微米的较大银颗粒62混合，如图7(a)所示。小银颗粒64具有大的表面能，使得部分小银颗粒64由于加热而扩散到锡颗粒61和大银颗粒62中，使锡颗粒61和大银颗粒62相互连接，如图7(b)所示。在导电混合物51在通孔24中形成时，小银颗粒64的银通过扩散被导电混合物51吸收。
所以，显著改善了导电浆料50的保形性，并且防止了导电浆料50在以后的工艺过程中滴落。
在本实施方案中通过在140-160度热压，进行在金属颗粒61、62和小银颗粒64之间的相互连接。然而，可以使用其它温度，只要该温度低于锡的熔点(232度)。金属颗粒相互连接而没有熔化锡颗粒61和大银颗粒62。此外，仅仅通过加热，没有热压，也可以通过小银颗粒64来相互连接金属颗粒。
在本实施方案中，使用小银颗粒64作为粘合剂颗粒。但是，可以使用其它金属颗粒，只要该颗粒的平均颗粒尺寸为1-100纳米，并扩散到锡颗粒61和大银颗粒62中。如果颗粒尺寸大于100纳米，难以在比锡的熔点低的温度下使颗粒相互连接，因为表面能变低。此外，小于1纳米的颗粒不是优选的，因为这样的颗粒制造困难且制造成本高。
在完成了导电浆料50在通孔24中的填充并通过蒸发和加热在保形性方面的改善时，如图1(d)和1(e)所示，通过在第一种实施方案中所用的相同过程制造一种多层印刷线路板100。
根据上述结构和制备方法，提供了与第一个实施方案所得的相同的效果和优点。此外，层间连接材料50，在填充到通孔24中以后，具有改善的保形性，防止了从通孔(24)中落下。所以，相互连接更可靠。
可以向导电浆料50中加入粘合剂树脂来改善其保性形。然而，粘合剂树脂的过量加入容易增大在层间连接过程中的层间连接电阻。在本发明中，不需要粘合剂树脂，因此，不必增大层间连接电阻。
(第四种实施方案)
本发明的第四种实施方案参考附图解释如下。第四种实施方案在导电浆料组成方面与第一种实施方案不同。所以，在第一种实施方案中所用的相同数字用于本实施方案的相同部分，并省略其详细解释。
如图1(a)和1(b)所示，根据与第一种实施方案中所用的相同步骤完成导体图案22和通孔24的形成后，把导电浆料50填充在单面导体图案薄膜21的通孔24中，如图1(c)所示。图1(c)表示填充导电浆料50的状态。然而，在本实施方案中，如图8(a)所示，填充作为层间连接材料的导电浆料250。
浆料250用下列步骤制备。把其量为60克的松油醇加入到300克较大的锌颗粒中。大锌颗粒的平均颗粒尺寸为1微米，大锌颗粒的比表面积为1.2m2/g。再加入300克较小的锌颗粒。小锌颗粒的平均颗粒尺寸为5-10纳米。通过混合机混合该混合物成为浆料。
在完成填充导电浆料250时，在140-160度蒸发松油醇30分钟。在通孔24中填充导电浆料250后并在蒸发松油醇后，如图1(d)和1(e)所示，通过在第一种实施方案中所用的相同步骤形成多层印刷线路板100。图1(e)表示印刷线路板100。图8(a)中表示本实施方案的印刷线路板200，其各层相互连接。
现在参考图8(a)和8(b)解释相互连接。图8(a)和图8(b)是图解表示通孔24的部分放大图。在通过真空热压机加热之前，填充在通孔24中并经过蒸发的浆料250处于图8(a)所示的状态。即大锌颗粒71和小锌颗粒72混合。
当浆料250被加热到240-350度时，小锌颗粒72熔化并使大锌颗粒相互连接。小锌颗粒72由于其明显大的表面能而熔化，其熔点为419度的大锌颗粒71不溶化。
在大锌颗粒71相互连接后，如图8(b)所示，在通孔24中形成由一体化的锌制成的导电混合物251，因为导电浆料250是在2-10MP的压力下。
此外，在通孔24中形成导电混合物251时，加压的导电混合物251被压向形成通孔24底部的表面。所以，在导电混合物251中的锌与形成导体图案22的铜箔中的铜相互扩散，在导电混合物251与导体图案22之间的界面上形成一种固相扩散层252。
虽然在图8中未表示出来，在导电混合物251中的锌与在相反方向的通孔中(即被在底面的导体图案封闭的通孔)形成导体图案22的铜箔中的铜之间形成一种类似的固相扩散层。所以，在通孔24的顶部和底部的导体图案22用一体化的导体混合物251和固相扩散层252进行相互导电连接。
根据上述的结构和制造方法，在导体图案22之间的相互导电连接不是只通过机械接触获得，因此层间接触电阻几乎不变。所以，改善了相互连接的可靠性。此外，与在第一种实施方案中一样，通过热压同时进行单面导体图案薄膜21和覆盖层36a、36b的一体化和导体图案22的相互连接。所以，制造印刷线路板200的制备步骤数量减少，并且降低了线路板的制造成本。
在本实施方案中，小锌颗粒72用作细金属颗粒。其优选的颗粒尺寸为1-500纳米。大于500纳米的颗粒尺寸使其难以在低于锌的熔点的温度下使锌颗粒71相互连接，因为表面能低。此外，颗粒尺寸小于1纳米的颗粒难以生产并且昂贵。小锌颗粒的颗粒尺寸更优选的是1-100纳米。
在本实施方案中，层间连接过程的加热温度是240-350度。然而，加热温度优选的是至少220度或更高。本发明人已经证实，在高于220度的加热温度下可以合适地形成导电混合物251和固相扩散层252，并且保证良好的层间连接。
在本实施方案中，层间连接过程的压制压力为2-10MPa。该压制压力优选的是0.5MPa或更大。如果压制压力小于0.5MPa，锌颗粒不能合适地一体化，不能合适地形成固相扩散层。本发明人已经证实，通过把压制压力确定为0.5MPa或更大，保证了令人满意的层间连接。
(其它实施方案)
在上述第一种、第二种和第三种实施方案中，使用锡颗粒作为第一种金属颗粒。然而，可以使用其它金属颗粒，只要金属颗粒与构成导体图案的金属(在上述每个实施例中是铜)相互扩散并形成合金即可。可用的金属包括铟等。第一种金属颗粒可以由单一的金属或者不同金属的混合物构成。
在上述第一种、第二种和第三种实施方案中，使用银颗粒作为第二种金属颗粒。然而，可以使用其它金属颗粒，只要这些颗粒在相互连接过程中不熔化并且与第一种金属颗粒形成合金即可。可用的金属是铜(熔点为1083度)、金(熔点为1063度)、铂(熔点为1769)、钯(熔点为1552度)、镍(熔点为1453度)、锌(熔点为419度)等。第二种金属颗粒可以由单一的金属或不同金属的混合物组成。
在上述第一种、第二种和第三种实施方案中，使用包含第一种和第二种金属颗粒的导电浆料50。然而，可以使用包含合金颗粒的导电浆料，每个合金颗粒通过第一种金属和第二种金属的合金形成。例如，如图9(a)所示，导电浆料150包含有机溶剂和合金颗粒162，每个合金颗粒包含50重量％的锡和50重量％的银，把导电浆料150填充到单面导体图案薄膜21的通孔24中，并经过蒸发。然后，优选的是把单面导体图案薄膜21叠层，并从两面热压叠层的单元，通过烧结在通孔24中的合金颗粒形成一体化的导电混合物51，如图9(b)所示。
导电混合物51被加压并被压在通孔24中，使得混合物51被压向形成通孔24底部的导体图案22表面。因此，在导电混合物51中的锡与形成导体图案22的铜箔的铜在固相中相互扩散，在导电混合物51与导体图案22之间的界面上形成固相扩散层52。这样，产生了第一种实施方案的效果和优点。
第一种金属不限于锡。如上所述，可以单独或混合使用铟等。而且，第二种金属不限于银。如上所述，可以单独或混合使用铜、金、铂、钯、镍、锌等。
导电浆料150的金属成分为是50重量％的锡和50重量％的银。与在上述第一种、第二种和第三种实施方案中一样，金属成分的锡含量优选的是20-80％。
在第四种实施方案中，导电浆料250含有大锌颗粒71和小锌颗粒72。但是，可以使用其它金属颗粒，只要这些颗粒与构成导体图案的金属(在上述实施例中是铜)相互扩散并形成合金即可。可用的金属是铝、镍等。这些金属可以单独或混合使用，作为大金属颗粒和小或细金属颗粒。
此外，导电浆料250可以是一种只含有与构成导体图案的金属扩散并形成合金的细或小金属颗粒的导电浆料。即导电浆料250不含大金属颗粒。许多结构都是有效的，只要在层间连接过程中可以通过熔化细金属颗粒在通孔中形成导电混合物，并在所形成的导电混合物与导体图案之间形成相互的固相扩散层即可。
即构成细金属颗粒的金属不需要与构成导体图案的金属相互扩散并形成合金，只要大金属颗粒与细金属颗粒形成合金即可，并且大金属颗粒与构成导体图案的金属相互扩散并形成合金。类似地，如果构成细金属颗粒的金属与构成导体图案的金属相互扩散并形成合金，构成大金属颗粒的金属不必与构成导体图案的金属形成合金，只要大金属颗粒与构成细金属颗粒的金属相互扩散并形成合金即可。
换言之，如果构成大金属颗粒和小金属颗粒的两种金属相互形成合金，只要构成大金属颗粒或者细金属颗粒的两种金属之一与构成导体图案的金属相互扩散并形成合金，任何金属组合都会良好地起作用。所以，例如，下列金属构成是可以使用的。锌、铝和镍的至少一种金属用于大金属颗粒，银、铜、金、铂和钯的至少一种金属用于细金属颗粒。此外，也可以使用相反的组合。
在第一种实施方案中，在浆料50中只有第一种金属颗粒和第二种金属颗粒。在第二种和第三种实施方案中，在浆料中包含第一种金属颗粒、第二种金属颗粒和粘合剂颗粒。然而，可以向浆料50中加入不与锡形成合金的其它金属颗粒。例如，为了调节导电混合物51的热膨胀系数到接近绝缘体树脂薄膜23的热膨胀系数，可以加入其它金属颗粒、不导电无机填料等。然而，这样的其它材料的过量加入可能阻碍导电混合物51的一体化。
在第四种实施方案中，在浆料250中只包含大金属颗粒和细金属颗粒。然而，可以包含不与该金属颗粒形成合金的其它金属颗粒。例如，为了调节导电混合物251的热膨胀系数到接近绝缘体树脂薄膜23的热膨胀系数，可以加入其它金属颗粒、不导电无机填料等。然而，这样的其它材料的过量加入可能阻碍导电混合物251的一体化。
此外，在上述每一种实施方案中，在印刷线路板的制造过程中，如图1(d)所示，把单面导体图案薄膜21叠层。然而，叠层结构不限于这一种，而是只要其它结构用于需要层间连接的多层或双面印刷线路板，也可以使用其它结构。
例如，图10所示的结构是可能的。在图10中，通过把具有覆盖其整个面的铜箔导体图案的单面导体图案薄膜71、单面导体图案薄膜21和铜箔81叠层，制造一种多层印刷线路板。然后，热压该叠层。此后，在两个面上确定铜箔。在图11中所示的另一种结构也是可能的。在图11中，通过把单面导体图案薄膜21与双面薄膜91叠层，制造另一种多层印刷线路板。然后热压叠层的单元。而且，如图12中所示的其它结构也是可能的。在图12中，通过在双面薄膜91的两面叠层树脂薄膜23，制造了另一种多层印刷线路板。然后，如图所示，向叠层单元上加铜箔81。然后热压叠层的坯体。
图13中表示了另一种结构。在图13中，通过在树脂薄膜23上叠层铜箔、热压叠层单元、然后在两面上确定铜箔，制造了另一种多层印刷线路板。在图14中表示的另一种结构中，通过把具有覆盖其一个整面的铜箔导体图案的单面导体图案薄膜71与铜箔81叠层，制造了另一种多层印刷线路板。然后热压该叠层。然后在两个面上确定铜箔。
在每个实施方案中，使用由65-35％聚醚醚酮树脂和35-65％聚醚酰亚胺树脂的混合物制成的树脂薄膜作为树脂薄膜23和覆盖层36a和36b。代替这种薄膜，可以使用通过向聚醚醚酮树脂和聚醚酰亚胺树脂中加入不导电填料的薄膜。也可以单独使用聚醚醚酮(PEEK)或聚醚酰亚胺(PEI)。
此外，树脂薄膜和覆盖层可用的材料是聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、热塑性聚酰亚胺或者称为液晶的聚合物等。也可以使用由PEEK、PEI、PEN、PET、PES、热塑性聚酰亚胺和液晶聚合物的至少一种叠层的聚醚酰亚胺薄膜的结构。只要薄膜能够通过热压结合在一起并具有后面的焊接过程要求的耐热性，可以使用其它树脂薄膜。
如果使用由热塑性树脂层叠层的聚醚酰亚胺薄膜，剥离和翘曲等问题是可以防止的，因为聚酰亚胺的15-20ppm的热膨胀系数与用于布线的典型材料铜的热膨胀系数(17-20ppm)接近。
在双面印刷线路板的情况下，例如，在B阶段的环氧树脂、双马来酰亚胺三嗪(BT)、聚亚苯基醚(PPE)和聚酰亚胺(PI)等热固性树脂是可以使用的。即使在多层印刷线路板的情况下，在B阶段的环氧树脂、BT、PPE和PI等热固性树脂对于所谓堆积构造法(build-upconstruction)都是可用的。
在上述每个实施方案中，用铜作为构成导体图案22的金属。但是，在第一种、第二种和第三种实施方案中，除了铜，可以使用与导电混合物51中的第一种金属(在上述每个实施例中是锡)在固相中相互扩散的金属。此外，导体图案22不必完全用与导电混合物51中的第一种金属相互扩散的金属制成。可以使用具有银和金等金属制成的镀层的导体图案，银和金等金属与导电混合物51中所含的锡(第一种金属)相互扩散。可以使用任何导体图案，只要这些图案在相当于通孔24的位置上具有可以与导电混合物51中所含的第一种金属相互扩散的金属。
在第四种实施方案中，除了铜，可以使用与导电混合物251中的金属成分(在上述实施例中是锌)在固相中相互扩散的金属。此外，导体图案22不必完全由与导电混合物251中所含的金属成分相互扩散的金属制成。可以使用具有银和金等金属制成的镀层的导体图案，银和金等金属与导电混合物251中所含的金属成分相互扩散。可以使用任何导体图案，只要这些图案在相当于通孔24的位置上具有可以与导电混合物251中所含的金属成分相互扩散的金属。
在第一种实施方案中，导电浆料50由两种金属颗粒61和62以及有机溶剂组成。在第二种实施方案中，导电浆料50由两种类型的金属颗粒61、62和63以及有机溶剂组成。在第三种实施方案中，导电浆料由三种金属颗粒61、62和64以及有机溶剂组成。在第四种实施方案中，导电浆料250由两种金属颗粒71和72以及有机溶剂组成。可以向导电浆料50、250中加入分散剂，加入量等于导电浆料50、250的固体成分(例如在第一种实施方案中的两种金属颗粒61和62)的0.01-1.5重量％。这使得更容易把金属颗粒均匀分散在导电浆料50、250中。但是，小于0.01重量％的分散剂含量几乎不能提供分散作用，大于1.5重量％的分散剂含量阻碍导电混合物的烧结一体化。可以使用磷酸酯和硬脂酸酯等作为分散剂。
在每个实施方案中，层间连接材料是第一类的导电浆料50或第二类导电浆料250。但是，除了浆料以外，可以使用粒状材料，只要能够把该材料填充在通孔中。
在每个实施方案中，印刷线路板100、200是由4层组成。然而，当然，只要线路板由多个导体图案层组成，不限制其数量。
虽然已经说明并描述了本发明的优选的实施方案，这些实施方案能够变化和修改，而不限于所提出的准确细节，本发明包括在从属权利要求范围内的变化和修改。

Claims (38)

1.一种通过相互连接各层形成的印刷线路板(100)，每层包括：
绝缘薄膜(23)，其中，在绝缘薄膜(23)中形成至少一个通孔(24)；
位于绝缘薄膜(23)上的导体图案(22)，其中，导体图案(22)包括导体金属，该线路板(100)的特征在于：
包含金属成分的固体导电材料(51，52)位于通孔(24)中，其中，固体导电材料(51，52)包含第一类导电材料(51)和第二类导电材料(52)，其中，第一类导电材料(51)包含金属，第二类导电材料(52)包含由所述第一种金属和所述导体金属形成的合金。
2.根据权利要求1的线路板(100)，其中：所述金属是锡和铟的至少一种。
3.根据权利要求1-2的任一项的线路板(100)，其中：所述金属是第一种金属，所述第一类导电材料是所述第一种金属和第二种金属的合金，所述第二种金属是银、铜、金、铂、钯、镍和锌的至少一种。
4.根据权利要求1-2的任一项的线路板(100)，其中：第一类导电材料(51)是所述金属与银、铜、金、铂、钯、镍和锌的至少一种的合金。
5.根据权利要求1-4的任一项的线路板(100)，其中：所述金属占固体导电材料(51，52)的金属成分的20-80重量％。
6.根据权利要求1-5的任一项的线路板(100)，其中：所述导体金属是铜。
7.根据权利要求1-6的任一项的线路板(100)，其中：绝缘薄膜(23)由热塑性树脂或热固性树脂制成。
8.根据权利要求1-7的任一项的线路板(100)，其中：第一类导电材料(51)是一体化的导电层(51)，第二类导电材料(52)是固相扩散层(52)，其中，固相扩散层(52)位于一体化的导电层(51)和导体图案(22)之间。
9.根据权利要求1-8的任一项的线路板(100)，其中：所述金属的熔点低于加热线路板(100)来连接各层所达到的预定温度。
10.根据权利要求9的线路板(100)，其中：所述金属是第一种金属，第一类导电材料(51)是所述第一种金属和第二种金属的合金，所述第二种金属的熔点高于所述预定温度。
11.一种制造印刷线路板(100)的方法，包括：
用层间导电材料填充在绝缘材料中形成的通孔(24)；和
把带有导体图案(22)的绝缘薄膜(23)的层叠层，形成叠层，使得通孔(24)位于叠层中的导体图案(22)之间，该方法特征在于：
把所述叠层加热到预定温度并压制所述叠层，在每个通孔(24)中形成固体导电材料(51，52)使导体图案电连接，其中，每个通孔(24)的固体导电材料(51，52)包含导电层(51)和固相扩散层(52)，固相扩散层(52)由第一种金属材料和导体金属形成，其中，所述导体金属是形成导体图案(22)的金属，其中，所述层间导电材料包含所述第一种金属材料和第二种金属材料，所述第二种金属材料在高于预定温度的温度下熔化。
12.根据权利要求11的方法，其中：在第一种金属材料中包含锡和铟的至少一种。
13.根据权利要求11-12的任一项的方法，其中：在所述第二种金属材料中包含银、铜、金、铂、钯、镍和锌的至少一种。
14.根据权利要求11-13的任一项的方法，其中：所述第一种金属材料占层间导电材料(51，52)中的金属的20-80重量％。
15.根据权利要求11-12的任一项的方法，其中：使用铜作为所述导体金属。
16.根据权利要求11-15的任一项的方法，其中：使用热塑性树脂或热固性树脂作为所述绝缘薄膜的材料。
17.根据权利要求11-16的任一项的方法，其中：在层间导电材料(51，52)中包含由所述第一种金属材料制成的颗粒和由所述第二种金属材料制成的颗粒。
18.根据权利要求11-17的任一项的方法，其中：在所述层间导电材料(51，52)中包含由所述第一种金属材料和所述第二种金属材料制成的合金颗粒。
19.根据权利要求11-18的任一项的方法，其中：所述加热把叠层加热到至少220度的温度。
20.根据权利要求11-19的任一项的方法，其中：所述压制施加至少0.5MPa的压力。
21.根据权利要求11-20的任一项的方法，其中：所述层间连接材料在所述填充前以一种浆料被形成，其中，所述浆料的形成包括向由所述金属材料制成的颗粒(61，62)中加入溶剂。
22.根据权利要求21的方法，包括向所述浆料中加入分散剂，其中，在所述浆料中分散剂的重量为所述浆料中所有固体重量的0.01-1.5％。
23.根据权利要求21-22的任一项的方法，还包括：
向所述浆料中加入粘合剂颗粒(63)；和
在所述加热和压制步骤前且在填充步骤后，预热所述叠层，使粘合剂颗粒(63)扩散到所述金属材料中。
24.根据权利要求21的方法，其中：在粘合剂颗粒(63)中包含粘合剂金属，所述粘合剂金属在低于所述第一种金属材料熔化的温度下熔化，其中，所述预热是把所述叠层加热到使所述粘合剂金属熔化的温度，所述粘合剂金属由于所述预热把所述第一种金属材料和所述第二种金属材料相互连接。
25.根据权利要求23的方法，其中：粘合剂颗粒(63)的平均颗粒尺寸为1-100纳米，其中，所述第一种金属材料和所述第二种金属材料由于所述预热通过粘合剂金属相互连接，所述粘合剂金属包含在粘合剂颗粒(63)中。
26.根据权利要求21-24的任一项的方法，其中：使用所述第一种金属材料和所述第二种金属材料的颗粒(61，62)来形成所述浆料，其中，颗粒(61，62)的平均颗粒尺寸为0.1-20微米，比表面积为0.1-2.5m2/g。
27.一种制造印刷线路板(100)的方法，包括：
把带有导体图案(22)的绝缘体薄膜(23)的层堆叠，形成叠层，使得通孔(24)位于所述叠层中的导体图案(22)之间；该方法特征在于：
用一种层间导电材料填充在绝缘体材料中形成的通孔(24)，其中，所述层间导电材料包含颗粒(61，62)，颗粒(61，62)包含金属材料，所述颗粒的平均颗粒尺寸为1-500纳米；和
通过把所述叠层加热到预定温度并压制该叠层，在每个通孔(24)中形成的固体导电材料(51，52)，把所述导体图案电连接，其中，每个通孔(24)的固体导电材料(51，52)包括导电层(51)和固相扩散层(52)，固相扩散层(52)由所述金属材料和导体金属形成，其中，所述导体金属是形成导体图案(22)的金属。
28.根据权利要求27的方法，其中：使用锌、铝和镍的至少一种作为所述金属材料。
29.根据权利要求27-28的任一项的方法，其中：颗粒(61，62)是较细的颗粒，并且该方法包括向所述层间连接材料中加入与所述较细颗粒相比是较大的颗粒，所述较大颗粒用与所述较细颗粒相同的材料制成。
30.根据权利要求27-28的任一项的方法，其中，所述颗粒是较细的颗粒，所述方法包括向所述层间连接材料中加入与所述较细颗粒相比是较大的较大颗粒，所述较大的颗粒包含与所述较细颗粒的金属材料形成合金的金属。
31.一种制造印刷线路板(100)的方法，其特征在于：
用层间导电材料填充在绝缘材料中形成的通孔(24)；
把带有导体图案(22)的绝缘体薄膜(23)的层堆叠，形成叠层，使得通孔(24)位于在所述叠层中的导电图案(22)之间；和
加热并压制所述叠层，该方法特征在于：
通过所述加热和压制，在每个通孔(24)中形成固体导电材料(51，52)，使导体图案(22)导电连接，其中，所述层间导电材料包含含有金属材料的较大颗粒和包含金属材料的较细颗粒，其中，所述较细颗粒的平均颗粒尺寸为1-500纳米，当所述叠层被加热到预定温度并压制时，所述较大颗粒的金属材料与所述较细颗粒的金属材料形成合金，其中，每个通孔(24)的固体导电材料(51，52)包含导电层(51)和固相扩散层(52)，固相扩散层(52)由所述金属材料之一与形成导体图案(22)的导体金属形成。
32.根据权利要求31的方法，其中：使用锌、铝和镍的至少一种作为在较大颗粒中包含的金属材料。
33.根据权利要求27-32的任一项的方法，其中：使用铜作为形成导体图案(22)的金属。
34.根据权利要求27-33的任一项的线路板(100)，其中：使用热塑性树脂或热固性树脂作为所述绝缘薄膜的材料。
35.根据权利要求27-34的任一项的方法，其中：所述加热是把所述叠层加热到至少220度的温度。
36.根据权利要求35的方法，其中：所述压制是施加至少0.5MPa的压力。
37.根据权利要求27-36的任一项的方法，其中：在所述填充前，以浆料形式形成层间连接材料，其中，浆料的形成包括向由所述金属材料制成的颗粒加入溶剂。
38.根据权利要求37的方法，其中：向所述浆料中加入分散剂，其中，在所述浆料中分散剂的重量为所述浆料中所有固体的重量的0.01-1.5％。
CNB011338407A 2000-12-26 2001-12-25 印刷线路板和制造印刷线路板的方法 Expired - Fee Related CN100346676C (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP395601/00 2000-12-26
JP2000395601 2000-12-26
JP94176/01 2001-03-28
JP2001094176 2001-03-28
JP2001224962 2001-07-25
JP224962/01 2001-07-25
JP338119/01 2001-11-02
JP2001338119A JP3473601B2 (ja) 2000-12-26 2001-11-02 プリント基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN1361655A true CN1361655A (zh) 2002-07-31
CN100346676C CN100346676C (zh) 2007-10-31

Family

ID=27481920

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011338407A Expired - Fee Related CN100346676C (zh) 2000-12-26 2001-12-25 印刷线路板和制造印刷线路板的方法

Country Status (8)

Country Link
US (2) US6641898B2 (zh)
EP (1) EP1220591A3 (zh)
JP (1) JP3473601B2 (zh)
KR (1) KR20020052959A (zh)
CN (1) CN100346676C (zh)
MX (1) MXPA01013269A (zh)
SG (1) SG108290A1 (zh)
TW (1) TW507481B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423222B2 (en) 2001-01-15 2008-09-09 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
CN103596382A (zh) * 2013-11-08 2014-02-19 溧阳市江大技术转移中心有限公司 一种印刷电路板
CN107087355A (zh) * 2017-06-16 2017-08-22 东莞职业技术学院 一种采用丝网印刷技术实现pcb内层互联的方法
CN109530957A (zh) * 2017-09-21 2019-03-29 丰田自动车株式会社 接合材料
CN114501856A (zh) * 2021-12-13 2022-05-13 深圳市华鼎星科技有限公司 多层导电线路及其制作方法及显示模组

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
US6855222B2 (en) * 2002-06-19 2005-02-15 Murata Manufacturing Co., Ltd. Method for manufacturing laminated multilayer electronic components
US7604843B1 (en) 2005-03-16 2009-10-20 Nanosolar, Inc. Metallic dispersion
US7700464B2 (en) 2004-02-19 2010-04-20 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from nanoflake particles
US8309163B2 (en) * 2004-02-19 2012-11-13 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer by use of chalcogen-containing vapor and inter-metallic material
US8329501B1 (en) 2004-02-19 2012-12-11 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from inter-metallic microflake particles
US8846141B1 (en) 2004-02-19 2014-09-30 Aeris Capital Sustainable Ip Ltd. High-throughput printing of semiconductor precursor layer from microflake particles
US8372734B2 (en) 2004-02-19 2013-02-12 Nanosolar, Inc High-throughput printing of semiconductor precursor layer from chalcogenide nanoflake particles
US7663057B2 (en) 2004-02-19 2010-02-16 Nanosolar, Inc. Solution-based fabrication of photovoltaic cell
US8623448B2 (en) 2004-02-19 2014-01-07 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from chalcogenide microflake particles
US7605328B2 (en) * 2004-02-19 2009-10-20 Nanosolar, Inc. Photovoltaic thin-film cell produced from metallic blend using high-temperature printing
JP4468081B2 (ja) * 2004-06-10 2010-05-26 三菱樹脂株式会社 多層配線基板用導電性ペースト組成物
KR100687394B1 (ko) * 2004-09-24 2007-02-27 산에이카가쿠 가부시키가이샤 다층회로기판과 그 제조방법
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
JP4593331B2 (ja) * 2005-03-24 2010-12-08 古河電気工業株式会社 積層回路基板とその製造方法
US7342183B2 (en) * 2005-07-11 2008-03-11 Endicott Interconnect Technologies, Inc. Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same
US7442879B2 (en) * 2005-07-11 2008-10-28 Endicott Interconect Technologies, Inc. Circuitized substrate with solder-coated microparticle paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same and method of making said substrate
US7334323B2 (en) * 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
JP4609849B2 (ja) * 2005-08-01 2011-01-12 古河電気工業株式会社 積層回路基板
JP4609850B2 (ja) * 2005-08-01 2011-01-12 古河電気工業株式会社 積層回路基板
JP4996838B2 (ja) * 2005-09-29 2012-08-08 三菱樹脂株式会社 多層配線基板
US8063315B2 (en) 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
US7629559B2 (en) * 2005-12-19 2009-12-08 Endicott Interconnect Technologies, Inc. Method of improving electrical connections in circuitized substrates
JP4647505B2 (ja) 2006-01-26 2011-03-09 富士通株式会社 構造体および配線基板並びに配線付き構造体の製造方法
JP5114858B2 (ja) 2006-03-28 2013-01-09 富士通株式会社 多層配線基板およびその作製方法
JP4961162B2 (ja) * 2006-05-01 2012-06-27 有限会社 エスアイジェイテクノロジ 電気接続体及びカートリッジ
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
JP2009059814A (ja) * 2007-08-30 2009-03-19 Denso Corp 多層プリント基板の製造方法
JP5436774B2 (ja) 2007-12-25 2014-03-05 古河電気工業株式会社 多層プリント基板およびその製造方法
JP4915396B2 (ja) * 2008-06-19 2012-04-11 株式会社デンソー 層間接続用導電体の製造方法
JP5200879B2 (ja) * 2008-11-19 2013-06-05 株式会社デンソー 多層回路基板導電用充填材料およびその充填方法
JP5424632B2 (ja) * 2008-12-19 2014-02-26 キヤノン株式会社 インクジェット記録ヘッド用基板の製造方法
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
JP5238609B2 (ja) * 2009-05-26 2013-07-17 パナソニック株式会社 金属微粒子発生装置
JP2013502704A (ja) * 2009-08-19 2013-01-24 ピコドリル エスアー 基板に導電性ビアを製造する方法
JP5526720B2 (ja) * 2009-11-13 2014-06-18 株式会社村田製作所 樹脂回路基板およびその製造方法
KR101219139B1 (ko) * 2009-12-24 2013-01-07 제일모직주식회사 이방 도전성 페이스트, 필름 및 이를 포함하는 회로접속구조체
JP5439165B2 (ja) * 2009-12-28 2014-03-12 株式会社フジクラ 多層配線板及びその製造方法
US8723049B2 (en) 2011-06-09 2014-05-13 Tessera, Inc. Low-stress TSV design using conductive particles
JP5991494B2 (ja) 2011-06-15 2016-09-14 株式会社村田製作所 積層コイル部品
JP5748112B2 (ja) 2011-06-15 2015-07-15 株式会社村田製作所 積層コイル部品、及び該積層コイル部品の製造方法
JP2013102210A (ja) * 2013-01-25 2013-05-23 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
JP5874697B2 (ja) 2013-08-28 2016-03-02 株式会社デンソー 多層プリント基板およびその製造方法
JP6022492B2 (ja) * 2014-02-13 2016-11-09 有限会社 ナプラ 微細空間内に導体を形成する製造方法
JP6476562B2 (ja) * 2014-03-18 2019-03-06 富士通株式会社 配線基板および配線基板の製造方法
KR20160046621A (ko) * 2014-10-21 2016-04-29 삼성전자주식회사 반도체 칩 패키지 테스트용 테스트 소켓 및 이의 제조 방법
JP6430886B2 (ja) * 2015-04-27 2018-11-28 京セラ株式会社 回路基板およびこれを備える電子装置
EP3406113B1 (en) * 2016-01-20 2020-09-09 Jaquet Technology Group AG Manufacturing method for a sensing element and sensor device
JP6551301B2 (ja) * 2016-05-19 2019-07-31 株式会社デンソー 電子装置、および電子装置の製造方法
JP6623941B2 (ja) 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
CN211321678U (zh) * 2017-06-26 2020-08-21 株式会社村田制作所 多层布线基板
JP2019067994A (ja) * 2017-10-04 2019-04-25 トヨタ自動車株式会社 積層基板とその製造方法
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947956A (en) * 1974-07-03 1976-04-06 The University Of Sherbrooke Multilayer thick-film hybrid circuits method and process for constructing same
JPS56134404A (en) * 1980-03-24 1981-10-21 Sony Corp Conductive material and method of prdoducing same
JPS61236192A (ja) * 1985-04-12 1986-10-21 株式会社日立製作所 セラミツク基板の電極形成方法
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5280414A (en) * 1990-06-11 1994-01-18 International Business Machines Corp. Au-Sn transient liquid bonding in high performance laminates
TW222736B (zh) * 1992-06-05 1994-04-21 Matsushita Electric Ind Co Ltd
AU4531793A (en) * 1992-06-12 1994-01-04 Aluminum Company Of America Method of fabricating multilayer structures with nonplanar surfaces
CN1044762C (zh) * 1993-09-22 1999-08-18 松下电器产业株式会社 印刷电路板及其制造方法
US5652042A (en) * 1993-10-29 1997-07-29 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste
JP2603053B2 (ja) 1993-10-29 1997-04-23 松下電器産業株式会社 ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
JP3331083B2 (ja) * 1995-03-06 2002-10-07 株式会社住友金属エレクトロデバイス 低温焼成セラミック回路基板
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
GB9524475D0 (en) * 1995-11-30 1996-01-31 Zeneca Ltd Compound preparation and use
CA2196024A1 (en) * 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
JP3241605B2 (ja) 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
US6703565B1 (en) 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JP3574738B2 (ja) * 1998-01-29 2004-10-06 京セラ株式会社 配線基板
JP3595152B2 (ja) * 1998-02-27 2004-12-02 京セラ株式会社 配線基板およびその製造方法
JPH11251703A (ja) * 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
US6139777A (en) 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
JP3187373B2 (ja) 1998-07-31 2001-07-11 京セラ株式会社 配線基板
JP2000138457A (ja) 1998-11-02 2000-05-16 Kyocera Corp 多層配線基板およびその製造方法
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
JP3236829B2 (ja) * 1999-02-15 2001-12-10 松下電器産業株式会社 バイアホール部の接続構造及び配線基板
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423222B2 (en) 2001-01-15 2008-09-09 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
CN103596382A (zh) * 2013-11-08 2014-02-19 溧阳市江大技术转移中心有限公司 一种印刷电路板
CN107087355A (zh) * 2017-06-16 2017-08-22 东莞职业技术学院 一种采用丝网印刷技术实现pcb内层互联的方法
CN109530957A (zh) * 2017-09-21 2019-03-29 丰田自动车株式会社 接合材料
CN114501856A (zh) * 2021-12-13 2022-05-13 深圳市华鼎星科技有限公司 多层导电线路及其制作方法及显示模组

Also Published As

Publication number Publication date
CN100346676C (zh) 2007-10-31
US6972070B2 (en) 2005-12-06
EP1220591A3 (en) 2004-07-21
EP1220591A2 (en) 2002-07-03
JP2003110243A (ja) 2003-04-11
JP3473601B2 (ja) 2003-12-08
US20040052932A1 (en) 2004-03-18
TW507481B (en) 2002-10-21
KR20020052959A (ko) 2002-07-04
SG108290A1 (en) 2005-01-28
US20020086145A1 (en) 2002-07-04
US6641898B2 (en) 2003-11-04
MXPA01013269A (es) 2004-05-21

Similar Documents

Publication Publication Date Title
CN100346676C (zh) 印刷线路板和制造印刷线路板的方法
CN1180666C (zh) 印刷线路板和制造印刷线路板的方法
CN1193646C (zh) 印刷电路板及其制造方法
CN1251560C (zh) 零件内藏模块及其制造方法
US7165321B2 (en) Method for manufacturing printed wiring board with embedded electric device
JP6423369B2 (ja) 多層電子基体ｚ軸内部接続構造物
CN1199537C (zh) 多层基体的制造方法和用该制造方法制出的多层基体
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
CN1184868C (zh) 制造多层电路板组件的方法
CN101031982A (zh) 导电性糊剂和使用它的多层印刷布线板
CN1264388C (zh) 树脂板及其应用
CN1577813A (zh) 电路模块及其制造方法
CN1338775A (zh) 半导体装置及其制造方法、电路基板以及电子装置
CN1906984A (zh) 印刷电路板、印刷电路组件和电子设备
CN1543291A (zh) 电子部件内置模块及其制造方法
CN1314776A (zh) 单片陶瓷电子元件及其制造方法和电子器件
JP2004014565A (ja) バンプの形成方法及びそれにより形成されたバンプを有する基板並びにその基板と他の基板との接合方法
JP2007324550A (ja) 多層基板
JP2003086949A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
CN1753599A (zh) 印刷板及其制造方法
JP2009059814A (ja) 多層プリント基板の製造方法
CN1182764C (zh) 陶瓷基板的制造方法
CN101044806A (zh) 多层印刷配线板及其制造方法
JP3945316B2 (ja) 多層配線基板及びその製造方法
CN1252682A (zh) 混合型模块

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071031

Termination date: 20181225

CF01 Termination of patent right due to non-payment of annual fee