CN1252682A - 混合型模块 - Google Patents

混合型模块 Download PDF

Info

Publication number
CN1252682A
CN1252682A CN99123293A CN99123293A CN1252682A CN 1252682 A CN1252682 A CN 1252682A CN 99123293 A CN99123293 A CN 99123293A CN 99123293 A CN99123293 A CN 99123293A CN 1252682 A CN1252682 A CN 1252682A
Authority
CN
China
Prior art keywords
circuit substrate
circuit
heat
recess
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99123293A
Other languages
English (en)
Other versions
CN1331228C (zh
Inventor
村井田道夫
井口巧一
铃木一高
成田直人
重谷寿士
藤井知德
稻葉一夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN1252682A publication Critical patent/CN1252682A/zh
Application granted granted Critical
Publication of CN1331228C publication Critical patent/CN1331228C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明揭示一种混合型模块,包括电路基板(11)由多个的绝缘体层(14)和电极性所构成的多层印刷电路板形成,在电路基板(11)的主面(16)上形成电极层(15)的散热电极(15a)露出的凹部(17),不仅将电路元件(13)连接在露出于凹部(17)底面的散热电极(15a)上,并且,在电路基板(11)侧面上形成与散热电极(15a)连接的外部电极(23),构成混合模块(10)。藉此,发生于电路元件(13)的热量,就不需要经由电路基板(11)的绝缘体层(14)因会从散热电极(15a)及外部电极(23)散热所以变成优于散热性。又,因不会从电路基板(13)的母电路基板施加应力所以可提高其可靠性。并且,因将电路基板13封装于电路基板(11)的凹部(17),所以可提高封装密度。

Description

混合型模块
本发明涉及在欲形成电路图案的电路基板上，形成有封装积层电容器或积层感应器等的芯片元件，或封装半导体元件等的电路元件的电子电路的混合型模块。
以往，作为这种混合型模块，如图16所示者为人所知晓。图16是表示以往技术的混合模块的侧面剖视图。
此混合型模块100，是电路基板101上封装有芯片状电子元件102及具有发热性的半导体组件等电路元件103。
电路基板101是由热传导性良好的氮化铝系的陶瓷所构成，芯片状电子元件102是软焊于形成在电路基板101上的电路图案106。电路元件103为经由软焊凸块103a接合于电路图案106上。于此，芯片状电子元件102，是例如积层电容器等的被动元件。又，电路元件103是如FET等的主动元件。
在电路基板101侧面，形成有与母电路基板200连接的端子电极101a，此端子电极101a为软焊于形成在母电路基板200的电路图案201。又与电路基板101的母电路基板200所对向的主面101b，是经由形成于母电路基板200的导体膜202所连接。此导体膜202是用来有效率地将混合型模块100的热量传导于母电路基板200者，而由热传导性良好的构件所构成。藉此构成，在此混合型模块100是从封装于电路基板101的电路元件103所发生的热量，为由电路基板101及导体膜202散热于母电路基板200或接地等具有宽广面积的导体膜。
然而，于这种混合型模块100，发生于电路元件103的热量，是经由电路元件103的软焊凸块传导至电路基板101。并且，该热量是经由电路基板101及导体膜202传导至母电路基板。因此，存有热传导不良的问题。又，为了欲提高热传导率所使用的氮化铝系陶瓷，是较一般性二氧化铝系的基板材料更昂贵，具有不经济的问题。并且，因将所有元件封装于电路基板101的单面上，所以具有高密度化困难的问题。
为了解决这种问题，提案有如图17所示的混合型模块。图17是表示以往技术的其它混合型模块的侧面剖视图。
于这混合型模块100，不仅在电路基板101的底面侧形成凹部111，并且，在这凹部111封装电路元件103。具体上，这凹部111是为了在底面可露出电路图案106形成于电路基板101底面。电路元件103为经由软焊凸块103a封装于凹部111的电路图案106。在电路元件103表面侧接着有散热板112。在凹部111填充有密封电路元件103的密封用树脂113。
藉此构成，从电路元件103所发生的热量，是由散热板112传导，经由此散热板112而散热于母电路基板。藉此，就可得到高散热效率。又，因可在电路基板101两面配置元件，所以可实现高密度化。
然而，在此混合型模块110的一面侧不仅封装于电路基板101，并且，他面侧为接着于散热板112。因此，封装混合型模块110时所发生的应力会集中于电路元件103。藉此，具有不容易维持混合型模块110的可靠性的问题。又，因对于电路基板101封装电路元件103是使用面下(face down)方式搭载的所谓浮片芯片(flipchip)方式等，所以封装成本将偏高。又，由于相同理由，由于不能直视电路元件103的连接部所以也具有制造良率不良的问题。
本发明是鉴于上述情形所发明者，其目的是提供一种散热性及可靠性高可高密度封装的混合型模块。
为了达成上述目的，本发明第1发明的混合型模块，形成凹部的电路基板，和封装于该电路基板凹部内具有发热性的电路元件，使形成电路基板的所述凹部侧相对于母电路基板进行封装，其特征在于，
所述电路基板是由具有导体层的多层基板构成，并且，所述导体层露出于所述凹部底面，
所述电路元件连接在露出于凹部底面的所述导体层上。
若依据本发明电路基板是由多层构造的基板所形成，又，电路元件为封装于形成于电路基板的凹部，所以可提升封装密度。又，因电路元件为接着于露出在电路基板凹部的导体层，所以，从电路元件所发生的热量将传导于导体层。所以，可有效地散热来自电路元件所发生的热量。并且，因电路元件为只有单面侧接着于导体层，所以，不会从母电路基板施加应力于电路元件。
本发明第2发明的混合型模块，不仅具有形成电路基板侧面的外部电极，并且，连接所述电路元件的导体层是在电路基板侧面上与所述外部电极连接。
若依据本发明，从电路元件传导于导体层的热量为经由外部电极散热于母电路基板侧或空气中。因此，所以，可从电路元件有效率地将热量散热。
并且，本发明第3发明的混合型模块，不仅具有覆盖电路基板的外壳，并且，连接所述电路元件的导体层是于电路基板侧面与所述外壳连接。
若依据本发明，从电路元件传导至导体层的热量为经由外壳散热于空气中。所以，可有效率地将从电路元件所发生的热量有效率地散热。
本发明第4发明的混合型模块，在形成有电路基板的所述凹部的面上不仅形成散热用导体，并且，该散热用导体是连接在与所述电路元件连接的导体层上。
若依据本发明，从电路元件传导于导体层的热量会传导至形成在电路基板的凹部形成面的散热用导体。此散热用导体是封装时会接触于母电路基板，所以，可有效率地散热从电路元件所发生的热量。
本发明第5发明的混合型模块，从形成凹部的面开始，经过凹部内壁面，形成所述散热用导体。
若依据本发明，因散热用导体也形成在凹部内壁面，所以，从电路元件所发生的热量就通过凹部内直接传导至散热用导体。因此，可再提升其散热性。
本发明第6发明的混合型模块，利用在电路基板内形成的穿通孔连接所述导体层与散热用导体。
若依据本发明，是从上述导体层至散热用导体的散热路径为埋设于电路基板内，所以容易达成高密度化。
本发明第7发明的混合型模块，不仅具有形成于电路基板侧面上的外部电极，并且，所述电路元件连接的导体层是在电路基板的侧面与所述外部电极连接，所述散热用导体外部电极连接。
若依据本发明，不仅从电路基板传导至导体层的热量为经由外部电极散热于母电路基板侧或空气中，并且，经由散热用导体传导至母电路基板。所以，可有效率地散热从电路元件所发生的热量。
本发明第8发明的的混合型模块，比多层基板的其它导体层更厚地形成连接所述电路元件的导体层。
若依据本发明，上述电路元件所接着的导体层，是较多层基板的其它导体层形成为厚，所以，可将发生于电路元件的热量以高热传导率加以传导。
图1是将有关实施形态1的混合型模块从主面侧所视的立体图。
图2是取除密封树脂有关实施形态1的混合型模块的主面侧平面图。
图3是图2的A-A’线的剖视图。
图4是图2的B-B’线的剖视图。
图5是有关实施形态2的混合型模块的剖视图。
图6是有关实施形态3的混合型模块从主面侧所视的立体图。
图7是有关实施形态3的混合型模块的剖视图。
图8是有关实施形态4的混合型模块从主面侧所视的立体图。
图9是取除密封树脂有关实施形态4的混合型模块的主面侧的平面图。
图10是图9的C-C’线的剖视图。
图11是图9的D-D’线的剖视图。
图12是取除密封树脂有关实施形态5的混合型模块的主面侧的平面图。
图13是图12的E-E’线的剖视图。
图14是有关实施形态5的混合型模块的凹部的立体图。
图15是有关实施形态6的混合型模块的剖视图。
图16是表示以往技术的混合型模块的侧面剖视图。
图17是表示以往技术的其它混合型模块的侧面剖视图。
下面参照附图对本发明的实施形态进行说明。
实施形态1
兹有关本发明的实施形态1的混合型模块边参照图1～图4说明如下。图1是将有关实施形态1的混合型模块从主面侧所视的立体图，图2是取除密封树脂有关实施形态1的混合型模块的主面侧的平面图，图3是图2的A-A’线的剖视图。图4是图2的B-B’线的剖视图。
此混合型模块10，是封装使用于母电路基板(图标从略)者。这混合型模块10，是由形成电路图案的电路基板11，与封装于电路基板11的复数芯片状电子元件12，与封装于电路基板11具有发热性的半导体组件等的电路元件13为其主要构成组件。
电路基板11是由复数绝缘体层14与属于导体层的电极层15所形成的矩形多层印刷电路板。作为多层印刷电路板，是例如绝缘体层14为由玻璃环氧等的环氧系材料所构成，电极层15为由铜等所构成者。
电路基板11的底面，亦即，封装于母电路基板时在与母电路基板所对向的主面16形成有搭载电路元件13所用的凹部17。此凹部17的深度是至少成为可收容电路元件13的大小。
上述电路基板11的电极层15，主要为由电路元件13散热用的散热电极15a，与主要为与电路元件13或芯片状电子元件12连接以形成电路所用的电路电极15b。在此，散热电极15a是考虑热传导性设定为较电路电极15b其层厚为大。具体上，散热电极15a的层厚为30μm～100μm以上较佳。本实施形态是采用50μm。又，电路电极15b的层厚为采用10μm程度。
散热电极15a是埋设于电路基板11内部，而从电路基板11一侧面及至对向于该侧面的形成为横长矩形。又，散热电极15a，是露出于上述凹部17底面。并且，在散热电极15a形成有于凹部17底面开口的连接口18。在此连接口18内侧形成有与上述电路元件13连接的连接端子25。
电路电极15b是于电路基板11上面及内部形成有既定图案。此电路电极15b是视其需要由经通孔19互相连接。又，在电路电极15b为经由经通孔19连接于上述连接端子25。
电路元件13是连接于露出在凹部17的散热电极15a。电路元件13是在上面侧备有复数端子电极20，背面侧为接着于散热电极15a。电路元件13与散热电极15a的接着，是例如使用导电性树脂接着法或高温软焊接着法等。此电路元件13是例如具有GaAsMES型FET等具有发热性的芯片。电路元件13的端子电极20，是使用形成于散热电极15a的连接口18内侧的连接端子25及散热电极15a，与银线或铝线等导线构件21。此连接是使用导线结合法。在此，电路元件13的端子电极20与散热电极15a的连接，是不仅将散热电极15a作为散热用使用并且也可以使用为电路的接地用。
在电路基板11的凹部17填充有密封电路元件13所需的绝缘性树脂22。绝缘性树脂22是具有高热传导性较佳。作为此绝缘性树脂22是例如使用环氧系或丙烯系者。
在电路基板11侧面，形成有上述散热电极15a或与电路电极15b连接的外部电极23。此外部电极23中与上述散热电极15a连接者是考虑散热效果宽广地形成于电路基板11侧面。又，在电路基板11上面侧的电路电极15b软焊有芯片状电子元件12。并且，在电路基板11上面侧覆盖有金属制的外壳24。
若依据像这种混合型模块10，电路基板11是由多层构造的印刷电路板所形成，又，电路元件13为封装于形成在电路基板11的主面16的凹部17，所以可提高封装密度。
又，因电路元件13是连接于露出在电路基板11凹部17的散热电极15a，所以从电路元件13所发生的热量就会有效率地传导于散热电极15a。并且，散热电极15a因连接于形成在电路基板11侧面的外部电极23，所以来自电路元件13的热量是经由散热电极15a及外部电极23散热于母电路基板。
像这样地，若依据此混合型模块10，将从电路元件13所发生的热量，因可经由层厚厚而具有高热传导特性的散热电极15a加以散热，所以会变成优于散热性者。
又，因电路元件13只有单面侧接着于散热电极15a，所以不会从母电路基板施加应力于电路元件13。因此，可防止来自该应力的电路元件13的破损，所以，可提升可靠性。并且，因作为电路基板11使用印刷电路板，所以可任意地将层厚增厚形成，可容易形成热传导率高的散热电极15a。
并且，于构成混合型模块10的电路因将散热电极15a作为接地使用，所以封装时藉将与散热电极15a连接的外部电极23连接于母电路基板，而可变成遮蔽效果高优于电气特性者。按，若将外壳24端部连接于散热用的外部电极23时，散热性及电气特性会更加提升。
实施形态2
兹就有关本发明的实施形态2的混合型模块边参照图5说明如下。图5是有关实施形态2的混合型模块的剖视图。按，图中，对于与实施形态1相同的构件，组件标示了同一符号。
这混合型模块30与实施形态1的混合型模块10不同的主要点，是将形成于电路基板31的凹部成为2层构造之点。以下，详述其内容。
这电路基板31，是与实施形态1同样，由复数绝缘体层34与属于导体层的电极层35所形成的矩形多层印刷电路板。电路基板31底面，亦即，封装于母电路基板时在与母电路基板所对向的主面36形成有搭载电路元件13所需的凹部37。此凹部37是在第1凹部37a底面成为形成第2凹部37b的2层构造。第2凹部37b是成为至少可收容电路元件13的大小。
电路基板31的电极层35，是主要由；电路元件13散热用的散热电极35a，与主要为与电路元件13或芯片状电子元件12连接以形成电路所需的电路电极35b所构成。于此，散热电极35a是考虑热传导性设定成较电路电极35b更厚的层厚。具体上，为散热电极35a的层厚为30μm～100μm以上较佳。于本实施形态为采用50μm。又，电路电极35b的层厚是定为约10μm。
散热电极35a是埋设于电路基板31内部，而从电路基板31一侧面及至该侧面所对向的侧面形成为横长矩形。又，散热电极35a是露出于上述第2凹部37b底面。按，在此散热电极35a是与有关实施形态1的散热电极15a不同，没有形成连接口18。
电路电极35b是于电路基板31上面及内部形成有既定图案。此电路电极35b是视其需要由经通孔19互相连接。又，电路电极35b是露出于第1凹部37a底面。
电路元件13是连接露出于第2凹部37b的散热电极35a。电路元件13是在上面侧备有复数的端子电极20，背面侧为连接于散热电极35a。电路元件13与散热电极35a的连接是使用例如导电性树脂接着法或高温软焊接着法等。此电路元件13是例如GaAsMES型FET等具有发热性的芯片。电路元件13的端子电极20，是使用露出于第1凹部37a底面的电路电极35b及露出于第2凹部37b底面的散热电极35a，与铝线或铜线等的导线构件21以电气式连接。此连接是使用导线结合法。于此，电路元件13的端子电极20与散热电极35a的连接，是不仅将散热电极35a作为散热用使用并且使用为电路接地线所用。
在电路基板31的凹部37填充有密封电路元件13所需的绝缘性树脂22。绝缘性树脂22是具有高传热性较佳。作为绝缘性树脂22，是例如使用环氧系或丙烯系。
在电路基板31侧面，是形成为连接于上述散热电极35a或电路电极35b的外部电极23。此外部电极23之中与上述散热电极35a者为考虑散热效率宽广地形成于电路基板31侧面。又，在电路基板31上面侧的电路电极35b软焊有芯片状电子元件12。再者，在电路基板31上面侧覆盖有金属制壳24。
若依据这种混合型模块30，与实施形态1同样，电路基板31是由多层构造的印刷电路基板所形成，又，电路元件13封装于形成在电路基板31的主面36的凹部37，所以可提高封装密度。
又，因电路元件13是连接于露出在电路基板31的第2凹部37b的散热电极35a，所以从电路元件13所发生的热量将传导至散热电极35a。并且，散热电极35a是连接于形成在电路基板31侧面的外部电极23，从电路元件13的热量是经由散热电极35a及外部电极23散热于母电路基板。
像这样，若依据这种混合型模块30，从电路元件13所发生的热量经由具有层厚厚的高热传导性的散热电极35a，所以变成优于散热性者。
又，电路元件13是因只有单面侧连接于散热电极35a，所以来自母电路基板的应力不会施加于电路元件13。因此，可防止由于该应力对于电路元件13的破损，所以，可提升其可靠性。并且，作为电路基板31使用印刷电路板，所以，可将任意层形成为厚，可容易形成热传导率高的散热电极35a。
并且，于构成混合型模块30的电路，因将散热电极35a作为接地使用，所以在封装时与散热电极35a连接的外部电极23连接于母电路基板的接地，将成为遮蔽效果高，电气特性优者。
实施形态3
兹就有关本发明的实施形态3的混合型模块边参照图6及图7说明如下。图6是将有关实施形态3的混合型模块从主面侧所视的立体图，图7是有关实施形态3的混合型模块的剖面图。按，图中，对于与实施形态1、2相同的构件，组件标示了同一符号。
此混合型模块40与实施形态1的混合型模块10不同之点，是将发生于电路元件13的热量并非经由外部电极23散热于母电路基板，而是经由外壳散热于空气中之点。亦即，此混合型模块40是于电路基板11侧面接合电极层15的散热电极15b与外壳41。外壳41是备有一侧面及与此对向的侧面下缘部为隆出下方的接合部41a。此接合部41a是于电路基板11侧面与散热电极15b由软焊加以接合。作为此外壳41的材料为热传导率高者较佳。例如，由铜或铝等的金属材料所形成。本实施形态是使用铜制的外壳。
若依据这种混合型模块40，与实施形态1者相同，电路基板11是由多层构造的印刷电路板所形成，又，电路元件13为封装于形成在电路基板11的主面16的凹部17，所以可提升封装密度。
又，因电路元件13接着于露出于电路基板11的凹部17的电极层15的散热电极15b，所以从电路元件13所发生的热量是传导于散热电极15b。散热电极15b是于电路基板11侧面与外壳41接合，所以从电路元件13的热量是经由散热电极15b及外壳41散热于空气中。
像这样，若依据此混合型模块40，将从电路元件13所发生的热量，可由具有层厚厚而高传导性的散热电极15b加以散热，所以，将变成散热性提升者。
又，电路元件13因只有单面侧连接于散热电极15b，所以，来自母电路基板的应力不会施加于电路元件13。因此，可防止由于该应力对于电路元件13的破损，所以，可提升其可靠性。并且，作为电路基板31使用印刷电路板，所以，可将任意层形成为厚，可容易形成热传导率高的散热电极15b。
实施形态4
兹就有关本发明的实施形态4的混合型模块边参照图8～图11说明如下。图8是将有关实施形态4的混合型模块从主面侧所视的立体图，图9是取除密封树脂的有关实施形态4的混合型模块的混合型模块主面侧平面图，图10是图9的C-C’线的剖视图，图11是图9的D-D’线的剖视图。按，图中，对于与第1～3实施形态相同的构件，组件标示了同一符号。
此混合型模块50与实施形态1的混合型模块10不同的主要点，是在电路基板51的主面52形成散热用导体53，并且，在于连接此散热用导体53与电路基板51的散热电极54a之固。以下，详述其内容如下。
此电路基板51，是与实施形态1同样，由复数绝缘体层55与属于电极层54所形成的矩形多层印刷电路板。电路基板51底面，亦即，封装于母电路基板时在与母电路基板所对向的主面52，形成有搭载电路元件13所需的凹部56。在凹部56底面形成有配线用的连接孔57。
电路基板51的电极层54是主要为由；电路元件13的散热用的散热电极54a，与主要与电路元件13或芯片状电子元件12连接以形成电路所需的电路电极54b。于此，散热电极54a是考虑热传导性设定为较电路电极54b的层厚更大。具体上散热电极54a的层厚为30μm～100μm以上较佳。本实施形态为定为50μm。又，电路电极54b的层压为定为10μm程度。
散热电极54a是埋设于电路基板51内部，从电路基板51一侧面及至对向于该侧的侧面形成有横长矩形。又，散热电极54a是露出于上述凹部56底面。
电路电极54b是于电路基板51上面及内部形成为既定图案。电路电极54b是视其需要经由经通孔19互相连接。又，电路电极54b是露出于形成在上述凹部56内的连接孔57。
电路元件13是连接于上述凹部56底面的散热电极54a。电路元件13是在上面侧备有复数的端子电极20，背面侧为接着于散热电极54a。电路元件13与散热电极54a的接着，是例如使用导电性树脂接着法或高温软焊接着法等。端子电极20是与露出于上述连接孔57底面的电路电极54b及露出于凹部56底面的散热电极54a，与铜线或铝线等的导线构件21以电气方式连接。此连接是使用导线结合法。在此，端子电极20与散热电极54a的连接，是不仅将散热电极54a作为散热用使用并且作为电路的接地使用所致。
在电路基板51的凹部56填充有密封电路元件13所需的绝缘性树脂22。绝缘性树脂22是具有高热传导性者较佳。作为此绝缘性树脂22，是例如可使用环氧系或丙烯系者。
在电路基板51侧面形成有与上述散热电极54a或电路电极54b连接的外部电极23。此外部电极23中与上述散热电极54a连接者，是考虑散热效率宽广地形成于电路基板51的侧面。
在电路基板51的主面52，如围住上述凹部56形成有外形为矩形的散热用导体53。此散热用导体53是备有向电路基板51缘部方向延伸的隆起部53a。此隆起部53a是与形成在电路基板51侧面的外部电极23连接。又，散热用导体53是经由形成在电路基板51的散热用经通孔58与散热电极54a连接。此散热用经通孔58是为了提升散热效率较通常的经通孔19形成较大的直径。
在电路基板51上面，于上述电路电极54b软焊有芯片状电子元件12。并且，在电路基板51上面侧，覆盖有外壳24。
若依据这种混合型模块50，与实施形态1者同样，电路基板51是由多层构造的印刷电路板所形成，又，电路元件13是封装于电路基板51的主面52的凹部56，所以，封装密度会提升。
又，因电路元件13为连接于露出于电路基板51的凹部56的散热电极54a，所以，从电路元件13所发生的热量将会传导于散热电极54a。并且，散热电极54a因连接于形成在电路基板51侧面的外部电极23，所以从电路元件13的热量将传导于外部电极23。传导于外部电极23的热量是不仅直接散热于封装对象的母电路基板，并且，经由形成于电路基板51主面52的散热用导体53散热于母电路基板。另一方面，传导于散热电极54a是经由散热用经通孔58也传导于散热用导体53，而从该散热用导体53散热于母电路基板。
像这样，有关本实施形态的混合型模块50，是将从电路元件13所发生的热量，可经由层厚厚具有高热传导性的散热电极54a加以散热，所以变成散热性优者。又，在电路基板51的主面52形成有散热用导体53，此散热用导体53是经由上述散热电极54a与外部电极23及散热用经通孔58连接，所以可有效地进行对于母电路基板的散热。其它的作用及效果是与实施形态1相同。
实施形态5
兹就有关本发明的实施形态5的混合型模块边参照图12～图14说明如下。图12是取除密封树脂的有关实施形态5的混合型模块的主面侧平面图，图13是图12的E-E’线的剖视图，第14是有关实施形态的混合型模块的凹部立体图。按，图中，对于与实施形态1～4相同的构件，组件标示了同一符号。
此混合型模块60与实施形态4的混合型模块40不同的主要点，是在于形成于电路基板61的主面62的第1散热用导体63与散热电极54a的连接装置，及，形成于电路基板61的主面62的凹部66的构造。以下，详述其内容如下。
此电路基板61，是与实施形态4同样，由复数绝缘体层65与属于导体层的电极层64所形成的矩形多层印刷电路板。电路基板61底面，亦即，封装于母电路基板时在与母电路基板所对向的主面62，形成有搭载电路元件13所需的凹部66。
电路基板61的凹部66，是具有2层构造。亦即，在第1凹部66a底面形成有较该第1凹部66a其开口面积为小的第2凹部66b的构造。又，在第1凹部66a内壁面，形成有第2散热用导体67。此第2散热用导体67是如图14所示，对于形成在第1凹部66a壁面的沟68填充金属构件加以形成。因此，第2散热用导体67厚度为与沟68的深度相等。又，在第1凹部66a底面的缘部(壁边)，形成有散热用经通孔69。此散热用经通孔69是设于形成于上述沟68的部位。因此，此散热用经通孔69是于第1凹部66a底面缘部与上述第2散热用导体67连接。
电路基板61的电极层64主要由；属于电路元件13散热用的散热电极64a，与主要为电路元件13或芯片状电子元件12连接以形成电路所需的电路基板64所构成。于此，散热电极64a是考虑热传导性较电路基板64b设定有较大的层厚。具体上，散热电极64a的层厚为具有30μm～100μm以上较佳。本实施形态是定为50μm。又，电路基板64b的层宽是定为10μm。
散热电极64a是埋设于电路基板61内部，从电路基板61一侧面及至对向于该侧面的侧面形成为横长矩形。又，散热电极64a是露出于第2凹部66b底面。并且，此散热电极64a是经由上述经通孔69与形成于第1凹部66a壁面的上述第2散热用导体67。
电路基板64b是于电路基板61上面及内部形成既定图案，视其需要将电极间由经通孔19连接。又，电路基板64b是露出于第1凹部66a底面。
电路元件13是连接于形成在第2凹部66b底面的散热电极64a。电路元件13是在上面侧备有复数的端子电极20，背面侧为接着于散热电极64a。电路元件13与散热电极64a的接着，是例如采用导电性树脂接着法或高温软焊接着法等。端子电极20是使用露出于第1凹部66a底面的电路基板64b及露出于第2凹部66b的散热电极64a，与使用铜线或铝线等的导线构件21以电气方式连接。此连接是使用导线结合法。于此，端子电极20与散热电极64a的连接，是将散热电极64a作为散热用使用并且也作为电路的接地之用。
在电路基板61的凹部66填充有密封电路元件13的绝缘性树脂22。绝缘性树脂22是具有高热传导性较佳。作为此绝缘性树脂22，是例如使用环氧系或丙烯系者。
在电路基板61侧面形成有与上述散热电极64a或电路基板64b连接的外部电极23。此外部电极23之中与上述散热电极64a连接者，是考虑散热效果在电路基板61侧面形成为稍为宽广。
在电路基板61的主面62，如围住上述凹部66形成有外形为矩形的第1散热用导体63。此第1散热用导体63是备有电路基板61的缘部方向延伸的隆起部63a。此隆起部63a是与形成在电路基板51侧面的外部电极23连接。又，第1散热用导体63是于凹部66的边界部与形成于上述第1凹部66a壁面的第2散热用导体67连接。
在电路基板61上面，是在上述电路基板64b软焊有芯片状电子元件12。并且，在电路基板61上面侧，覆盖有金属制壳24。
若依据这种混合型模块60，与实施形态1者同样，电路基板61是由多层构造的印刷电路板所形成，又，因电路元件13是封装于电路基板61主面62的凹部66，所以可提高封装密度。
又，因电路元件13是接着在露出于电路基板61的第2凹部66b的散热电极64a，所以从电路元件13所发生的热量是传导于散热电极64a。并且，因散热电极64a是连接于形成在电路基板61侧面的外部电极23，所以，从电路元件13的热量将传导于外部电极23。传导于外部电极23的热量，不仅直接散热于封装对象的母电路基板，并且，经由形成于电路基板61的主面62的第1散热用导体63散热于母电路基板。另一方面，传导于散热电极64a的热量，是经由散热用经通孔69传导至形成在第1凹部66a壁面的第2散热用导体67。此第2散热用导体67因连接于第1散热用导体63，所以，发生于电路元件13的热量是从该路径也散热于母电路基板。
像这样，有关本实施形态的混合型模块60，是将从电路元件13所发生的热量，经由层厚厚具有高热传导性的散热电极64a散热，所以，将变成优于散热性者。又，在电路基板61的主面62，形成有第1散热用导体63，此第1散热用导体63是对于上述散热电极64a，因经由外部电极23及第2散热用导体67及散热用经通孔69连接，所以，可有效率地进行对于母电路基板的散热。有关其它作用及效果是与实施形态1相同。
实施形态6
兹就有关本发明的实施形态6的混合型模块边参照图15说明如下。图15是有关实施形态6的混合型模块的剖视图。按，图中，对于与实施形态1～5相同的构件，组件标示了同一符号。
此混合型模块70与实施形态5的混合型模块不同的主要点，是在于凹部内的散热用导体的形成构造，及，电路基板的散热电极的构造。以下，详述其内容如下。
此电路基板71是与实施形态5同样，是由复数绝缘体层75与属于导体层的电极层74所形成的矩形多层印刷电路板。电路基板71底面，亦即，封装于母电路基板时在与母电路基板所对向的主面72，形成有搭载电路元件13所需的凹部76。
电路基板71的凹部76，是具有2层构造。亦即，在第1凹部76a底面形成较该第1凹部76a其开口面积小的第2凹部76b的构造。在此凹部76内面形成有第2散热用导体77。第2散热用导体77是从第1凹部76a内壁面及底面及至第2凹部76b的壁面所形成。此第2散热用导体77是与此实施形态4同样，于第1凹部76a及第2凹部76b壁面，是在形成于该壁面的沟填充形成金属构件。因此，第2散热用导体77厚度是与此沟深度相等。
电路基板71的电极层74，主要是由电路元件13的散热用的散热电极74a及74b，与主要与电路元件13或芯片状电子元件12连接形成电路所需的电路电极74c所构成。于此，散热电极74a及74b，是考虑热传导性设定为较电路电极74c的层厚为大。具体上，散热电极74a及74b的层厚为30μm～100μm以上较佳。于本实施形态是定为50μm。又，电路电极74c的层厚为定为10μm程度。
散热电极74a是埋设于电路基板71内部，而从电路基板71一侧面及至该侧面所对向的侧面形成为横长矩形。又，散热电极74a是露出于第2凹部76b底面。并且，散热电极74a是与第2凹部76b壁面所形成的第2散热用导体77连接。另一方面，散热电极74b是形成于较上述散热电极74a更位于主面72侧的层。此散热电极74b是从电路基板71的一侧面及至对向于该侧面的侧面形成为横矩形。又，散热电极74b是于中央部贯通有第2凹部76b。藉此，散热电极74b是与形成在第2凹部76b壁面的第2散热用导体77连接。
电路基板74c是于电路基板71上面及内部形成为既定图案，视其需要将电极间由经通孔19所连接。又，电路基板74c是露出于第1凹部76a底面。
电路元件13是连接于形成在第2凹部76b底面的散热电极74a。电路元件13是在上面侧备有复数的端子电极20，背面侧为连接于散热电极74a。电路元件13与散热电极74a接着，是例如使用导电性树脂接着法或高温软焊接着法等。端子电极20是使用露出于第1凹部76a底面的电路电极74c及露出于第2凹部76b底面的散热电极74a，与铜线或铝线等的导线构件2以电气方式连接。此连接是使用导如结合法。在此，端子电极20与散热电极74a的连接是不仅将散热电极74a作为散热用使用并且也作为电路的接地使用。
电路基板71的凹部76填充有密封电路元件13所需的绝缘性树脂22。作为此绝缘性树脂22，是例如使用环氧系或丙烯系者。又，此绝缘性树脂22是具有高热传导性者较佳。
在电路基板71侧面，形成有与上述散热电极74a及74b或电路基板74c的外部电极23。此外部电极23之中与上述散热电极74a及74b连接者，是考虑散热效果在电路基板71侧面形成稍为宽广。
在电路基板71的主面72，是如围住上述凹部76形成有外形为矩形的第1散热用导体73。此第1散热用导体73是备有向电路基板71的缘部方向延伸的隆起部。此隆起部是连接于形成在电路基板71侧面的外部电极23。又，第1散热用导体73是于凹部76的边界部与上述第2散热用导体77连接。
在电路基板71上面，对于上述电路电极74c软焊有芯片状电子元件12。并且，于电路基板71上面侧，覆盖有金属制壳24。
若依据这种混合型模块70，与实施形态1同样，电路基板71是由多层构造的印刷电路板所形成，又，电路元件13是封装于形成在电路基板71主面72的凹部76，所以，可提高封装密度。
又，电路元件13因接着于露出在电路基板71的第2凹部76b的散热极74a，所以从电路元件13所发生的热量将传导于散热电极74a。因散热电极64a连接于形成在电路基板61侧面的外部电极23，所以从电路元件13的热量将传导于外部电极23。另一方面，从电路元件13所发生的热量，是经由绝缘性树脂22也传导于第2散热用导体77。又，在第2散热用导体77也会从上述散热电极74a传导热量。传导于第2散热用导体77的热量，是经由散热电极74b不仅传导于外部电极23，并且，也传导于第1散热用导体73。又，传导于外部电极23的热量也从电路基板71主面72的缘部侧传导于第1散热用导体73。传导于外部电极23及第1散热用导体73的热量，是散热于封装对象的母电路基板。
像这样，有关本实施的混合型模块70，是将从电路元件13所发生的热量，因可经由层厚厚具有高热传导性的散热电极74a及74b加以散热，所以，将可提高散热性。又，在电路基板71主面72，形成有第1散热用导体73，此第1散热用导体73是对于上述散热电极74a及74b，因经由外部电极23及第2散热用导体77连接，所以可有效率地进行母电路基板的散热。关于其它作用及效果是与实施形态1相同。
以上，就本发明的实施形态做了说明，但是本发明并非限定于此。例如，于上述实施形态，作为电路元件例示了GaAsFET但是并非限定于此。尤其，本发明是作为电路元件对于具有高发热性的半导体组件时特别有效。又，于上述实施形态，虽然例示了将一个电路元件封装于凹部者，但是本发明并非限定于此。亦即，也可以封装于复数的电路元件。
又，于上述实施形态，作为电路基板例示了环氧系的印刷电路板，但是本发明并非限定于此者。例如也可以为酚系，聚酯系，氟树脂系等有机材料系的基板，玻璃或陶瓷等的无机材料系的基板。按，无机材料系基板时，因增大电极层厚度为比较困难，所以选择例如如氮系铝系的陶瓷等其热传导性良好的基板材料较佳。又，于上述实施形态作为电路基板的电极层(导体层)使用了铜，但是也可以使用其它材料。例如使用铝或其它贵金属为主成分者。按，作为此电极层，其热传导性良好者较佳。
并且，于上述实施形态，作为电路元件的封装方法就导线结合法做了说明，但是本发明并非限定于此。亦即，也可以将CSP(Chip Size Package)或BGA(Ball GridArray)等的电路元件做面朝下封装(face down package)。
如以上所详述，若依据本发明的第1发明，则电路基板是由多层构造基板所形成，又，电路元件是封装于形成在电路基板的凹部，所以，可提高封装密度。又，电路元件因接着于电路基板的凹部的导体层，所以将从电路元件所发生的热量会传导于导体层。因此，可有效地将从电路元件所发生的热量散热。并且，因电路元件只有单面侧接着于导体层，所以对于电路元件不会施加来自母电路基板的应力。藉此，因可防止由该应力的电路元件的破损，所以可提高其可靠性。
又，若依据本发明的第2发明，从电路元件传导于导体层的热量将经由外部电极散热于母电路基板或空气中。所以，可将从电路元件所发生的热量有效率热散热。
并且，如依据本发明的第3发明，从电路元件传导于导体层的热量是经由外壳散热于空气中。所以，可将从电路元件所发生的热量有效率热散热。
并且，如依据本发明的第4发明，从电路元件传导于导体层的热量将会传导于形成于电路基板的凹部形成面的散热用导体。此散热用导体是封装时会接触于母电路基板，所以可将从电路元件所发生的热量有效率地散热。
并且，如依据本发明的第5发明，因在散热用导体也形成于凹部内壁面，所以从电路元件所发生的热量将通过凹部内直接传导于散热用导体。所以，可更加提高散热性。
更且，如依据本发明的第6发明，因从上述导体层对于散热用导体的散热路径埋设于电路基板内，所以可做到高密度封装。
并且，如依据本发明的第7发明，因从电路元件传导于导体层的热量将经由外部电极散热于母电路基板或空气中，并且，经由散热用导体有效地传导于母电路基板。所以可将从电路元件所发生的热量有效率地散热。
并且，如依据本发明的第8发明，上述电路元件所接着的导体层，是形成为较多层印刷电路板的其它导体层更厚，所以可将发生于电路元件的热量以高热传导率散热。

Claims (8)

1.一种混合型模块，包括：形成凹部的电路基板，和封装在该电路基板凹部内具有发热性的电路元件，使形成电路基板的所述凹部侧相对于母电路基板进行封装，其特征在于，
所述电路基板是由具有导体层的多层基板构成，并且，所述导体层露出于所述凹部底面，
所述电路元件连接在露出于凹部底面的所述导体层上。
2.如权利要求1所述的混合型模块，其特征在于，不仅具有形成于电路基板侧面上的外部电极，并且，连接所述电路元件的导体层是在电路基板侧面上与所述外部电极连接。
3.如权利要求1所述的混合型模块，其特征在于，不仅具有覆盖电路基板的外壳，并且，连接所述电路元件的导体层是在电路基板侧面与所述外壳连接。
4.如权利要求1所述的混合型模块，其特征在于，在形成有电路基板的所述凹部的面上不仅形成散热用导体，并且，该散热用导体是连接在与所述电路元件连接的导体层上。
5.如权利要求4所述的混合型模块，其特征在于，从形成凹部的面开始，经过凹部内壁面，形成所述散热用导体。
6.如权利要求4所述的混合型模块，其特征在于，利用在电路基板内形成的穿通孔连接所述导体层与散热用导体。
7.如权利要求4所述的混合型模块，其特征在于，不仅具有形成于电路基板侧面上的外部电极，并且，所述电路元件连接的导体层是在电路基板的侧面与所述外部电极连接，所述散热用导体与外部电极连接。
8.如权利要求1至7任一项所述的混合型模块，其特征在于，比多层基板的其它导体层更厚地形成连接所述电路元件的导体层。
CNB991232933A 1998-10-26 1999-10-26 混合型模块 Expired - Fee Related CN1331228C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30402298 1998-10-26
JP304022/1998 1998-10-26
JP304022/98 1998-10-26

Publications (2)

Publication Number Publication Date
CN1252682A true CN1252682A (zh) 2000-05-10
CN1331228C CN1331228C (zh) 2007-08-08

Family

ID=17928140

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991232933A Expired - Fee Related CN1331228C (zh) 1998-10-26 1999-10-26 混合型模块

Country Status (3)

Country Link
CN (1) CN1331228C (zh)
HK (1) HK1027469A1 (zh)
TW (1) TW484344B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102246616A (zh) * 2008-12-12 2011-11-16 株式会社村田制作所 电路模块
CN102006401B (zh) * 2009-08-28 2012-07-18 鸿富锦精密工业（深圳）有限公司 影像获取装置
CN101484784B (zh) * 2006-07-06 2013-03-13 埃普科斯股份有限公司 具有传感器元件的电部件、封装传感器元件的方法和制造板装置的方法
CN103811434A (zh) * 2014-02-26 2014-05-21 中国兵器工业集团第二一四研究所苏州研发中心 一种ltcc无引线封装
US8906748B2 (en) 2009-06-29 2014-12-09 Hon Hai Precision Industry Co., Ltd. Method for packaging a semiconductor structure
CN108428672A (zh) * 2018-04-17 2018-08-21 中国电子科技集团公司第二十九研究所 超宽带射频微系统的陶瓷双面三维集成架构及封装方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150125988A (ko) 2013-03-04 2015-11-10 피에스4 뤽스코 에스.에이.알.엘. 반도체 장치
JP2018085384A (ja) * 2016-11-21 2018-05-31 オムロン株式会社 電子装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050926A (ja) * 1996-07-31 1998-02-20 Taiyo Yuden Co Ltd ハイブリッドモジュール
JP3322575B2 (ja) * 1996-07-31 2002-09-09 太陽誘電株式会社 ハイブリッドモジュールとその製造方法
KR100563122B1 (ko) * 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101484784B (zh) * 2006-07-06 2013-03-13 埃普科斯股份有限公司 具有传感器元件的电部件、封装传感器元件的方法和制造板装置的方法
CN102246616A (zh) * 2008-12-12 2011-11-16 株式会社村田制作所 电路模块
US8906748B2 (en) 2009-06-29 2014-12-09 Hon Hai Precision Industry Co., Ltd. Method for packaging a semiconductor structure
CN102006401B (zh) * 2009-08-28 2012-07-18 鸿富锦精密工业（深圳）有限公司 影像获取装置
US8248524B2 (en) 2009-08-28 2012-08-21 Hon Hai Precision Industry Co., Ltd. Image capturing device
CN103811434A (zh) * 2014-02-26 2014-05-21 中国兵器工业集团第二一四研究所苏州研发中心 一种ltcc无引线封装
CN108428672A (zh) * 2018-04-17 2018-08-21 中国电子科技集团公司第二十九研究所 超宽带射频微系统的陶瓷双面三维集成架构及封装方法

Also Published As

Publication number Publication date
HK1027469A1 (en) 2001-01-12
TW484344B (en) 2002-04-21
CN1331228C (zh) 2007-08-08

Similar Documents

Publication Publication Date Title
CN1197153C (zh) 半导体器件
CN1138629C (zh) 多层基板
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1220283C (zh) 使用led芯片的发光装置
CN1705108A (zh) 电路装置及其制造方法
CN1734756A (zh) 电子回路装置
CN1674277A (zh) 电路装置
CN1520611A (zh) 制造无引线的多模具承载体用的结构和方法
CN1239831A (zh) 半导体器件及其制造方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1591861A (zh) 电路元件内置模块及其制造方法
CN1523665A (zh) 半导体装置及其制造方法
CN1669374A (zh) 复合多层基板及使用该基板的组件
CN1734803A (zh) 半导体发光器件及其制造方法
CN1853451A (zh) 用于制造电子模块的方法
CN1338775A (zh) 半导体装置及其制造方法、电路基板以及电子装置
CN1705104A (zh) 电路装置及其制造方法
CN1716580A (zh) 电路装置及其制造方法
CN1434498A (zh) 倒装片型半导体器件及其制造方法
CN1591853A (zh) 无引线型半导体封装及其制作工艺
CN1674241A (zh) 半导体器件、其制造方法及其液晶模块和半导体模块
CN1287700A (zh) 光模块及其制造方法
CN1705105A (zh) 电路装置及其制造方法
CN1767177A (zh) 半导体器件以及电子设备
CN1702857A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20091126