CN1326267A - 时钟控制电路和方法 - Google Patents

时钟控制电路和方法 Download PDF

Info

Publication number
CN1326267A
CN1326267A CN01115469A CN01115469A CN1326267A CN 1326267 A CN1326267 A CN 1326267A CN 01115469 A CN01115469 A CN 01115469A CN 01115469 A CN01115469 A CN 01115469A CN 1326267 A CN1326267 A CN 1326267A
Authority
CN
China
Prior art keywords
clock
circuit
switch element
value
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01115469A
Other languages
English (en)
Other versions
CN1172440C (zh
Inventor
佐伯贵笵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1326267A publication Critical patent/CN1326267A/zh
Application granted granted Critical
Publication of CN1172440C publication Critical patent/CN1172440C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Electronic Switches (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

在消除时钟传输线全体的延迟差的电路中,与使用PLL电路或DLL电路的情况相比,是可以减少电路规模并可以在短时间内消除延迟差的时钟控制电路和方法。具有输入将输入时钟从一端输入而折返的时钟传输路径的往路111上的某一位置和与所述往路的所述位置对应的返路112上的位置的时钟并将这些时钟的时间差求平均而输出的时间平均化电路。

Description

时钟控制电路和方法
本发明涉及时钟控制电路和方法，尤其涉及适合于在具有与系统时钟同步的电路的半导体集成电路的时钟供给电路中使用的时钟控制电路和方法。
在使与系统时钟同步而进行内部电路的控制的半导体集成电路中，通过每隔一时钟周期使一定的电路动作来控制内部电路全体。近来，由于半导体集成电路的高集成化和高功能化，随着芯片尺寸增大和工作频率由于高速化引起的时钟周期的缩短，缩短时钟路径内的延迟时间差就成了重要问题。
对于这样的问题，在例如特开平9—258841号公报中公开了设置到时钟源的往返的时钟配线、将该时钟配线分为往路和返路、使用往路和返路的2条配线、检测配线延迟而进行时钟的调整的时钟供给方法。公开了具备具有分别与往路的第1位置和返路的位于第1位置的指定附近处的第2位置连接的第1、第2输入端子并从第1、第2输入端子检测往路和返路的延迟而输出其平均的接收器的结构。
即，在上述特开平9—258841号公报中，例如，如图22所示的那样，将往路111的A点和返路112的H点作为输入，A点通过可变延迟线171和可变延迟线172输入相位检测电路181的一端，H点输入相位检测电路181的另一端，根据相位检测电路181的相位比较结果可变地控制可变延迟线171、172的延迟时间而进行相位调整，从可变延迟线171、172的连接点得到接收器的输出L。
从时钟传输路径的往路111的A点到折返点113的延迟时间是a，所以，从A点到H点的延迟时间为2a，如果取A点和H点的延迟时间的平均，就是其平均的值a，另外，从时钟传输线的往路111的B点到折返点113的延迟时间为b、从B点到G点的延迟时间为2b，从输入端到B点的延迟时间(a－b)与从输入端到G点的延迟时间((a－b)＋2b)之和为
{(a－b)＋(a－b)＋2b}＝2a
如果取其平均，则该值为a，这样，便可与时钟传输路径的位置无关地得到相位一致的时钟信号。
这样，上述特开平9—258841号公报所述的现有的方法，是通过使时钟通路折返而取其往返路径的中间的延迟时间来调整时钟路径内的可变延迟线的延迟量的。
作为该调整方法，通常可以使用由相位检测电路检测相位差并根据该检测的相位差来改变可变延迟线的延迟量的相位同步环(Phase LockedLoop：PLL)、延迟锁定环(Delay Lock Loop：DLL)等反馈电路结构。
但是，由于PLL或DLL构成反馈电路，所以，在时钟达到稳定之前，需要数百个循环到数千个循环的长的周期。
另外，相位比较器和延迟电路串等需要多个，从而电路规模将增大。
因此，本发明就是鉴于上述问题而提案的，目的旨在提供在消除时钟传输线全体的延迟差的电路中与使用PLL电路或DLL电路的情况相比可以在短时间内消除延迟差的时钟控制电路和方法。
本发明的其他目的旨在提供通过不要相位比较器而抑制电路规模增大的时钟控制电路和方法。
本发明1提供的时钟控制电路，特征如下：
即具有将输入时钟从一端输入而折返(方向反转)的时钟传输路径的往路上的第1位置和与所述往路的所述第1位置对应的返路上的第2位置的时钟作为输入而输出与按指定的内分比分割这2个时钟的时间差的时间相对应的延迟时间的信号的时间差分割电路。
本发明2的时钟控制电路具有将输入时钟从一端输入而折返的时钟传输路径的往路上的第1位置和与上述往路的上述第1位置对应的返路上的第2位置的时钟作为输入并将这些时钟的时间差均等地2等分而输出的时间平均化电路。
在本发明3中，时间平均化电路对于输入上述2个时钟的第1、第2输入端，在同时输入上述2个时钟中的快速迁移的一方的时钟时，将输出信号以把与均等地将上述2个时钟的时间差(T)均等地2等分的时间(T/2)相当的延迟时间与输出信号输出之前的延迟时间相加后的延迟时间而输出。
本发明4具有将用分频电路把输入时钟分频后的时钟从一端输入而折返的时钟传输路径的往路上的第1位置和与上述往路的上述第1位置对应的返路的第2位置的时钟作为输入并将这些时钟的时间差均等地2等分而输出的时间平均化电路和将上述时间平均化电路的输出倍增的倍增电路。
本发明5的时钟控制电路具有分别将输入时钟从一端输入而折返的时钟传输路径的往路上的第1位置开始的第1时钟和与所述往路的所述第1位置对应的返路的第2位置开始的第2时钟的2个时钟分频而输出相位相互不同的多相的分频时钟、从而将具有与把上述2个时钟分频后的对应的相位的分频时钟相互间的时间差均等地2等分的时间对应的延迟时间的信号合成为1个信号而输出的电路。
另外，本发明6的时钟控制方法通过把将输入时钟从一端输入而折返的时钟传输路径的往路上的第1位置与和上述往路的上述第1位置对应的返路的第2位置的时钟的时间差求平均，可以与上述往返路径的位置无关地生成时间一致的时钟。
本发明的其他特征在实施例中说明。
本发明中，所谓“折返”是倒转信号的传输路径的意思。
下面简要说明附图及符号。
图1是表示本发明的一个实施例的结构的图。
图2是表示本发明的一个实施例的动作的时间图。
图3是表示本发明的一个实施例的时间平均化电路的结构的图。
图4是用于说明本发明的一个实施例的时间平均化电路的动作的图。
图5是表示本发明实施例2的结构的图。
图6是表示本发明的一个实施例的时间平均化电路的结构的一例的图。
图7是表示本发明的一个实施例的时间平均化电路的结构的一例的图。
图8是表示本发明的一个实施例的时间平均化电路的结构的一例的图。
图9是表示本发明实施例3的结构的图。
图10是表示本发明实施例3的动作的时间图。
图11是表示本发明实施例3的倍增电路的结构的一例的图。
图12是表示图11所示的多相时钟倍增电路的结构的一例的图。
图13是表示4相时钟倍增电路的结构的一例的图。
图14是表示4相时钟倍增电路的动作的时间图。
图15是表示图13的4相时钟倍增电路的时间差分割电路208、209的结构的一例的图。
图16是表示本发明实施例4的结构的图。
图17是表示本发明实施例4的带分割功能的时间平均化电路的结构的图。
图18是表示本发明实施例4的动作的时间图。
图19是表示本发明实施例5的结构的图。
图20是表示本发明实施例5的动作的时间图。
图21是表示本发明实施例5的结构的图。
图22是表示现有的时钟控制电路的结构的一例的图。
其中：
1—时钟；2—分频器；3—多相时钟；4a—时间差分割电路；4b—多重化电路；5—多相时钟倍增电路；6—周期检测电路；7—控制信号；8—时钟合成电路；10—时间平均化电路；11—时钟；12—缓冲电路；13—时钟；14—分频电路；15—倍增电路；16—合成电路；17—可变延迟线；18—相位比较电路；100—带分频功能的时间平均化电路；101—分频电路；110—时间差平均化电路；102—时间平均化电路；111、114—时钟传输路径；112—缓冲电路；113—缓冲电路；201—1/4分频器；202—4相时钟倍增电路；203—时钟合成电路；204—周期检测电路；208～215—时间差分割电路；216～223—脉冲修正电路；224～227—多重化电路。
实施方式：
下面，说明本发明的实施方式。本发明在其理想的一种实施方式中，如图1所示，具有将把输入时钟从一端输入而折返的时钟传输路径的往路111上的第1位置(A、B、C、D)和与往路111的上述第1位置(A、B、C、D)对应的返路112上的第2位置(H、G、F、E)的时钟作为输入并将这些时钟的时间差求平均而输出的时间平均化电路(101、102、103、104)。第1位置的上述时钟传输路径的折返点(113)的延迟时间和上述时钟传输路径的折返点(113)与上述第2位置间的延迟时间分别相互相等。
在本发明的一种实施方式中，作为时间平均化电路，对于输入2个时钟的第1、第2输入端，在同时输入上述2个时钟中快速迁移的一方的时钟时，将输出信号以把与均等地将上述2个时钟的时间差(T)均等地2等分的时间(T/2)相当的延迟时间与输出信号输出之前的延迟时间(Cons)相加后的延迟时间而输出，即，本发明不使用PLL或DLL，作为时间平均化电路，采用根据输入的2个时钟中快速迁移的一方的时钟将内部节点充电或放电、然后根据比上述时钟落后全体的其他时钟和上述时钟将上述内部节点充电或放电的结构，并且采用具有上述内部节点与输入端连接的在上述内部节点电压超过或低于阈值电压时就改变输出逻辑值的反相型或正相型的缓冲电路的结构。
本发明在其理想的一个实施方式中，如图5所示，将输入时钟从时钟传输路径的一端输入并分支为第1、第2路径的往路(11A、11B)后在与上述一端相对的另一端侧折返、而上述折返的第1、第2路径的返路(11C、11D)分别沿第1、第2路径的往路(11B、11A)设置，具有将上述第1路径的往路(11A)上的第1位置(A、B)和与上述往路的上述位置对应的上述第2路径的返路(11D)的第2位置(H、G)的时钟作为输入并将这些时钟的时间差求平均而输出的时间平均化电路(101、102)和将第2路径的往路(11B)上的第3位置(E、F)和与上述往路的上述位置对应的上述第2路径的返路(11C)的第4位置(D、C)的时钟作为输入并将这些时钟的时间差求平均而输出的时间平均化电路(104、103)。
本发明在其理想的一种实施方式中，如图9所示，具有将输入时钟分频的分频电路(14)，并且具有将把用分频电路(14)分频后的时钟从一端输入而折返的时钟传输路径的往路上的第1位置(A、B、C、D)和与上述往路的上述位置对应的返路的第2位置(H、G、F、E)的时钟作为输入并将这些时钟的时间差求平均而输出的时间平均化电路(101、102、103、104)和分别将时间平均化电路(101、102、103、104)的输出倍增的倍增电路(151、152、153、154)。
本发明在其理想的一个实施方式中，如图16所示，具有将把输入数从一端输入而折返的时钟传输路径的往路(111)上的第1位置(A、B、C、D)和与上述往路的上述位置对应的返路的第2位置(H、G、F、E)的2个时钟作为输入的带分频功能的时间平均化电路(10011002、1003、1004)和将分别从带分频功能的时间平均化电路(1001、1002、1003、1004)输出的分频输出信号(L1～L4、K1～K4、J1～J4、I1～I4)合成为1个输出信号的合成电路(161、162、163、164)。
带分频功能的时间平均化电路具有将2个时钟分频并输出相位相互不同的多相的分频时钟的第1及第2分频电路(1011、1012)、输入第1及第2分频电路(1011、1012)对应的相位的2个分频时钟并输出及时间差求平均后的信号的多个时间平均化电路(1021、1022、1023、1024)和将多个时间平均化电路(1021、1022、1023、1024)的输出(L1、L2、L3、L4)合成为1个信号而输出的合成电路(16)。
本发明在其理想的一种实施方式中，如图19所示，具有将输入时钟分频并输出相位相互不同的多相的分频时钟的分频电路(14A)、对于将从分频电路(14A)输出的多相的分频时钟从一端输入而折返的多个时钟传输路径(11—1～11—4)将往路上的某一位置和与上述往路的上述位置对应的返路的位置的2个时钟作为输入的多个时间平均化电路(4个TM)和将多个时间平均化电路(4个TM)的输出合成为1个信号而输出的合成电路(16)。
本发明在其理想的一种实施方式中，如图21所示，具有将把输入时钟从一端输入而折返的第1时钟传输路径(111)的往路上的第1位置(A、B、C、D)和与上述往路的上述位置对应的返路的第2位置(H、G、F、E)的2个时钟作为输入的时间平均化电路(1101～1104)和将把从时间平均化电路(1101)输出的时钟从一端输入而折返的第2时钟传输路径(1141)的往路上的某一位置和与上述往路的上述位置对应的返路的位置的2个时钟作为输入的时间平均化电路(1201～1204)。
此外，还具有将把从时间平均化电路(1102)输出的时钟从一端输入而折返的第2时钟传输路径(1142)的往路上的某一位置和与上述往路的上述位置对应的返路的位置的2个时钟作为输入的时间平均化电路(1211～1214)、将把从时间平均化电路(1103)输出的时钟从一端输入而折返的第2时钟传输路径(1143)的往路上的某一位置和与上述往路的上述位置对应的返路的位置的2个时钟作为输入的时间平均化电路(1221～1224)和将把时间平均化电路(1104)输出的时钟从一端输入而折返的第2时钟传输路径(1144)的往路上的某一位置和与上述往路的上述位置对应的返路的位置的2个时钟作为输入的时间平均化电路(1231～1234)。这些时间平均化电路的输出信号在半导体集成电路(或印刷电路板)的2维平面上，排列为例如网格状。
下面，说明时间平均化电路的结构。在本发明的一个实施方式中，作为将折返型的时钟传输电路的往路和返路的2点的时钟作为输入的时间平均化电路，如图3所示，具有在第1电源(VCC)与牛鼻节点(N1)间并联连接的在第1输入(IN1)和第2输入(IN2)分别为第1值时导通而为第2值截止的第1及第2开关元件(MP1、MP2)、连接在内部节点(N1)与第2电源(GND)之间的将以上述第1输入信号和上述第2输入信号作为输入的逻辑电路(NOR1)的输出输入控制端子并在上述第1输入信号和上述第2输入信号为上述第2值时成为导通状态的第3开关元件(MN1)、连接在内部节点(N1)与第2电源(GND)之间的电容(C)和根据内部节点(N1)的电位和阈值的大小决定输出逻辑值的缓冲电路(BUF)。
在本发明的一种实施方式中，作为时间平均化电路，如图6所示，具有在第1电源(VCC)与内部节点(N52)之间串联连接的第1输入信号(IN1)输入控制端子并在第1输入信号(IN1)为第1值时截止的多个第1开关元件(MP51、MP52)、在内部节点(N52)与第2电源(GND)之间串联连接的第1输入信号(IN1)输入控制端子并在上述第1输入信号(IN1)为第1值导通的多个第2开关元件(MN51、MN52)、在第1电源与上述内部节点(N52)之间串联连接的上述第1输入信号(IN1)输入控制端子并在上述第1输入信号(IN1)为第1值时截止的第3开关元件(MP53)、第2输入信号(IN2)输入控制端子并在上述第2输入信号(IN2)为第1值时截止的第4开关元件(MP54)、在内部节点(N52)与第2电源之间串联连接的上述第1输入信号(IN1)输入控制端子并在上述第1输入信号为第1值时导通的第5开关元件(MN54)和上述第2输入信号输入控制端子并在上述第2输入信号为第1值时导通的第6开关元件(MN53)以及根据内部节点(N52)的电位和阈值的大小决定输出逻辑值的反相电路(INV51)。上述第2输入信号输入控制端子的开关元件(MP55、MP56)与上述第1电源连接，上述第2输入信号输入控制端子的开关元件(MN55、MN56)与上述第2电源侧连接，将成为上述第1及第2输入信号的负载的开关元件采用相同的个数。
在本发明的一种实施方式中，作为时间平均化电路，如图7所示，具有连接在第1电源(VCC)与第1内部节点(N71)之间的第1开关元件(MP61)、从输入端输入第1及第2输入信号(IN1、IN2)而输出端与第1开关元件(MP61)的控制端子连接的并在上述第1及第2输入信号都为第1值时使上述第1开关元件导通的第1逻辑电路(NAND61)、在上述第1内部节点(N71)与第2电源(GND)之间串联连接的并在上述第1输入信号为第1/第2值时截止/导通的第2开关元件(MN61)、输出信号(OUT)的值为上述第1/第2值时导通/截止的第3开关元件(MN62)、在第1内部节点(N71)与上述第2电源之间串联连接的并在上述第2输入信号为第1/第2值时截止/导通的第4开关元件(MN63)和输出信号(OUT)的值为第1/第2值时导通/截止的第5开关元件(MN64)，此外还具有连接在第1电源与第3内部节点(N73)之间的将上述第1内部节点(N71)与控制端子连接的第6开关元件(MP66)。
另外，还具有连接在第2电源(GND)与第2内部节点(N72)之间的第7开关元件(MN65)、输入第1及第2输入信号(IN1、IN2)而输出端与第7开关元件(MN65)的控制端子连接的并在上述第1及第2输入信号(IN1、IN2)都为第2值时使上述第7开关元件(MN65)导通的第2逻辑电路(NOR61)、连接在第2内部节点(N72)与第1电源(VCC)之间的并在上述第1输入信号为第1/第2值时导通/截止的第8开关元件(MP64)、在输出信号(OUT)的值为上述第1/第2值时截止/导通的第9开关元件(MP62)、连接在上述第2内部节点(N72)与第1电源(VCC)之间的并在上述第2输入信号为第1/第2值时导通/截止的第10开关元件(MP65)、在输出信号(OUT)的值为上述第1/第2值时截止/导通的第11开关元件和连接在上述第2电源与上述第3内部节点之间的将上述第2内部节点与控制端子连接的第12开关元件(MP63)以及将上述第3内部节点与输入端连接并根据上述第3内部节点的电位和阈值的大小决定输出逻辑值的反相电路(INV65)，输出信号从上述反相电路的输出端输出。此外，还具有根据上述第1及第2输入信号(IN1、IN2)控制由上述第3开关元件(MN65)与上述第5开关元件(MN64)构成的第1开关元件对和由上述第9开关元件(MP62)与上述第11开关元件(MP63)构成的第2开关元件对的通/断的电路单元。
作为上述电路单元，具有例如生成由上述第1及第2输入信号(IN1、IN2)规定的输出信号的正相信号的缓冲电路(INV67、INV66)，缓冲电路的输出与上述第3开关元件(MN65)、上述第5开关元件(MN64)、上述第9开关元件(MP62)及上述第11开关元件(MP63)的控制端子共同连接。
在本发明的一种实施方式中，作为将折返型的时钟传输路径的往路和返路的2点的时钟作为输入的时间平均化电路，如图8所示，具有连接在第1电源与第1内部节点(N81)之间的第1开关元件(MP71)、从输入端输入第1及第2输入信号(IN1、IN2)而输出端与上述第1开关元件的控制端子连接的并在上述第1及第2输入信号都为第1值时使上述第1开关元件(MP71)导通的第1逻辑电路(NAND71)和连接在第1内部节点(N81)与第2电源之间的第2、第3开关元件(MN71、MN72)，第2开关元件(MN71)并上述第1输入信号(IN1)为第1值/第2值时截止/导通，另外，还具有连接在第1内部节点(N81)与上述第2电源之间的第4、第5开关元件(MN73、MN74)，第4开关元件(MN73)在上述第2输入信号为第1/第2值截止/导通。此外，还具有连接在第1电源与第3内部节点(N83)之间的将上述第1内部节点(N81)与控制端子连接的第6开关元件(MP76)。
此外，还具有连接在第2电源(GND)与第2内部节点(N82)之间的第7开关元件(MN75)、输入上述第1及第2输入信号(IN1、IN2)而输出端与上述第7开关元件(MN75)的控制端子连接的并在上述第1及第2输入信号都为第2值时使第7开关元件(MN75)导通的第2逻辑电路(NOR71)和连接在第2内部节点(N82)与第1电源之间的第2开关元件及第9开关元件(MP74、MP72)，上述第8开关元件(MP74)在第1输入信号(IN1)为第1/第2值时导通/截止，另外，还具有连接在第2内部节点(N82)与上述第1电源之间的第10开关元件及第11开关元件(MP75、MP73)，上述第10开关元件(MP75)在上述第2输入信号为第1/第2值时导通/截止，此外，还具有连接在上述第2电源与上述第3内部节点(N83)之间的将上述第2内部节点与控制端子连接的第12开关元件(MN76)和将上述第3内部节点与输入端连接并根据上述第3内部节点(N83)的电位和阈值的大小决定输出逻辑值的反相电路(INV75)。
第1逻辑电路(NAND71)的输出与第9开关元件及第11开关元件(MP72、MP73)的控制端子共同连接，第2逻辑电路(NOR71)的输出与第3开关元件及第5开关元件(MN72、MN73)的控制端子共同连接。
在本发明的一种实施方式中，作为将时间平均化电路(101、102、103、104)的输出时钟倍增的倍增电路(151、152、153、154)，例如，如图11所示，具有将时钟分频而生成多相时钟的分频器(2)、检测时钟的周期的周期检测电路(6)、将分频器(2)的时钟输出作为输入而生成将上述时钟倍增的多相时钟的多相时钟倍增电路(5)和时钟合成电路(8)，上述多相时钟倍增电路具有输出将2个输入的时间差分割后的信号的多个时间差分割电路(4a)和使2个时间差分割电路的输出叠加的多个多重化电路(4b)，上述多个时间差分割电路进而具有将相同相的时钟作为输入的时间差分割电路和将相邻相的2个时钟作为输入的时间差分割电路。
在本发明的一种实施方式中，如图13所示，上述多相时钟倍增电路具有输入n相的时钟(第1～第n时钟)而输出将2个输入的时间差分割后的信号的2n个时间差分割电路，第2I—1个(1≤I≤n)时间差分割电路(208、210、212、214)作为上述2个输入而将第1个相同时钟作为输入，第2I个(1≤I≤n)时间差分割电路(209、211、213、215)将第I个时钟和第(I＋1 mod n)个(I＋1 mod n是用n除I＋1的余数(以n为除数的运算))时钟作为输入，此外，还具有将第J个(1≤J≤2 n)时间差分割电路的输出和第(J＋2 mod n)个(J＋2 mod n是用n除J＋2的余数)时间差分割电路的输出作为输入的2n个脉冲宽度修正电路(216～223)和将第K个(1≤K≤n)脉冲宽度修正电路的输出和第(K＋n)个脉冲宽度修正电路的输出作为输入的n个多重化电路(224～227)。
在本发明的一种实施方式中，如图15所示，时间差分割电路具有将第1及第2输入信号作为输入并在第1及第2输入信号为第1值时将内部节点设定为第1电源的电位的逻辑电路(NOR14)和根据作为上述逻辑电路的输出的内部节点的电位和阈值的大小改变输出逻辑值的缓冲电路或反相电路(INV15)，多条串联连接在上述内部节点与第2电源之间的开关元件和电容相互并联连接(MN51和CAP51、MN52和CAP52、MN53和CAP53)，由输入到上述开关元件的控制端子上的周期控制信号决定附加到上述内部节点上的电容。
在半导体集成电路装置中具有本发明实施例的时钟控制电路，通过将时钟供给时钟同步型电路，可以供给经过时钟传输路径后相位整齐的时钟。
实施例
下面，参照附图说明本发明的实施例。
图1是表示本发明的一个实施例的结构的图。如图1所示，在本发明的一个实施例中，通过使时钟传输路径折返而取该往返的路径的中间的时间，在调整时钟路径内的延迟的电路中，具有将时钟信号的各脉冲间的时间差求平均的时间平均化电路。
在时钟传输路径的往路111上，取
从A点到折返点113的延迟时间a、
从B点到折返点113的延迟时间b、
从C点到折返点113的延迟时间c、
从D点到折返点113的延迟时间d，
在时钟传输路径的返路112上，取
从E点到折返点113的延迟时间d、
从F点到折返点113的延迟时间c、
从G点到折返点113的延迟时间b、
从H点到折返点113的延迟时间a。
从输入缓冲器12输入时钟传输路径的往路111的时钟在折返点113折返，在返路112上传输，A点和H点的2个时钟信号输入时间平均化电路101，输出2个时间差的平均的延迟时间的输出信号L；B点和G点的2个时钟信号输入时间平均化电路102，输出2个时间差的平均的延迟时间的输出信号K；C点和F点的2个时钟信号输入时间平均化电路103，输出2个时间差的平均的延迟时间的输出信号J；D点和E点的2个时钟信号输入时间平均化电路104，输出2个时间差的平均的延迟时间的输出信号I。
图2是表示图1所示的本发明的一个实施例的基本动作的时间图。如图1所示，时钟传输路径折返地配置，往路的路径111的各点A、B、C、D和返路的路径112的各点E、F、G、H分别相邻的时钟输出输入时间平均化电路101～104，在具有2个时钟的时间差的中间值的成分的时刻从时间平均化电路101～104输出。
各相邻点A—H、B—G、C—F、D—E的时间差(2a、2b、2c、2d)的中间值恰好与折返点113的时间相等，所以，各时间平均化电路1的输出时刻就是I、J、K、L相等的时刻的输出。
即，在图2中，时间平均化电路101的输出L的前沿的时刻相对于点A的时钟的前沿，相邻点A—H的时间差(2a)的平均值为(一定延迟时间Cons)＋(2a/2)＝Cons＋a。一定延迟时间Cons是时间平均化电路101～104等固有的传输延迟时间。更详细而言，一定延迟时间Cons就是从将同一信号输入时间平均化电路的2个输入到输出信号输出为止的传输延迟时间。
从相邻点B—G输入时钟的时间平均化电路102的输出K在(一定延迟时间Cons)＋(2b/2)与到相邻点B为止的延迟时间(a－b)相加的延迟时间后上升，从A点的时钟的前沿时刻开始到Cons＋a后上升。时间平均化电路103的输出J、时间平均化电路104的输出I也从A点的时钟的前沿时刻开始到Cons＋a后上升，从而信号I、J、K、L的前沿时刻一致。
图3和图4是用于说明本发明的一个实施例的时间平均化电路10的原理的图。时间平均化电路是在输出与按指定比a将输入的2个信号的时间差进行内分的延迟时间对应的输出信号的时间差分割电路(也称为「内插器」)中将内分比a取为0.5、将时间差均等地分割而输出的电路。图1所示的时间平均化电路由时间差分割电路构成。
如图3(a)所示，时间差分割电路(TMD)由分别将输入信号IN1及IN2反相而输出的反相器INV1及INV2、源极与电源VCC连接而栅极与反相器INV1及INV2的输出连接并且漏极与内部节点N1连接的P沟道MOS晶体管MP1及MP2、将内部节点N1与输入端连接的并在内部节点N1的电位超过或低于阈值电压时就改变其输出漏极值的缓冲电路BUF、将输入信号IN1及IN2作为输入并输出NOR运算结果的NOR电路NOR1、漏极与内部节点N1连接而源极与地电位GND连接并且栅极与NOR电路NOR1的输出端连接的N沟道MOS晶体管MN1和连接在内部节点N31与地之间的电容器C构成。
这里，时间差分割电路(TMD)示于图3(b)所示的框图。如前所述，时间平均化电路将时间差分割电路的内分比取为0.5，输出与将输入信号的时间差求平均后的延迟时间对应的输出信号。
如图4(c)所示，在3个时间差分割电路(TMD)中，同一输入信号IN1输入其2个输入端，而输出输出信号OUT1，输入信号IN1及IN2输入第2时间差分割电路(TMD)，而输出输出信号OUT2，同一输入信号IN2输入第3时间差分割电路(TMD)的2个输入端，而输出输出信号OUT3。其中，输入输入信号IN1及IN2而输出输出信号OUT2的第2时间差分割电路(TMD)与图3(a)的结构对应。对于具有图4(c)所示的第1～第3时间差分割电路(TMD)的电路结构，可以参照例如图13(a)所示的结构。
如图4(d)所示，在输入信号IN1与输入信号IN2之间有时间差(T)，第1时间差分割电路(TMD)输出延迟时间t1的输出信号OUT1，第3时间差分割电路(TMD)输出延迟时间t3的输出信号OUT3，第2时间差分割电路(TMD)输出延迟时间t2的输出信号OUT2，延迟时间t2为将延迟时间t1和t3分割(内分)后的值。
再参照图3(a)，在输入信号IN1及IN2为低电平时，NOR电路NOR1的输出成为高电平，N沟道MOS晶体管MN1导通，节点N1的电位成为地电位，缓冲电路BUF的输出成为低电平。
设缓冲电路BUF的输出反相为高电平的阈值电压为V时，在图3(a)中，同一输入信号IN1输入2个输入端子IN1及IN2时，在输入信号IN1的前沿时刻，反相器INV1及INV2的输出成为低电平，P沟道MOS晶体管MP1及MP2打破导通，N沟道MOS晶体管MN1截止，由漏极电流i1及i2向节点N1充电，设达到缓冲电路BUF的阈值为止充电所需要的节点N1的电荷为CV(C是电容量值，V是电压)时，则有
t1＝CV/(i1＋i2)
在图3(a)中，在输入信号IN1及IN2(从输入信号IN1开始延迟时间T后上升)输入2个输入端子IN1及IN2时(图4(c))，在输入信号IN1的前沿时刻，反相器INV1的输出出去低电平，仅P沟道MOS晶体管MP1导通，N沟道MOS晶体管MN1截止，由漏极电流i1向节点N1充电时间T，(节点N1的电荷i1T)，然后，在输入信号IN2的前沿时刻，反相器INV2的输出成为低电平，P沟道MOS晶体管MP1和P沟道MOS晶体管MP2都成为导通状态，N沟道MOS晶体管MN1截止，由漏极电流i1＋i2向节点N1充电，设达到缓冲电路BUF的阈值为止充电所需要的节点N1的电荷为CV(C是电容量值，V是电压)时，则有
t2＝T＋(CV－i1T)/(i1＋i2)
＝T＋CV/(i1＋i2)－i1T/(i1＋i2)
＝T(i2/(i1＋i2))＋t1
在P沟道MOS晶体管MP1及MP2的漏极电流i1、i2相等时，则有
t2＝(1/2)T＋t1
另外，在图3(a)中，在同一输入信号IN2(从输入信号IN1开始延迟时间T)输入2个输入端子IN1及IN2时，则有
t3＝T＋CV/(i1＋i2)
这样，通过首先由输入输入信号IN1的P沟道MOS晶体管MP1在时间T(2个时钟时钟的时间差)期间向图3(a)所示的时间差分割电路的内部节点N1的电容C充电，然后与输入输入信号IN2的P沟道MOS晶体管MP2一起2个P沟道MOS晶体管进行充电，与从开始输入同一输入信号IN1后由2个P沟道MOS晶体管MP1及MP2进行充电的情况相比，从时间t1开始发生T/2的时间差(输入信号IN1与IN2的时间差T的平均值)。
因此，将该时间差分割电路称为「时间平均化电路」。
按照本发明，不使用PLL电路或DLL电路，就可以将时钟路径11上的延迟时间差抑制小。
在时间平均化电路中，将先迁移的时钟与后迁移的时钟的时间差分割为1/2而输出将时间差求平均后的信号时，可以通过使图3(a)的P沟道MOS晶体管MP1、MP2的导通电流(漏极电流)i1、i2相等而实现。这时，通过将图3(a)的P沟道MOS晶体管MP1、MP2的导通电流(漏极电流)i1、i2之比设定为例如m∶1(M＞1)等，可以得到将按任意的内分比分割2个时钟的时间差的时间作为延迟时间的输出信号。在本发明中，作为输入时钟传输路径的往路和返路的2点的2个时钟的时间平均化电路，也可以使用这样的时间差分割电路。这样，就可以和往路的第1位置与折返点间的延迟时间和折返点与返路的第2位置间的延迟时间不相等的情况等对应，从而可以使从时间差分割电路输出的各时钟的相位一致。
图5是表示本发明实施例2的结构的图。在本发明的实施例2中，时钟路径11采用圆形的配置，使折返点与时钟通路的往路的始点相等。输入缓冲器12的输出在时钟传输路径中分支，分支为A、B、C、D的路径和E、F、G、H的路径，成为相邻点的A点和H点的2各时钟信号输入时间平均化电路101，输出2个时间差的平均的延迟时间的输出信号L，B点和G点的2个时钟信号输入时间平均化电路102，输出2个时间差的平均的延迟时间的输出信号K，C点和F点的2个时钟信号输入时间平均化电路103，率2个时间差的平均的延迟时间的J，D点和E点的2个时钟信号输入时间平均化电路104，输出2个时间差的平均的延迟时间的输出信号I。图5中，2个分支路径在折返点相互交叉，不交叉处，将2个分支路径相互平行(反平行)延伸，也能达到同样的效果。但是，图5所示的方式是关于时钟通路的输入点(分支点)与交叉点连接线，具有可对称构成的优点。
在参照图1说明的上述实施例(实施例1)中，基本上是沿在1个轴方向延伸的时钟传输路径的往返路111、112配置多个时间平均化电路101～104，但是，在本发明的实施例2中，是沿相互分离地相对配置的时钟传输路径的往返路11A、11D和往返路11B、11C的周边设置多个时间平均化电路101～104，从而扩大了在芯片内可以配置时间平均化电路的区域。
在本发明的实施例2中，作为时间平均化电路10，可以使用例如以下说明的图6、图7、图8的结构。图6～图8所示的任一时间平均化电路的结构都是求时钟信号的前沿和后沿的时间的平均的结构。另一方面，图3(a)所示的时间平均化电路采用输出由将2个时钟信号的前沿的时间差均等地分割的延迟时间所规定的前沿信号的结构。图6～图8所示的任一时间平均化电路也非常适合于向使用时钟信号的前沿和后沿而动作的电路供给时钟的结构。
下面，说明图6所示的时间平均化电路。
如图6所示，具有源极与电源VCC连接的P沟道MOS晶体管MP51、源极与P沟道MOS晶体管MP51的漏极连接的P沟道MOS晶体管MP52、漏极与P沟道MOS晶体管MP52的漏极连接的N沟道MOS晶体管MN51和漏极与N沟道MOS晶体管MN51的源极连接而源极与地电位连接的N沟道MOS晶体管MN52，P沟道MOS晶体管MP51及MP52和N沟道MOS晶体管MN51及MN52的栅极共同与输入端子IN1连接。
此外，还具有源极与电源VCC连接的P沟道MOS晶体管MP53、源极与P沟道MOS晶体管MP53的漏极连接的P沟道MOS晶体管MP54、漏极与P沟道MOS晶体管MP54的漏极连接的N沟道MOS晶体管MN53和漏极与N沟道MOS晶体管MN53的源极连接而源极与地连接的N沟道MOS晶体管MN54，P沟道MOS晶体管MP53和N沟道MOS晶体管MN54的栅极共同与输入端子IN1连接，P沟道MOS晶体管MP54和N沟道MOS晶体管MN53的栅极共同与输入端子IN2连接。
此外，还具有源极与电源VCC连接的P沟道MOS晶体管MP55、源极与P沟道MOS晶体管MP55的漏极连接而漏极与电源VCC连接的P沟道MOS晶体管MP56、源极与地连接的N沟道MOS晶体管MN56和源极与N沟道MOS晶体管MN56的漏极连接而漏极与地连接的N沟道MOS晶体管MN56，P沟道MOS晶体管MP55和P沟道MOS晶体管MP56的栅极共同与输入端子IN2连接，N沟道MOS晶体管MN55和N沟道MOS晶体管MN56的栅极也与输入端子IN2连接。
P沟道MOS晶体管MP52与N沟道MOS晶体管MN51的连接点与反相器INV51的输入端连接，P沟道MOS晶体管MP54与N沟道MOS晶体管MN53的连接点与反相器INV51的输入端连接，反相器INV51的输出端与输出端子OUT连接。
栅极与输入端子IN2连接的P沟道MOS晶体管MP55及MP56和N沟道MOS晶体管MN55及MN56是为了使输入信号IN1与输入信号IN2的负载相同而设置的电路。
下面，说明图6所示的时间平均化电路的动作。在输入信号IN1从低电平上升为高电平时，节点N51的电荷从成为导通状态的N沟道MOS晶体管MN51及MN52的通路放电，在延迟时间T的输入信号IN2从低电平上升为高电平时，节点N51的电荷通过2个路径的N沟道MOS晶体管(N沟道MOS晶体管MN51及MN52和N沟道MOS晶体管MN53及MN54)放电，如前所述，作为输出信号，输出与将输入信号IN1和IN2的时间差T求平均的延迟时间对应的前沿信号。
在输入信号IN1从高电平降低为低电平时，节点N51的电荷从成为导通状态的P沟道MOS晶体管MP51和MP52的通路充电，在落后时间T的输入信号IN2降低时，节点N51的电荷通过2个路径的P沟道MOS晶体管(P沟道MOS晶体管MP51及MP52和P沟道MOS晶体管MP53及MP54)充电，输出与将输入信号IN1和IN2的时间差T求平均的延迟时间对应的后沿信号。
在图6所示的时间平均化电路中，时钟IN1、IN2的输入顺序已预先决定，所以，根据时钟路径的配置，必须将信号先到达的点与必须先输入的点(图6的IN1)连接。
即，将图6所示的时间平均化电路应用于图5的时间平均化电路101时，将信号先到达的A点作为输入端IN1，将信号后到达的H点与输入端子IN2连接。
这是因为，在图6所示的电路结构中充放电通路中由输入信号IN1和输入信号IN2进行通/断控制的晶体管的数量不对称的缘故。例如，在电源VCC与内部节点N52间的电流通路(晶体管MP51和MP52、MP53和MP54)中，在输入信号IN1的后沿导通的晶体管的个数为3个(MP51、MP52、MP53，其中，MP51、MP53起恒流源的功能)，与此相反，在输入信号IN2的后沿导通的晶体管是1个(MP54)，对于输入信号IN1和输入信号IN2是非对称结构。图6所示的电路结构不像下面说明的图7、图8所示的时间平均化电路那样具有恒流源晶体管的通/断控制用的逻辑电路，从而可以减少该电路用的晶体管元件数。
图7是表示本发明的时间平均化电路的其他实施例的结构的图。在图7所示的时间平均化电路中，即使时钟的输入顺序未预先决定也可以利用，此外，作为并联的MOS晶体管，利用NAND、NOR的内部晶体管。
如图7所示，具有输入输入信号IN1及IN2的NAND电路61、分别输入输入信号IN1及IN2的反相器电路INV61及INV62、源极与电源VCC连接而栅极与NAND电路NAND61的输出端连接的P沟道MOS晶体管MP61、漏极与P沟道MOS晶体管MP61的漏极连接而栅极与反相器INV61的输出端连接的N沟道MOS晶体管MN61、漏极与N沟道MOS晶体管MN61的源极连接而源极与地连接的N沟道MOS晶体管MN62、漏极与P沟道MOS晶体管MP61的漏极连接而栅极与反相器INV62的输出端连接的N沟道MOS晶体管MN63和漏极与N沟道MOS晶体管MN63的源极连接而源极与地连接并且栅极与N沟道MOS晶体管MN62的栅极连接的N沟道MOS晶体管MN64。
另外，还具有源极与电源VCC连接而栅极相互连接的P沟道MOS晶体管MP62及MP63、源极与P沟道MOS晶体管MP62及MP63的漏极连接而栅极与输入输入信号IN1及IN2的反相器INV64及INV63的输出端连接的P沟道MOS晶体管MP64及MP65和漏极与P沟道MOS晶体管MP64及MP65的漏极连接而栅极与输入输入信号IN1及IN2的NOR电路NOR61的输出端连接的N沟道MOS晶体管MN65，P沟道MOS晶体管MP62及MP63的栅极共同与N沟道MOS晶体管MN62及MN64的栅极连接。
P沟道MOS晶体管MP61的源极与电源连接而漏极与P沟道MOS晶体管MP66的栅极连接，P沟道MOS晶体管MP66的漏极与N沟道MOS晶体管MN66的漏极连接，N沟道MOS晶体管MN66的栅极与N沟道MOS晶体管MN65的漏极连接，源极与地连接。
P沟道MOS晶体管MN批评N沟道MOS晶体管MN66的连接点通过反相器INV65与输出端子OUT连接，反相器INV65的输出通过反相器INV66及反相器INV67与N沟道MOS晶体管MN61及MN64的共同栅极和P沟道MOS晶体管MP62及MP63的共同栅极连接。
下面，说明图7所示的时间平均化电路的动作。
在图7中，在输入信号IN1及IN2由高电平向下降低电平时，NAND电路NAND61的输出端从低电平向高电平转移，P沟道MOS晶体管MP61截止，将反相器INV61及INV62的输出作为栅极输入的N沟道MOS晶体管MN61、MN63的一方导通，然后双方都导通，这时，由于输出电位OUT还是高电平(下降之前)，所以，输出电位OUT通过反相器INV67及INV66传递到节点N74，从而节点N74成为高电平，将节点N74的电位作为栅极输入的N沟道MOS晶体管MN62及MN64导通，于是，节点N71放电，节点N71的电位降低，P沟道MOS晶体管MP66导通，节点N73成为高电平，并通过反相器INV65输出从高电平向低电平降低的信号。如前所述，输出信号OUT具有与将输入信号IN1与IN2的时间差求平均的延迟时间对应的延迟时间。反相器INV65的输出电位OUT通过反相器INV67及INV66传递到节点N74，在输出电位OUT成为低电平时，N沟道MOS晶体管MN62及MN64截止，P沟道MOS晶体管MP62MP63导通。
另外，由于具有NAND电路NAND61、反相器INV61及INV62的逻辑电路，所以，不论输入信号IN1和IN2的相位哪个超前，都是输出将输入信号IN1、IN2的时间差求平均的延迟时间(将输入信号IN1、IN2中相位超前的一方的信号输入时的输出与将输入信号IN1、IN2中相位落后的一方的信号输入时的输出间的平均的延迟时间)的信号。
在图7中，在输入信号IN1、IN2从低电平向高电平上升时，NOR电路NOR61的输出端从高电平向低电平转移，N沟道MOS晶体管MN65截止，将反相器INV63、INV64的输出作为栅极输入的P沟道MOS晶体管MP64、MP65的一方导通，然后双方都导通，这时，由于输出电位OUT还是低电平(上升之前)，所以，输出电位OUT通过反相器INV67及INV66传递到节点N74，从而节点N74成为低电平，将节点N74作为栅极输入的P沟道MOS晶体管MP62及MP63导通，于是，向节点N72充电，节点N72的电位上升，N沟道MOS晶体管MN66导通，节点N73成为低电平，并通过反相器INV65输出从低电平向高电平上升的信号。如前所述，输出信号OUT具有与将输入信号IN1与IN2的时间差求平均的延迟时间对应的延迟时间。反相器INV65的输出电位OUT通过反相器INV67及INV66传递到节点N74，在输出电位OUT成为高电平时，N沟道MOS晶体管MN62及MN64导通，P沟道MOS晶体管MP62及MP63截止。
由于具有NOR电路NOR61、反相器INV63及INV64逻辑电路，所以，不论输入信号IN1、IN2的相位哪个超前，都输出将输入信号IN1、IN2的时间差求平均的延迟时间(将输入信号IN1、IN2中相位超前的一方的信号输入时的输出与将输入信号IN1、IN2中相位落后的一方的信号输入时的输出间的平均的延迟时间)的信号。
图7所示的时间平均化电路根据输出信号OUT的逻辑值得到控制起分别对内部节点N71及N72进行充放电的恒流源的功能的N沟道MOS晶体管MN62及MN64和P沟道MOS晶体管MP62及MP63的通/断的控制信号(栅极电压)，但是，并不限于这样的反馈结构，只要是根据第1、第2输入信号IN1及IN2设定为内部节点N71放电时起恒流源的功能的N沟道MOS晶体管MN62及MN64导通而向内部节点N72充电时起恒流源的功能的P沟道MOS晶体管MP62及MP63导通的结构就行，可以进行各种变形。
图8是表示图7所示的时间平均化电路的变形例的一例的图。如图8所示，具有输入输入信号IN1及IN2的NAND电路NAND71、分别输入输入信号IN1及IN2的反相器INV71及INV72、源极与电源Vcc连接而栅极与NAND电路NAND71连接的P沟道MOS晶体管MP71、漏极与P沟道MOS晶体管MP71的漏极连接而栅极与反相器INV71的输出端连接的N沟道MOS晶体管MN71、漏极与N沟道MOS晶体管MN71的源极连接而源极与地电位连接的N沟道MOS晶体管MN72、漏极与P沟道MOS晶体管MP71的漏极连接而栅极与反相器INV72的输出端连接的N沟道MOS晶体管MN73和漏极与N沟道MOS晶体管MN73的源极连接而源极与地连接并且栅极与N沟道MOS晶体管MN72的栅极连接的N沟道MOS晶体管MN74。
另外，还具有源极与电源连接而栅极相互连接的P沟道MOS晶体管MP72及MP73、源极与P沟道MOS晶体管MP72及MP73的漏极连接而栅极分别与输入输入信号IN1及IN2的反相器INV74及INV73的输出端连接的P沟道MOS晶体管MP74及MP75和漏极与P沟道MOS晶体管MP74及MP75的漏极连接而栅极与输入输入信号IN1及IN2的NOR电路NOR71的输出端连接的N沟道MOS晶体管MN75，P沟道MOS晶体管MP72及MP74的栅极共同与N沟道MOS晶体管MN72及MN73的栅极连接。
P沟道MOS晶体管MP71的源极与电源连接而漏极与P沟道MOS晶体管MP76的栅极连接，P沟道MOS晶体管MP76的漏极与N沟道MOS晶体管MN76的漏极连接，N沟道MOS晶体管MN66的栅极与N沟道MOS晶体管MN65的漏极连接，源极与地连接。
P沟道MOS晶体管MP76与N沟道MOS晶体管MN76的连接点通过反相器INV75与输出端子OUT连接。
下面，说明图8所示的时间平均化电路的动作。
在图8中，在输入信号IN1、IN2从高电平向低电平降低时，NAND电路NAND71的输出端从低电平向高电平转移，P沟道MOS晶体管MP71截止，将反相器INV71及INV72的输出作为栅极输入的N沟道MOS晶体管MN71及MN73的一方导通，然后双方都导通，节点N81放电，从而节点N81的电位下降，P沟道MOS晶体管MP76导通，节点N83成为高电平，并通过反相器INV75输出从低电平向高电平上升的信号。如前所述，输出信号OUT具有与将输入信号IN1与IN2的时间差求平均的延迟时间对应的延迟时间。
在图8中，在输入信号IN1及IN2从低电平向高电平上升时，NOR电路NOR71的输出端从高电平向低电平转移，N沟道MOS晶体管MN65截止，将反相器INV73及INV74的输出作为栅极输入的P沟道MOS晶体管MP74及MP75的一方导通，然后双方都导通，向节点N82充电，从而节点N82的电位上升，N沟道MOS晶体管MN76导通，节点N83成为低电平，并通过反相器INV75输出从高电平向低电平降低的信号。如前所述，输出信号OUT具有与将输入信号IN1及IN2的时间差求平均的延迟时间对应的延迟时间。
下面，参照图9～图13说明本发明的实施例3。如图9所示，本实施例是对时钟传输路径上的延迟量比时钟的周期tCK长的情况可以应用本发明。近来，由于半导体集成电路装置的高功能化等，时钟传输路径的长度也增长了，另外，工作频率也显著的高速化。因此，在例如图1所示的上述实施例的结构中，作为一例，在位于距时钟传输路径的折返点113最远的位置的时钟传输路径的往路111的A点和返路112的H点的延迟时间2a比时钟周期tCK长时，在从第1及第2输入端输入A点和H点的时钟的时间平均化电路101中，在输入时钟传输路径的时钟到达H点输入第2输入端之前，下一个时钟循环的时钟就输入A点了，从而不能输出所希望的平均值。本发明的实施例3在时钟传输路径上的延迟量比时钟周期tCK长时可以实现所期望的动作。
如图9所示，从输入缓冲器12向时钟传输路径(往路111、折返点113、返路112)供给由分频电路14分频后的时钟。
从输入缓冲器12输入的时钟周期tCK的时钟信号由分频电路14进行分频，输入时钟传输路径11的时钟在时钟传输路径中折返，A点和H点的2个时钟信号输入时间平均化电路101，2个时间差的平均的延迟时间的输出信号L输入倍增电路151，进行倍增，并输出信号P，B点和G点的2个时钟信号输入时间平均化电路102，2个时间差的平均的延迟时间的输出信号K输入倍增电路152进行倍增，并输出信号O，C点和F点的2个时钟信号输入时间平均化电路103，2个时间差的平均的延迟时间的输出信号J输入倍增电路153进行倍增，并输出信号N，D点和E点的2个时钟信号输入时间平均化电路104，2个时间差的平均的延迟时间的输出信号I输入倍增电路154进行倍增，并输出信号M。
图10表示图9所示的电路的时间图。由分频电路14将时钟进行分频，分频后的时钟供给时钟传输路径11，然后折返，成为双向的时钟传输线，使用时间平均化电路10求时钟脉冲的时间的平均，由倍增电路15将时间平均化电路10的输出倍增后而输出。
在本发明中，倍增电路与时间平均化电路(时间差分割电路)组合而进行处理。该倍增电路15可以使用本发明者在特愿平09—157042号(特开平11—004148)、特愿平09—157028号(特开平11—004145)等中提案的结构等。
在本实施例中，在时钟传输路径11上的延迟量比时钟的周期tCK长时，不使用反馈系的电路，仅使用时间平均化电路就可以使时钟传输路径的延迟量一致。
下面，参照图11～图15说明构成本发明的一个实施例的倍增电路15的结构的一例。如图11所示，该倍增电路先将时钟进行分频，通过将该分频后的多相时钟中连续的2相间的时间求平均后作为新的时钟输出，然后，将该时钟输出与未进行时间平均的输出的时钟组合，将相数加倍后，用合成这些进行时钟倍增。
更详细而言，如图11所示，倍增电路15具有输入时钟1(在本发明的一个实施例中为时间差平均化电路的输出)进行分频并生成多相时钟3的分频器2、输入分频器2的输出3的多相时钟倍增电路5、由固定级数的环形振荡器和计数器构成的计数时钟1的1周期中的环形振荡器的振荡次数并检测时钟1的周期的周期检测电路6和将多相时钟倍增电路5的输出合成而生成倍增时钟9的时钟合成电路8。多相时钟倍增电路5具有输出将2个输入信号的时间差(相位差)进行内分(分割)后的信号的多个时间差分割电路4a和将2个时间差分割电路的输出叠加的多个多重化电路4b。
多个时间差分割电路4a具有将同一相的时钟作为输入的时间差分割电路和将相邻的2个时钟作为输入的时间差分割电路。周期检测电路6输出控制信号7，调整多相时钟倍增电路5内的时间差分割电路4a的负载电容，控制时钟周期。
图12是作为倍增电路15的一例表示生成4相时钟的倍增电路的结构的具体例的图。如图12所示，具有将输入时钟205进行4分频而输出4相时钟Q1～Q4的1/4分频器201、n级串联连接的4相时钟倍增电路2021～202n、时钟合成电路203和周期检测电路204。从最后一级4相时钟倍增电路202n输出2n倍增的4相时钟Qn1～Qn4，由时钟合成电路203进行合成，输出倍增时钟207。还有，4相时钟倍增电路的级数n是任意的。
1/4分频器201将输入时钟205进行1/4分频，生成4相时钟Q1、Q2、Q3、Q4，由该4相时钟倍增电路2011将该时钟Q1、Q2、Q3、Q4进行倍增，生成4相时钟Q11、Q12、Q13、Q14，同样，从4相时钟倍增电路202n可以得到进行了2n倍增的4相时钟Qn1、Qn2、Qn3、Qn4。
周期检测电路204由固定级数的环形振荡器和计数器构成，由计数器计数在时钟1的1周期中环形振荡器的振荡次数，并根据计数结果输出控制信号206，调整4相时钟倍增电路202内的负载。由该周期检测电路206消除在时钟周期的动作范围内设备的特性偏差。
通过由图12的4相时钟倍增电路202将4相的时钟倍增为8相并恢复为4相，便可连续地进行倍增。
图13是表示图12所示的4相时钟倍增电路202n的结构的一例的图。图12所示的4相时钟倍增电路2021～202n都采用同一结构。
如图13(a)所示，4相时钟倍增电路202n由8组时间差分割电路208～215、8个脉冲宽度修正电路216～223和4组多重化电路224～227构成。图13(b)是表示脉冲宽度修正电路的结构的图，由输入反相器INV将第2输入信号T23反相后的信号和第1输入信号T21的NAND电路构成。
图13(c)是表示多重化电路的结构的图，由2输入NAND电路构成。
图14是表示图13所示的4相时钟倍增电路202的定时动作的信号波形图。时钟T21的前沿由从时钟Q(n－1)1的前沿开始时间差分割电路208的内部延迟量的延迟决定，时钟T22的前沿由时钟Q(n－1)1的前沿和时钟Q(n－1)2的前沿的时间在时间差分割电路209中的时间分割和牛鼻延迟量的延迟决定，时钟T23的前沿由时钟Q(n－1)1的前沿和时钟Q(n－1)2的前沿的时间在时间差分割电路209中的时间分割和内部延迟量的延迟决定，同样，时钟T26的前沿由时钟Q(n－1)3的前沿和时钟Q(n－1)4的前沿的时间在时间差分割电路213中的时间分割和内部延迟量的延迟决定，时钟T27的前沿由时钟Q(n－1)4的前沿的时间在时间差分割电路214中的内部延迟量的延迟决定，时钟T28的前沿由时钟Q(n－1)4的前沿和时钟Q(n－1)1的前沿的时间在时间差分割电路215中的时间分割和内部延迟量的延迟决定。
时钟T21和T23输入脉冲宽度修正电路216，由脉冲宽度修正电路216输出具有由时钟T21决定的后沿和由时钟T23决定的前沿的脉冲P21。通过同样的处理，生成脉冲P22～P28，从而时钟P21～P28成为相位逐个偏移45度的占空比为25％的8相的脉冲群。时钟P21和相位偏移180度的时钟P25由多重化电路224叠加并反相，作为占空比为25％的时钟Qn1而输出。通过同样的处理，生成时钟Qn2～Qn4。时钟Qn1～Qn4成为相位逐个偏移90度的占空比为50％的4相的脉冲群，时钟Qn1～Qn4的周期在从时钟Q(n－1)1～Q(n－1)4生成时钟Qn1～Qn4的过程中，频率倍增为2倍。
图15(a)和图15(b)分别是表示图13所示的时间差分割电路208、209的结构的一例的图。这些电路采用相同的结构，2个输入端输入同一信号或相邻的2个信号。即，除了在时间差分割电路208中同一输入时钟Q(n－1)1输入2输入NOR电路NOR14而在时间差分割电路209中Q(n－1)1和Q(n－1)2输入2输入NOR电路NOR14以外，时间差分割电路是同一结构。2输入NOR电路NOR14由串联连接在电源VCC与输出端之间的将输入信号IN1及IN2分别输入栅极的2个P沟道MOS晶体管和并联连接在输出端与地之间的将输入信号IN1及IN2分别输入栅极的2个N沟道MOS晶体管构成。
作为2输入NOR电路NOR14的输出节点的内部节点N51(N61)与反相器INV15的输入端连接，在内部节点与地之间并联连接将N沟道MOS晶体管MN51与电容CAP51串联连接的电路、将N沟道MOS晶体管MN52与电容CAP52串联连接的电路和将N沟道MOS晶体管MN53与电容CAP53串联连接的电路，从周期检测电路6输出的控制信号7分别输入各N沟道MOS晶体管MN51、MN52、MN53的栅极，控制它们的通/断。N沟道MOS晶体管MN51、MN52、MN53的栅极宽度和电容CAP51、CAP52、CAP53，其尺寸比采用例如1∶2∶4，通过根据从周期检测电路6输出的控制信号7将与共同节点连接的负载调整为8阶段来设定时钟周期。
对于时间差分割电路208，在时钟Q(n－1)1的前沿，节点N51的电荷通过NOR电路NOR14的N沟道MOS晶体管放电，在节点N51的电位达到反相器INV15的阈值时，作为反相器INV15的输出的时钟T21上升。设达到反相器INV15的阈值所需要放出的节点N51的电荷为CV(C是电容值，V是电压)、NOR14的N沟道MOS晶体管的放电电流为I时，从时钟Q(n－1)1的前沿开始，将CV的电荷量以电流值2I进行放电，结果，时间CV/2I就表示从时钟Q(n－1)1的前沿到时钟T21的前沿的时间差(传输延迟时间)。在时钟Q(n－1)1为低电平时，2输入NOR14的输出侧节点N51充电到高电平，从而反相器INV15的输出时钟T21成为低电平。
对于时间差分割电路209，从时钟Q(n－1)1的前沿到时间tCKn(tCKn＝多相时钟周期)后的期间，节点N61的电荷向NOR14放电，在经过时间tCKn后，从时钟Q(n－1)2的前沿开始，在节点N61的电位达到反相器INV15的阈值时，时钟T22上升。设节点N61的电荷为CV、2输入NOR14的N沟道MOS晶体管的放电电流为I时，从时钟Q(n－1)1的前沿开始，在tCKn期间将CV的电荷量以I的电流放电，在其余的期间以2I电流放电，结果，时间
tCKn＋(CV－tCKn·I)/2I
＝CV/2I＋tCKn/2
就表示从时钟Q(n－1)1的前沿到时钟T22的前沿的时间差。
即，时钟T22与时钟T21的前沿的时间差为tCKn/2。
在时钟Q(n－1)1和Q(n－1)2都为低电平而2输入NOR14的输出侧节点N61通过NOR14的P沟道MOS晶体管从电源充电到高电平时，时钟T22上升。对于时钟T22～T28也一样，时钟T21～T28的前沿的时间差分别为tCKn/2。
脉冲宽度修正电路216～223生成相位各偏移45度的占空比为25％的8相的脉冲群P21～P28。
多重化电路224～227生成相位各偏移90度的占空比为50％的4相的脉冲群Qn1～Qn4。
下面，参照图16～图18说明本发明的实施例4。在本实施例中，也将本发明应用于在时钟的路径上的延迟量比时钟的周期tCK长的情况。
如图16所示，在本发明的实施例4中，首先将时钟供给折返的双向的时钟传输路径，在时钟传输路径的往路111和返路112的附近的各点(对)由带分频功能的时间平均化电路1001～1004将时钟分频，对该分频后的时钟使用时间平均化电路求时钟脉冲的时间的平均，然后由合成电路161～164进行合成。输入时钟传输路径11的时钟在时钟传输路径中折返，A点和H点的2个时钟信号输入带分频功能的时间平均化电路1001，输出分频后的时钟的2个时间差的平均的延迟时间的输出信号L1～L4，L1～L4由合成电路161合成后输出信号P，B点和G点的2个时钟信号输入带分频功能的时间平均化电路1002，输出分频后的时钟的2个时间差的平均的延迟时间的输出信号K1～K4，K1～K4由合成电路162合成后输出信号O，C点和F点的2个时钟信号输入带分频功能的时间平均化电路1003，输出分频后的时钟的2个时间差的平均的延迟时间的输出信号J1～J4，J1～J4由合成电路163合成后输出信号N，D点和E点的2个时钟信号输入带分频功能的时间平均化电路1004，输出分频后的时钟的2个时间差的平均的延迟时间的输出信号I1～I 4，I1～I4由合成电路164合成后输出信号M。
图17是表示图16所示的带分频功能的时间平均化电路1001的结构的图。其他带分频功能的时间平均化电路1002～1004也采用相同的结构。将由分频电路1011将时钟传输路径11上的A点的时钟分频后的信号A1、A2、A3、A4供给时间平均化电路1021～1024，将由分频电路1012将时钟传输路径11上的H点的时钟分频后的信号B1、B2、B3、B4供给时间平均化电路1021～1024，由时间平均化电路1021输出A1与B1的时间差的中间值的信号L1，由时间平均化电路1022输出A2与B2的时间差的中间值的信号L2，同样，由时间平均化电路1023输出A3与B3的时间差的中间值的信号L3，由时间平均化电路1024输出A4与B4的时间差的中间值的信号L4，并由合成电路16将信号L1～L4合成而输出信号P。
这样，在本实施例中，由分频电路1011及1012分别将时钟传输路径的往路111和返路112的各点的时钟进行4分频，生成4相时钟，由合成电路16将由时间平均化电路对应的2个分频时钟求时间差的平均后的4个信号合成为1个信号P，由于该合成电路16的输出与倍增输出是等价的，所以，对于分频时钟在路径上的延迟量比时钟的周期比长的情况不使用倍增电路而仅用带分频功能的时间平均化电路也可以使时钟路径的延迟量一致。采用不具有倍增电路的结构的本实施例，比上述实施例3减小了电路规模。
图18是表示本发明实施例4的动作的时间图。
输入A点及H点的信号的分频电路1011及1012输出进行了4分频的信号A1～A4和B1～B4，时间平均化电路1021输出将信号A1与B1的时间差求平均后的信号，合成后的输出信号M～P的时间一致。
下面，参照图19和图20说明本发明的实施例5。在本实施例中，也是将本发明应用于在时钟传输路径上的延迟量比时钟的周期tCK长的情况。
如图19所示，在本发明的实施例5中，由分频电路14将输入时钟13分频，并将从分频电路14输出的多相时钟(4相时钟)向多个时钟配线11—1～11—4输出。将与时钟相数相等的时钟配线分别折返成双向的时钟传输线，各相的配线的时钟，使用时间平均化电路(TM)求时钟脉冲的时间的平均，然后由合成电路16进行合成。
具有由分频电路14进行了4分频的时钟信号输入时钟传输路径11—1～11—4并折返传输并分别将同一时钟传输路径11—1～11—4的往路的点A1～A4与返路的点H1～H4配对作为输入而输出输出信号L1～L4的4个时间平均化电路(TM)、将L1～L4合成并输出信号P的合成电路161、分别将同一时钟传输路径11—1～11—4的往路的点B1～B4与返路的点G1～G4配对作为输入而输出输出信号K1～K4的4个时间平均化电路(TM)、将K1～K4合成并输出信号O的合成电路162、分别将同一时钟传输路径11—1～11—4的往路的点C1～C4与返路的点F1～F4配对作为输入而输出输出信号J1～J4的4个时间平均化电路(TM)、将J1～J4合成并输出信号N的合成电路163、分别将同一时钟传输路径11—1～11—4的往路的点D1～D4与返路的点E1～E4配对作为输入而输出输出信号I1～I4的4个时间平均化电路(TM)、将I1～I4合成并输出信号M的合成电路164。在本实施例中，输出信号M～P的相位一致。
在本实施例中，和上述实施例4一样，对于在时钟传输路径上的延迟量比时钟的周期长的情况不使用倍增电路而仅用时间平均化电路就可以使时钟路径的延迟量一致。并且，在上述实施例4中，1个带分频功能的时间平均化电路具有2个分频电路。在本实施例中，仅具有将输入时钟13进行分频而供给4条时钟传输路径11—1～11—4的分频电路14，使用比上述实施例4少的分频电路就可以使时钟路径的延迟量一致。即，虽然时钟传输路径用的配线的条数增加，但是，与上述实施例相比，却可以缩小电路规模。
下面，说明本发明的实施例6。图21是表示本发明实施例6的结构的图。本发明的实施例6使用时间平均化电路(TM)，并将求时钟脉冲的时间的平均的电路使用2层，采用将时钟传输线供给网格状的结构。如图21所示，首先，在芯片的一边具有对传输输入缓冲器112的时钟的时钟传输路径111的往路和返路的指定点求时间的平均的时间平均化电路1101～1104，其次，将从该直线状的时间一致的配线在垂直方向输入将时间平均化电路1101～1104的输出作为输入的缓冲器1131～1134的输出而求时钟脉冲的时间的平均的电路平行地排列多个，并将输出端与网格状连接。
在本发明的实施例6中，在2维状的半导体集成电路中，可以供给在整个芯片区域中时钟的延迟量一致的时钟信号。即，不论将同步电路等利用时钟的电路配置在芯片图面上的什么位置，在芯片整个区域中都可以向利用时钟的电路供给时钟的时间一致的时钟信号。
本发明实施例6的时间平均化电路使用和实施例4相同的电路结构，所以，可以很容易适用于时钟路径的延迟量比时钟周期长的情况。
如上所述，按照本发明，在半导体集成电路装置的内部电路中，对于接收时钟供给的利用时钟的电路，可以在短时间内使从时钟供给电路供给的时钟的相位一致，极适合于在大规模集成电路的时钟同步控制中使用。另外，本发明不限于半导体集成电路装置，也可以应用于印刷电路板及各种装置的时钟控制。还有，在本发明中，按照附图所示来说明的实施方式，包含其部分，可根据需要，互相取舍选择，并且，也可使用组合相互2个以上的部分或实施方式。当然，限于本发明的范围内。
如上所述，按照本发明，在折返的双向时钟传输线中检测配线延迟并消除时钟传输线全体的延迟差的电路中，可以在短时间内消除延迟差。
其理由在于，在本发明中，采用使用时间平均化电路使时间一致的结构，不使用PLL或DLL，所以，解决了消除延迟差需要长的时钟循环的问题。
按照本发明，可以抑制并减小电路规模的增大。
其理由在于，在本发明中，与设置多个相位比较器、延迟电路串等结构的现有的装置相反，不需要相位比较器和延迟电路串等。

Claims (34)

1.一种时钟控制电路，其特征在于：
具有将输入时钟从一端输入而折返的时钟传输路径的往路上的第1位置和与所述往路的所述第1位置对应的返路上的第2位置的时钟作为输入而输出与按指定的内分比分割这2个时钟的时间差的时间对应的延迟时间的信号的时间差分割电路。
2.一种时钟控制电路，其特征在于：
具有将输入时钟从一端输入而折返的时钟传输路径的往路上的第1位置和与所述往路的所述第1位置对应的返路上的第2位置的时钟作为输入而输出与均等地分割这2个时钟的时间差的时间对应的延迟时间的信号的时间平均化电路。
3.一种时钟控制电路，其特征在于：
(a)具有将输入时钟从一端输入并折返的传输路径，分支为第1、第
2路径的往路后在与所述一端相对的另一端侧折返，所述折返的
第1、第2路径的返路分别沿所述第2、第1的路径的往路配置
的时钟传输路径，
(b)具有输入所述第1路径的往路上的第1位置和与所述往路的所述
第1位置对应的所述第2路径的返路的第2位置的时钟而输出与
将这些时钟的时间差均等地2分割的时间对应的延迟时间的信号
的时间平均化电路。
4.一种时钟控制电路，其特征在于：
具有将输入时钟分频的分频电路、将从一端输入由所述分频电路分频后的时钟而折返的时钟传输路径的往路上的第1位置和由所述往路的所述第1位置对应的返路的第2位置的时钟作为输入而输出与将这些时钟的时间差均等地分割的时间对应的延迟时间的信号的时间平均化电路，
和将所述时间平均化电路的输出信号倍增而输出的倍增电路。
5.一种时钟控制电路，其特征在于：
具有分别将输入时钟从一端输入而折返的时钟传输路径的往路上的第1位置开始的第1时钟和与所述往路的所述第1位置对应的返路的第2位置开始的第2时钟的2个时钟分别分频而生成相位相互不同的多相的分频时钟并输出与将所述2个时钟分频后的时钟信号中对应的相位的分频时钟之间的时间差均等地分割的时间对应的延迟时间的信号的带分频功能的时间平均化电路，和将所述带分频功能的时间平均化电路的多个输出合成为1个信号而输出的合成电路。
6.一种时钟控制电路，其特征在于：
具有将输入时钟从一端输入而折返的时钟传输路径的往路上的第1位置和与所述往路的所述第1位置对应的返路的第2位置的2个时钟作为输入的带分频功能的时间平均化电路，
和将所述带分频功能的时间平均化电路的分频输出合成为1个输出信号的合成电路；
所述带分频功能的时间平均化电路具有将2个时钟分频并输出相位相互不同的多相的分频时钟的第1及第2分频电路，
和输入所述第1及第2分频电路对应的相位的2个分频时钟并输出与均等地分割时间差的时间对应的延迟时间的信号的多个时间平均化电路，
和将所述多个时间平均化电路的多个输出合成为1个信号而输出的合成电路。
7.一种时钟控制电路，其特征在于：
具有将输入时钟分频并输出相位相互不同的多相的分频时钟的分频电路，
和从一端输入从所述分频电路输出的多个分频时钟而折返的多个时钟传输路径；
对于所述多个时钟传输路径输入各时钟传输路径的往路上的第1位置和与所述往路的所述第1位置对应的返路的第2位置的2个时钟并输出与将这2个时钟的时间差均等地分割的时间对应的延迟时间的信号的多个时间平均化电路，
和将所述多个时间平均化电路的多个输出合成为1个信号而输出的合成电路。
8.一种时钟控制电路，其特征在于：
具有输入将输入时钟从一端输入而折返的第1时钟传输路径的往路上的某一位置和与所述往路的所述位置对应的返路的位置的2个时钟并输出与将这2个时钟的时间差均等地分割的时间对应的延迟时间的信号的时间平均化电路，
从一端输入从所述时间平均化电路输出的时钟而折返的第2时钟传输路径，
和输入所述第2时钟传输路径的往路上的某一位置和与所述往路的所述位置对应的返路的位置的2个时钟并输出与将这2个时钟的时间差均等地分割的时间对应的延迟时间的信号的时间平均化电路。
9.根据权利要求8所述的时钟控制电路，其特征在于：具有输入所述第1时钟传输路径的往路和返路的各2点的时钟对并输出与将该时钟对的时间差均等地分割的时间对应的延迟时间的信号的多个时间平均化电路；
和输入所述第2时钟传输路径的往路和返路的各2点的时钟对并输出与将该时钟对的时间差均等地分割的时间对应的延迟时间的信号的多个时间平均化电路，所述时间平均化电路的输出信号的输出端或线排列为网格状。
10.根据权利要求2～4中任一权利要求所述的时钟控制电路，其特征在于：所述第1位置与所述时钟传输路径的折返点间的延迟时间和该时钟传输路径的折返点与所述第2位置间的延迟时间相等，沿所述时钟的输入端与所述时钟传输路径的折返点之间具有多个所述时间平均化电路。
11.根据权利要求5所述的时钟控制电路，其特征在于：所述第1位置与所述时钟传输路径的折返点间的延迟时间和该时钟传输路径的折返点与所述第2位置间的延迟时间相等，沿所述时钟的输入端与所述时钟传输路径的折返点之间的路径具有多个所述带分频功能的时间平均化电路。
12.根据权利要求2～4、权利要求6～8中任一权利要求所述的时钟控制电路，其特征在于：所述时间平均化电路对于输入所述2个时钟的第1及第2输入端，以将与降低地分割所述2个时钟的时间差(T)的时间(T/2)相当的延迟时间与同时输入所述2个时钟中迁移快的时钟时输出信号输出之前的延迟时间相加后的延迟时间而输出输出信号。
13.根据权利要求2～4、权利要求6～8中任一权利要求所述的时钟控制电路，其特征在于：所述时间平均化电路采用根据输入的所述2个时钟中迁移快的时钟对内部节点进行充电或放电然后根据比所述时钟迁移慢的其他时钟和所述1个时钟对所述内部节点进行充电或放电的结构，所述内部节点与输入端连接，具有在所述内部节点电压超过阈值电压时或低于阈值电压时改变输出逻辑值的缓冲电路。
14.根据权利要求2～4、权利要求6～8中任一权利要求所述的时钟控制电路，其特征在于：所述时间平均化电路具有并联连接在第1电源与内部节点之间的并在第1输入信号和第2输入信号分别为第1值时导通而为第2值截止的第1及第2开关元件，
连接在所述内部节点与第2电源间的输入所述第1输入信号和所述第2输入信号并在它们为所述第2值时成为导通状态的第3开关元件，
和连接在所述内部节点与第2电源之间的电容，
和根据所述内部节点的电位和阈值的大小决定输出逻辑值的缓冲电路。
15.根据权利要求2～4、权利要求6～8中任一权利要求所述的时钟控制电路，其特征在于：所述时间平均化电路具有串联连接在第1电源与内部节点之间的第1输入信号输入控制端子并在所述第1输入信号为第1值时截止的多个第1开关元件，
和串联连接在所述内部节点与第2电源之间的第1输入信号输入控制端子并在所述第1输入信号为第1值时导通的多个第2开关元件，
和串联连接在所述第1电源与所述内部节点之间的所述第1输入信号输入控制端子并在所述第1输入信号为第1值时截止的第3开关元件和第2输入信号输入控制端子并在所述第2输入信号为第1值时截止的第4开关元件，
和串联连接在所述内部节点与所述第2电源之间的所述第1输入信号输入控制端子并在所述第输入信号为第1值时导通的第5开关元件和所述第2输入信号输入控制端子并在所述第2输入信号为第1值时导通的第6开关元件；
以及根据所述内部节点的电位和阈值的大小决定输出逻辑值的反相电路。
16.根据权利要求15所述的时钟控制电路，其特征在于：所述第1输入信号输入控制端子的开关元件与所述第1电源连接，所述第2输入信号输入控制端子的开关元件与所述第2电源连接，成为所述第1及第2输入信号的负载的开关元件的个数相同。
17.根据权利要求2～4、权利要求6～8中任一权利要求所述的时钟控制电路，其特征在于：所述时间平均化电路具有连接在第1电源与第1内部节点之间的第1开关元件，
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导通的第1逻辑电路，
和串联连接在所述第1内部节点与第2电源之间的并在所述第1输入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元件，
和串联连接在所述第1内部节点与所述第2电源之间的并在所述第2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开关元件，
和连接在所述第1电源与第3内部节点之间的并将所述第1内部节点与控制端子连接的第6开关元件，
和连接在第2电源与第2内部节点之间的第7开关元件，
和输入所述第1及第2输入信号而输出端与所述第7开关元件的控制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开关元件导通的第2逻辑电路，
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开关元件，
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第2输入信号为所述第1值及所述第2值时分别导通/截止的第10开关元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导通的第11开关元件，
和连接在所述第2电源与所述第3内部节点之间的将所述第2内部节点与控制端子连接的第12开关元件，
和将所述第3内部节点与输入端连接并根据所述第3内部节点的电位和阈值的大小决定输出逻辑值的反相电路；
另外，还具有根据所述第1及第2输入信号分别控制由所述第3开关元件与所述第5开关元件构成的第1开关元件对和由所述第9开关元件与所述第11开关元件构成的第2开关元件对的导通/截止的电路单元。
18.根据权利要求2～4、权利要求6～8中任一权利要求所述的时钟控制电路，其特征在于：所述时间平均化电路具有连接在第1电源与第1内部节点之间的第1开关元件，
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导通的第1逻辑电路，
和串联连接在所述第1内部节点与第2电源之间的并在所述第1输入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元件，
和串联连接在所述第1内部节点与所述第2电源之间的并在所述第2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开关元件，
和连接在所述第1电源与第3内部节点之间的并将所述第1内部节点与控制端子连接的第6开关元件，
连接在第2电源与第2内部节点之间的第7开关元件，
和输入所述第1及第2输入信号而输出端与所述第7开关元件的控制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开关元件导通的第2逻辑电路，
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开关元件，
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第2输入信号为所述第1值及所述第2值时分别导通/截止的第10开关元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导通的第11开关元件，
和连接在所述第2电源与所述第3内部节点之间的将所述第2内部节点与控制端子连接的第12开关元件，
和将所述第3内部节点与输入端连接并根据所述第3内部节点的电位和阈值的大小决定输出逻辑值的反相电路；
和从所述反相电路的输出端输出所述输出信号，同时，生成所述输出信号的正相信号的缓冲电路的输出端与所述第3开关元件、所述第5开关元件、所述第9开关元件和所述第11开关元件的控制端子共同连接。
19.根据权利要求2～4、权利要求6～8中任一权利要求所述的时钟控制电路，其特征在于：所述时间平均化电路具有连接在第1电源与第1内部节点之间的第1开关元件，
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导通的第1逻辑电路，
和串联连接在所述第1内部节点与第2电源之间的第2开关元件及第3开关元件，所述第2开关元件在所述第1输入信号为所述第1值及第2值时分别截止/导通，
另外，还具有串联连接在所述第1内部节点与所述第2电源之间的第4开关元件和第5开关元件，所述第4开关元件在所述第2输入信号为所述第1值及所述第2值时分别截止/导通，
另外，还具有连接在所述第1电源与第3内部节点之间的将所述第1内部节点与控制端子连接的第6开关元件，
和连接在第2电源与第2内部节点之间的第7开关元件、输入所述第1将第2输入信号而输出端与所述第7开关元件的控制端子连接并在所述第1将第2输入信号都为第2值使所述第7开关元件导通的第2逻辑电路，
和串联连接在所述第2内部节点与所述第1电源之间的第8开关元件和第9开关元件，所述第8开关元件在所述第1输入信号为第1值及第2值使分别导通/截止，
另外，还具有串联连接在所述第2内部节点与所述第1电源之间的第10开关元件和第11开关元件，所述第10开关元件在所述第1输入信号为所述第1值及第2值时分别导通/截止，
另外，还具有连接在所述第2电源与所述第3内部节点之间的及所述第2内部节点与控制端子连接的第12开关元件，
和所述第3内部节点与输入端连接并根据所述第3内部节点电位与阈值的大小决定输出逻辑值的反相电路，
所述第1逻辑电路的输出端与所述第9开关元件和第11开关元件的控制端子连接，
所述第2逻辑电路的输出端与所述第3开关元件和第5开关元件的控制端子连接。
20.根据权利要求4所述的时钟控制电路，其特征在于：所述倍增电路具有将输入的时钟分频而生成并输出相位相互不同的多个时钟(称为「多相时钟」)的分频器，
和检测所述输入时钟的周期的周期检测电路，
和输入从所述分频器输出的多相时钟并生成将所述时钟倍增的多相时钟的多相时钟倍增电路；
所述多相时钟倍增电路具有输出将2个输入的时间差分割后的信号的多个时间差分割电路和分别将2个所述时间差分割电路的输出分别叠加而输出的多个多重化电路；
所述多个时间差分割电路具有输入同一相位的时钟的时间差分割电路和输入相邻的相位的2个时钟的时间差分割电路。
21.根据权利要求20所述的时钟控制电路，其特征在于：所述多相时钟倍增电路具有输入n相时钟(第1～第n时钟)并输出将2个输入的时间差分割后的信号的2n个时间差分割电路；
第2I－1个(1≤I≤n)时间差分割电路作为所述2个输入而输入第1个同一时钟，
第2I个(1≤I≤n)时间差分割电路输入第I个时钟和第(I＋1 mod n)个(mod表示余数运算，I＋1 mod n表示用n除I＋1的余数)时钟，
另外，还具有输入第J个(1≤J≤2n)时间差分割电路的输出和第(J＋2 mod n)(J＋2 mod n表示用n除J＋2的余数)时间差分割电路的输出的2n个脉冲宽度修正电路，
和输入第K个(1≤K≤n)脉冲宽度修正电路的输出和第(K＋n)个脉冲宽度修正电路的输出的n个多重化电路。
22.根据权利要求20或21所述的时钟控制电路，其特征在于：所述时间差分割电路具有输入第1及第2输入信号并在第1及第2输入信号为第1值时将内部节点设定为第1电源的电位的逻辑电路，
和根据作为所述逻辑电路的输出的内部节点的电位和阈值的大小改变输出逻辑值的缓冲电路或反相电路；
多条串联连接的开关元件和电容相互并联连接在所述内部节点用第2电源之间；
由输入所述开关元件的控制端子的周期控制信号决定附加到所述内部节点上的电容。
23.一种半导体集成电路装置，其特征在于：
具有根据权利要求1～9、20、21中任一权利要求所述的时钟控制电路，向需要时钟供给的利用时钟的电路供给从所述时钟控制电路输出的时钟。
24.一种时间差平均化电路，是输出与将第1输入信号与第2输入信号间的时间差求平均的延迟相当的信号的时间差平均化电路，其特征在于：
具有插入在第1电源与内部节点之间的第1输入信号输入控制端子并在所述第1输入信号为第1值时截止的多个第1开关元件，
和插入在所述内部节点与第2电源之间的第1输入信号输入控制端子并在所述第1输入信号为第1值时导通的多个第2开关元件，
和串联连接在所述第1电源与所述内部节点之间的所述第1输入信号输入控制端子并在所述第1输入信号为第1值时截止的第3开关元件和第2输入信号输入控制端子并在所述第2输入信号为第1值时截止的第4开关元件，
串联连接在所述内部节点与所述第2电源之间的所述第1输入信号输入控制端子并在所述第1输入信号为第1值时导通的第5开关元件和所述第2输入信号输入控制端子并在所述第2输入信号为第1值时导通的第6开关元件，
和根据所述内部节点的电位与阈值的大小决定输出逻辑值的反相电路；
所述第1输入信号输入控制端子的开关元件与所述第1电源连接，所述第2输入信号输入控制端子的开关元件与所述第2电源连接，成为所述第1及第2输入信号的负载的开关元件的个数相同。
25.一种时间差平均化电路，是输出与将第1输入信号与第2输入信号间的时间差求平均的延迟相当的信号的时间差平均化电路，其特征在于：
具有(a)连接在第1电源与第1内部节点之间的第1开关元件，
(b)输入第1及第2输入信号而输出与所述第1开关元件的控制端子
连接并在所述第1及第2输入信号都为第1值时使所述第1开关元
件导通的第1逻辑电路，
(c)串联连接在所述第1内部节点与第2电源之间的并在所述第1输
   入信号为所述第1值及第2值时分别截止/导通的第2开关元件
   和在输出信号的值为所述第1值及所述第2值时分别导通/截止
   的第3开关元件，
(d)串联连接在所述第1内部节点与所述第2电源之间的并在所述第
   2输入信号为所述第1值及所述第2值时分别截止/导通的第4
   开关元件和在输出信号的值为所述第1值及第2值时分别导通/
   截止的第5开关元件，
(e)连接在所述第1电源与第3内部节点之间的并将所述第1内部节
   点与控制端子连接的第6开关元件，
(f)连接在第2电源与第2内部节点之间的第7开关元件，
(g)输入所述第1及第2输入信号而输出端与所述第7开关元件的控
   制端子连接的并在所述第1及第2输入信号都为第2值时使所述
   第7开关元件导通的第2逻辑电路，
(h)串联连接在所述第2内部节点与所述第1电源之间的并在所述第
   1输入信号为所述第1值及第2值时分别导通/截止的第8开关
   元件和在输出信号的值为所述第1值及所述第2值时分别截止/
   导通的第9开关元件，
(i)串联连接在所述第2内部节点与所述第1电源之间的并在所述第
   2输入信号为所述第1值及所述第2值时分别导通/截止的第1
   0开关元件和在所述输出信号的值为所述第1值及所述第2值时
   分别截止/导通的第11开关元件，
(j)连接在所述第2电源与所述第3内部节点之间的将所述第2内部
   节点与控制端子连接的第12开关元件，
(k)和将所述第3内部节点与输入端连接并根据所述第3内部节点的
   电位和阈值的大小决定输出逻辑值的反相电路；
(l)另外，还具有根据所述第1及第2输入信号分别控制由所述第3
   开关元件与所述第5开关元件构成的第1开关元件对和由所述第
   9开关元件与所述第11开关元件构成的第2开关元件对的导通
   /截止的电路单元。
26.一种时间差平均化电路，是输出与将第1输入信号与第2输入信号间的时间差求平均的延迟相当的信号的时间差平均化电路，其特征在于：
具有(a)连接在第1电源与第1内部节点之间的第1开关元件，
(b)输入第1及第2输入信号而输出与所述第1开关元件的控制端子连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导通的第1逻辑电路，
(c)串联连接在所述第1内部节点与第2电源之间的并在所述第1输入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元件，
(d)串联连接在所述第1内部节点与所述第2电源之间的并在所述第2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开关元件；
(e)连接在所述第1电源与第3内部节点之间的并将所述第1内部节点与控制端子连接的第6开关元件
(f)连接在第2电源与第2内部节点之间的第7开关元件，
(g)输入所述第1及第2输入信号而输出端与所述第7开关元件的控制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开关元件导通的第2逻辑电路，
(h)串联连接在所述第2内部节点与所述第1电源之间的并在所述第1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开关元件，
(i)串联连接在所述第2内部节点与所述第1电源之间的并在所述第
   2输入信号为所述第1值及所述第2值时分别导通/截止的第10开关元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导通的第11开关元件，
(j)连接在所述第2电源与所述第3内部节点之间的将所述第2内部
   节点与控制端子连接的第12开关元件，
(k)和将所述第3内部节点与输入端连接并根据所述第3内部节点的
   电位和阈值的大小决定输出逻辑值的反相电路；
(l)从所述反相电路的输出端输出所述输出信号，同时，生成所述输
   出信号的正相信号的缓冲电路的输出端与所述第3开关元件、所
   述第5开关元件、所述第9开关元件和所述第11开关元件的控
   制端子共同连接。
27.一种时间差平均化电路，
(a)是输出与将第1输入信号与第2输入信号间的时间差求平均的延迟相当的信号的时间差平均化电路，其特征在于：
具有(aa)连接在第1电源与第1内部节点之间的第1开关元件，
(ab)输入第1及第2输入信号而输出与所述第1开关元件的控制端子连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导通的第1逻辑电路，
(ac)串联连接在所述第1内部节点与第2电源之间的第2开关元件及第3开关元件，所述第2开关元件在所述第1输入信号为所述第1值及第2值时分别截止/导通，
(ad)另外，还具有串联连接在所述第1内部节点与所述第2电源之间的第4开关元件和第5开关元件，所述第4开关元件在所述第2输入信号为所述第1值及所述第2值时分别截止/导通，
(ae)另外，还具有连接在所述第1电源与第3内部节点之间的将所述第1内部节点与控制端子连接的第6开关元件，
(af)连接在第2电源与第2内部节点之间的第7开关元件，
(ag)输入所述第1将第2输入信号而输出端与所述第7开关元件的控制端子连接并在所述第1及第2输入信号都为第2值使所述第7开关元件导通的第2逻辑电路，
(ah)串联连接在所述第2内部节点与所述第1电源之间的第8开关元件和第9开关元件，所述第8开关元件在所述第1输入信号为第1值及第2值时分别导通/截止，
(ai)另外，还具有串联连接在所述第2内部节点与所述第1电源之间的第10开关元件和第11开关元件，所述第10开关元件在所述第1输入信号为所述第1值及第2值时分别导通/截止，
(aj)另外，还具有连接在所述第2电源与所述第3内部节点之间的及所述第2内部节点与控制端子连接的第12开关元件，
(ak)和所述第3内部节点与输入端连接并根据所述第3内部节点电位与阈值的大小决定输出逻辑值的反相电路，
(al)所述第1逻辑电路的输出端与所述第9开关元件和第11开关元件的控制端子连接，
(am)所述第2逻辑电路的输出端与所述第3开关元件和第5开关元件的控制端子连接。
28.一种时钟控制方法，其特征在于：
通过利用输入将输入时钟从一端输入而折返的时钟传输路径的往路上的第1位置和与所述往路的所述第1位置对应的返路的第2位置的时钟的时间差平均电路或时间差分割电路输出与将这2个时钟的时间差平均化或均等地分割的时间对应的延迟时间的信号，可以与所述往返路径的位置无关地生成时间一致的时钟。
29.一种时钟控制方法，其特征在于：
将输入时钟从时钟传输路径的一端输入并分支为第1、第2路径的往路后在与所述一端相对的另一端侧折返，所述折返的第1、第2路径的返路分别沿所述第2、第1的路径的往路配置，
利用输入所述第1路径的往路上的第1位置和与所述往路的所述第1位置对应的所述第2路径的返路的第2位置的时钟的时间差分割电路输出与将这些时钟的2个时钟的时间差均等地分割的时间对应的延迟时间的信号，可以与所述往返路径的位置无关地生成时间一致的时钟。
30.一种时钟控制方法，其特征在于：
利用输入从一端输入将输入时钟分频后的时钟而折返的时钟传输路径的往路上的第1位置和与所述往路的所述第1位置对应的返路的第2位置的时钟的时间差分割电路输出与将这2个时钟的时间差均等地分割的时间对应的延迟时间的信号，并将所述输出信号倍增而输出。
31.一种时钟控制方法，其特征在于：
分别将输入时钟从一端输入而折返的时钟传输路径的往路上的某一第1位置和与所述往路的所述位置对应的返路的第2位置的2个时钟分别分频，输出相位相互不同的多相的(第1、第2的)2组分频时钟(A1…A4；B1…B4)，对于将所述2组的分频时钟，利用输入从第1、第2组选择的对应的相位的一对分频时钟的时间差分割电路或时间平均化电路，输出与将这一对分频时钟(A1、B1；…；A4，B4)的时间差平均化或均等地分割的时间对应的延迟时间的信号(L1-L4)，并将所述多个时间差分割电路的信号合成为1个信号而输出。
32.一种时钟控制电路，其特征在于，
是包含以下(a)、(b)组合的时钟控制电路；
(a)具有向第1、第2分支往路分支的至少一个分支，在由分支隔
   离侧折返，并且，沿分别的第2、第1分支往路反平行配设的
   第1、第2分支返路的时钟传输路径，
(b)具有由所述第1或第2路径的分支往路上的第1或第2位置，
   和对应所述分支往路的所述第1或第2位置的所述第2或第1
   路径的分支返路的第2或第1位置，分别输入时钟，至少输出
   一个与将这些时钟的时间差均等地分割的时间对应的延迟时间
   的信号的时间差平均电路。
33.根据权利要求32所述的时钟控制电路，其特征在于，
   具有多个所述时间差平均化电路。
34.根据权利要求32所述的时钟控制电路，其特征在于，具有多个所述(a)、(b)组合。
CNB011154691A 2000-04-27 2001-04-27 时钟控制电路和方法 Expired - Fee Related CN1172440C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP128424/2000 2000-04-27
JP2000128424 2000-04-27
JP126661/2001 2001-04-24
JP2001126661A JP3498069B2 (ja) 2000-04-27 2001-04-24 クロック制御回路および方法

Publications (2)

Publication Number Publication Date
CN1326267A true CN1326267A (zh) 2001-12-12
CN1172440C CN1172440C (zh) 2004-10-20

Family

ID=26591018

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011154691A Expired - Fee Related CN1172440C (zh) 2000-04-27 2001-04-27 时钟控制电路和方法

Country Status (5)

Country Link
US (8) US6525588B2 (zh)
EP (1) EP1150427A3 (zh)
JP (1) JP3498069B2 (zh)
CN (1) CN1172440C (zh)
TW (1) TW529248B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553446A (zh) * 2014-10-27 2016-05-04 联发科技股份有限公司 信号产生系统和信号产生方法、信号组合模块

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6647506B1 (en) * 1999-11-30 2003-11-11 Integrated Memory Logic, Inc. Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle
TW483258B (en) * 2001-02-22 2002-04-11 Realtek Semiconductor Corp Phase interpolating circuit and the apparatus composed of phase interpolating circuits for generating phase interpolating signal
US20040232956A1 (en) * 2003-05-22 2004-11-25 Rambus Inc Synchronized clocking
US6861884B1 (en) * 2003-08-04 2005-03-01 Rambus Inc. Phase synchronization for wide area integrated circuits
US7284170B2 (en) 2004-01-05 2007-10-16 Texas Instruments Incorporated JTAG circuit transferring data between devices on TMS terminals
US7324403B2 (en) 2004-09-24 2008-01-29 Intel Corporation Latency normalization by balancing early and late clocks
US7599458B2 (en) * 2004-10-19 2009-10-06 Hewlett-Packard Development Company, L.P. System and method to reduce jitter
US20070238434A1 (en) * 2006-03-30 2007-10-11 Nasser Kurd Clock modulation circuits with time averaging
KR100809714B1 (ko) * 2007-01-03 2008-03-06 삼성전자주식회사 멀티 위상 생성 방법 및 이에 적합한 장치
KR20090045495A (ko) * 2007-11-02 2009-05-08 주식회사 하이닉스반도체 클럭 조절회로 및 이를 포함하는 데이터 정렬회로
US8132999B2 (en) * 2007-12-18 2012-03-13 Lundin Recovery Equipment Llc Semi trailer dolly
KR101046244B1 (ko) * 2009-07-31 2011-07-04 주식회사 하이닉스반도체 반도체 집적 회로의 클럭 생성 장치
JP5560932B2 (ja) * 2010-06-15 2014-07-30 富士通株式会社 クロック分配回路及びその回路を含む半導体回路装置
US8451042B2 (en) * 2011-06-03 2013-05-28 Texas Instruments Incorporated Apparatus and system of implementation of digital phase interpolator with improved linearity
US9711962B2 (en) * 2012-07-09 2017-07-18 Davide Andrea System and method for isolated DC to DC converter
US10547295B2 (en) * 2017-05-17 2020-01-28 Texas Instruments Incorporated Delay line with selectable delay
US11075743B2 (en) * 2019-08-27 2021-07-27 Nxp Usa, Inc. Adjustable high resolution timer

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922141A (en) * 1986-10-07 1990-05-01 Western Digital Corporation Phase-locked loop delay line
CA1301261C (en) * 1988-04-27 1992-05-19 Wayne D. Grover Method and apparatus for clock distribution and for distributed clock synchronization
US4868522A (en) * 1988-12-13 1989-09-19 Gazelle Microcircuits, Inc. Clock signal distribution device
US4998262A (en) * 1989-10-10 1991-03-05 Hewlett-Packard Company Generation of topology independent reference signals
JP3073547B2 (ja) 1990-05-31 2000-08-07 株式会社東芝 クロック分配回路
US5121014A (en) * 1991-03-05 1992-06-09 Vlsi Technology, Inc. CMOS delay circuit with controllable delay
KR970005124B1 (ko) * 1991-08-14 1997-04-12 가부시끼가이샤 아드반테스트 가변지연회로
JP3194314B2 (ja) * 1993-04-28 2001-07-30 ソニー株式会社 同期型回路
KR100393317B1 (ko) * 1994-02-15 2003-10-23 람버스 인코포레이티드 지연동기루프
GB9411602D0 (en) 1994-06-09 1994-08-03 Inmos Ltd Pulse generation
FI101833B1 (fi) * 1994-07-13 1998-08-31 Nokia Telecommunications Oy Menetelmä ja järjestelmä kaapelointiviiveen automaattiseksi kompensoimiseksi kellosignaalin jakelujärjestelmässä
JPH0854957A (ja) * 1994-08-12 1996-02-27 Hitachi Ltd クロック分配システム
US5578940A (en) 1995-04-04 1996-11-26 Rambus, Inc. Modular bus with single or double parallel termination
JP2820086B2 (ja) 1995-11-10 1998-11-05 日本電気株式会社 クロック分配システム
US5896055A (en) * 1995-11-30 1999-04-20 Matsushita Electronic Industrial Co., Ltd. Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines
JP3035501B2 (ja) 1995-11-30 2000-04-24 松下電器産業株式会社 クロック分配回路
US5726596A (en) 1996-03-01 1998-03-10 Hewlett-Packard Company High-performance, low-skew clocking scheme for single-phase, high-frequency global VLSI processor
JPH09258841A (ja) * 1996-03-26 1997-10-03 Toshiba Corp 電子回路装置及び電子回路装置のクロック供給方法
JP3335839B2 (ja) * 1996-03-26 2002-10-21 株式会社東芝 電子回路装置
JP2845808B2 (ja) 1996-06-06 1999-01-13 埼玉日本電気株式会社 クロック供給システム
JPH10283059A (ja) 1997-04-01 1998-10-23 Fujitsu Ltd クロック供給回路及びそれを利用した集積回路装置
KR100253564B1 (ko) 1997-04-25 2000-05-01 김영환 고속 동작용 싱크로노스 디램
JP3346224B2 (ja) 1997-06-13 2002-11-18 日本電気株式会社 クロック信号制御装置
JP3220052B2 (ja) 1997-06-13 2001-10-22 日本電気株式会社 クロック制御装置
US5994924A (en) * 1997-06-16 1999-11-30 International Business Machines Corporation Clock distribution network with dual wire routing
JPH117767A (ja) 1997-06-16 1999-01-12 Nec Corp 半導体集積回路
KR19990005986A (ko) * 1997-06-30 1999-01-25 김영환 주파수 증폭기를 이용한 고속 클럭 시스템
US5990721A (en) * 1997-08-18 1999-11-23 Ncr Corporation High-speed synchronous clock generated by standing wave
JP3085258B2 (ja) * 1997-09-10 2000-09-04 日本電気株式会社 クロック信号分配回路
JP3719865B2 (ja) * 1998-01-20 2005-11-24 株式会社東芝 データ高速転送システム
US6191632B1 (en) * 1998-07-24 2001-02-20 Matsushita Electric Industrial Co., Ltd. Clock generation circuit and semiconductor integrated circuit
JP2000099190A (ja) 1998-09-28 2000-04-07 Nec Corp 信号分配回路および信号線接続方法
KR100284741B1 (ko) 1998-12-18 2001-03-15 윤종용 로컬클럭 신호 발생회로 및 방법, 내부클럭신호 발생회로 및방법,이를 이용한 반도체 메모리 장치
JP3495311B2 (ja) * 2000-03-24 2004-02-09 Ｎｅｃエレクトロニクス株式会社 クロック制御回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553446A (zh) * 2014-10-27 2016-05-04 联发科技股份有限公司 信号产生系统和信号产生方法、信号组合模块
CN105553446B (zh) * 2014-10-27 2018-09-04 联发科技股份有限公司 信号产生系统和信号产生方法、信号组合模块

Also Published As

Publication number Publication date
US7119599B2 (en) 2006-10-10
US7042268B2 (en) 2006-05-09
US20040207443A1 (en) 2004-10-21
EP1150427A2 (en) 2001-10-31
US20040207446A1 (en) 2004-10-21
US20020030525A1 (en) 2002-03-14
US20040207442A1 (en) 2004-10-21
CN1172440C (zh) 2004-10-20
US20030122604A1 (en) 2003-07-03
EP1150427A3 (en) 2007-03-21
TW529248B (en) 2003-04-21
US6771107B2 (en) 2004-08-03
JP3498069B2 (ja) 2004-02-16
US6987411B2 (en) 2006-01-17
US20040207445A1 (en) 2004-10-21
US6909317B2 (en) 2005-06-21
US6525588B2 (en) 2003-02-25
JP2002014743A (ja) 2002-01-18
US20040207444A1 (en) 2004-10-21
US20040207441A1 (en) 2004-10-21
US7119598B2 (en) 2006-10-10
US7071755B2 (en) 2006-07-04

Similar Documents

Publication Publication Date Title
CN1172440C (zh) 时钟控制电路和方法
CN1279417C (zh) 时钟控制电路和时钟控制方法
CN1260892C (zh) 具有占空比校正电路的模拟延迟锁定环
CN1335677A (zh) 时钟控制方法和电路
CN1203613C (zh) 定时差分割电路、时钟控制电路和信号控制方法
CN100336304C (zh) 时钟控制方法及其控制电路
CN1101955C (zh) 时钟产生电路,锁相环电路,半导体装置以及设计方法
CN101043214A (zh) 延迟电路和延迟同步回路装置
CN1297069C (zh) 可设定或控制时钟信号的占空比的时钟生成电路及其系统
CN1190898C (zh) 锁相环电路
CN1405650A (zh) 插补电路和dll电路及半导体集成电路
CN1178391C (zh) 时钟信号控制方法及其装置
CN1135701C (zh) 分频器电路和数字锁相环电路
CN1268060C (zh) 时钟同步装置
CN1248823A (zh) 锁相环电路及其控制方法
CN1883153A (zh) 时钟恢复电路以及通讯装置
CN1480814A (zh) 多相时钟发生电路
CN1956329A (zh) 产生时钟信号的时钟产生电路和方法
CN1183740C (zh) 振荡器和使用这种振荡器的锁相环
CN1716782A (zh) 能够校正工作周期的数字延迟锁定回路及其方法
CN1883116A (zh) 可变延迟电路
CN1213226A (zh) 时钟信号的控制方法及其装置
CN101060507A (zh) 数据通信设备、数据通信系统和数据通信方法
CN1350234A (zh) 采样时钟生成电路、数据传送控制装置和电子设备
CN1212521A (zh) 数控振荡电路和锁相环电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041020

Termination date: 20140427