CN1244723A - 半导体器件的制造方法及半导体器件 - Google Patents

半导体器件的制造方法及半导体器件 Download PDF

Info

Publication number
CN1244723A
CN1244723A CN99104841A CN99104841A CN1244723A CN 1244723 A CN1244723 A CN 1244723A CN 99104841 A CN99104841 A CN 99104841A CN 99104841 A CN99104841 A CN 99104841A CN 1244723 A CN1244723 A CN 1244723A
Authority
CN
China
Prior art keywords
mentioned
resist
semiconductor device
manufacture method
cross linking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99104841A
Other languages
English (en)
Inventor
杉野干二
石桥健夫
胜谷隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Publication of CN1244723A publication Critical patent/CN1244723A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明的目的在于形成孔径或线路图形的分离宽度微小的抗蚀剂图形,获得有微细图形的半导体器件。为此,在半导体衬底形成能产生酸的第一抗蚀剂的孔图形或分离图形,在第一抗蚀剂图形侧壁上形成交联膜(有机框),缩小抗蚀剂图形上的孔径或分离宽度,利用交联膜的热回流现象可进一步缩小分离宽度,然后将该抗蚀剂图形作为掩模,刻蚀半导体衬底。

Description

半导体器件的制造方法及半导体器件
本发明涉及具有超过了光刻技术极限的超精细图形的半导体器件的制造方法及利用该制造方法制造的半导体器件。
迄今，作为比利用曝光进行的光刻技术更精细图形的形成方法，有本发明者们原先提出的申请即特开平10-73927号专利公报中公开的方法。在该方法中，如图10中的步骤11所示，在半导体衬底1上形成能生成酸的第一抗蚀剂图形，其次将由于酸而引起交联反应的第二抗蚀剂涂敷在含有孔4的图形3上，然后如步骤12所示，通过加热处理和溶解，在第一抗蚀剂图形3的侧壁上形成交联膜(有机框)7，将孔8的内径或线路图形的分离宽度缩小。
在这样的方法中，通过调节第一抗蚀剂和第二抗蚀剂的加热处理(混和烘焙)的温度或时间、或第二抗蚀剂的材料成分，能控制交联膜(有机框)7的厚度，但在孔内径或线路图形的分离宽度非常小的情况下，如步骤13所示，有时第二抗蚀剂的残渣10等留在孔8等中，会妨碍形成良好的图形。
另外，在进一步缩小孔径、使孔径在0.1μm□以下(每边为0.1μm的四边形)时，在第二抗蚀剂的冲洗工序中，存在这样的问题：在清洗·干燥时残渣留在孔内或留在孔内的半导体衬底1的界面上而成为刻蚀时的缺陷。
本发明就是要解决这样的课题，提供一种能极其精细地形成抗蚀剂上的孔图形的直径或线路图形的分离宽度等的半导体器件的制造方法、以及利用该方法制造的半导体器件。
另外，这样的精细图形除了用于LSI半导体器件之外，还适用于液晶显示面板等的制造。
本发明第一方面的半导体器件的制造方法的特征在于包括以下工序：在半导体衬底上形成能生成酸的第一抗蚀剂构成的第一抗蚀剂图形的工序；在上述第一抗蚀剂图形上形成由于存在酸而引起交联反应的第二抗蚀剂膜的工序；通过来自上述第一抗蚀剂图形的酸的供给，在上述第二抗蚀剂膜与上述第一抗蚀剂图形连接的部分形成交联膜的处理工序；剥离上述第二抗蚀剂膜的非交联部分，在上述第一抗蚀剂图形上形成被覆了上述交联膜的第二抗蚀剂图形的工序；通过加热处理，使上述交联膜回流，缩小上述第二抗蚀剂图形相互之间的间隔的工序；以及将使上述交联膜回流的上述第二抗蚀剂图形作为掩模，刻蚀上述半导体衬底的工序。
另外，本发明第二方面的半导体器件的制造方法的特征在于：在上述加热处理工序和上述刻蚀工序之间包括这样的工序：利用纯水或纯水和有机溶剂的混合溶剂，清洗被覆了上述交联膜的上述第二抗蚀剂图形，将不与上述第一抗蚀剂图形连接的部分上的残渣除去。
另外，本发明第三方面的半导体器件的制造方法的特征在于：在120℃～126℃的温度和50秒～150秒的时间内进行上述加热处理。
另外，本发明第四方面的半导体器件的制造方法的特征在于：在123℃～125℃的温度和50秒～100秒的时间内进行上述加热处理。
另外，本发明第五方面的半导体器件的制造方法的特征在于：通过上述加热处理使上述交联膜回流，将被覆了上述交联膜的上述第一抗蚀剂图形相互之间的间隔缩小到0.1μm以下。
另外，本发明第六方面的半导体器件的制造方法的特征在于包括以下工序：在半导体衬底上形成能生成酸的第一抗蚀剂构成的第一抗蚀剂图形的工序；在上述第一抗蚀剂图形上形成由于存在酸而引起交联反应的第二抗蚀剂膜的工序；通过来自上述第一抗蚀剂图形的酸的供给，在上述第二抗蚀剂膜与上述第一抗蚀剂图形连接的部分形成交联膜的处理工序；剥离上述第二抗蚀剂膜的非交联部分，在上述第一抗蚀剂图形上形成被覆了上述交联膜的第二抗蚀剂图形的工序；通过加热处理，使上述交联膜不溶于纯水或纯水和有机溶剂的混合溶剂中的工序；利用纯水或纯水和有机溶剂的混合溶剂，清洗上述第二抗蚀剂图形，将不与上述第一抗蚀剂图形连接的部分上的残渣除去的工序；以及将除去了上述残渣的上述第二抗蚀剂图形作为掩模，刻蚀上述半导体衬底的工序。
另外，本发明第七方面的半导体器件的制造方法的特征在于：在115℃～140℃的温度和50秒～150秒的时间内进行上述加热处理。
另外，本发明第八方面的半导体器件的制造方法的特征在于：上述第一抗蚀剂采用以酚醛清漆树脂和叠氮萘醌系列感光剂的混合物为主要成分的抗蚀剂。
另外，本发明第九方面的半导体器件的制造方法的特征在于：上述第一抗蚀剂采用具有产生酸的机理的化学放大型抗蚀剂。
另外，本发明第十方面的半导体器件的制造方法的特征在于：上述第二抗蚀剂采用以一种水溶性树脂、或两种以上的上述水溶性树脂的混合物、或由两种以上的上述水溶性树脂构成的共聚物为主要成分、由于存在酸而发生交联反应的形成精细图形的材料。
另外，本发明第十一方面的半导体器件的制造方法的特征在于：作为上述第二抗蚀剂，使用以一种水溶性交联剂或两种以上的上述水溶性交联剂的混合物为主要成分、由于存在酸而发生交联反应的形成精细图形的材料。
另外，本发明第十二方面的半导体器件的特征在于：它是采用上述任意一方面所述的半导体器件的制造方法制造的。
图1是表示本发明实施例1的半导体器件的制造方法的流程图。
图2是表示以工序顺序示出该实施例1的半导体器件的制造方法的剖面图。
图3是说明该实施例1中的加热处理用的图，是表示加热温度和孔径缩小之间的关系曲线图。
图4是说明该实施例1中的加热处理用的图，是表示加热温度和孔径缩小之间的关系曲线图。
图5是为了进行比较而示出的通常的热板装置的剖面示意图。
图6是适合于该实施例1使用的改良型热板装置的剖面示意图。
图7是表示通常的热板装置和改良型热板装置中的晶片表面内尺寸均匀性的图。
图8是表示采用该实施例1的制造方法制造的半导体器件的结构之一例的剖面图。
图9是表示本发明的实施例2的半导体器件的制造方法的流程图。
图10是表示按照工序示出现有的半导体器件的制造方法的剖面图。
实施例1
参照图1～图8说明本发明的实施例1。
首先，图1是表示本发明的实施例1的半导体器件的制造方法的流程图。图2是表示按照工序示出该实施例1的半导体器件的制造方法的剖面图。先按照工序说明制造方法。
首先，如图1及图2中的步骤1所示，将通过适当的加热处理在内部具有产生酸的机理的第一抗蚀剂2涂敷在半导体衬底1上，其厚度例如为0.7～1.0μm。作为具体例，用化学放大型抗蚀剂(例如，东京应化制TDUR-PO15PM)，使其涂敷厚度达7350埃。
其次，为了形成第一抗蚀剂图形3，使用规定的掩模，用与第一抗蚀剂2的敏感波长对应的光源进行投影曝光。例如，用KrF激态步进曝光机进行曝光。
其次，用TMAH(氢氧化甲基胺)等的约0.05～3.0wt％的碱性水溶液进行显影。
于是，形成具有0.23μm□的孔4的第一抗蚀剂图形3。
以上，不同之处在于使用产生酸的第一抗蚀剂2，作为工艺来说，与一般的采用抗蚀剂工艺形成抗蚀剂图形是一样的。
其次，如图1及图2中的步骤2所示，在第一抗蚀剂图形上涂敷被溶解于溶剂中的第二抗蚀剂5，上述溶剂以由于存在酸而进行交联的交联性材料为主要成分，且在其中不溶解第一抗蚀剂2。
作为具体例，将聚乙烯缩醛树脂水溶液等第二抗蚀剂5涂敷在第一抗蚀剂图形3上，使其厚度为3500埃左右。
其次，涂敷了第二抗蚀剂5之后，根据需要，对其进行预烘(例如，85℃，60秒左右)，形成第二抗蚀剂5的膜6。
其次，如图1及图2中的步骤3所示，对在半导体衬底1上形成的第一抗蚀剂图形3、以及在它上面形成的第二抗蚀剂5的膜6进行加热处理(混和烘焙，根据以下需要，简称为MB)，促进从第一抗蚀剂图形3酸的扩散，供给到第二抗蚀剂5的膜6中，在第二抗蚀剂5的膜6和第一抗蚀剂图形3的界面处发生交联反应。
这时混和烘焙的温度/时间例如为85℃～150℃/60～120秒，所使用的抗蚀剂的种类可以根据所需要的反应层的厚度按最佳条件设定。作为具体例，可进行113℃/70秒的加热处理(混和烘焙)。
通过该混和烘焙，在第二抗蚀剂5的膜6中形成引起交联反应的交联膜7(交联反应层、有机框)，以便被覆第一抗蚀剂图形3。
其次，如图1及图2中的步骤4所示，用水或TMAH等的碱性水溶液构成的显影液，使未交联的第二抗蚀剂5的部分显影并剥离，形成将交联膜7被覆在第一抗蚀剂图形3的表面上的第二抗蚀剂图形8。
作为具体例，用10％的异丙醇的水溶液等，使第二抗蚀剂5的未交联部分溶解、剥离。
通过以上的处理，能获得第二抗蚀剂图形8，该第二抗蚀剂图形8使孔图形的孔径或线路图形的分离宽度缩小，或者使单独留下的图形的面积扩大。
例如，使孔径为0.23μm□的孔4缩小到孔径为0.13μm□的孔8’。
其次，如图1及图2中的步骤5所示，进行加热处理(热风烘焙：以下简称适当的TFB)，使附着在第一抗蚀剂图形3的界面上形成的交联膜7进行热回流，使第二抗蚀剂图形8变形为第二抗蚀剂图形9，使孔径缩小，从孔8’变为孔9’。
通过改变TFB的加热温度及加热时间，能调整孔径的缩小程度。由此能将孔径缩小到0.1μm以下。
图3及图4是用实验数据画成的表示加热温度及加热时间和孔径的缩小程度之间的关系的曲线。
图3表示加热时间一定(例如70秒)时，以加热温度为横轴，以孔径为纵轴的孔的缩小状态。如图3所示，在120℃以上时，孔的缩小变得显著。
另外，图4表示将加热温度作为参量(具体地说，100℃、112℃、124℃)，以加热时间为横轴，以孔径为纵轴，示出了孔的缩小状态。由图4可见，加热温度为124℃时，孔径大致与加热时间成比例地缩小。
由该实验可知，在120℃～126℃的温度范围内，持续50秒～150秒的时间进行TFB，能缩小孔径。另外，还能知道在123℃～125℃的温度范围内，持续50秒～100秒的时间进行TFB，效果更好。
这样，由TFB导致的孔径或线路间隔的缩小量可以通过TFB温度及TFB时间进行调整，但考虑到批量处理能力，作为具体例，将TFB时间固定在70秒，对应于该烘焙时间，将TFB温度确定为124℃，以便使孔径为0.10μm，这样处理是有效的。
如上所述，通过该交联膜7的热回流，除了由于形成交联膜而导致孔径缩小以外，还能进一步缩小孔径。特别是能形成只通过形成交联膜来缩小孔径时由于孔内的抗蚀剂残渣等而难以形成图形的程度的微小的孔。
另外，适宜的TFB温度及TFB时间随着第一抗蚀剂或第二抗蚀剂材料的不同而变，可以适当地选择。
其次，说明该实施例1中使用的第一抗蚀剂2及第二抗蚀剂5的材料。
首先，第一抗蚀剂材料只要是通过适当的热处理在抗蚀剂内部产生酸性成分的抗蚀剂即可，另外，正型或负型抗蚀剂都可以。
例如，作为第一抗蚀剂可以举出由酚醛清漆树脂、叠氮萘醌系列感光剂构成的正型抗蚀剂等。
另外，作为第一抗蚀剂还可以使用利用发生酸的机理的化学放大型抗蚀剂，也可以是其他材料，只要是利用形成含有酸的图形的反应系列的抗蚀剂即可。
其次，作为第二抗蚀剂，可以使用单独的交联性的水溶性树脂、或它们的两种以上的混合物或共聚物。
作为第二抗蚀剂中使用的水溶性树脂组成物的具体例，可以有效地使用：聚丙烯酸、聚乙烯醇缩醛、聚乙烯醇吡咯烷酮、聚乙烯醇、聚乙烯亚胺、聚苯乙烯环氧、苯乙烯马来酸共聚体、聚乙烯胺树脂、多芳基胺、含恶唑啉基水溶性树脂、水溶性蜜胺树脂、水溶性脲树脂、醇酸树脂、磺胺树脂、等等。
另外，作为第二抗蚀剂可以使用单独的水溶性交联剂、或它们的两种以上的混合物。还可以使用这些水溶性树脂和水溶性交联剂的混合物。
作为能用于第二抗蚀剂的水溶性交联剂，具体地说可以使用：脲、烷氧基亚甲基脲、N-烷氧基亚甲基脲、次乙基脲、次乙基脲羧酸等脲系交联剂、蜜胺、烷氧基亚甲基蜜胺等蜜胺系交联剂、苯并胍胺(苯并三聚氰二胺，benzoguanamine)、甘脲等氨基系交联剂等。
另外，作为第二抗蚀剂还可以将上述单独的水溶性交联剂或其混合物与上述单独的水溶性树脂或其混合物互相混合使用，也同样有效。
例如，具体地说，作为水溶性树脂组成物可以使用聚乙烯醇缩醛树脂，作为水溶性交联剂可以使用甲氧基羟甲基蜜胺(methoxymethylolmelamine)、或与次乙基脲等混合使用。
在以上的说明中，关于图1及图2所示的制造工序的步骤1～步骤4、以及关于第一抗蚀剂及第二抗蚀剂的材料都给出了具有代表性的事例。可是，该实施例不受这里说明的限制。另外关于其他事例，可以参考本发明者们原先提出的申请(特开平10-73927号)中记载的事例，这里将其说明全部从略。
其次，说明提高上述的交联膜7的热回流的均匀性的方法。
图5及图6是表示进行热回流用的热板装置的图，图5表示为了比较而示出的通常的热板装置的剖面示意图，图6表示适合于该实施例中使用的改良型热板装置的剖面示意图。关于该改良型热板装置，在本发明者们原先提出的申请(特愿平9-332584号)中详细地说明了使用通过涂覆装置改良的热板装置盖，谋求进行热回流时提高晶片表面内的尺寸均匀性的装置。
在图5所示的通常的热板装置中，将晶片52置于加热板51上，由于从盖53和闸门54之间的间隙直接导入外部空气，所以受外部空气的影响，使得晶片52表面内的温度分布不均匀。另外由于盖53的顶部54是倾斜的，造成辐射热不均匀。
为此，在图6所示的改良型热板装置中，由于使外部空气通过盖55的内部导入，所以能抑制外部气温的影响。另外通过使盖55的顶部56呈平坦状，以谋求辐射热的均匀化。
图7是表示通常的热板装置和改良型热板装置中的晶片表面内的尺寸均匀性的图。在图7所示的曲线图中，横轴表示在晶片表面内的横向(X方向)和纵向(Y方向)的位置，纵轴表示孔径，将白点连成的曲线表示使用通常的热板装置时的情况，将黑点连成的曲线表示使用改良型热板装置时的情况。由该图可见，在通常的热板装置的情况下，孔径中存在差别大的面内倾向，在改良型热板装置的情况下变得大致均匀。由此可见尺寸离散范围的分布(3σ)提高了。
图8是表示采用该实施例1的制造方法制造的半导体器件的结构的剖面图，作为一例示出了作为半导体存储器的DRAM的存储节点接触孔的孔径被缩小了的结构。
在图8中，81是半导体衬底，82是有源区，83是分离绝缘膜，84是栅极又是栅布线，85是层间绝缘膜，86是存储节点，87是存储节接点。
如图8所示，在存储节接点87与相邻的栅84之间的间隔为0.30μm的情况下，如果考虑尺寸变化或重叠及层间绝缘膜部分，需要将孔径缩小到0.10μm，所以通过该实施例的工序，将用KrF激态激光时光刻法的极限值即0.23μm□的孔缩小到0.10μm□。
这样，如果采用本实施例的制造方法，能缩小抗蚀剂膜的孔径和分离图形的分离宽度，能缩小接触孔的孔径，或缩小半导体器件中的有源区和存储节点的分离宽度。另外，控制该孔径和分离宽度的缩小程度，能提高精细的抗蚀剂图形的精度。
如上所述，如果采用本实施例，则在第一抗蚀剂图形的表面上形成了第二抗蚀剂的交联膜(有机框)后，通过热处理进行交联膜的热回流，能在只用交联反应难以缩小的区域形成具有微小的孔等的抗蚀剂图形。因此，能获得有精细图形的半导体器件。
另外，可把实施例1归纳如下。
即，如果采用该实施例1的半导体器件的制造方法，则包括以下工序：在半导体衬底等上形成能生成酸的第一抗蚀剂的孔图形或分离图形的工序；使用特开平10-73927号公报中记载的方法，在第一抗蚀剂图形的侧壁上形成交联膜(有机框)，缩小抗蚀剂图形的孔径或分离宽度等的工序；接着利用上述交联膜的热回流现象，进一步缩小分离的工序；以及将该抗蚀剂图形作为掩模，刻蚀上述半导体衬底等的工序。
实施例2
图9是表示本发明的实施例2的半导体器件的制造方法的流程图。
在图9中，从步骤1到步骤4与用图1及图2说明的工序相同，将图示的一部分省略，说明也从略。在步骤4中，将交联膜7被覆在第一抗蚀剂图形3的表面上，形成第二抗蚀剂图形8。
其次，在图9所示的步骤4之后，在步骤5中进行交联膜(有机框)7的不溶解热处理。
在该步骤5中，用在实施例1中说明过的热气流烘焙温度，或用热气流不会引起孔径缩小的温度，但至少用比混和烘焙温度高的温度，对与上述第一抗蚀剂图形3连接的部分的交联膜7进行完全不溶解的充分的热处理，使与第一抗蚀剂图形3连接的部分不溶解。
例如，在115℃～140℃的温度和50秒～150秒的时间内进行热处理。
另外，在图9所示的步骤5中，进行交联膜7的热流动，使孔径从孔8’缩小到孔9’，进行使第二抗蚀剂图形8变到第二抗蚀剂图形9的变形处理。
接着，如图9中的步骤6所示，为了除去存在于不与第一抗蚀剂图形3连接的半导体衬底1的界面部分上的残渣10，用纯水或纯水和10％的异丙醇的水溶液等再次进行冲洗。
由此，如图9中的步骤7所示，存在于微小的孔等中的残渣10被除去。
此后，为了使水分蒸发，也可在100℃～115℃的温度下，进行60～120秒的干燥烘焙工序。
在上述的步骤6中的再次冲洗之前，在前一清洗过程中干燥时会有微量的溶解物再次析出，虽然这种几率很小，但有时存在着其内部留有10～20nm的残渣的孔。虽然取决于此后进行的刻蚀工序中的抗蚀剂选择比，但在刻蚀最外层表面是氮化膜(～30nm)的结构等情况下，上述10～20nm的残渣就会成为掩模，有时不完全开口。
在这样的情况下，如果进行以上这样的交联膜7的不溶解热处理、以及残渣的清洗，就能显著地减少由于残渣的存在造成的不良情况发生的几率。
如上所述，在该实施例中，通过交联膜(有机交联层)热回流时在与第一抗蚀剂图形3的界面上形成的交联膜完全不溶解在纯水或纯水和有机溶剂的混合溶剂中，并用纯水或纯水和有机溶剂的混合溶剂冲洗不与第一抗蚀剂图形3连接的部分的残留物，而将残渣除去。
另外，可把实施例2归纳如下。
即，如果采用该实施例2的半导体器件的制造方法，则包括以下工序：在半导体衬底等上形成能产生酸的第一抗蚀剂的孔图形或分离图形的工序；使用特开平10-73927号公报中记载的方法，在第一抗蚀剂图形的侧壁上形成交联膜(有机框)，缩小孔径或分离宽度的工序；接着至少用比混炼烘焙的温度高的温度或更长的时间对上述有机框进行热处理，而使在与上述第一抗蚀剂图形的界面上形成的交联膜完全不溶解在纯水或纯水和有机溶剂的混合溶剂中的工序；此后用纯水或纯水和有机溶剂的混合液再次冲洗图形，将与上述第一抗蚀剂图形连接的部分以外的残渣除去的工序；以及将该抗蚀剂图形作为掩模，刻蚀上述半导体衬底等的工序。
另外，在交联膜不溶解的热处理中，还包括以下情况：同时具有使交联膜进行热回流，进一步缩小孔径或分离宽度的功能。
在以上的实施例2中，说明了在实施例1的图1所示的步骤4之后，转移到实施例2的步骤5继续进行的处理。可是，也可以在实施例1的图1所示的步骤5之后，再转移到实施例2的步骤5进行。即，也可以在进行TFB加热处理、使交联膜进行回流后，接着再进行不溶解的热处理。
但是，也可以通过设定加热温度和加热时间，将回流处理和不溶解处理分开进行，但有时也使两者同时进行。该实施例2包含了各种情况。
另外，以上说明了在半导体衬底1上形成微细分离抗蚀剂图形的处理，但本发明的微细分离抗蚀剂图形不限于在半导体衬底1上，随着半导体器件的制造工序的不同，有时也可在硅氧化膜等绝缘层上形成，或者在多晶硅膜等导电层上形成。
这样，本发明的微细分离抗蚀剂图形的形成不受衬底膜的限制，只要是在能形成抗蚀剂图形的衬底上，在什么情况下都能适用，都能在所需要的衬底上形成。将它们统称为半导体衬底。
另外，在本发明中，将如上形成的微细分离抗蚀剂图形作为掩模，对作为衬底的半导体衬底或各种薄膜等半导体衬底进行刻蚀，在半导体衬底上形成微小的间隔或微小的孔等，制造半导体器件。
如上所述，如果采用本发明的半导体器件的制造方法，则能极其精细地形成抗蚀剂上的孔图形的直径或线路图形的分离宽度等。从而能获得具有精细图形的半导体器件。
另外，能将在形成精细的抗蚀剂图形时的极微少的残渣除去，能提高制造的成品率。

Claims (12)

1.一种半导体器件的制造方法，其特征在于包括以下工序：
在半导体衬底上形成能生成酸的第一抗蚀剂构成的第一抗蚀剂图形；
在上述第一抗蚀剂图形上形成由于酸的存在而引起交联反应的第二抗蚀剂膜；
通过来自上述第一抗蚀剂图形的酸的供给，在上述第二抗蚀剂膜与上述第一抗蚀剂图形连接的部分形成交联膜；
剥离上述第二抗蚀剂膜的非交联部分，在上述第一抗蚀剂图形上形成被覆了上述交联膜的第二抗蚀剂图形；
通过加热处理，使上述交联膜回流，缩小上述第二抗蚀剂图形相互之间的间隔；以及
将在其上使上述交联膜回流的上述第二抗蚀剂图形作为掩模，刻蚀上述半导体衬底。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于：在上述加热处理工序和上述刻蚀工序之间包括这样的工序，即，利用纯水或纯水和有机溶剂的混合溶剂，清洗被覆了上述交联膜的上述第二抗蚀剂图形，将不与上述第一抗蚀剂图形连接的部分上的残渣除去的工序。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于：在120℃～126℃的温度和50秒～150秒的时间内进行上述加热处理。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于：在123℃～125℃的温度和50秒～100秒的时间内进行上述加热处理。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于：通过上述加热处理，使上述交联膜回流，将被覆了上述交联膜的上述第一抗蚀剂图形相互之间的间隔缩小到0.1μm以下。
6.一种半导体器件的制造方法，其特征在于包括以下工序：
在半导体衬底上形成能生成酸的第一抗蚀剂构成的第一抗蚀剂图形；
在上述第一抗蚀剂图形上形成由于酸的存在而引起交联反应的第二抗蚀剂膜；
通过来自上述第一抗蚀剂图形的酸的供给，在上述第二抗蚀剂膜与上述第一抗蚀剂图形连接的部分形成交联膜；
剥离上述第二抗蚀剂膜的非交联部分，在上述第一抗蚀剂图形上形成被覆了上述交联膜的第二抗蚀剂图形；
通过加热处理，使上述交联膜不溶于纯水或纯水和有机溶剂的混合溶剂中；
利用纯水或纯水和有机溶剂的混合溶剂，清洗上述第二抗蚀剂图形，将不与上述第一抗蚀剂图形连接的部分上的残渣除去；以及
将除去了上述残渣的上述第二抗蚀剂图形作为掩模，刻蚀上述半导体衬底。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于：在115℃～140℃的温度和50秒～150秒的时间内进行上述加热处理。
8.根据权利要求1～7中任一项所述的半导体器件的制造方法，其特征在于：上述第一抗蚀剂采用以酚醛清漆树脂和叠氮萘醌系列感光剂的混合物为主要成分的抗蚀剂。
9.根据权利要求1～7中任一项所述的半导体器件的制造方法，其特征在于：上述第一抗蚀剂采用具有产生酸的机理的化学放大型抗蚀剂。
10.根据权利要求1～7中任一项所述的半导体器件的制造方法，其特征在于：上述第二抗蚀剂采用以一种水溶性树脂、或两种以上的上述水溶性树脂的混合物、或由两种以上的上述水溶性树脂构成的共聚物为主要成分，且由于酸的存在而发生交联反应的形成精细图形的材料。
11.根据权利要求1～7中任一项所述的半导体器件的制造方法，其特征在于：上述第二抗蚀剂采用以一种水溶性交联剂或两种以上的上述水溶性交联剂的混合物为主要成分，且由于酸的存在而发生交联反应的形成精细图形的材料。
12.一种半导体器件，其特征在于：它是采用权利要求1～11中的任一项所述的半导体器件的制造方法制造的。
CN99104841A 1998-08-06 1999-04-07 半导体器件的制造方法及半导体器件 Pending CN1244723A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP223278/98 1998-08-06
JP10223278A JP2000058506A (ja) 1998-08-06 1998-08-06 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
CN1244723A true CN1244723A (zh) 2000-02-16

Family

ID=16795629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99104841A Pending CN1244723A (zh) 1998-08-06 1999-04-07 半导体器件的制造方法及半导体器件

Country Status (6)

Country Link
US (1) US6566040B1 (zh)
JP (1) JP2000058506A (zh)
KR (1) KR100333035B1 (zh)
CN (1) CN1244723A (zh)
DE (1) DE19915899A1 (zh)
TW (1) TW414963B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321440C (zh) * 2003-10-15 2007-06-13 株式会社东芝 接触孔的形成方法和半导体器件的制造方法
CN100375249C (zh) * 2004-11-22 2008-03-12 台湾积体电路制造股份有限公司 填充开口、介层洞开口与沟槽的方法
CN100426460C (zh) * 2003-12-16 2008-10-15 松下电器产业株式会社 图形形成方法
CN100435358C (zh) * 2003-09-09 2008-11-19 Csg索拉尔有限公司 通过回流调节掩模
CN101034256B (zh) * 2001-11-27 2010-12-29 富士通株式会社 抗蚀图增厚材料、抗蚀图及其形成工艺以及半导体器件及其制造工艺
CN101203807B (zh) * 2005-06-20 2011-09-14 东京应化工业株式会社 光刻胶膜卷材及其制造方法
CN102265221A (zh) * 2008-12-26 2011-11-30 富士通株式会社 图案形成方法和半导体装置的制造方法、以及抗蚀剂图案的被覆层的形成材料
CN102084300B (zh) * 2008-01-28 2013-03-27 Az电子材料Ip(日本)株式会社 超精细图案化掩模、其生产方法以及将其用于形成超精细图案的方法
CN105446075A (zh) * 2015-12-09 2016-03-30 中国电子科技集团公司第五十五研究所 一种半导体基板光刻工艺
CN110767090A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN113314400A (zh) * 2020-02-27 2021-08-27 长鑫存储技术有限公司 半导体器件及其制备方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632590B1 (en) * 2000-07-14 2003-10-14 Taiwan Semiconductor Manufacturing Company Enhance the process window of memory cell line/space dense pattern in sub-wavelength process
TW536734B (en) * 2000-07-31 2003-06-11 Clariant Int Ltd Process for manufacturing a microelectronic device
DE10101734C2 (de) * 2001-01-16 2003-04-24 Osram Opto Semiconductors Gmbh Verfahren zum Ausbilden einer Ätzmaske auf einem Substrat
US7189783B2 (en) 2001-11-27 2007-03-13 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
EP1315043A1 (en) * 2001-11-27 2003-05-28 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
JP4287383B2 (ja) 2003-05-09 2009-07-01 富士通株式会社 レジストの加工方法及び半導体装置の製造方法
JP2006163176A (ja) * 2004-12-09 2006-06-22 Toshiba Corp パターン形成方法及び半導体装置の製造方法
JP4869811B2 (ja) * 2006-07-19 2012-02-08 東京応化工業株式会社 微細パターンの形成方法
JP4724072B2 (ja) * 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP4724073B2 (ja) 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP4739150B2 (ja) 2006-08-30 2011-08-03 富士通株式会社 レジストカバー膜形成材料、レジストパターンの形成方法、電子デバイス及びその製造方法
JP5018307B2 (ja) 2006-09-26 2012-09-05 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4801550B2 (ja) 2006-09-26 2011-10-26 富士通株式会社 レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法
JP5194521B2 (ja) * 2007-03-30 2013-05-08 富士通セミコンダクター株式会社 半導体装置の製造方法、パターン形成方法及びパターン補正装置
US8501395B2 (en) * 2007-06-04 2013-08-06 Applied Materials, Inc. Line edge roughness reduction and double patterning
JP2009038360A (ja) * 2007-07-10 2009-02-19 Toshiba Corp パターン形成方法
JP5659872B2 (ja) 2010-10-22 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5659873B2 (ja) 2010-12-16 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5708071B2 (ja) 2011-03-11 2015-04-30 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
EP4210089A4 (en) * 2020-09-04 2024-02-21 Fujifilm Corp METHOD FOR MANUFACTURING ORGANIC LAYER PATTERN AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501806A (en) 1982-09-01 1985-02-26 Tokyo Shibaura Denki Kabushiki Kaisha Method for forming pattern and photoresist used therein
US5342727A (en) 1988-10-21 1994-08-30 Hoechst Celanese Corp. Copolymers of 4-hydroxystyrene and alkyl substituted-4-hydroxystyrene in admixture with a photosensitizer to form a photosensitive composition
JP2586692B2 (ja) * 1990-05-24 1997-03-05 松下電器産業株式会社 パターン形成材料およびパターン形成方法
JPH05160019A (ja) 1991-12-03 1993-06-25 Toshiba Corp 半導体装置の製造方法
JPH05166717A (ja) 1991-12-16 1993-07-02 Mitsubishi Electric Corp 微細パターン形成方法
JP3057879B2 (ja) 1992-02-28 2000-07-04 株式会社日立製作所 半導体装置の製造方法
JP2951504B2 (ja) 1992-06-05 1999-09-20 シャープ株式会社 シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法
US5324550A (en) 1992-08-12 1994-06-28 Hitachi, Ltd. Pattern forming method
JPH06105686B2 (ja) 1992-09-18 1994-12-21 日本アイ・ビー・エム株式会社 半導体装置の製造方法
JP3340493B2 (ja) 1993-02-26 2002-11-05 沖電気工業株式会社 パターン形成方法、位相シフト法用ホトマスクの形成方法
KR960015640B1 (ko) * 1993-07-06 1996-11-18 삼성전자 주식회사 포토레지스트 패턴 형성방법
JPH07134422A (ja) 1993-09-14 1995-05-23 Oki Electric Ind Co Ltd パターン形成方法
JPH07106237A (ja) 1993-09-29 1995-04-21 Sony Corp 半導体装置の製造方法
KR970076078A (ko) * 1996-05-28 1997-12-10 김광호 고집적 반도체장치의 미세패턴 형성방법
KR980005636A (ko) 1996-06-29 1998-03-30 김주용 반도체 소자의 콘택홀 형성방법
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
JPH10163093A (ja) * 1996-12-03 1998-06-19 Oki Electric Ind Co Ltd レジストパターン形成方法
US6180320B1 (en) * 1998-03-09 2001-01-30 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a fine pattern, and semiconductor device manufactured thereby

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034256B (zh) * 2001-11-27 2010-12-29 富士通株式会社 抗蚀图增厚材料、抗蚀图及其形成工艺以及半导体器件及其制造工艺
CN100435358C (zh) * 2003-09-09 2008-11-19 Csg索拉尔有限公司 通过回流调节掩模
CN1321440C (zh) * 2003-10-15 2007-06-13 株式会社东芝 接触孔的形成方法和半导体器件的制造方法
CN100426460C (zh) * 2003-12-16 2008-10-15 松下电器产业株式会社 图形形成方法
CN100375249C (zh) * 2004-11-22 2008-03-12 台湾积体电路制造股份有限公司 填充开口、介层洞开口与沟槽的方法
CN101203807B (zh) * 2005-06-20 2011-09-14 东京应化工业株式会社 光刻胶膜卷材及其制造方法
CN102084300B (zh) * 2008-01-28 2013-03-27 Az电子材料Ip(日本)株式会社 超精细图案化掩模、其生产方法以及将其用于形成超精细图案的方法
CN102265221A (zh) * 2008-12-26 2011-11-30 富士通株式会社 图案形成方法和半导体装置的制造方法、以及抗蚀剂图案的被覆层的形成材料
CN102265221B (zh) * 2008-12-26 2014-03-19 富士通株式会社 图案形成方法和半导体装置的制造方法、以及抗蚀剂图案的被覆层的形成材料
CN105446075A (zh) * 2015-12-09 2016-03-30 中国电子科技集团公司第五十五研究所 一种半导体基板光刻工艺
CN110767090A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN110767090B (zh) * 2019-10-31 2021-12-21 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN113314400A (zh) * 2020-02-27 2021-08-27 长鑫存储技术有限公司 半导体器件及其制备方法
US11848188B2 (en) 2020-02-27 2023-12-19 Changxin Memory Technologies, Inc. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20000016843A (ko) 2000-03-25
TW414963B (en) 2000-12-11
KR100333035B1 (ko) 2002-04-24
US6566040B1 (en) 2003-05-20
JP2000058506A (ja) 2000-02-25
DE19915899A1 (de) 2000-02-17

Similar Documents

Publication Publication Date Title
CN1244723A (zh) 半导体器件的制造方法及半导体器件
JP3476081B2 (ja) パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
KR102364318B1 (ko) Beol 패턴 커팅 및 플러깅을 위한 노출 활성화된 화학적으로 증폭된 dsa
JP5120983B2 (ja) スペーサリソグラフィ
CN1215533C (zh) 形成抗蚀图的方法
CN1211836C (zh) 光刻胶层中减小图案尺寸的方法
US8247302B2 (en) Methods of fabricating substrates
JP6045504B2 (ja) 側壁像転写ピッチダブリング及びインライン限界寸法スリミング
CN1300637C (zh) 蚀刻方法和记录用于控制该方法的程序的计算机记录媒体
CN1309416A (zh) 微细图形形成材料及用该材料制造半导体装置的方法
CN1860586A (zh) 用于制造硬掩模的方法和硬掩模结构
CN1521803A (zh) 半导体器件的制造方法
CN1666155A (zh) 图案细微化用涂膜形成剂和使用该形成剂形成细微图案的方法
CN1280315A (zh) 一种形成光刻胶图形的方法
CN1693994A (zh) 图案微细化用涂膜形成剂和使用其形成微细图案的方法
CN1469432A (zh) 形成细微图案的方法
CN1469430A (zh) 用于图案细微化的涂膜形成剂和使用该形成剂形成细微图案的方法
US6841465B2 (en) Method of forming dual damascene pattern in semiconductor device
CN1319882A (zh) 图案形成方法
CN1433051A (zh) 保护膜图案形成方法以及半导体器件制造方法
CN1488995A (zh) 用形成水溶性树脂和抗蚀剂材料的混合层制备微电子结构的方法
CN1604275A (zh) 图案形成方法
TW201913237A (zh) 進行微影製程的方法
JP4846162B2 (ja) 高温のディスカム処理を使用して高品質な複数の厚さの酸化物層を形成する方法
JP2006140222A (ja) パターン形成方法、下層膜形成組成物、及び半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication