CN100435358C - 通过回流调节掩模 - Google Patents

通过回流调节掩模 Download PDF

Info

Publication number
CN100435358C
CN100435358C CNB2004800259345A CN200480025934A CN100435358C CN 100435358 C CN100435358 C CN 100435358C CN B2004800259345 A CNB2004800259345 A CN B2004800259345A CN 200480025934 A CN200480025934 A CN 200480025934A CN 100435358 C CN100435358 C CN 100435358C
Authority
CN
China
Prior art keywords
mask
silicon
mask material
opening
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800259345A
Other languages
English (en)
Other versions
CN1849711A (zh
Inventor
特雷沃·林赛·扬
雷特·埃万斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSG Solar AG
Original Assignee
CSG Solar AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2003904935A external-priority patent/AU2003904935A0/en
Application filed by CSG Solar AG filed Critical CSG Solar AG
Publication of CN1849711A publication Critical patent/CN1849711A/zh
Application granted granted Critical
Publication of CN100435358C publication Critical patent/CN100435358C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

一种通过回流调节掩模的方法。作为在结构上实施该方法的步骤，在所述结构上形成的有机树脂掩模材料薄层中提供孔图案，以提供加工掩模。然后通过掩模中的开口实施加工步骤，在该加工步骤完成之后，通过回流工艺调整掩模，其中所述结构置于掩模材料溶剂的溶剂蒸气气氛中。通过回流加工，掩模材料软化并回流从而减小掩模中开口的尺寸，使得在其上执行加工步骤的表面区域的边缘被用于后续加工步骤的掩模所覆盖。

Description

通过回流调节掩模
技术领域
本发明一般性涉及用于半导体器件制造领域，具体而言，本发明提供一种用于在薄膜半导体器件中形成金属接触和其它结构的方法中的改进加工步骤。还提供一种用于薄膜光电器件的新型器件结构。
背景技术
薄膜光电(PV)模块相比于传统晶片基模块的主要优点在于低成本生产的潜力。然而，实际上难以实现节省成本，因为成本的主要部分是制造工序所涉及的加工步骤的数量和复杂程度，并且这方面的成本可快速超过所节省的材料成本。具体来说，需要精确校准的步骤数量或用来执行步骤的装置速度可与成本具有很强的关系，工艺稳定性也是如此，在某些情况下这导致需要额外的补救步骤或由于材料劣化导致成品性能下降。因此，降低校准要求、减少步骤数量、减少对设备的损伤或允许步骤更快执行的工艺改进提供明显的优点。
发明内容
根据本发明的第一方面，提供一种更改在结构上方形成的有机树脂掩模材料中的孔图案的方法，这种更改为在所述结构上进行加工的步骤，该方法包括以下步骤：
a)过在所述结构上方涂布有机树脂薄层(例如0.1-10μm)而形成掩模；
b)在所述掩模上形成开口以提供孔图案；
c)在通过掩模中的开口暴露出的所述结构表面区域执行加工步骤；
d)将所述结构置于掩模材料溶剂的溶剂蒸气气氛中，由此掩模材料软化并回流以减小掩模中开口的尺寸，使得在其上执行加工步骤的表面区域的边缘被用于后续加工步骤的掩模所覆盖。
在第一方面的优选实施方案中，开口步骤之后进行进一步加工步骤例如蚀刻、掺杂步骤或涂布步骤，并且在所述进一步加工之后执行回流步骤，以在又一加工之前改变掩模。例如，在一个实施方案中，打开掩模，通过掩模执行蚀刻步骤，通过回流减小掩模中的开口，以及在掩模上涂布接触层，所述接触层接触回流步骤所未覆盖的区域但与蚀刻所形成的孔的边缘相隔离。
根据第二方面，本发明提供一种在沉积在玻璃衬底上的硅膜中形成光电器件的方法，所述膜包含最接近玻璃衬底的n+型区、n+型区上方的轻微掺杂区和轻微掺杂区上方的p+型区，该方法包括以下步骤：
1.通过形成隔离槽将硅膜分成多个单元区域；
2.在硅膜上方形成有机树脂薄层(例如0.1-10μm)掩模；
3.在掩模中需要形成n型接触的位置处形成第一组开口；
4.蚀刻第一组开口中的硅膜以暴露出至少一些n+型硅；
5.将所述结构置于掩模材料溶剂的溶剂蒸气气氛中，由此掩模材料软化并回流以减小掩模中开口的尺寸；
6.在掩模中需要形成p型接触的位置处形成第二组开口；
7.在掩模表面上方形成金属层并将金属延伸至第一和第二开口中，以接触n+型和p+型硅；
8.在金属中形成隔离槽，以隔离每一单元内与p型和n型硅的接触。
优选地，第二方面的方法还包括蚀刻第二组开口中的硅膜的步骤，从而在形成金属层之前，从p+型硅表面上除去受损材料。
还优选在第二方面中的硅膜上方形成有机树脂材料掩模之前，在硅表面上形成坚硬、薄的氮化硅盖层。
此外，在第二方面中，在沉积硅膜之前优选在玻璃衬底上形成抗反射层。
有机树脂优选为线型酚醛树脂，但其他类似树脂也适用，例如常用的光刻胶。树脂层中的开口可通过使用腐蚀性物质如氢氧化钾(KOH)或氢氧化钠(NaOH)溶液进行化学移除而形成。在根据本发明的优选方法中，将稀(15％)氢氧化钾液滴分布在将要打开掩模的位置处。优选使用喷墨打印技术来沉积KOH溶液。在掩模层中制备开口的其他方法包括激光消融和照相技术(使用光刻胶)。
在优选实施方案中，通过使支撑结构或衬底在室温(例如21℃)下穿过含溶剂蒸气的区域而进行回流步骤。这导致有机树脂回流，缩小开口尺寸。当样品离开该区域时，优选对其加热以驱除残留的溶剂。
回流速度随所用溶剂的侵蚀性、浓度和温度而变。有多种适于溶解有机树脂如线型酚醛树脂的挥发性溶剂，包括例如丙酮。丙酮是适用于本方法的合适溶剂，但其侵蚀性非常强，仅需几秒钟即可实现显著回流。利用侵蚀性较低的溶剂以及当树脂是线型酚醛树脂时可以实现更高的精确性，优选溶剂是丙二醇单甲基醚乙酸酯(PGMEA)。在优选实施方案中，将支撑结构或衬底放入含有PGMEA饱和蒸气的气氛中持续4分钟，直至观察到树脂中的孔轻微收缩。
在使用PGMEA的情况下，在加热灯下于90℃温度执行加热步骤。
回流步骤也可用来封闭掩模上存在的针孔以防止其干扰进一步步骤或成品器件的器件运行。回流步骤也可用来完全封闭在进一步加工之后的开口步骤中形成的开口。
在掩模层中形成开口的优选方法包括将反应物质以预定图案沉积到掩模层表面上的方法，该方法包括：
a)将所述结构置于工作台上；
b)将喷墨打印装置定位在所述表面上方并与所述表面贴近，所述喷墨装置和工作台相互之间可相对移动；
c)将蚀刻剂装入所述喷墨装置中；
d)在控制装置的控制下，使所述表面和所述喷墨装置相互之间相对移动；和
e)当所述表面和所述喷墨装置相互之间相对移动时，控制所述喷墨装置以将预定量的蚀刻剂以预定图案沉积在所述表面上。
优选工作台是X-Y平台并且所述喷墨装置是固定的，从而通过移动所述喷墨装置下的工作台而实现所述表面与打印头的相对移动。
在实施方案中，当有机树脂是线型酚醛树脂或类似树脂如常用的光刻胶时，腐蚀性溶液优选例如氢氧化钾(KOH)或氢氧化钠(NaOH)溶液。在根据本发明的优选方法中，所述溶液是15％的氢氧化钾溶液。还优选在所述溶液中加入适量甘油，从而为喷墨装置提供正确粘度。
所述喷墨装置例如可以是Ink Jet Technologies Inc.制造的128ID、64ID2或64-30型号的喷墨打印头。所述打印头要求5-20厘泊的溶液粘度。
通过掩模蚀刻硅的方法优选包括将氢氟酸(HF)和高锰酸钾(KMnO4)的稀溶液涂布至通过掩模而暴露的硅表面，从而蚀刻硅至所需深度。选择该溶液是因为其蚀刻硅而不损伤线型酚醛树脂。
优选硅的待蚀刻区域的宽度和长度明显大于待蚀刻深度(即至少大一个数量级)。在优选实施方案中，待蚀刻硅是在异质衬底上的硅薄膜并且蚀刻受到基本向下蚀刻至衬底的硅的限制。然而，该方法也可以改进速率，使得蚀刻深度受蚀刻时间控制。
HF和KMnO4的稀溶液优选包含1％HF和0.1％KMnO4的溶液。利用该溶液，将在室温(21℃)下于12分钟内基本蚀刻掉1.5μm的硅。
附图说明
现在将参照附图(未按比例绘制)通过实施例说明本发明的实施方案，其中：
图1是在玻璃衬底上涂布抗反射涂层和在抗反射涂层上沉积掺杂的半导体膜的初始步骤之后的半导体器件的截面图；
图2是图1器件在完成刻线步骤以形成分隔各单元区域的单元隔离槽和在半导体层上涂布绝缘层之后的截面图；
图3是采用喷墨技术、具有适合于直接涂布绝缘蚀刻剂的喷墨打印头的X-Y平台的示意图；
图4是蚀刻剂图案已经直接沉积在绝缘层上之后的图2器件的截面图(略微向左偏移)，目的是打开绝缘层的需要接触半导体层的下层n+型区的区域；
图5是绝缘层已经打开之后图4器件的截面图，其中打开的区域需要接触半导体层的下层n+型区域；
图6是进一步的蚀刻步骤完成之后的图5器件的截面图，所述蚀刻步骤的目的是在需要接触半导体层的下层n+型区的区域中除去一些掺杂的半导体膜；
图7是回流步骤之后的图6器件的截面图，所述回流步骤是在通过移除需要接触半导体层下层n+型区的区域中一些掺杂半导体膜而形成的孔中流入一些绝缘层，已经将腐蚀性溶液的图案直接沉积在绝缘层上以打开需要接触半导体层上层p+型区的区域中的绝缘层；
图8是腐蚀剂已经打开需要接触半导体层上层p+型区的区域中的绝缘层之后的图7器件的截面图；
图9是已经进行进一步蚀刻步骤之后的图8器件的截面图，所述蚀刻步骤的目的是清洗需要接触半导体层上层p+型区的区域中所破坏的材料的掺杂半导体膜表面；
图10是已经涂覆金属层以接触半导体层的p+和n+型区并且互连相邻单元之后的图9器件的截面图；
图11是已经断开金属层从而在每一单元内隔离与p+和n+型区接触之后的图10器件的截面图；
图12是图11的部分器件的背视图(硅侧)；和
图13是部分已完成的器件的图，说明相邻单元之间的互连。
具体实施方式
参考附图，图1示出部分半导体结构11，它是下述光电器件制造方法的前体。半导体结构11形成为涂布在玻璃板形式的衬底22上的半导体薄膜，衬底上已涂有氮化硅抗反射薄涂层71。抗反射涂层71厚度为80nm。为了优化性能，该半导体薄膜包含总厚度为1-2μm、优选1.6μm的多晶硅膜12。多晶硅膜12具有60nm厚的上p+型区13和40nm厚的下n+型区以及隔离p+和n+型区的1.5μm厚的本生或轻微掺杂的p型掺杂区14。p+型和n+型层内的薄膜电阻优选为400-2500Ω/口，具有总共不超过2×1014cm-2个硼。对于n+型材料典型值为约750Ω/口，对于p+型材料的典型值为1500Ω/口。p+型和n+型层的典型厚度为20-100nm。所述玻璃表面优选具有纹理结构以促进光捕获，为了简洁，附图中未示出上述纹理结构。
划分单元
如图2所示，硅膜12被所划的隔离槽16分隔成多个单元。这是通过在需要隔离槽16来限定各光电单元边界的衬底区域上扫描激光而实现的。为了划刻出槽16，将结构11转移至位于激光器下方的X-Y平台(未示出)上，该激光器在1064nm处工作并产生聚焦激光束73从而在硅中切割隔离槽。聚焦激光束以使上述槽的宽度最小，该区域为无效区域。通常，需要0.11mJ的脉冲能量以完全消融硅膜并形成宽度为50μm的隔离槽。为了确保所述槽连续，连续脉冲之间交迭50％。最优单元宽度为5-8mm，典型单元宽度为6mm。
如图2所示，优选在硅表面上使用两层绝缘层并在上述激光划刻步骤之后增加上述绝缘层。第一绝缘层是任意薄但坚固的盖氮化物(cap nitride)72。该层沿激光划刻后的单元限定槽16边缘保护暴露的硅并使硅表面钝化。盖氮化物72优选在几分钟内被完全蚀刻，以允许进入n型和p型接触位置的硅，并且其通常包含通过300-320℃温度下的PECVD沉积的60nm氮化硅。
在施加盖层72之前，将结构11转移至含5％氢氟酸溶液的容器中持续一分钟。这是为了除去残留的碎屑和可能形成的任何表面氧化物。将所述结构在去离子水中清洗并干燥。
第二绝缘层17是有机树脂薄层。绝缘树脂耐氢氟酸(HF)和高锰酸钾(KMnO4)的稀溶液，并且优选在10-6mbar的真空中稳定。最常用的绝缘材料是类似于用于光刻胶(但不含任何光活性化合物)中的线型酚醛树脂(AZ P150)。该线型酚醛树脂优选负载20-30％的白色二氧化钛颜料，用以改善遮盖性并赋予其白色，这改善其光学反射性从而有助于在硅中捕获光。树脂层17用作下述蚀刻步骤的蚀刻掩模，而且覆盖沿单元限定槽16的边缘形成的粗糙表面，该区域易于在盖氮化物层72中形成针孔。有机树脂层17还使金属层和硅之间热绝缘和光学绝缘，从而有利于在下述形成接触的加工步骤中形成金属层激光图案。
采用喷涂器在每个模块上涂布4-5μm厚的线型酚醛树脂。涂布结构11之后，使其经加热灯加热至90℃而固化。如图2所示，绝缘层17涂布在盖层72上方并扩展至单元隔离槽16中。
打开掩模和蚀刻n型接触开口
为了使埋入的n+型层和上p+型层与将随后形成的金属层之间形成电接触，必须穿过线型酚醛树脂层17和盖氮化物层72，在需要n型“微坑(crater)”接触和p型“凹点(dimple)”接触的位置处形成孔。首先，对于接触埋入的n+型硅层的“微坑”以及打开线型酚醛树脂层17和盖氮化物层72而言，必须从之后将成为n型金属垫的区域中移除大多数的硅膜12以形成n型接触开口32。参考图3、4和5，在线型酚醛树脂树脂层17中的微坑位置上利用喷墨技术开孔。为此，将结构11装载在装配有喷墨头91的X-Y平台上，喷墨头91具有喷嘴间距为0.5mm的多喷嘴并由控制器92控制。将玻璃用真空夹盘夹持并初始扫描以确保台上各点的变形不超过1mm。之后，将玻璃置于所述喷头91下方以一般台速400mm/s进行扫描。将稀(15％)氢氧化钾(KOH)液滴76(见图4)分布在用来形成n型“微坑”接触的位置处。奇数喷嘴喷射至奇数单元，偶数喷嘴喷射至偶数单元，使得在给定单元中，液滴线的间距为1mm。每条线内的液滴间距为400μm，因此在台速400mm/s下，液滴的释放速度为1kHz。调节液滴尺寸使得在树脂层中蚀刻出直径为约100μm的圆形开口。KOH溶液在几分钟之后即移除液滴76区域内的树脂绝缘体17，以形成图5所示的孔32。
开口32是相互间隔的孔，因而接触形成之后，其在半导体层中保持侧向连续。喷墨打印方法是将腐蚀性溶液液滴以可控方式涂布，从而仅移除将形成n型接触的区域的绝缘体。所述腐蚀性溶液优选含有氢氧化钾(KOH)，还可以含有氢氧化钠(NaOH)并包含用于粘度控制的甘油。用于该目的的打印头为Ink Jet TechnologiesInc.制造的128ID、64ID2或64-30型号，并且所要打印的物质的粘度为5-20厘泊。通过打印头沉积的液滴尺寸为20-240皮升，对应的沉积液滴直径为50-150μm。在优选实施方案中，所打印的液滴直径为100μm。应该注意线型酚醛树脂是非常接近于光刻胶材料用树脂的有机树脂，并且上述蚀刻剂打印方法同样适用于使其他材料形成图案。
为了如图6所示将开口32扩展至硅层12中，将结构11在水中清洗以除去来自喷墨打印过程中的残留KOH，随后将其浸入含5％氢氟酸溶液的容器中持续1分钟，以从n型接触开口32中除去氮化硅。随后，将上述板直接转移至含4％氢氟酸(HF)和0.1％高锰酸钾(KMnO4)的容器中持续4分钟。这段时间足够去除所有的p+型层并沿晶粒边界向下蚀刻，从而暴露出适合于上述硅厚度的一些n+型层，然而，对于不同的硅层厚度、硅晶体质量和表面纹理化程度应该调整时间。随后将结构11用去离子水清洗并干燥。
硅12中所得到的开口32具有粗糙底表面82，其中某些点可被蚀刻贯通到达抗反射层71，而某些隆起83延伸进入轻微掺杂的p型区14，如图6所示。然而，一旦某些n+型区暴露出来，就可形成对n+型区的良好接触。因为p型区在n+型区附近区域轻度掺杂，因此在孔32底部还留有部分p型材料时，存在侧向电导不足，导致短路。
掩模回流
因为孔32的侧壁穿过p+型区和轻度掺杂区14，因此所述侧壁需要绝缘以防止p-n结短路。这通过使绝缘层17回流来实现，使得开口32边缘附近的部分绝缘层78流入孔内形成覆盖侧壁的覆盖物79，如图7所示。为此，将上述板穿过含合适溶剂的蒸气区域。这使得绝缘层的线型酚醛树脂绝缘层17发生回流，以收缩微坑开口32的尺寸。当样品离开该区域时，将其在加热灯下加热至90℃温度以驱走残留的溶剂。
回流速度随所用溶剂的侵蚀性、浓度和温度而变化。有多种适于溶解有机树脂如线型酚醛树脂的挥发性溶剂，例如丙酮。丙酮是适用于本方法的合适溶剂，但其侵蚀性非常强，仅需几秒钟就使孔32的侧壁被树脂覆盖，且难以精确控制该过程。优选溶剂是丙二醇单甲基醚乙酸酯(PGMEA)，并且将器件于室温(21℃)下置于含饱和PGMEA蒸气的气氛中持续4分钟，直至观察到绝缘层中的孔轻微收缩。
打开掩模和清洗p型接触开口
随后，再次利用图3、4中所述的打印和蚀刻方法，在绝缘层17中形成另一组孔19(见图8)。通过将腐蚀性溶液的液滴81打印在需要p型“凹点”接触的位置处的绝缘体上从而形成这些开口。在利用腐蚀性溶液移除绝缘层17而形成开口19(见图8)之后，用水清洗掉所有残留的腐蚀性溶液，并且利用5％的氢氟酸(HF)蚀刻1分钟来移除开口19中的盖层72(注意可能需要10秒-10分钟的时间来移除氮化物层，这取决于其化学计量)。任选地，随后利用1％氢氟酸(HF)和0.1％高锰酸钾(KMnO4)蚀刻10秒钟，之后用去离子水清洗以提供轻微凹陷的接触“凹点”85，从而移除p+型区13表面上的任何所损坏的硅材料，以允许形成良好接触，如图9所示。该蚀刻长度足够长以除去表面的等离子体损伤而不一直经由p+型层13蚀刻。该长度也足够短，以使对n型接触的影响可以忽略。
形成金属接触
器件制造的最终阶段包括沉积金属层和切片，使其形成多个独立的电连接，每个单元从p型凹点接触的一条线上集电并将电输送至相邻单元的n型微坑接触线。这样，就得到单元的单片电路互连。
施加金属层之前，将结构11浸入含0.2％氢氟酸溶液的容器中持续20秒钟。该氢氟酸从微坑和凹点接触上除去表面氧化物。蚀刻强度和持续时间的范围很宽。随后，将该结构用去离子水清洗并干燥。
参考图10，用于n型和p型接触的接触金属同时施加，这是通过在绝缘层17上沉积薄金属层28并延伸至孔32和19，从而使n+型区15和p+型区13的表面82和85接触而进行的。金属层优选是纯铝薄层，其与n+型和p+型硅形成良好接触，提供良好的侧向电导，并且具有高光学反射性。铝的厚度一般为100nm。
隔离n和p型接触
通过利用激光器86(见图10)熔融和/或蒸发金属层28，由此形成如图11所示的隔离槽31，从而实现n型和p型接触的隔离。当激光器脉冲工作时，少量金属直接在光束下消融而得到孔31。
利用在1064nm处工作的激光器加工结构11，从而在金属层28中划刻隔离槽28。调节激光器，使其经由金属层28进行划刻，而不损坏硅12。这些刻痕31在每个单元中使n型接触与p型接触隔开，同时保持每个单元与其相邻单元之间的串联连接。优选激光器条件为脉冲能量0.12mJ，且光束聚焦直径为约100μm。脉冲交迭50％，且刻线间距为0.5mm。此外，沿每个单元的限定槽16存在不连续的刻痕34(见图12)。
图12示出通过上述方法制得的部分器件的背视图，从中可见器件11的每一单元包含细长的光电元件35a、35b、35c、35d，上述元件沿其长轴被多个横向金属刻痕31所分隔，其分别隔离交替组的孔19和孔32，提供与单元的p+型和n+型区的接触。横向刻痕31被制成基本笔直的长刻痕，延伸跨越器件长度，使得每条刻痕穿过每个细长的单元。
形成第一组刻痕31之后，在相邻单元11之间的单元分隔刻痕16上方形成另一组隔离刻痕34，以隔离每个第二单元对。延伸至任一细长的横向刻痕31的任一侧的金属隔离刻痕34相对于同一横向刻痕31的另一侧的金属隔离刻痕34偏移一个单元，以使单元通过交替偏置的连接矩阵36而形成串联连接，将一个单元35的一组p型接触19连接至相邻单元35的一组n型接触32，如图12所示。
金属隔离线31包含横穿单元35的第一组长刻痕，宽50-200μm，优选宽约100μm。该刻痕通常距离中心0.2-2.0mm、优选约0.5mm，以形成约0.2-1.9mm、优选约0.4mm宽的导电条。隔离线34包含平行于单元35的长度方向的第二组中断的刻痕，且基本与硅中的单元隔离槽16一致。隔离线34也形成为50-200μm宽，优选约100μm宽。在形成横向隔离线31之前也可以形成隔离线34。所述刻痕区域以断面线示于图13中。
图13示出部分已完成的结构，其示出连接一个单元的n型接触与相邻单元的p型接触以提供单元的串联连接。实际上，可以有多个n型接触成为一组，多个p型接触成为一组，然而为了清楚起见，在每一单元中仅示出一个接触。示于图13的排列也是硅中隔离槽16的示意图，并且实际上金属中的隔离槽31相互垂直，如图12所示。
本领域技术人员将理解，可以对如特定的实施方案所示的本发明进行各种变化和/或更改，而不偏离所广泛描述的本发明的精神和范围。因此，本发明实施方案在各方面均应认为是说明性的而非限制性的。

Claims (39)

1.一种更改在结构上方形成的有机树脂掩模材料中的孔图案的方法，这种更改为在所述结构上进行加工的步骤，该方法包括以下步骤：
a)通过在所述结构上方涂布有机树脂薄层而形成掩模；
b)在所述掩模上形成开口以提供孔图案；
c)在通过掩模中的开口暴露出的所述结构的表面区域执行蚀刻；
d)将所述结构置于掩模材料溶剂的溶剂蒸气气氛中，由此掩模材料软化并回流以减小掩模中开口的尺寸，使得在其上执行蚀刻的表面区域边缘被用于后续加工步骤的掩模所覆盖；
e)在掩模上方涂布接触层，使该接触层接触掩模材料回流后未覆盖的剩余区域、但与通过掩模材料所蚀刻的区域的边缘相隔离，所述掩模材料已经回流从而缩小掩模中开口的尺寸。
2.权利要求1的方法，其中所述有机树脂材料是线型酚醛树脂。
3.权利要求2的方法，其中所述有机树脂薄层的厚度为0.1-10μm。
4.权利要求2的方法，其中掩模材料的回流通过将支撑结构或衬底穿过含有溶剂蒸气的区域而进行。
5.权利要求4的方法，其中所述溶剂是丙二醇单甲基醚乙酸酯。
6.权利要求4的方法，其中当所述结构离开含有溶剂蒸气的区域时，对其加热以驱除残留的溶剂。
7.权利要求1-6中任一项的方法，其中掩模材料回流是用于封闭掩模中存在的针孔，以防止其干扰进一步加工或成品器件的器件运行。
8.一种加工半导体结构的方法，其中在位于支撑结构上方的掩模材料中提供孔图案，并且掩模材料是形成为薄层的有机树脂，贯穿该掩模材料提供开口以形成孔图案，该方法包括：
a)对通过掩模中的开口所暴露的表面区域执行蚀刻；
b)将所述支撑结构或衬底置于掩模材料溶剂的溶剂蒸气气氛中，由此掩模材料软化并回流以减小掩模中开口的尺寸；和
在通过回流减小掩模中的开口之后，在掩模上方涂布接触层，使该接触层接触掩模材料回流后未覆盖的剩余区域、但与通过掩模材料所蚀刻的区域的边缘相隔离，所述掩模材料已经回流从而缩小掩模中开口的尺寸。
9.权利要求8的方法，其中所述有机树脂材料是线型酚醛树脂。
10.权利要求9的方法，其中掩模材料的回流通过将支撑结构或衬底穿过含有溶剂蒸气的区域而进行。
11.权利要求10的方法，其中所述溶剂是丙二醇单甲基醚乙酸酯。
12.权利要求10的方法，其中当所述结构离开含有溶剂蒸气的区域时，对其加热以驱除残留的溶剂。
13.权利要求8-12中任一项的方法，其中掩模材料回流用于封闭掩模中存在的针孔，以防止其干扰进一步加工或成品器件的器件运行。
14.权利要求8-12中任一项的方法，其中在通过所述开口进行进一步加工之后，回流掩模材料用以完全封闭提供在掩模中的开口。
15.一种在沉积在玻璃衬底上的硅膜中形成光电器件结构的方法，所述膜包含最接近玻璃衬底的n+型区、n+型区上方的轻微掺杂区和轻微掺杂区上方的p+型区，该方法包括以下步骤：
a)通过形成隔离槽将硅膜分成多个单元区域；
b)在硅膜上方形成有机树脂薄层掩模；
c)在掩模中需要n型接触的位置处形成第一组开口；
d)蚀刻第一组开口中的硅膜以暴露出至少一些n+型硅；
e)将所述结构置于掩模材料溶剂的溶剂蒸气气氛中，由此掩模材料软化并回流以减小掩模中开口的尺寸，使得接触层接触掩模材料回流后未覆盖的剩余区域、但与通过掩模材料所蚀刻的区域的边缘相隔离，所述掩模材料已经回流从而缩小掩模中开口的尺寸；
f)在掩模中需要p型接触的位置处形成第二组开口；
g)在掩模表面上方形成金属层并将金属延伸至第一和第二开口中，以接触n+型和p+型硅；
h)在金属中形成隔离槽，以隔离每一单元内与p型和n型硅的接触。
16.权利要求15的方法，其中在形成金属层之前，蚀刻第二组开口中的p+型硅膜表面以除去受损材料。
17.权利要求15的方法，其中在硅膜上方形成有机树脂材料掩模之前，在硅表面上形成氮化硅盖层。
18.权利要求15的方法，其中在沉积硅膜之前，在玻璃衬底上形成抗反射层。
19.权利要求15的方法，其中所述有机树脂材料是线型酚醛树脂。
20.权利要求19的方法，其中所述有机树脂薄层的厚度为0.1-10μm。
21.权利要求15的方法，其中通过将反应物质以预定图案沉积在掩模表面而形成掩模中的开口，该方法包括：
i)将结构置于工作台上；
j)将喷墨打印装置定位在所述结构上方并与所述结构贴近，所述喷墨装置和工作台相互之间可相对移动；
k)将反应物质装入所述喷墨装置中；
l)在控制装置的控制下，使所述结构和所述喷墨装置相互之间相对移动；和
m)当所述结构和所述喷墨装置相互之间相对移动时，控制所述喷墨装置以将预定量的反应物质以预定图案沉积在所述掩模表面上。
22.权利要求21的方法，其中在反应物质中加入甘油，以将反应物质的粘度调节至喷墨装置所需的粘度。
23.权利要求21的方法，其中所述喷墨装置是Ink Jet Technologies Inc.制造的128ID、64ID2或64-30型号的喷墨打印头。
24.权利要求23的方法，其中所述反应物质的粘度调节至5-20厘泊。
25.权利要求21的方法，其中所述工作台是X-Y平台并且所述喷墨装置是固定的，从而通过移动所述喷墨装置下的工作台而实现所述光电器件与打印头的相对移动。
26.权利要求15的方法，其中利用氢氧化钾或氢氧化钠溶液形成掩模中的开口。
27.权利要求15的方法，其中将15％的氢氧化钾稀溶液的液滴分布在将要形成掩模中的开口的位置处。
28.权利要求15的方法，其中通过使支撑结构或衬底穿过含有溶剂蒸气的区域而进行掩模材料的回流。
29.权利要求28的方法，其中所述溶剂是丙二醇单甲基醚乙酸酯。
30.权利要求28的方法，其中当所述结构离开含有溶剂蒸气的区域时，将其加热以驱除残留溶剂。
31.权利要求15的方法，其中利用掩模材料的回流来闭合掩模中存在的针孔，以便防止所述针孔干扰进一步的加工或成品器件的器件运行。
32.权利要求15的方法，其中通过掩模蚀刻硅是利用下列步骤实施的：将氢氟酸和高锰酸钾的稀溶液涂布在经掩模而暴露的硅表面上，由此将硅蚀刻至所需深度。
33.权利要求32的方法，其中待蚀刻的硅区域的宽度和长度大于待蚀刻的深度。
34.权利要求33的方法，其中待蚀刻的硅区域的宽度和长度至少比待蚀刻的深度大一个数量级。
35.权利要求34的方法，其中所要蚀刻的硅是结晶硅。
36.权利要求34的方法，其中进行蚀刻以除去所述硅的薄表面层。
37.权利要求36的方法，其中所要蚀刻的硅是异质衬底上的硅薄膜。
38.权利要求35的方法，其中所要蚀刻的硅是异质衬底上的硅薄膜，并进行蚀刻直至部分衬底暴露在待蚀刻区域中。
39.权利要求32的方法，其中所述氢氟酸和高锰酸钾的稀溶液包括1％氢氟酸和0.1％高锰酸钾的溶液。
CNB2004800259345A 2003-09-09 2004-09-09 通过回流调节掩模 Expired - Fee Related CN100435358C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AU2003904935A AU2003904935A0 (en) 2003-09-09 Adjustment of masks by re-flow
AU2003904935 2003-09-09

Publications (2)

Publication Number Publication Date
CN1849711A CN1849711A (zh) 2006-10-18
CN100435358C true CN100435358C (zh) 2008-11-19

Family

ID=34230093

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800259345A Expired - Fee Related CN100435358C (zh) 2003-09-09 2004-09-09 通过回流调节掩模

Country Status (5)

Country Link
US (2) US7592201B2 (zh)
EP (1) EP1665394A4 (zh)
JP (1) JP2007505486A (zh)
CN (1) CN100435358C (zh)
WO (1) WO2005024959A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024920A1 (en) * 2003-09-09 2005-03-17 Csg Solar, Ag Improved method of forming openings in an organic resin material
EP1787327A4 (en) * 2004-06-04 2010-09-08 Newsouth Innovations Pty Ltd INTERCONNECTION OF PHOTOPILES IN THIN LAYERS
WO2007059577A1 (en) * 2005-11-24 2007-05-31 Newsouth Innovations Pty Limited Metallisation method for thin-film semiconductor structures
US8207589B2 (en) * 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
JP5501225B2 (ja) * 2007-05-24 2014-05-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄層型光電池の背面コンタクト形成方法
JP2008311250A (ja) * 2007-06-12 2008-12-25 Tokyo Electron Ltd リフローシステムおよびリフロー方法
WO2011097676A1 (en) * 2010-02-15 2011-08-18 Csg Solar Ag Contact composition
WO2012092301A2 (en) * 2010-12-29 2012-07-05 Intevac, Inc. Method and apparatus for masking substrates for deposition
WO2013062727A1 (en) * 2011-10-24 2013-05-02 Applied Materials, Inc. Method and apparatus of removing a passivation film and improving contact resistance in rear point contact solar cells
FR3012669B1 (fr) * 2013-10-29 2017-01-13 Commissariat Energie Atomique Procede de fabrication d'un dispositif comprenant un circuit integre et des cellules photovoltaiques
CN104617040A (zh) * 2015-02-05 2015-05-13 京东方科技集团股份有限公司 一种阵列基板的制作方法、显示基板及显示装置
US10804422B2 (en) 2015-12-01 2020-10-13 Sunpower Corporation Multi-operation tool for photovoltaic cell processing
KR101983351B1 (ko) * 2016-12-26 2019-05-28 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 SiN층 및 Si층을 갖는 기판용 웨트에칭 조성물 및 이것을 이용한 웨트에칭방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976524A (en) * 1974-06-17 1976-08-24 Ibm Corporation Planarization of integrated circuit surfaces through selective photoresist masking
US4022932A (en) * 1975-06-09 1977-05-10 International Business Machines Corporation Resist reflow method for making submicron patterned resist masks
US5994753A (en) * 1997-03-18 1999-11-30 Oki Electric Industry Co., Ltd. Semiconductor device and method for fabricating the same
CN1244723A (zh) * 1998-08-06 2000-02-16 三菱电机株式会社 半导体器件的制造方法及半导体器件
US6380006B2 (en) * 2000-06-12 2002-04-30 Nec Corporation Pattern formation method and method of manufacturing display using it
CN1349245A (zh) * 2000-10-17 2002-05-15 联华电子股份有限公司 改善光致抗蚀剂图案侧边轮廓的方法
US20020187573A1 (en) * 2000-06-26 2002-12-12 Nec Corporation Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern
US20030129548A1 (en) * 2002-01-04 2003-07-10 Shusaku Kido Method for removing patterned layer from lower layer through reflow

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1195944A (en) 1968-03-08 1970-06-24 Ibm Etching Silicon Oxide Material.
US3930857A (en) 1973-05-03 1976-01-06 International Business Machines Corporation Resist process
DE2447225C2 (de) 1974-10-03 1983-12-22 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Ablösen von positiven Photolack
US3921916A (en) 1974-12-31 1975-11-25 Ibm Nozzles formed in monocrystalline silicon
US4174252A (en) 1978-07-26 1979-11-13 Rca Corporation Method of defining contact openings in insulating layers on semiconductor devices without the formation of undesirable pinholes
DE3047884A1 (de) 1980-12-18 1982-07-15 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zur automatisierbaren bearbeitung in der halbleitertechnologie, z.b. von leiterplatten
US4517106A (en) 1984-04-26 1985-05-14 Allied Corporation Soluble surfactant additives for ammonium fluoride/hydrofluoric acid oxide etchant solutions
US4872925A (en) * 1987-10-29 1989-10-10 Glasstech, Inc. Photovoltaic cell fabrication method and panel made thereby
US5266125A (en) 1992-05-12 1993-11-30 Astropower, Inc. Interconnected silicon film solar cell array
US5318687A (en) 1992-08-07 1994-06-07 International Business Machines Corporation Low stress electrodeposition of gold for X-ray mask fabrication
JP3360919B2 (ja) * 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法，及び薄膜太陽電池
JPH09127675A (ja) 1995-10-31 1997-05-16 Hitachi Powdered Metals Co Ltd ブラックマトリックスパターンの形成方法
EP0854119A3 (en) 1996-12-20 1998-11-18 Hoya Corporation Etchant and method for etching chalcogenide glass and optical member having smooth surface
US5914052A (en) 1997-08-21 1999-06-22 Micron Technology, Inc. Wet etch method and apparatus
CA2306948C (en) 1997-10-17 2004-09-07 The Regents Of The University Of California Process for fabricating organic semiconductor devices using ink-jet printing technology and device and system employing same
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP3753218B2 (ja) 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11340129A (ja) 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
JP3968177B2 (ja) * 1998-09-29 2007-08-29 Ａｚエレクトロニックマテリアルズ株式会社 微細レジストパターン形成方法
US6365325B1 (en) * 1999-02-10 2002-04-02 Taiwan Semiconductor Manufacturing Company Aperture width reduction method for forming a patterned photoresist layer
US7129199B2 (en) 2002-08-12 2006-10-31 Air Products And Chemicals, Inc. Process solutions containing surfactants
WO2000072368A1 (en) 1999-05-21 2000-11-30 Memc Electronic Materials, Inc. Process for etching a silicon wafer
AUPQ385899A0 (en) * 1999-11-04 1999-11-25 Pacific Solar Pty Limited Formation of contacts on thin films
CN100379048C (zh) 1999-12-21 2008-04-02 造型逻辑有限公司 形成互连
JP3616584B2 (ja) * 2000-06-12 2005-02-02 鹿児島日本電気株式会社 パターン形成方法及びそれを用いた表示装置の製造方法
DE10046170A1 (de) * 2000-09-19 2002-04-04 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiter-Metallkontaktes durch eine dielektrische Schicht
GB2367788A (en) * 2000-10-16 2002-04-17 Seiko Epson Corp Etching using an ink jet print head
JP4290905B2 (ja) 2001-07-10 2009-07-08 Ｎｅｃ液晶テクノロジー株式会社 有機膜の平坦化方法
US20030076371A1 (en) 2001-10-24 2003-04-24 3D Systems, Inc. Scanning techniques in selective deposition modeling
JP3976598B2 (ja) 2002-03-27 2007-09-19 Ｎｅｃ液晶テクノロジー株式会社 レジスト・パターン形成方法
US6846726B2 (en) * 2002-04-17 2005-01-25 Lam Research Corporation Silicon parts having reduced metallic impurity concentration for plasma reaction chambers
TW200306324A (en) 2002-04-22 2003-11-16 Tokyo Ind Co Ltd Novolak resin solution, positive photoresist composition, and method of producing same
JP2007505485A (ja) 2003-09-09 2007-03-08 シーエスジー ソーラー アクチェンゲゼルシャフト シリコンをエッチングする方法の改良
WO2005024920A1 (en) 2003-09-09 2005-03-17 Csg Solar, Ag Improved method of forming openings in an organic resin material

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976524A (en) * 1974-06-17 1976-08-24 Ibm Corporation Planarization of integrated circuit surfaces through selective photoresist masking
US4022932A (en) * 1975-06-09 1977-05-10 International Business Machines Corporation Resist reflow method for making submicron patterned resist masks
US5994753A (en) * 1997-03-18 1999-11-30 Oki Electric Industry Co., Ltd. Semiconductor device and method for fabricating the same
CN1244723A (zh) * 1998-08-06 2000-02-16 三菱电机株式会社 半导体器件的制造方法及半导体器件
US6380006B2 (en) * 2000-06-12 2002-04-30 Nec Corporation Pattern formation method and method of manufacturing display using it
US20020187573A1 (en) * 2000-06-26 2002-12-12 Nec Corporation Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern
CN1349245A (zh) * 2000-10-17 2002-05-15 联华电子股份有限公司 改善光致抗蚀剂图案侧边轮廓的方法
US20030129548A1 (en) * 2002-01-04 2003-07-10 Shusaku Kido Method for removing patterned layer from lower layer through reflow

Also Published As

Publication number Publication date
CN1849711A (zh) 2006-10-18
JP2007505486A (ja) 2007-03-08
US7592201B2 (en) 2009-09-22
EP1665394A1 (en) 2006-06-07
US20090317938A1 (en) 2009-12-24
EP1665394A4 (en) 2006-12-13
WO2005024959A1 (en) 2005-03-17
US7960206B2 (en) 2011-06-14
US20080166832A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
CN100546006C (zh) 蚀刻硅的改进方法
CN100561668C (zh) 在有机树脂材料中形成开口的改进方法
US7960206B2 (en) Adjustment of masks by re-flow
US7052998B2 (en) Method of manufacturing photovoltaic device
EP2171762B1 (en) Method for producing a silicon solar cell with a back-etched emitter as well as a corresponding solar cell
KR101161810B1 (ko) 태양전지의 선택적 에미터 형성방법 및 그 태양전지 제조방법
WO2007059577A1 (en) Metallisation method for thin-film semiconductor structures
KR101073016B1 (ko) 태양전지 및 그 제조방법
KR20120134892A (ko) 레이저와 잉크젯을 이용한 결정질 함몰형 태양전지 및 그 제조 방법
TW201312784A (zh) 太陽能電池電介質結構
US20110177651A1 (en) Method for producing a metal structure on a surface of a semiconductor substrate
JP2004134494A (ja) 太陽電池の製造方法およびその製造装置
AU2004271223B2 (en) Improved method of etching silicon
AU2004271224B2 (en) Adjustment of masks by re-flow
TWI737478B (zh) 矽基太陽能電池的電極製作方法
AU2004271225B2 (en) Improved method of forming openings in an organic resin material
TW201310661A (zh) 金屬化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081119

Termination date: 20110909