JPH07106237A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07106237A JPH07106237A JP5267958A JP26795893A JPH07106237A JP H07106237 A JPH07106237 A JP H07106237A JP 5267958 A JP5267958 A JP 5267958A JP 26795893 A JP26795893 A JP 26795893A JP H07106237 A JPH07106237 A JP H07106237A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- pattern
- manufacturing
- semiconductor device
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 簡単な方法で装置自体の技術的構成変更を要
することなく、高解像度のパターンを得ることができる
半導体装置の製造方法を提供する。 【構成】 リソグラフィー処理すべき下地１上にレジス
トパターン２を形成し、該レジストパターン２に熱処理
を施して前記下地面に接するパターン幅を変化させた後
に、該レジストパターン３をマスクとしてリソグラフィ
ー処理を行う。
することなく、高解像度のパターンを得ることができる
半導体装置の製造方法を提供する。 【構成】 リソグラフィー処理すべき下地１上にレジス
トパターン２を形成し、該レジストパターン２に熱処理
を施して前記下地面に接するパターン幅を変化させた後
に、該レジストパターン３をマスクとしてリソグラフィ
ー処理を行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体リソグラフィにおけるレジストを用い
たパターニング技術の改良に関するものである。
関し、特に半導体リソグラフィにおけるレジストを用い
たパターニング技術の改良に関するものである。
【０００２】
【従来の技術】半導体装置の製造工程において、レジス
トをパターニングしてマスクを形成し、露光やエッチン
グあるいはイオン注入等を行って下地層に所望の電極パ
ターンや絶縁膜パターンあるいは開口窓等を形成するリ
ソグラフィ技術が用いられている。このようなリソグラ
フィ技術を用いた半導体装置製造分野において、より微
細なパターン形成のため、露光投影光の短波長化、投影
光学レンズの高ＮＡ化、位相シフト法、変形照明など解
像性能の向上を目指した技術開発が行われている。
トをパターニングしてマスクを形成し、露光やエッチン
グあるいはイオン注入等を行って下地層に所望の電極パ
ターンや絶縁膜パターンあるいは開口窓等を形成するリ
ソグラフィ技術が用いられている。このようなリソグラ
フィ技術を用いた半導体装置製造分野において、より微
細なパターン形成のため、露光投影光の短波長化、投影
光学レンズの高ＮＡ化、位相シフト法、変形照明など解
像性能の向上を目指した技術開発が行われている。
【０００３】このリソグラフィ技術における解像度Ｒと
焦点深度δはそれぞれ以下の式で表される。 Ｒ＝ｋ1 ・λ／（Ｎ．Ａ） δ＝ｋ2 ・λ／（Ｎ．Ａ）2 ここで、Ｎ．Ａはレンズの開口数、λは露光波長、
ｋ1，ｋ2 はプロセスによって決る定数である。
焦点深度δはそれぞれ以下の式で表される。 Ｒ＝ｋ1 ・λ／（Ｎ．Ａ） δ＝ｋ2 ・λ／（Ｎ．Ａ）2 ここで、Ｎ．Ａはレンズの開口数、λは露光波長、
ｋ1，ｋ2 はプロセスによって決る定数である。
【０００４】
【発明が解決しようとする課題】しかしながら、前記従
来技術におけるパターン微細化のための投影光の短波長
化や投影光学レンズの高ＮＡ化は、露光装置の構成上技
術的困難を伴いまたこれに適応するレジストが必要とな
り、開発には多くのコストがかかる。また、前記解像度
Ｒと焦点深度δの式から分るように、露光波長λを小さ
くし、および／またはレンズの開口数Ｎ．Ａを大きくし
て解像度Ｒを向上させると、焦点深度δは逆に悪化する
ことになる。
来技術におけるパターン微細化のための投影光の短波長
化や投影光学レンズの高ＮＡ化は、露光装置の構成上技
術的困難を伴いまたこれに適応するレジストが必要とな
り、開発には多くのコストがかかる。また、前記解像度
Ｒと焦点深度δの式から分るように、露光波長λを小さ
くし、および／またはレンズの開口数Ｎ．Ａを大きくし
て解像度Ｒを向上させると、焦点深度δは逆に悪化する
ことになる。
【０００５】また、位相シフト法や変形照明法では、対
応するマスクの製造や検査および修正に関し技術的難点
があり、実用上高解像度のパターンを得るためには未だ
充分な開発がなされていない。
応するマスクの製造や検査および修正に関し技術的難点
があり、実用上高解像度のパターンを得るためには未だ
充分な開発がなされていない。
【０００６】本発明は上記従来技術の問題点に鑑みなさ
れたものであって、簡単な方法で装置自体の技術的構成
変更を要することなく、高解像度のパターンを得ること
ができる半導体装置の製造方法の提供を目的とする。
れたものであって、簡単な方法で装置自体の技術的構成
変更を要することなく、高解像度のパターンを得ること
ができる半導体装置の製造方法の提供を目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、リソグラフ
ィー処理すべき下地上にレジストパターンを形成し、該
レジストパターンに熱処理を施して前記下地面に接する
パターン幅を変化させた後に、該レジストパターンをマ
スクとしてリソグラフィー処理を行うことを特徴として
いる。
め、本発明に係る半導体装置の製造方法は、リソグラフ
ィー処理すべき下地上にレジストパターンを形成し、該
レジストパターンに熱処理を施して前記下地面に接する
パターン幅を変化させた後に、該レジストパターンをマ
スクとしてリソグラフィー処理を行うことを特徴として
いる。
【０００８】好ましい実施例においては、前記リソグラ
フィー処理はエッチングであることを特徴としている。
フィー処理はエッチングであることを特徴としている。
【０００９】別の好ましい実施例においては、前記リソ
グラフィー処理はイオン注入であることを特徴としてい
る。
グラフィー処理はイオン注入であることを特徴としてい
る。
【００１０】前記目的を達成するため、本発明ではさら
に、リソグラフィー処理すべき下地上に第１のレジスト
パターンを形成し、該第１のレジストパターンを硬化さ
せた後、該レジストパターンに近接して第２のレジスト
パターンを形成し、これらの第１および第２のレジスト
パターンをマスクとしてリソグラフィー処理を行うこと
を特徴とする半導体装置の製造方法を提供する。
に、リソグラフィー処理すべき下地上に第１のレジスト
パターンを形成し、該第１のレジストパターンを硬化さ
せた後、該レジストパターンに近接して第２のレジスト
パターンを形成し、これらの第１および第２のレジスト
パターンをマスクとしてリソグラフィー処理を行うこと
を特徴とする半導体装置の製造方法を提供する。
【００１１】この第１および第２のレジストパターンを
用いた半導体装置の製造方法の好ましい実施例において
は、前記リソグラフィー処理はエッチングであることを
特徴としている。
用いた半導体装置の製造方法の好ましい実施例において
は、前記リソグラフィー処理はエッチングであることを
特徴としている。
【００１２】また、前記第１および第２のレジストパタ
ーンを用いた半導体装置の製造方法の別の好ましい実施
例においては、前記リソグラフィー処理はイオン注入で
あることを特徴としている。
ーンを用いた半導体装置の製造方法の別の好ましい実施
例においては、前記リソグラフィー処理はイオン注入で
あることを特徴としている。
【００１３】さらに別の好ましい実施例においては、前
記第１のレジストパターンに対し紫外線照射および熱処
理を施すことにより該レジストパターンを硬化させるこ
とを特徴としている。
記第１のレジストパターンに対し紫外線照射および熱処
理を施すことにより該レジストパターンを硬化させるこ
とを特徴としている。
【００１４】前記本発明方法を使用する発明の一つとし
て、半導体基板上に第１のレジストパターンを千鳥状に
形成し、該第１のレジストパターンを熱変形および硬化
させた後、該第１のレジストパターン間の千鳥状の隙間
部分に第２のレジストパターンを形成し、該第２のレジ
ストパターンを熱変形させて前記半導体基板上にＣＣＤ
用集光レンズを形成することを特徴とする半導体装置の
製造方法が提供される。
て、半導体基板上に第１のレジストパターンを千鳥状に
形成し、該第１のレジストパターンを熱変形および硬化
させた後、該第１のレジストパターン間の千鳥状の隙間
部分に第２のレジストパターンを形成し、該第２のレジ
ストパターンを熱変形させて前記半導体基板上にＣＣＤ
用集光レンズを形成することを特徴とする半導体装置の
製造方法が提供される。
【００１５】前記本発明方法を使用する発明の別の例と
して、半導体基板上に絶縁酸化膜を介して第１の電極お
よび第２の電極を積層し、該第２の電極上に第１のレジ
ストパターンを形成し、該第１のレジストパターンを硬
化させた後、該第１のレジストパターンに近接して第２
のレジストパターンを形成し、該第１および第２のレジ
ストパターンをマスクとして前記第１の電極上の第２の
電極をエッチング処理することにより前記半導体基板上
にＣＣＤレジスタを形成することを特徴とする半導体装
置の製造方法が提供される。
して、半導体基板上に絶縁酸化膜を介して第１の電極お
よび第２の電極を積層し、該第２の電極上に第１のレジ
ストパターンを形成し、該第１のレジストパターンを硬
化させた後、該第１のレジストパターンに近接して第２
のレジストパターンを形成し、該第１および第２のレジ
ストパターンをマスクとして前記第１の電極上の第２の
電極をエッチング処理することにより前記半導体基板上
にＣＣＤレジスタを形成することを特徴とする半導体装
置の製造方法が提供される。
【００１６】
【作用】下地上に形成されたレジストパターンを熱処理
することにより、レジストパターンが熱変形して下地上
で幾分広がる。これにより隣接するレジストパターン間
の間隔が狭められ微細線幅のパターニングが可能にな
る。所定の間隔で第１のレジストパターンを形成し、こ
れを硬化した後この第１のレジストパターン間に第２の
レジストパターンを形成する。これにより、第１および
第２のレジストパターン間に極めて狭い間隔を形成する
ことができ、微細線幅のパターニングが可能になる。
することにより、レジストパターンが熱変形して下地上
で幾分広がる。これにより隣接するレジストパターン間
の間隔が狭められ微細線幅のパターニングが可能にな
る。所定の間隔で第１のレジストパターンを形成し、こ
れを硬化した後この第１のレジストパターン間に第２の
レジストパターンを形成する。これにより、第１および
第２のレジストパターン間に極めて狭い間隔を形成する
ことができ、微細線幅のパターニングが可能になる。
【００１７】
【実施例】図１（Ａ）（Ｂ）はそれぞれ本発明の実施例
に係る半導体装置製造方法を順番に示す要部断面図であ
る。まず図１（Ａ）に示すように、エッチングあるいは
イオン注入等のリソグラフィ処理を施すべき下地１上に
レジストパターン２を形成する。このようなレジストパ
ターン２は、例えば最小線幅ａ（パターン間の隙間）の
解像度を有する露光装置を用いて、下地１上全面にレジ
ストを塗布した後マスキングして露光、現像工程を経て
形成する。
に係る半導体装置製造方法を順番に示す要部断面図であ
る。まず図１（Ａ）に示すように、エッチングあるいは
イオン注入等のリソグラフィ処理を施すべき下地１上に
レジストパターン２を形成する。このようなレジストパ
ターン２は、例えば最小線幅ａ（パターン間の隙間）の
解像度を有する露光装置を用いて、下地１上全面にレジ
ストを塗布した後マスキングして露光、現像工程を経て
形成する。
【００１８】次に、このようにして下地１上に形成した
レジストパターン２を加熱して変形させる。これによ
り、図１（Ｂ）に示すように、各レジストパターン２が
軟化し、大気圧、レジスト自体の重さ、表面張力等の作
用により上から押し潰される方向に変形し、各レジスト
パターンのすその部分（下地１に接する部分）が広がっ
た状態で硬化する。これにより熱変形したレジストパタ
ーン３が形成される。従って、隣接するレジストパター
ン３間の間隔が狭まり、前記ａより小さい線幅ｂの解像
度によるパターニングが可能となる。なお一旦熱硬化し
た後のレジストはそれ以上ベークしても変形しない。
レジストパターン２を加熱して変形させる。これによ
り、図１（Ｂ）に示すように、各レジストパターン２が
軟化し、大気圧、レジスト自体の重さ、表面張力等の作
用により上から押し潰される方向に変形し、各レジスト
パターンのすその部分（下地１に接する部分）が広がっ
た状態で硬化する。これにより熱変形したレジストパタ
ーン３が形成される。従って、隣接するレジストパター
ン３間の間隔が狭まり、前記ａより小さい線幅ｂの解像
度によるパターニングが可能となる。なお一旦熱硬化し
た後のレジストはそれ以上ベークしても変形しない。
【００１９】熱変形した後のレジストパターン３間の間
隔ｂは、現像により下地１上に形成したレジストパター
ン２を加熱することによるすその部分の広がり量により
定まる。このレジストパターン２の加熱変形量（下地１
に接する部分の広がり量）は現像後のレジストパターン
２を加熱する温度によって制御することができる。従っ
て、レジスト現像後の加熱温度を変えることにより、露
光装置自体の解像度である最小線幅ａより狭い範囲で所
望の線幅ｂのパターンを形成可能になる。
隔ｂは、現像により下地１上に形成したレジストパター
ン２を加熱することによるすその部分の広がり量により
定まる。このレジストパターン２の加熱変形量（下地１
に接する部分の広がり量）は現像後のレジストパターン
２を加熱する温度によって制御することができる。従っ
て、レジスト現像後の加熱温度を変えることにより、露
光装置自体の解像度である最小線幅ａより狭い範囲で所
望の線幅ｂのパターンを形成可能になる。
【００２０】図２は、上記熱変形させたレジストパター
ン３の適用例を示す。図２（Ａ）は、レジストパターン
３をイオン注入のマスクとした用いた例を示す。半導体
基板等の下地１上に形成されたレジストパターン３をマ
スクとして、必要に応じて各種イオンが矢印のように照
射される。これにより、下地１に対し微細寸法のイオン
注入領域４を精度よく形成することができる。
ン３の適用例を示す。図２（Ａ）は、レジストパターン
３をイオン注入のマスクとした用いた例を示す。半導体
基板等の下地１上に形成されたレジストパターン３をマ
スクとして、必要に応じて各種イオンが矢印のように照
射される。これにより、下地１に対し微細寸法のイオン
注入領域４を精度よく形成することができる。
【００２１】図２（Ｂ）は、レジストパターン３をドラ
イエッチングのマスクとして用いた例を示す。基板１上
の被加工膜５（例えば酸化膜あるいは電極等）が、レジ
ストパターン３をマスクとしてドライエッチングにより
形成される。なお、ドライエッチングとは、ガスエッチ
ング、イオンエッチング、プラズマエッチング、電子ビ
ームエッチング、あるいはスパッタ等を含むエッチング
技術である。なお、本発明はウェットエッチングに対し
ても適用可能である。
イエッチングのマスクとして用いた例を示す。基板１上
の被加工膜５（例えば酸化膜あるいは電極等）が、レジ
ストパターン３をマスクとしてドライエッチングにより
形成される。なお、ドライエッチングとは、ガスエッチ
ング、イオンエッチング、プラズマエッチング、電子ビ
ームエッチング、あるいはスパッタ等を含むエッチング
技術である。なお、本発明はウェットエッチングに対し
ても適用可能である。
【００２２】図３（Ａ）（Ｂ）（Ｃ）は、それぞれ本発
明の別の実施例に係る半導体装置製造方法の各工程を順
番に示す要部断面図である。ここでは、最小線幅ｄ（図
３（Ｃ））のパターニングがプロセス上必要であり、既
設の露光装置による従来方法では線幅ｃのラインパター
ン（抜きラインおよび残しライン）しか形成できないも
のとする。
明の別の実施例に係る半導体装置製造方法の各工程を順
番に示す要部断面図である。ここでは、最小線幅ｄ（図
３（Ｃ））のパターニングがプロセス上必要であり、既
設の露光装置による従来方法では線幅ｃのラインパター
ン（抜きラインおよび残しライン）しか形成できないも
のとする。
【００２３】まず図３（Ａ）に示すように、下地１上に
現所有の既設露光装置により線幅ｃのフォトレジストに
よる残しラインパターン６を形成する。
現所有の既設露光装置により線幅ｃのフォトレジストに
よる残しラインパターン６を形成する。
【００２４】次に図３（Ｂ）に示すように、上記パター
ン６に対し紫外線照射（実線矢印）および加熱（点線矢
印）を行うことにより、硬化させる。６’は硬化後のパ
ターンを示す。
ン６に対し紫外線照射（実線矢印）および加熱（点線矢
印）を行うことにより、硬化させる。６’は硬化後のパ
ターンを示す。
【００２５】続いて、図３（Ｃ）に示すように、硬化後
のパターン６’間に２回目のフォトレジストによるパタ
ーン７を形成する。このとき、１回目のパターン６’は
前述のようにＵＶ（紫外線）キュアにより硬化している
ので、２回目のパターン形成の際に露光、現像処理をさ
れても溶けることはない。これにより、１回目のパター
ン６’と２回目のパターン７との間の間隔を、前記最小
線幅ｃよりも狭い間隔ｄとすることができ、従来に比べ
さらに微細な線幅のパターンが形成される。
のパターン６’間に２回目のフォトレジストによるパタ
ーン７を形成する。このとき、１回目のパターン６’は
前述のようにＵＶ（紫外線）キュアにより硬化している
ので、２回目のパターン形成の際に露光、現像処理をさ
れても溶けることはない。これにより、１回目のパター
ン６’と２回目のパターン７との間の間隔を、前記最小
線幅ｃよりも狭い間隔ｄとすることができ、従来に比べ
さらに微細な線幅のパターンが形成される。
【００２６】この場合、１回目の各パターン６間の間隔
を（ｃ＋２ｄ）とし、２回目のパターン７（線幅ｃ）を
各パターン６’間の中央に形成することにより、一定ピ
ッチで線幅ｄのパターンを連続的に形成することができ
る。あるいは、パターン７の片側一方のパターン６’に
対してのみ間隔をｄとするようにパターン７を形成して
もよい。いずれの場合でも、使用する露光装置のマスク
とウエハ（下地１）の位置合せ精度の範囲内において、
最小線幅ｄのパターニングが可能となる。
を（ｃ＋２ｄ）とし、２回目のパターン７（線幅ｃ）を
各パターン６’間の中央に形成することにより、一定ピ
ッチで線幅ｄのパターンを連続的に形成することができ
る。あるいは、パターン７の片側一方のパターン６’に
対してのみ間隔をｄとするようにパターン７を形成して
もよい。いずれの場合でも、使用する露光装置のマスク
とウエハ（下地１）の位置合せ精度の範囲内において、
最小線幅ｄのパターニングが可能となる。
【００２７】図４から図７までに本発明の適用例を順番
に示す。この例は、ＣＣＤ固体撮像素子の集光レンズ
（ＯＣＬ：Ｏｎ Ｃｈｉｐ Ｌｅｎｓ）を形成するプロ
セスに対し本発明方法を適用したものである。各図にお
いて、（Ａ）は上面図、（Ｂ）は（Ａ）図のＡ−Ａ’線
に沿った断面図である。
に示す。この例は、ＣＣＤ固体撮像素子の集光レンズ
（ＯＣＬ：Ｏｎ Ｃｈｉｐ Ｌｅｎｓ）を形成するプロ
セスに対し本発明方法を適用したものである。各図にお
いて、（Ａ）は上面図、（Ｂ）は（Ａ）図のＡ−Ａ’線
に沿った断面図である。
【００２８】まず図４に示すように、半導体基板からな
る下地１上に多数の第１のレジストパターン８を千鳥状
に形成する。このとき各パターン８は、次の工程での熱
変形による広がり量を見込んで、隣接するあるいは斜め
向いのパターン８同士が接触しないように間隔を隔てて
形成する。
る下地１上に多数の第１のレジストパターン８を千鳥状
に形成する。このとき各パターン８は、次の工程での熱
変形による広がり量を見込んで、隣接するあるいは斜め
向いのパターン８同士が接触しないように間隔を隔てて
形成する。
【００２９】次に図５に示すように、レジストパターン
８を加熱処理（ベーク）して熱変形させ、レンズ形状
（半球状）のレジストパターン９を形成する。このレン
ズ形状のレジストパターン９はベークにより熱変形して
下地１との接触面が外側に滑って広がるとともに、ベー
クにより熱硬化するため、次の工程で露光、現像しても
現像液に溶けることはない。
８を加熱処理（ベーク）して熱変形させ、レンズ形状
（半球状）のレジストパターン９を形成する。このレン
ズ形状のレジストパターン９はベークにより熱変形して
下地１との接触面が外側に滑って広がるとともに、ベー
クにより熱硬化するため、次の工程で露光、現像しても
現像液に溶けることはない。
【００３０】次に、図６に示すように、熱硬化したレジ
ストパターン９間の千鳥状の隙間部分に２回目の第２の
レジストパターン１０を露光、現像処理により形成す
る。このとき、隣接する第１のレジストパターン９と第
２のレジストパターン１０間には若干の隙間が形成され
ている。
ストパターン９間の千鳥状の隙間部分に２回目の第２の
レジストパターン１０を露光、現像処理により形成す
る。このとき、隣接する第１のレジストパターン９と第
２のレジストパターン１０間には若干の隙間が形成され
ている。
【００３１】次に、図７に示すように、基板全体をベー
ク処理して第２のレジストパターン１０を熱変形させレ
ンズ形状にする。このとき、第１のレジストパターン９
は一旦熱硬化しているため、さらに加熱しても熱変形し
ない。この第２のレジストパターン１０の熱変形によ
り、このパターン１０のすその部分が滑って広がり、第
１および第２のレジストパターン９，１０同士が接触
し、隣接レンズ間の隙間がなくなり、基板全面を有効な
集光レンズ領域として使用することができる。
ク処理して第２のレジストパターン１０を熱変形させレ
ンズ形状にする。このとき、第１のレジストパターン９
は一旦熱硬化しているため、さらに加熱しても熱変形し
ない。この第２のレジストパターン１０の熱変形によ
り、このパターン１０のすその部分が滑って広がり、第
１および第２のレジストパターン９，１０同士が接触
し、隣接レンズ間の隙間がなくなり、基板全面を有効な
集光レンズ領域として使用することができる。
【００３２】図８から図１３までに、本発明に係る半導
体装置製造方法の別の適用例を順番に示す。この例はＣ
ＣＤ固体撮像素子の電荷転送用シフトレジスタの電極を
形成する場合の適用例である。
体装置製造方法の別の適用例を順番に示す。この例はＣ
ＣＤ固体撮像素子の電荷転送用シフトレジスタの電極を
形成する場合の適用例である。
【００３３】まず、図８に示すように、下地となるシリ
コン基板１１上にシリコンの酸化膜１２を形成し、その
上に第１のポリシリコン電極１３を形成し、さらにこの
電極１３上にシリコンの酸化膜を介して第２のポリシリ
コン電極１４をオーバーラップして形成する。
コン基板１１上にシリコンの酸化膜１２を形成し、その
上に第１のポリシリコン電極１３を形成し、さらにこの
電極１３上にシリコンの酸化膜を介して第２のポリシリ
コン電極１４をオーバーラップして形成する。
【００３４】次に、図９に示すように、第２のポリシリ
コン電極１４上に、隣り合う２つの第１の電極１３間に
またがって、１つおきの位置に、第１のフォトレジスト
パターン１５を形成する。
コン電極１４上に、隣り合う２つの第１の電極１３間に
またがって、１つおきの位置に、第１のフォトレジスト
パターン１５を形成する。
【００３５】続いて、図１０に示すように、基板に対し
紫外線照射（実線矢印）および加熱処理（点線矢印）を
施して第１のレジストパターン１５を硬化させる。これ
により、次のパターニング工程で露光、現像されても現
像液に溶けない硬化レジストパターン１５’が形成され
る。
紫外線照射（実線矢印）および加熱処理（点線矢印）を
施して第１のレジストパターン１５を硬化させる。これ
により、次のパターニング工程で露光、現像されても現
像液に溶けない硬化レジストパターン１５’が形成され
る。
【００３６】次に、図１１に示すように、各隣り合うレ
ジストパターン１５’間の位置に第２のフォトレジスト
パターン１６を形成する。このとき、隣り合う第１およ
び第２のレジストパターン１５’および１６間の間隔
は、第１のポリシリコン電極１３上にオーバーラップし
た第２のポリシリコン１４上の位置で、従来法による露
光装置自体の解像度に比べ、小さい幅にすることができ
る。
ジストパターン１５’間の位置に第２のフォトレジスト
パターン１６を形成する。このとき、隣り合う第１およ
び第２のレジストパターン１５’および１６間の間隔
は、第１のポリシリコン電極１３上にオーバーラップし
た第２のポリシリコン１４上の位置で、従来法による露
光装置自体の解像度に比べ、小さい幅にすることができ
る。
【００３７】続いて、図１２に示すように、第１および
第２のレジストパターン１５’および１６をマスクとし
て、第２のポリシリコン電極１４をエッチング処理し、
第１のポリシリコン電極１３上にオーバーラップした第
２のポリシリコン電極１４に開口１７を形成する。
第２のレジストパターン１５’および１６をマスクとし
て、第２のポリシリコン電極１４をエッチング処理し、
第１のポリシリコン電極１３上にオーバーラップした第
２のポリシリコン電極１４に開口１７を形成する。
【００３８】次に、図１３に示すように、レジストパタ
ーン１５’および１６を除去する。これにより、第２の
ポリシリコン電極１４に従来の解像度に比べ小さい幅ｅ
の開口１７が形成される。従って、第１のポリシリコン
電極１３と第２のポリシリコン電極とのオーバーラップ
面積が増加し、電荷転送効率が向上するとともに、同じ
オーバーラップ面積ならばチップサイズを小さくするこ
とができる。なお、上記実施例においては、２回に分け
てパターンを形成しているが、３回またはそれ以上に分
けて順番にパターンを形成することもできる。
ーン１５’および１６を除去する。これにより、第２の
ポリシリコン電極１４に従来の解像度に比べ小さい幅ｅ
の開口１７が形成される。従って、第１のポリシリコン
電極１３と第２のポリシリコン電極とのオーバーラップ
面積が増加し、電荷転送効率が向上するとともに、同じ
オーバーラップ面積ならばチップサイズを小さくするこ
とができる。なお、上記実施例においては、２回に分け
てパターンを形成しているが、３回またはそれ以上に分
けて順番にパターンを形成することもできる。
【００３９】
【発明の効果】以上説明したように、本発明において
は、一旦形成したパターンを熱変形させた後にこれをマ
スクとして用いることにより、装置本来の解像度よりさ
らに微細なパターンを形成可能になる。また、複数回に
分けてパターンを熱硬化させて順番に形成することによ
り、装置本来の解像度よりさらに微細なパターンを形成
可能になる。ＣＣＤの集光レンズ製造工程に対し適用す
れば、レンズ間距離の短縮が図られ、基板面全体を効率
よくレンズとして用いることが可能になる。またＣＣＤ
のシフトレジスタ製造工程に対し適用すれば、異相電極
間のオーバーラップ面積を大きくすることができ、電荷
転送機能を向上させることが可能になる。
は、一旦形成したパターンを熱変形させた後にこれをマ
スクとして用いることにより、装置本来の解像度よりさ
らに微細なパターンを形成可能になる。また、複数回に
分けてパターンを熱硬化させて順番に形成することによ
り、装置本来の解像度よりさらに微細なパターンを形成
可能になる。ＣＣＤの集光レンズ製造工程に対し適用す
れば、レンズ間距離の短縮が図られ、基板面全体を効率
よくレンズとして用いることが可能になる。またＣＣＤ
のシフトレジスタ製造工程に対し適用すれば、異相電極
間のオーバーラップ面積を大きくすることができ、電荷
転送機能を向上させることが可能になる。
【図１】 （Ａ）（Ｂ）はそれぞれ本発明の実施例に係
る半導体装置製造方法の各工程を順番に示す要部断面図
である。
る半導体装置製造方法の各工程を順番に示す要部断面図
である。
【図２】 （Ａ）（Ｂ）はそれぞれ本発明の各別の適用
例を示す説明図である。
例を示す説明図である。
【図３】 （Ａ）（Ｂ）（Ｃ）はそれぞれ本発明に係る
２回パターニングによる半導体装置製造方法の各工程を
順番に示す要部断面図である。
２回パターニングによる半導体装置製造方法の各工程を
順番に示す要部断面図である。
【図４】 （Ａ）（Ｂ）はそれぞれ本発明に係るＣＣＤ
撮像素子の集光レンズ製造方法の最初の工程を示す上面
図および断面図である。
撮像素子の集光レンズ製造方法の最初の工程を示す上面
図および断面図である。
【図５】 （Ａ）（Ｂ）はそれぞれ本発明に係るＣＣＤ
撮像素子の集光レンズ製造方法の図４の工程に続く工程
を示す上面図および断面図である。
撮像素子の集光レンズ製造方法の図４の工程に続く工程
を示す上面図および断面図である。
【図６】 （Ａ）（Ｂ）はそれぞれ本発明に係るＣＣＤ
撮像素子の集光レンズ製造方法の図５の工程に続く工程
を示す上面図および断面図である。
撮像素子の集光レンズ製造方法の図５の工程に続く工程
を示す上面図および断面図である。
【図７】 （Ａ）（Ｂ）はそれぞれ本発明に係るＣＣＤ
撮像素子の集光レンズ製造方法の図６の工程に続く工程
を示す上面図および断面図である。
撮像素子の集光レンズ製造方法の図６の工程に続く工程
を示す上面図および断面図である。
【図８】 本発明に係るＣＣＤ撮像素子のシフトレジス
タ製造方法の最初の工程を示す断面図である。
タ製造方法の最初の工程を示す断面図である。
【図９】 本発明に係るＣＣＤ撮像素子のシフトレジス
タ製造方法の図８の工程に続く工程を示す断面図であ
る。
タ製造方法の図８の工程に続く工程を示す断面図であ
る。
【図１０】 本発明に係るＣＣＤ撮像素子のシフトレジ
スタ製造方法の図９の工程に続く工程を示す断面図であ
る。
スタ製造方法の図９の工程に続く工程を示す断面図であ
る。
【図１１】 本発明に係るＣＣＤ撮像素子のシフトレジ
スタ製造方法の図１０の工程に続く工程を示す断面図で
ある。
スタ製造方法の図１０の工程に続く工程を示す断面図で
ある。
【図１２】 本発明に係るＣＣＤ撮像素子のシフトレジ
スタ製造方法の図１１の工程に続く工程を示す断面図で
ある。
スタ製造方法の図１１の工程に続く工程を示す断面図で
ある。
【図１３】 本発明に係るＣＣＤ撮像素子のシフトレジ
スタ製造方法の図１２の工程に続く工程を示す断面図で
ある。
スタ製造方法の図１２の工程に続く工程を示す断面図で
ある。
１・・・リソグラフィ処理すべき下地 ２・・・熱処理前のレジストパターン ３・・・熱処理後のレジストパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3065 27/14 Ｈ０１Ｌ 21/302 Ｈ 7210−4Ｍ 27/14 Ｄ
Claims (9)
- 【請求項１】 リソグラフィー処理すべき下地上にレジ
ストパターンを形成し、該レジストパターンに熱処理を
施して前記下地面に接するパターン幅を変化させた後
に、該レジストパターンをマスクとしてリソグラフィー
処理を行うことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記リソグラフィー処理はエッチングで
あることを特徴とする請求項１に記載の半導体装置の製
造方法。 - 【請求項３】 前記リソグラフィー処理はイオン注入で
あることを特徴とする請求項１に記載の半導体装置の製
造方法。 - 【請求項４】 リソグラフィー処理すべき下地上に第１
のレジストパターンを形成し、該第１のレジストパター
ンを硬化させた後、該レジストパターンに近接して第２
のレジストパターンを形成し、これらの第１および第２
のレジストパターンをマスクとしてリソグラフィー処理
を行うことを特徴とする半導体装置の製造方法。 - 【請求項５】 前記リソグラフィー処理はエッチングで
あることを特徴とする請求項４に記載の半導体装置の製
造方法。 - 【請求項６】 前記リソグラフィー処理はイオン注入で
あることを特徴とする請求項４に記載の半導体装置の製
造方法。 - 【請求項７】 前記第１のレジストパターンに対し紫外
線照射および熱処理を施すことにより該レジストパター
ンを硬化させることを特徴とする請求項４に記載の半導
体装置の製造方法。 - 【請求項８】 半導体基板上に第１のレジストパターン
を千鳥状に形成し、該第１のレジストパターンを熱変形
および硬化させた後、該第１のレジストパターン間の千
鳥状の隙間部分に第２のレジストパターンを形成し、該
第２のレジストパターンを熱変形させて前記半導体基板
上にＣＣＤ用集光レンズを形成することを特徴とする半
導体装置の製造方法。 - 【請求項９】 半導体基板上に絶縁酸化膜を介して第１
の電極および第２の電極を積層し、該第２の電極上に第
１のレジストパターンを形成し、該第１のレジストパタ
ーンを硬化させた後、該第１のレジストパターンに近接
して第２のレジストパターンを形成し、該第１および第
２のレジストパターンをマスクとして前記第１の電極上
の第２の電極をエッチング処理することにより前記半導
体基板上にＣＣＤレジスタを形成することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5267958A JPH07106237A (ja) | 1993-09-29 | 1993-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5267958A JPH07106237A (ja) | 1993-09-29 | 1993-09-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106237A true JPH07106237A (ja) | 1995-04-21 |
Family
ID=17451962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5267958A Pending JPH07106237A (ja) | 1993-09-29 | 1993-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106237A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187671A (ja) * | 1997-09-08 | 1999-03-30 | Sony Corp | 固体撮像素子 |
| JP2003098649A (ja) * | 2001-09-26 | 2003-04-04 | Dainippon Printing Co Ltd | 微小な集光レンズの形成方法 |
| US6566040B1 (en) | 1998-08-06 | 2003-05-20 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device and semiconductor device manufactured by the method |
| JP2007191327A (ja) * | 2006-01-17 | 2007-08-02 | Toshiba Ceramics Co Ltd | ガラス状カーボンの微細加工方法、ガラス状カーボン加工物、微細加工物 |
| US7393709B2 (en) | 2004-11-15 | 2008-07-01 | Oki Electric Industry Co., Ltd. | Microlens manufacturing method |
| JP2016111058A (ja) * | 2014-12-02 | 2016-06-20 | ウシオ電機株式会社 | 半導体発光素子の製造方法及び半導体発光素子 |
| JP2016111057A (ja) * | 2014-12-02 | 2016-06-20 | ウシオ電機株式会社 | 蛍光光源用発光素子の製造方法及び蛍光光源用発光素子 |
-
1993
- 1993-09-29 JP JP5267958A patent/JPH07106237A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187671A (ja) * | 1997-09-08 | 1999-03-30 | Sony Corp | 固体撮像素子 |
| US6566040B1 (en) | 1998-08-06 | 2003-05-20 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device and semiconductor device manufactured by the method |
| JP2003098649A (ja) * | 2001-09-26 | 2003-04-04 | Dainippon Printing Co Ltd | 微小な集光レンズの形成方法 |
| JP4570007B2 (ja) * | 2001-09-26 | 2010-10-27 | 大日本印刷株式会社 | 微小な集光レンズの形成方法 |
| US7393709B2 (en) | 2004-11-15 | 2008-07-01 | Oki Electric Industry Co., Ltd. | Microlens manufacturing method |
| JP2007191327A (ja) * | 2006-01-17 | 2007-08-02 | Toshiba Ceramics Co Ltd | ガラス状カーボンの微細加工方法、ガラス状カーボン加工物、微細加工物 |
| JP2016111058A (ja) * | 2014-12-02 | 2016-06-20 | ウシオ電機株式会社 | 半導体発光素子の製造方法及び半導体発光素子 |
| JP2016111057A (ja) * | 2014-12-02 | 2016-06-20 | ウシオ電機株式会社 | 蛍光光源用発光素子の製造方法及び蛍光光源用発光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3333274B2 (ja) | ３又はそれ以上の位相シフトを有する位相シフトリソグラフィマスクの自己整合作製法 | |
| US6040114A (en) | Pattern forming method | |
| US4403151A (en) | Method of forming patterns | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| JPH04364021A (ja) | 半導体装置の製造方法 | |
| US6589713B1 (en) | Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits | |
| US6821690B2 (en) | Photomask and method for forming micro patterns of semiconductor device using the same | |
| JPH07106237A (ja) | 半導体装置の製造方法 | |
| KR100403933B1 (ko) | 마스크의 형성방법 | |
| US7432043B2 (en) | Photo mask and method of manufacturing the same, and method of forming photosensitive film pattern of using the photo mask | |
| KR100575355B1 (ko) | 포토리소그래피 마스크 | |
| JP2001326153A (ja) | レジストパターンの形成方法 | |
| US6989333B2 (en) | Process for forming a pattern | |
| US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
| KR100854859B1 (ko) | 반도체 소자의 노광 마스크 및 이를 이용한 감광막 패턴형성 방법 | |
| JP2887972B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR950005263B1 (ko) | 반도체장치의 미세패턴형성방법 | |
| TWI309850B (en) | Microlithographic process | |
| JP2002164280A (ja) | 露光方法 | |
| JPH01189923A (ja) | 半導体装置の製造方法 | |
| KR100197654B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR100192932B1 (ko) | 반도체소자의 형성방법 | |
| KR100486621B1 (ko) | 감광층및다중이미지패턴을이용하여물질을선택적으로노출시키는방법 | |
| JPH0943853A (ja) | パターン形成方法 | |
| JPS63114212A (ja) | パタ−ン形成方法 |