JP2009038360A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2009038360A
JP2009038360A JP2008177495A JP2008177495A JP2009038360A JP 2009038360 A JP2009038360 A JP 2009038360A JP 2008177495 A JP2008177495 A JP 2008177495A JP 2008177495 A JP2008177495 A JP 2008177495A JP 2009038360 A JP2009038360 A JP 2009038360A
Authority
JP
Japan
Prior art keywords
pattern
film
resist
resist film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008177495A
Other languages
English (en)
Inventor
Shinichi Ito
信一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008177495A priority Critical patent/JP2009038360A/ja
Priority to US12/170,483 priority patent/US20090017401A1/en
Priority to TW097126153A priority patent/TW200919547A/zh
Priority to KR1020080067184A priority patent/KR101024143B1/ko
Publication of JP2009038360A publication Critical patent/JP2009038360A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】微細なパターンを形成し得るパターン形成方法を提供する。
【解決手段】被処理基板１の一主面１ａ上に設けられたレジスト膜４にレジストパターン５を形成する。このレジストパターン５のスペース部５ａ内に残留するレジスト膜４ａに対し、残留レジスト膜４ａを除去するための液体に溶け易くする易溶化処理を施した後、残留レジスト膜４ａに液体を供給する。
【選択図】 図１

Description

本発明は、リソグラフィ工程におけるパターン形成方法に係り、特に微細なパターンを形成し得るパターン形成方法に関する。
リソグラフィ工程においてパターンを所望の形状通りに形成するための様々なパターン形成技術が提案されている。特に、近年、半導体装置や液晶装置等をはじめとする様々な電子デバイスの微細化および高集積化が著しく進んでいるのに伴って、より微細なパターンを所望の形状通りに形成できるパターン形成技術が求められている。例えば、紫外線（ Ultra Violet：ＵＶ）、遠紫外線（ Deep Ultra Violet：ＤＵＶ）、極短波長紫外線（ Extreme Ultra Violet：ＥＵＶ）、あるいは電子線（ Electron Beam：ＥＢ）などを光源として用いる露光装置の解像度の限界を超える微細なパターンを所望の形状通りに形成できるパターン形成技術が求められている。そこで、前述した各光源を用いる露光装置の解像度の限界よりもさらに微細なパターンを所望の形状通りに形成する手法として、例えば狭スペース形成技術と呼ばれるパターン形成技術が提案されている。以下、この狭スペース形成技術の一例について図示を省略して簡潔に説明する。
先ず、前述した各光源を用いてレジストパターンが形成されたレジスト膜の上に、所定の処理によりレジスト膜と相互作用を起こす補助膜を形成する。続けて、例えばベーキング処理を行って、レジスト膜と補助膜との間に一種の架橋ミキシング層を形成する。この後、補助膜のうちミキシングが生じなかった部分をレジスト膜上から除去することにより、レジストパターンを構成するレジスト膜同士の間のスペース部よりも幅が狭い狭スペース部を形成する。この狭スペース形成技術を用いることにより、前述した各光源を用いる露光装置の解像限界よりもさらに微細なヴィアプラグや線幅のさらに細い配線等を形成することが可能となる。
また、このような狭スペース形成技術の一種として、特にＲＥＬＡＣＳTM （ Resolution Enhancement Lithography Assisted by Chemical Shrink ）と呼ばれる手法が提案されている。この手法では、例えば非特許文献１に開示されているように、先ず、レジスト膜中にレジストパターンの一部として形成したホールなどのスペースパターンに対して上層膜を塗布する。続けて、レジスト膜および上層塗布膜に加熱処理を施すことにより、レジスト膜中の酸成分と上層塗布膜とを相互作用させてそれら各膜の界面部分に熱硬化層を形成する。この後、上層塗布膜のうち熱硬化層以外の部分を純水でリンスして除去することにより、レジスト膜自体に形成されたホールなどのスペースパターンよりもさらに微細なスペースパターンを形成する。
しかし、この手法では、熱硬化層を除く上層塗布膜を十分に除去し切れないおそれがある。このため、ホール等の微細なスペースパターンを形成することができなくなるおそれが大きい。
また、レジストに対して薄い堆積膜を形成し、スペースをより微細に形成することが可能な技術がLam Research社の「2300 motifTM 」として非特許文献２及び３に記されている。これらは限界解像近いパターン寸法を更に微細にするとても有効な技術である。
ところが、限界解像近いパターンでは、リソグラフィ工程におけるプロセスの僅かな揺らぎ、例えば露光量変動やベーク温度の変動、現像時のリンス条件の変動などで本来開口するパターンが裾引き形状になったり半開口になったりする。このような状態で先のＲＥＬＡＣＳTM や2300 motifTM を適用すると、未開口となるなどの問題が生じた。
豊島 利之、外４名、三菱電機（株）、特集論文「半導体用０．１μｍホールパターン形成技術"ＲＥＬＡＣＳ"」、インターネット＜ＵＲＬ：http://www.mitsubishielectric.co.jp/giho/9902/9902103.pdf＞ Lam Research社、２００７年６月２５日、Lam Research Corporation’s 2300（Ｒ） MotifTM Post-lithography Pattern Enhancement System Breaks Advanced Lithography Barrier "New system enables implementing next-generation integration schemes by delivering controlled critical dimension (CD) shrinks, creating features as small as 10 nm." インターネット＜ＵＲＬ：http://www.lamrc.com/2300_Motif/index.html＞ Maaike Op de Beeck et.al. "A novel plasma-assisted shrink process to enlarge process windows of narrow trenches and contacts for 45nm node applications and beyond" Proc. of SPIE Vol. 6519 (2007)
本発明では、微細なパターンを形成し得るパターン形成方法を提供する。
前記課題を解決するために、本発明の一態様に係るパターン形成方法は、被処理基板の一主面上に設けられたレジスト膜にレジストパターンを形成し、このレジストパターンのスペース部の前記被処理基板表面に対し水分含有膜を形成するとともにこの水分含有膜に光を照射し、かつ、前記水分含有膜に水分を含む液体を供給するものである。
また、前記課題を解決するために、本発明の他の態様に係るパターン形成方法は、被処理基板の一主面上に設けられたレジスト膜にレジストパターンを形成し、このレジストパターンのスペース部内に残留する前記レジスト膜に対し、前記残留レジスト膜を除去するための液体に溶け易くする易溶化処理を施し、前記残留レジスト膜に前記液体を供給し、前記液体を供給した後、この液体供給処理が施された前記スペース部内に前記レジスト膜との相互作用により膜化するパターン形成用補助膜の材料を設け、前記パターン形成用補助膜の材料と前記レジスト膜とを相互作用させることにより、前記パターン形成用補助膜を前記スペース部内の内側面上に選択的に形成し、膜化していない前記パターン形成用補助膜の材料を前記スペース部内から除去して前記パターン形成用補助膜を前記スペース部内に残すことにより、前記スペース部の底面を部分的に露出させるものである。
更に、前記課題を解決するために、本発明のまた他の態様に係るパターン形成方法は、被処理基板の一主面上に設けられたレジスト膜にレジストパターンを形成し、このレジストパターンのスペース部内に残留する前記レジスト膜に対し、前記残留レジスト膜を除去するための液体に溶け易くする易溶化処理を施し、前記残留レジスト膜に前記液体を供給するようにしてなり、前記液体の供給は、前記液体を含有するとともに前記レジスト膜との相互作用により膜化するパターン形成用補助膜の材料を前記スペース部内に設けることにより行われ、前記パターン形成用補助膜の材料と前記レジスト膜とを相互作用させることにより、前記パターン形成用補助膜を前記スペース部内の内側面上に選択的に形成し、膜化していない前記パターン形成用補助膜の材料を前記スペース部内から除去して前記パターン形成用補助膜を前記スペース部内に残すことにより、前記スペース部の底面を部分的に露出させるものである。
本発明に係るパターン形成方法によれば、微細なパターンを形成することができる。
以下、本発明に係る各実施形態を図面を参照しつつ説明する。
（第１の実施の形態）
先ず、本発明に係る第１実施形態について図１〜図５を参照しつつ説明する。本実施形態では、主にレジストパターンにパターン形成用補助膜を作用させることにより狭スペースを形成する技術について説明する。この本実施形態に係る狭スペース形成技術は、狭スペースを形成するのに併せてスペース部の欠陥を低減させることを特徴とする。
例えば、レジスト膜に形成される第１のレジストパターンのスペース部（スペースパターン）内に残留するレジスト欠陥を除去しつつスペース部を狭める。そして、この狭められたスペースパターンに基づいてヴィアプラグやコンタクトプラグ等のプラグ形成用ホールパターン、あるいは配線形成用トレンチパターンを形成する。本実施形態で形成される狭スペースパターンを有する第２のレジストパターンは低欠陥の微細パターンであるため、本実施形態を利用することにより半導体装置や液晶装置等の様々な電子デバイスの信頼性を高めることができる。すなわち、本実施形態に係るパター形成技術は、半導体装置の製造方法や液晶装置の製造方法等、様々な電子デバイスの製造方法に適用することができる。以下、具体的かつ詳細に説明する。
先ず、図１および図２（ａ）に示すように、被処理基板としての半導体基板１の一主面（表面）１ａ上に、被加工膜の一種として例えばＳｉＯ2 からなる層間絶縁膜２を形成する。これを図１に示すフローチャートにおいてステップ１（Ｓ−１）として示す。続けて、層間絶縁膜２の上に、同じく被加工膜の一種としてＡｒＦ光に対する反射防止膜３を回転塗布法により形成する。これを図１に示すフローチャートにおいてステップ２（Ｓ−２）として示す。続けて、反射防止膜３の上にＡｒＦ光に対して感光性を有する化学増幅型レジスト膜４を回転塗布法により形成する。これを図１に示すフローチャートにおいてステップ３（Ｓ−３）として示す。
続けて、放射線または荷電粒子線を用いてレジスト膜４に選択的に図示しない潜像を形成する。ここでは、図示しないＡｒＦ露光装置を用いて、後述するホールパターン５ａの露光を半導体基板１上に形成する図示しない配線パターンにアライメントしつつ行う。これを図１に示すフローチャートにおいてステップ４（Ｓ−４）として示す。このＡｒＦ露光工程は、図示は省略するが、ＡｒＦ露光装置に設置された露光用マスクに形成されたホールパターンを含むマスクパターンを半導体基板１上のレジスト膜４に対して縮小投影するものである。そして、このＡｒＦ露光工程を行う際に、露光用マスクと半導体基板１とを互いに相対的に動かすことで、アライメントを行いつつレジスト膜４の表面にマスクパターンを露光して転写する。
続けて、マスクパターンが露光転写されたレジスト膜４を含む半導体基板１全体に対して、約７５℃以上の温度で加熱処理を施す。これを図１に示すフローチャートにおいてステップ５（Ｓ−５）として示す。この露光後ベーク処理を行う温度は、レジスト膜４内の酸拡散反応を効果的に生じさせる温度に設定する必要がある。ここでは、現像後のレジストパターンの寸法均一性が良好と認められる範囲に収まる温度である約１２０℃で露光後ベーク処理を行う。この後、露光後ベーク処理が施された半導体基板１全体の温度を室温まで冷却する。
続けて、レジスト膜４中の潜像の形成領域と非形成領域のどちらか一方を選択的に除去して第１のレジストパターン５を形成する。ここでは、冷却されたレジスト膜４に現像処理を施すことにより、スペースパターン（スペース部）としての第１のホールパターン５ａを含む第１のレジストパターン５をレジスト膜４に形成する。これを図１に示すフローチャートにおいてステップ６（Ｓ−６）として示す。ここでは、直径が約１００ｎｍの第１のホールパターン５ａを形成する。また、この現像処理工程が終了した段階で、約６０ｎｍの分解能を有する遠紫外線（ Deep Ultra Violet：ＤＵＶ）欠陥検査装置を用いて本発明者が欠陥検査を行った。すると、第１のレジストパターン５の表面内には未開口の第１のホールパターン５ａは観測されなかった。ただし、第１のホールパターン５ａの内部には、不要なレジスト膜４ａが残渣として残留していた。
次に、図１および図２（ｂ）に示すように、第１のレジストパターン５に対してドライエッチングの一種である異方性エッチング処理を施して、第１のホールパターン５ａ内の残渣４ａを除去する。これを図１に示すフローチャートにおいてステップ７（Ｓ−７）として示す。ここでは、第１のレジストパターン５が形成された半導体基板１をドライエッチング装置に設置した後、主に第１のホールパターン５ａに対して酸素プラズマによるドライエッチングを施す。この際、ドライエッチングの実行条件を、半導体基板１の表面１ａに対して垂直な方向におけるエッチング速度が他の方向におけるエッチング速度よりも速くなるように設定する。より具体的には、第１のホールパターン５ａ内の残渣４ａの大きさや量に応じて、残渣４ａをその上方から削って除去できるエッチング速度でドライエッチングを行えばよい。ここでは、例えば約５ｎｍの厚さ（高さ）の残渣４ａをその上方から削って除去できるエッチング速度でドライエッチングを行う。この処理は、一見残渣４ａが生じていない第１のホールパターン５ａに対しても、スペースパターン表面の有機コンタミネーションを除去する作用がある。
なお、この残渣除去処理は、第１のホールパターン５ａ内の残渣４ａを除去したり、あるいは残渣４ａをパターン欠陥の原因とならない大きさまで小さくしたりすることができる方法であればドライエッチングには限定されない。ただし、残渣除去処理を行う上で、スペースパターンの幅が広がると、その後のホール縮小効果が小さくなる。このため、半導体基板１の表面１ａと直交する方向のエッチング速度が他の方向のエッチング速度よりも速い異方性エッチングで残渣除去処理を行うことが好ましい。
次に、図１および図３（ａ）に示すように、レジスト膜４との相互作用により膜化して後述するパターン形成用補助膜７となるパターン形成用補助膜７の材料６を、残渣４ａが除去されたホールパターン５ａの内部を埋め込みつつ第１のレジストパターン５（レジスト膜４）上にスピン塗布法により設ける。これを図１に示すフローチャートにおいてステップ８（Ｓ−８）として示す。以下、このパターン形成用補助膜７の材料６をＲＥＬＡＣＳTM （ Resolution Enhancement Lithography Assisted by Chemical Shrink ）材と称する。
次に、図１および図３（ｂ）に示すように、ＲＥＬＡＣＳTM 材６およびレジスト膜４に加熱処理（ベーキング処理）を施してＲＥＬＡＣＳTM 材６とレジスト膜４とを相互作用させることにより、第１のジストパターン５（レジスト膜４）の表面を覆ってパターン形成用補助膜７を形成する。これを図１に示すフローチャートにおいてステップ９（Ｓ−９）として示す。このパターン形成用補助膜７は、具体的にはＲＥＬＡＣＳTM 材６とレジスト膜４とが混ざり合ってできたミキシング層がベーキング処理により熱架橋することにより形成される。このため、パターン形成用補助膜７は、第１のホールパターン５ａの内部全体を充填するようには形成されない。パターン形成用補助膜７は、第１のホールパターン５ａの内側面を覆いつつホールパターン５ａの底面の縁部上に選択的に成長させられて形成される。以下、パターン形成用補助膜７をＲＥＬＡＣＳTM 膜と称する。この後、ＲＥＬＡＣＳTM 膜７が形成された半導体基板１全体を冷却する。
次に、図１および図４（ａ）に示すように、冷却された半導体基板１全体を、例えば純水を用いて水洗することにより、膜化していないＲＥＬＡＣＳTM 材６を第１のホールパターン５ａの内部および第１のレジストパターン５の上から除去する。これにより、ＲＥＬＡＣＳTM 膜７のみを第１のホールパターン５ａの内側面上および第１のレジストパターン５の表面上に残す。これを図１に示すフローチャートにおいてステップ１０（Ｓ−１０）として示す。この結果、第１のホールパターン５ａは、その底面の縁部を除く領域を部分的に露出させられつつ縮小される。ここでは、第１のホールパターン５ａを、その直径が前述した約１００ｎｍから約８０ｎｍになるまで縮小する。以下、この第１のホールパターン５ａを縮小した狭スペースパターンを第２のホールパターン８ａと称する。また、この第２のホールパターン８ａを含むとともに第１のレジストパターン５およびＲＥＬＡＣＳTM 膜７から構成されるレジストパターンを第２のレジストパターン８と称する。この水洗処理工程が終了した段階で、約６０ｎｍの分解能を有するＤＵＶ光を用いて本発明者が欠陥検査を行った。すると、約１億個の開口された第２のホールパターン８ａに対して約１個の割合で未開口の第２のホールパターン８ａが観測された。以上で本実施形態に係るパターン形成方法の主要な工程を終了とする。
次に、図１および図４（ｂ）に示すように、第２のレジストパターン８をマスクとして反射防止膜３を加工することにより、反射防止膜３を貫通して第２のホールパターン８ａに連通する第１の貫通孔９を形成する。ここでは、酸素プラズマを用いて、半導体基板１の表面１ａと直交する方向のエッチング速度が他の方向のエッチング速度よりも速い条件で反射防止膜３に異方性エッチング処理（ドライエッチング処理）を施すことにより、第１の貫通孔９を形成する。続けて、第２のレジストパターン８および第１の貫通孔９が形成された反射防止膜３をマスクとして層間絶縁膜２を加工することにより、層間絶縁膜２を貫通して第１の貫通孔９に連通する第２の貫通孔１０を形成する。ここでは、第１の貫通孔９を形成するのと同じ条件下でフロロカーボン系のガスを用いて層間絶縁膜２にドライエッチング処理を施すことにより、プラグ形成用ホールパターンとなる第２の貫通孔１０を形成する。プラグ形成用ホールパターン１０は、第２のホールパターン８ａと同様に直径が約８０ｎｍの微細なホールパターンである。
次に、図５（ａ）に示すように、プラグ形成用ホールパターン１０が形成された層間絶縁膜２の上からレジスト膜４および反射防止膜３を除去する。続けて、図５（ｂ）に示すように、第２の貫通孔１０の内部および層間絶縁膜２の表面上にバリアメタル膜１１およびコンタクトプラグ（ヴィアプラグ）となる導電体１２を順次積層して設ける。この後、図５（ｃ）に示すように、例えばＣＭＰ法により、導電体１２およびバリアメタル膜１１をプラグ形成用ホールパターン１０内に埋め込む。これにより、直径が約８０ｎｍの微細なコンタクトプラグ１２が、その側面および底面をバリアメタル膜１１により覆われて層間絶縁膜２の内部に形成される。以上で本実施形態に係る電子デバイスの製造方法の主要な工程を終了とする。
次に、本実施形態に対する比較例について図示を省略して説明する。本発明者らは、先に図２（ｂ）を参照しつつ説明した図１に示すフローチャートのステップ７（Ｓ−７）に相当する異方性エッチング工程（残渣除去処理工程）を省いてＲＥＬＡＣＳTM 膜を形成する実験を試みた。すなわち、第１のホールパターン内の残渣を除去することなく、第１のレジストパターンの側壁面および上面上にＲＥＬＡＣＳTM 膜を選択的に成長させて形成した。これにより、第１のホールパターンの直径を約１００ｎｍから約８０ｎｍまで縮小して第２のホールパターンを形成した。
このような工程により第２のホールパターンが形成されたレジスト膜の表面に対して、本発明者は本実施形態で用いたものと同じ約６０ｎｍの分解能を有するＤＵＶ光欠陥検査装置を用いて全面的に欠陥検査を行った。すると、約１万個の開口された第２のホールパターンに対して約１個の割合で未開口の第２のホールパターンが観測された。また、未開口の第２のホールパターンの断面形状を調べたところ、未開口の第２のホールパターンの内部には、レジスト膜の残渣とこの残渣の上に堆積したＲＥＬＡＣＳTM 膜とからなる大きな残渣が観測された。より具体的には、レジスト膜とＲＥＬＡＣＳTM 材との相互作用により幅が約７０ｎｍの大きさに成長したレジスト膜とＲＥＬＡＣＳTM 膜とからなる残渣が、第２のホールパターンの底面上や内側面上に形成されていたことが分かった。このような残渣は、第１のホールパターンの内部は現像処理の段階（ステップ６）で現像液が置換され難く、現像処理が不完全であったために生じたものと考えられる。そして、そのようなレジスト膜とＲＥＬＡＣＳTM 膜とからなる残渣により未開口の第２のホールパターンが形成され、欠陥パターンとして検出されたことが分かった。
このように、本実施形態と異なり、現像工程（ステップ６）後の残渣除去処理工程（ステップ７）を省いてＲＥＬＡＣＳTM 膜を形成する比較例では、第１のホールパターンの内部に不要なレジスト膜が残留し易くなる。そして、第１のホールパターンの内部にレジスト膜が残留すると、この残渣の上にＲＥＬＡＣＳTM 膜が形成されるため、残渣がさらに大きくなりホールが塞がり易くなる。すなわち、第１のホールパターンが所望の開口形状で形成され難くなり、欠陥パターンとなり易い。欠陥パターンが発生すると、この欠陥パターンに基づいて形成されたプラグ形成用パターンや配線形成用パターンも欠陥パターンになり易い。欠陥パターンであるプラグ形成用パターンや配線形成用パターンの内部に導電体を埋め込むと、導電体が十分なコンタクトを確保し難くなる。この結果、電子デバイスの性能、品質、信頼性、および耐久性等が劣化する原因となる。
本発明者は、前述した比較例に係るパターン形成方法により形成した第１および第２のホールパターンに基づいてプラグ形成用パターンを形成する実験も試みた。この実験の結果によれば、約３０００個に１個の割合でプラグ形成用パターンに開口不良が生じていることが分かった。すなわち、プラグ形成用パターンを形成する際の欠陥パターン発生率は、第２のホールパターンを形成する際の欠陥パターン発生率に比べてさらに３倍以上に増えていることが分かった。このような開口不良は、第１のホールパターンから第２のホールパターンへホールをシュリンクする段階で前述した残渣による欠陥が多く生じることが原因であることが分かった。そして、このような開口不良のプラグ形成用パターンは、層間絶縁膜であるＳｉＯ2 膜のエッチングが全く行われなかったり、あるいはＳｉＯ2 膜のエッチングが途中で停止したりすることで形成されることが分かった。さらに、ＳｉＯ2 膜のエッチング後に欠陥パターン発生率が増加したのは、ホールシュリンク後の検査において、検出感度以下の大きさではあるがレジスト膜の残渣上にＲＥＬＡＣＳTM 膜と合わせて拡大した残渣を有するプラグ形成用パターンが多数残っていたためであると考えられる。
これに対して、本実施形態では、プラグ形成用パターン１０の形成後に開口していないプラグ形成用パターン１０が発生する確率は、前述したように約１億個に対して１個の割合である。すなわち、現像工程（ステップ６）の後に残渣除去処理工程（ステップ７）を行って第１のホールパターン５ａの内部からレジスト膜４の残渣４ａを除去した後、ＲＥＬＡＣＳTM 膜７を形成してホールシュリンクを行う本実施形態では、ＳｉＯ2 膜２に対するエッチング工程の前後で欠陥パターンの発生率の増加は認められなかった。このように、本実施形態は、プラグ形成用パターン１０の形成後に開口していないプラグ形成用パターン１０が発生する確率が、前述した比較例に比べて大幅に改善されている。
以上説明したように、この第１実施形態によれば、露光装置の解像度の限界を超えるような微細な狭スペースパターン８ａであっても、その欠陥発生率を低減させつつ多数かつ所望の形状通りに形成することができる。また、このような狭スペースパターン８ａに基づいてコンタクトプラグ１２等を形成することにより、半導体装置や液晶装置等の様々な電子デバイスを、その微細化および高集積化を図りつつ、その性能、品質、信頼性、および耐久性等の劣化を抑制して製造することができる。また、通常は、微細なコンタクトプラグやヴィアプラグを形成する際、それらに導通不良等の欠陥が発生した場合の救済策として１本の配線に対してコンタクトプラグやヴィアプラグを２本形成する、いわゆるダブルヴィアと呼ばれる技術が用いられることがある。しかし、この技術は２本のプラグを形成する必要があるので工程数が増えて生産効率が低下し易いとともに、製造コストが上昇し易い。これに対して、本実施形態によれば、微細なコンタクトプラグやヴィアプラグを殆ど欠陥を発生させずに形成することができるので、１本の配線に対してコンタクトプラグやヴィアプラグを１本形成すれば十分である。このため、本実施形態によれば、電子デバイスの生産効率が向上できるとともに製造コストを抑制することができる。
また、本実施形態においては、前述したようにＡｒＦ露光を適用したが、これに限定されるものではない。例えば、ＡｒＦ光に代えてＫｒＦ光を露光光源に用いるとともに、ＡｒＦ化学増幅型レジスト４に代えてＫｒＦ化学増幅型レジストを用いる露光プロセスに本実施形態を適用しても、前述した効果と同様の効果を得ることができる。また、より微細なホールパターンを露光できるＥＵＶ露光プロセスや、これとは反対に比較的大きいパターンを露光するための水銀ランプのＩ線を用いる露光プロセスなどに本実施形態を適用しても、前述した効果と同様の効果を得ることができる。さらには、極めて微細な加工精度が要求される、いわゆるナノインプリントリソグラフィ工程においてテンプレートの柱パターン（ピラーパターン）の先端に欠けや磨耗が生じた場合など、形成したホールに未開口が多数生じる場合などに本実施形態を適用しても、前述した効果と同様の効果を得ることができるのはもちろんである。
また、本実施形態では、第１のホールパターン５ａの直径を約１００ｎｍから約８０ｎｍに狭くするプロセスを行ったが、第１のホールパターン５ａや第２のホールパターン８ａのサイズはこれに限られるものではない。本実施形態は、例えば露光装置の照明条件とＮＡ条件で定まる限界解像度近傍の大きさホールパターンやスペースパターンの幅を縮小する工程にも適用可能であるのはもちろんである。また、本実施形態では、第１のホールパターン５ａから第２のホールパターン８ａへのシュリンク量（ホールを狭める量）が約２０ｎｍであったが、シュリンク量はこれに限定されるものではない。一般に、シュリンク量が大きくなるに連れて欠陥パターン発生率もより大きくなるので、狭スペースパターン形成工程におけるシュリンク量が大きくなるに連れて本実施形態の適用性がより優位になることはもちろんである。
さらに、通常の反射防止膜３の中には酸が含まれている場合があり、その酸とＲＥＬＡＣＳTM 材６とが相互作用を起こして第１のホールパターン５ａの底面上に全面的にＲＥＬＡＣＳTM 膜７が形成されるおそれがある。このため、本実施形態では、反射防止膜３を形成する際の温度を、反射防止膜３中の酸が失活する温度まで高くする。これにより、第１のホールパターン５ａの底面を形成する反射防止膜３上にＲＥＬＡＣＳTM 膜７が形成されるのを抑制する。
反対に、反射防止膜３を形成する際の温度が反射防止膜３中の酸が失活する温度よりも低い場合には、反射防止膜３中にも酸が存在し続ける。このため、反射防止膜３を形成する際の温度が低いと、レジストパターン５（レジスト膜４）の表面上ほど厚くはないが、第１のホールパターン５ａの底面に露出する反射防止膜３上にもＲＥＬＡＣＳTM 膜７が形成されるおそれがある。しかし、この場合は、反射防止膜３上に形成されるＲＥＬＡＣＳTM 膜７は極めて薄いので、反射防止膜３に第１の貫通孔９を形成する際に併せて削られてしまう。したがって、この場合にも、前述した効果と同様の効果を得ることができる。
（第２の実施の形態）
次に、本発明に係る第２実施形態について図６〜図９を参照しつつ説明する。なお、前述した第１実施形態と同一部分には同一符号を付して、それらの詳しい説明を省略する。本実施形態においては、第１実施形態と異なり、反射防止膜に代えてハードマスク層を用いる。また、レジストパターンを露光する際に、ＡｒＦ光ではなく、柔Ｘ線（極短波長紫外線、ＥＵＶ：Extreme Ultra Violet）を露光光源として用いる。さらに、異方性エッチングではなく、液体を用いてホールパターン内の残渣を除去する。以下、具体的かつ詳細に説明する。
先ず、図６および図７（ａ）に示すように、半導体基板１の表面１ａ上に形成された層間絶縁膜２の上に被加工膜の一種であるハードマスク層２１を回転塗布法により形成する。ここで、ハードマスク層２１はカーボン系塗布膜とスピン・オン・グラス塗布膜とを順次形成することで作製した。これを図６に示すフローチャートにおいてステップ１１（Ｓ−１１）として示す。続けて、ハードマスク層２１の上に柔Ｘ線（ＥＵＶ）に対して感光性を有する化学増幅型レジスト膜２２を回転塗布法により形成する。これを図６に示すフローチャートにおいてステップ１２（Ｓ−１２）として示す。
続けて、第１実施形態のステップ４（Ｓ−４）と同様の工程により、レジスト膜２２に選択的に図示しない潜像を形成する。ただし、本実施形態においては、第１実施形態と異なり、ＡｒＦ露光装置ではなく図示しないＥＵＶ露光装置を用いてレジスト膜２２に潜像を露光する。これを図６に示すフローチャートにおいてステップ１３（Ｓ−１３）として示す。
続けて、第１実施形態のステップ５（Ｓ−５）と同様の工程により、潜像が形成されたレジスト膜２２を含む半導体基板１全体に対して、約７５℃以上の温度で加熱処理を施す。続けて、この露光後ベーク処理が施された半導体基板１全体の温度を室温まで冷却する。
続けて、第１実施形態のステップ６（Ｓ−６）と同様の工程により、第１のホールパターン２３ａを含む第１のレジストパターン２３をレジスト膜２２に形成する。ただし、本実施形態においては、第１実施形態と異なり、直径が約１００ｎｍの第１のホールパターン５ａではなく、直径が約４５ｎｍの第１のホールパターン２３ａを形成する。この第１のホールパターン２３ａの内部にも、第１実施形態の第１のホールパターン５ａの内部と同様に、不要なレジスト膜２２ａが残渣として残留していた。
続けて、第１実施形態のステップ７（Ｓ−７）と同様に、第１のホールパターン２３ａの内部から残渣２２ａを除去する。ただし、本実施形態においては、第１実施形態と異なり、異方性エッチングを用いて残渣２２ａを除去しない。本実施形態においては、先ず、第１のホールパターン２３ａ内に残留する残渣２２ａを除去するための液体にレジスト膜２２を溶け易くする易溶化処理をレジストパターン２３に施す。この後、除去用の液体を用いて残渣２２ａの除去処理を行う。以下、より具体的に説明する。
先ず、レジスト膜２２の表面を水溶液に溶け易くする水溶化処理を、第１のレジストパターン２３の表層部および残渣２２ａ全体に対して行う。ここでは、レジスト膜２２（第１のレジストパターン２３）の表面を水洗した後、乾燥時間を適宜適正に調整しつつレジスト膜２２をスピン乾燥させる。これにより、レジスト膜２２の表面に水分（水蒸気）を吸着させて、薄い水分含有膜２４を形成する。なお、この吸着処理は、前述した方法には限られない。図示は省略するが、レジスト膜２２の表面に水膜を形成した状態で半導体基板１を約０℃以下まで冷却してレジスト膜２２の表面に氷の層を形成した後、レジスト膜２２の表面から氷結していない水の膜を速やかに除去してレジスト膜２２の表面に厚さ約１μ以下の氷の膜を形成することによっても、レジスト膜２２の表面に薄い水分の膜２４を形成することができる。あるいは、高湿度領域で半導体基板１を冷却したり結露させたりすることによっても、レジスト膜２２の表面に薄い水分の膜２４を形成することができる。
次に、図６および図７（ｂ）に示すように、レジスト膜２２が水分含有膜２４から水分を吸収してラジカルを生じるように、表面に水分含有膜２４が形成されたレジスト膜２２（第１のレジストパターン２３）に対して波長λが約２００ｎｍ未満の光を照射する。これにより、第１のレジストパターン２３に吸着されている水分をラジカル化させ、疎水性の樹脂層である第１のレジストパターン２３の表面に水酸基（ＯＨ基）２５を付加させる。この結果、第１のレジストパターン２３の表層部は親水化した層２５に変質する。なお、図示は省略するが、波長λが約２００ｎｍ未満の光を照射ことができる簡便な装置としては、例えばエキシマランプが挙げられる。そして、このエキシマランプの露光光源には、例えば波長λが１７２ｎｍのＸｅ2 光源、１４６ｎｍのＫｒ2 光源、あるいは１２６ｎｍのＡｒ2 光源などを用いることが好ましい。本発明者が行った実験によれば、レジスト膜２２に対する照射光の波長が短い程レジスト膜２２内への照射光の進入を膜表面に留め易く、後述する水洗工程におけるレジストパターン２３の膜減りを抑制し易いことが分かった。
なお、以上説明した吸着処理および光照射処理からなる水溶化処理は、第１のホールパターン２３ａ内の残渣２２ａに対しても同様に行うのはもちろんである。これにより、残渣２２ａについても前述した反応と同様の反応を生じさせ、残渣２２ａを親水化した残渣２５に変質させる。
次に、図６および図８（ａ）に示すように、表層部に親水化層２５が形成された第１のレジストパターン２３の表面および親水化した残渣２５を水洗する。これにより、第１のレジストパターン２３（レジスト膜２２）の表層部が約３ｎｍ程度溶解するが、第１のホールパターン２３ａ内に残留する幅が約３０ｎｍ程度の親水化した残渣（レジスト欠陥）２５を水に溶解させて除去する。以上説明した水溶化処理および水洗処理を図６に示すフローチャートにおいてステップ１４（Ｓ−１４）として示す。このステップ１４に示す水溶化処理および水洗処理は、ウェットエッチング処理の前処理およびウェットエッチング処理の一種とみなすことができる。
次に、図６および図８（ｂ）に示すように、第１実施形態のステップ８（Ｓ−８）と同様の工程により、残渣２５が除去された第１のホールパターン２３ａの内部を埋め込みつつ第１のレジストパターン２３（レジスト膜２２）上にＲＥＬＡＣＳTM 材を含む水溶液２６を設ける。
次に、図６および図９（ａ）に示すように、水溶性のＲＥＬＡＣＳTM 材２６をスピン乾燥させる。これにより、水溶性のＲＥＬＡＣＳTM 材２６の中に含まれる殆どの水分を蒸発させてＲＥＬＡＣＳTM 材２６をより乾燥したスピン塗布膜２７に変質させる。
次に、図６および図９（ｂ）に示すように、第１実施形態のステップ９（Ｓ−９）と同様の工程により、ＲＥＬＡＣＳTM 材２６を含むスピン塗布膜２７およびレジスト膜２２にベーキング処理を施してスピン塗布膜２７中のＲＥＬＡＣＳTM 材とレジスト膜２２とを相互作用させて、第１のジストパターン２３（レジスト膜２２）の表面を覆ってＲＥＬＡＣＳTM 膜２８を形成する。この後、ＲＥＬＡＣＳTM 膜２８が形成された半導体基板１全体を冷却する。
次に、図示は省略するが、第１実施形態のステップ１０（Ｓ−１０）と同様の工程により、冷却された半導体基板１全体を水洗することにより、ＲＥＬＡＣＳTM 膜２８となっていない水溶性のスピン塗布膜２７を第１のホールパターン２３ａの内部および第１のレジストパターン２３の上から除去する。これにより、ＲＥＬＡＣＳTM 膜２８のみを第１のホールパターン２３ａの内側面上および第１のレジストパターン２３の表面上に残す。この結果、第１のホールパターン２３ａは、その底面の縁部を除く領域を部分的に露出させられつつ縮小される。ここでは、第１のホールパターン２３ａを、その直径が前述した約４５ｎｍから約３０ｎｍになるまで縮小する。この第１のホールパターン２３ａを縮小した狭スペースパターンが第２のホールパターンとなる。また、この第２のホールパターンを含むとともに第１のレジストパターン２３およびＲＥＬＡＣＳTM 膜２８から構成されるレジストパターンが第２のレジストパターンとなる。なお、ステップ１０の洗浄工程において洗浄液として水ではなく水溶液を用いる場合には、この水溶液に水洗作用を兼ねさせることができる。以上で本実施形態に係るパターン形成方法の主要な工程を終了とする。
この後、図示は省略するが、第１実施形態において図４（ｂ）および図５（ａ）〜（ｃ）を参照しつつ説明した工程と同様の工程を行うことにより、側面および底面をバリアメタル膜により覆われた直径が約４５ｎｍの微細なコンタクトプラグ１２が層間絶縁膜２の内部に形成される。以上で本実施形態に係る電子デバイスの製造方法の主要な工程を終了とする。
また、図示は省略するが、本発明者は、第２のホールパターンに基づいて層間絶縁膜２内に形成されたコンタクトプラグを形成するためのコンタクトホールパターンに対して、電子線照射によるチャージアップ現象を利用するボルテージコントラスト法を用いて不良ホール発生率を調べた。この結果、未開口のコンタクトホールパターンは、約１億個に対して１個の割合でしか観測されなかった。すなわち、本実施形態によれば、微細なコンタクトプラグを形成するためのコンタクトホールパターンの欠陥発生率は、第１実施形態と同様に極めて低く、残渣除去処理を行わない場合に比べて大幅に改善できることが分かった。
次に、本実施形態に対する比較例について図示を省略して説明する。本発明者らは、先に図７（ａ），（ｂ）および図８（ａ）を参照しつつ説明した図６に示すフローチャートのステップ１４（Ｓ−１４）に相当する水溶化処理および水洗処理からなる（残渣除去処理工程）を省いてＲＥＬＡＣＳTM 膜を形成する実験を試みた。すなわち、前述した第１実施形態に対する比較例と同様に、第１のホールパターン内に残留しているレジスト膜の残渣を除去することなく、第１のレジストパターンの側壁面および上面上にＲＥＬＡＣＳTM 膜を選択的に成長させて形成した。これにより、第１のホールパターンの直径を約４５ｎｍから約３０ｎｍまで縮小して第２のホールパターンを形成した。
続けて、このような工程により形成された第２のホールパターンに基づいて、コンタクトプラグを形成するためのコンタクトホールパターンを層間絶縁膜内に形成した。そして、このコンタクトホールパターンに対して、前述したボルテージコントラスト法を用いて不良ホール発生率を調べた。この結果、約１万個に対して１０個の割合で未開口のコンタクトホールパターンが観測された。これは、前述した本実施形態に係るコンタクトホールパターンの不良ホール発生率に対して約１０万倍という膨大な多さである。
また、未開口の第２のホールパターンの断面形状を調べたところ、未開口の第２のホールパターンの内部には、幅が約３０ｎｍ程度のレジスト膜の残渣が生じていた。そして、このレジスト膜の残渣とＲＥＬＡＣＳTM 材とが相互作用して残渣が成長することにより、第２のホールパターンの底部を略完全に埋めていた。この結果、約１万個に対して１０個の割合で欠陥ホールパターンが発生したことが分かった。このような欠陥が発生するメカニズムは第１実施形態において説明した通りであるので、ここでは割愛する。
以上説明したように、この第２実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。また、本実施形態では、ドライエッチング工程により残渣除去処理を行う第１実施形態と異なり、実質的にウェットエッチング工程により残渣除去処理を行う。一般的に、ウェットエッチング工程はドライエッチング工程に比べてエッチング効率が良く、またエッチング装置の構成を単純化できる。したがって、本実施形態は第１実施形態に比べて効率が良く、かつ、製造コストも抑制されている。
また、本実施形態では、前述したようにＥＵＶ露光を利用するが、これに限定されるものではない。本発明者が行った実験によれば、第１実施形態と同様に、ＥＵＶに代えてＫｒＦ光を露光光源に用いるとともに、ＥＵＶ化学増幅型レジスト２２に代えてＫｒＦ化学増幅型レジストを用いる露光プロセスに本実施形態を適用しても、前述した効果と同様の効果を得られることが確認された。同様に、ＡｒＦ露光プロセスや水銀ランプのＩ線を用いた露光プロセスなどに本実施形態を適用しても、前述した効果と同様の効果を得られることが確認された。
また、本実施形態では、第１のホールパターン２３ａの直径を約４５ｎｍから約３０ｎｍに狭くするプロセスを行ったが、第１のホールパターン２３ａや第２のホールパターンのサイズはこれに限られるものではない。本実施形態は、第１実施形態と同様に、例えば露光装置の照明条件とＮＡ条件で定まる限界解像度近傍の大きさホールパターンやスペースパターンの幅を縮小する工程にも適用可能であるのはもちろんである。また、本実施形態では、第１のホールパターン２３ａから第２のホールパターンへのシュリンク量（ホールを狭める量）が約１５ｎｍであったが、シュリンク量はこれに限定されるものではない。第１実施形態と同様に、狭スペースパターン形成工程におけるシュリンク量が大きくなるに連れて本実施形態の適用性はより優位になる。
また、スペース部やホール部等の第１のスペースパターン２３ａをシュリンクさせる必要がない場合であっても、レジストパターン形成後の第１のスペースパターン２３ａに欠陥発生率が多い場合には本プロセスを有効に適用できるのはもちろんである。また、本実施形態は、第１実施形態と同様に、露光装置の解像度の限界付近の微細なスペースパターンを形成する工程に限定して適用されるものではない。本実施形態は、例えば前述した図６のステップ１４に示す水溶化処理および水洗処理において第１のレジストパターン２３（レジスト膜２２）が水または水溶液などに溶解して第１のスペースパターン２３ａが広がった場合に、これを修正するために適用することができる。第１のスペースパターン２３ａ広がった分だけＲＥＬＡＣＳTM 膜２８を成膜して第１のスペースパターン２３ａを狭めることができる。このように、本実施形態は、通常の紫外線を露光光として用いて形成される一般的なサイズのスペースパターンを形成する場合でも、欠陥発生率を大幅に低減させつつ所望の形状通りにパターン形成することが可能である。
さらに、前述したように、本実施形態においては、第１のレジストパターン２３の表層部を易溶化させる工程とは、第１のレジストパターン２３の表層部を水溶化させる工程である。そして、第１のホールパターン２３ａ内の残渣２２ａを除去するエッチング液として、水または水溶液を用いることを特徴としている。また、水または水溶液をエッチング液として用いて疎水性の残渣２２ａを除去できるようにするために、本実施形態では疎水性の第１のレジストパターン２３や残渣２２ａの表面に水分含有膜２４を形成した後、第１のレジストパターン２３に向けて紫外光を照射する。これにより、第１のレジストパターン２３や残渣２２ａの表面上に水酸基ラジカル（ＯＨラジカル）を発生させて、第１のレジストパターン２３や残渣２２ａの表面を水酸基ラジカルと反応させる。そして、水酸基ラジカルと反応した第１のレジストパターン２３や残渣２２ａの表層部に水酸基が増加することで、疎水性の第１のレジストパターン２３や残渣２２ａが水または水溶液に対して易溶性を示す。
ただし、このような原理は、第１のレジストパターン２３の表面に水を吸着させて水分含有膜２４を形成する方法だけには限られない。水の代わりに、例えば過酸化水素を第１のレジストパターン２３や残渣２２ａの表面に吸着させても同様の効果を得ることができる。そして、第１のレジストパターン２３や残渣２２ａの表面に過酸化水素を吸着させた場合には、過酸化水素が吸収できる波長を含む波長が約２５０ｎｍ以下の光を第１のレジストパターン２３や残渣２２ａの表面に向けて照射すればよい。これにより、前述した本実施形態のパターン形成プロセスと同様のパターン形成プロセスを実現することができる。すなわち、第１のレジストパターン２３や残渣２２ａに向けて照射する光は、前述したエキシマ光線には限られない。第１のレジストパターン２３や残渣２２ａの表面に吸着した水または過酸化水素がそれぞれ吸収できる波長を含む光を用いることにより、前述した本実施形態のパターン形成プロセスと同様のパターン形成プロセスを実現することができる。
また、前述したように、レジストパターン２３形成後の第１のホールパターン（スペース部）２３ａ内に残留する不要なレジスト膜（残渣）２２ａを除去するために、レジスト膜２２を液体に溶け易くする易溶化処理をレジストパターンレジストパターン２３に施した後に液体を用いて除去処理を行う方法の適用例は、本実施形態のように除去処理を行った後にスペースパターンの縮小処理を行う場合には限られない。本実施形態で用いた方法は、スペース部内に残留する不要なレジスト膜の除去処理後に、そのまま加工工程に進む場合にも適用できるのはもちろんである。この場合、易溶化処理および除去処理で広がるレジストパターンのスペース幅分だけ、易溶化処理前のスペースパターンを予め細らせて（スリミングさせて）おくことが好ましい。
（第３の実施の形態）
次に、本発明に係る第３実施形態について図１０および図１１を参照しつつ説明する。なお、前述した第１および第２の各実施形態と同一部分には同一符号を付して、それらの詳しい説明を省略する。本実施形態は、ホールパターン内の残渣を除去する工程が第１実施形態と異なっているだけであり、その他は第１実施形態と略同様である。以下、具体的に説明する。
先ず、図１０および図１１（ａ）に示すように、第１実施形態のステップ１（Ｓ−１）〜ステップ６（Ｓ−６）と同様の工程により、半導体基板１の表面１ａ上に設けられたレジスト膜４に直径が約１００ｎｍの第１のホールパターン５ａを含む第１のレジストパターン５を形成する。第１のホールパターン５ａの内部には、不要なレジスト膜４ａが残渣として残留していた。
続けて、第１実施形態のステップ７（Ｓ−７）と同様に、第１のホールパターン５ａの内部から不要なレジスト膜４ａの残渣を除去する。ただし、本実施形態においては、第１実施形態と異なり、異方性エッチングを用いて残渣２２ａを除去しない。本実施形態においては、第２実施形態のステップ１４（Ｓ−１４）と同様に、先ず、第１のホールパターン５ａ内に残留する不要なレジスト膜４ａを除去するための液体にレジスト膜４を溶け易くする易溶化処理をレジストパターン５に施す。この後、除去用の液体を用いて不要なレジスト膜４ａの除去処理を行う。ただし、本実施形態においては、第２実施形態と異なり、水ではなくアルカリ溶液を用いて不要なレジスト膜４ａの除去処理を行う。以下、より具体的に説明する。
先ず、レジスト膜４の表面をアルカリ溶液に溶け易くする易溶化処理を第１のレジストパターン５全体およびレジスト膜４の残渣４ａに対して行う。ここでは、図示は省略するが、第１のレジストパターン５および残渣４ａを形成するレジスト膜４の表面に向けて、波長が１９３ｎｍのＡｒＦ光を全面的に照射する。これにより、図１１（ａ）に示すように、レジスト膜４からなる残渣４ａ全体および第１のレジストパターン５の表層部に酸を発生させて、残渣４ａ全体および第１のレジストパターン５の表層部をアルカリ溶液に溶けやすい易溶化膜３１に変質させる。なお、ここでは、ＡｒＦ光の照射量を、ｐＨ値が約１２のアルカリ溶液をエッチング溶液として用いて残渣４ａを除去する際に、レジスト膜４の表層部が約５ｎｍ溶解して膜減りする条件を満たすように設定する。
次に、図１０および図１１（ｂ）に示すように、図示しないテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）現像液を純水で希釈して作成したｐＨ値が約１２のアルカリ溶液を洗浄液として用いて、第１のホールパターン５ａの内部を洗浄する。第１のホールパターン５ａ内に残留するレジスト欠陥としての残渣３１（４ａ）はパターニング時に既に露光されており、パターニング時に露光されていないレジストパターン部（レジスト膜４）に比較してｐＨ値が約１２のアルカリ溶液に対する溶解性が大きくなっているため、約２０ｎｍの大きさでも第１のホールパターン５ａ内から略完全に除去することができる。ただし、レジスト膜４の表層部はアルカリ溶液に対して約５ｎｍ溶解して膜減りする。以上説明した易溶化処理（光照射処理）および洗浄処理を図１０に示すフローチャートにおいてステップ２１（Ｓ−２１）として示す。
続けて、図示は省略するが、第１実施形態のステップ８（Ｓ−８）〜ステップ１０（Ｓ−１０）と同様の工程により、第１のホールパターン５ａの内側面を覆いつつ第１のホールパターン５ａの底面の縁部上に選択的にＲＥＬＡＣＳTM 膜７を形成し、直径が約８０ｎｍの第２のホールパターン８ａを形成する。本発明者は、この第２のホールパターン８ａの形成工程が終了した段階で、第１実施形態と同様に約６０ｎｍの分解能を有するＤＵＶ光欠陥検査装置を用いて欠陥検査を行った。すると、第１実施形態と同様に、約１億個に対して１個の割合で未開口の第２のホールパターン８ａが観測された。以上で本実施形態に係るパターン形成方法の主要な工程を終了とする。
この後、図示は省略するが、第１実施形態において図４（ｂ）および図５（ａ）〜（ｃ）を参照しつつ説明した工程と同様の工程を行うことにより、側面および底面をバリアメタル膜により覆われた直径が約８０ｎｍの微細なコンタクトプラグ１２が層間絶縁膜２の内部に形成される。以上で本実施形態に係る電子デバイスの製造方法の主要な工程を終了とする。
以上説明したように、この第３実施形態によれば、前述した第１および第２の各実施形態と同様の効果を得ることができる。また、ＲＥＬＡＣＳTM 膜７の材料６が、ｐＨ値が約１２のアルカリ性の水溶液である場合には、残渣４ａの除去処理工程とＲＥＬＡＣＳTM 膜７の成膜工程とを併せて行うことができる。これについては、後述する第５実施形態において説明する。また、洗浄液（エッチング液）のｐＨ値は必ずしも約１２に設定する必要はない。洗浄液のｐＨ値は、残渣４ａの大きさなどに応じて、残渣４ａを適正に除去できる程度の大きさに適宜変更して設定すればよい。
また、本実施形態では、第１実施形態と同様に、第１のホールパターン５ａの直径を約１００ｎｍから約８０ｎｍに狭くするプロセスを行ったが、第１のホールパターン５ａや第２のホールパターン８ａのサイズはこれに限られるものではない。本実施形態は、第１実施形態と同様に、例えば露光装置の照明条件とＮＡ条件で定まる限界解像度近傍の大きさホールパターンやスペースパターンの幅を縮小する工程にも適用可能であるのはもちろんである。また、本実施形態では、第１実施形態と同様に、第１のホールパターン５ａから第２のホールパターン８ａへのシュリンク量が約２０ｎｍ（アルカリ洗浄工程の前後で比較すると約３０ｎｍ）であったが、シュリンク量はこれに限定されるものではない。第１実施形態と同様に、狭スペースパターン形成工程におけるシュリンク量が大きくなるに連れて本実施形態の適用性はより優位になる。
また、前述したように、本実施形態においては、第１のレジストパターン５の表層部を易溶化させる工程とは、第１のレジストパターン５の表層部に酸を発生させてアルカリ溶液に溶け易くさせる工程である。そして、第１のホールパターン５ａ内の残渣４ａを除去する洗浄液（エッチング液）としてアルカリ溶液を用いることを特徴としている。また、第１のレジストパターン５の表層部に酸を発生させるために、レジスト膜４が感光性を示す波長を含む光をレジスト膜４の表面に向けて照射する。照射する光の強度は、第１のホールパターン５ａ内に残存する残渣４ａ（レジスト欠陥）が溶解する程度の強さで十分であるとともに、第１のレジストパターン５の膜減り等の劣化が許容範囲内に収まる程度の強さに設定することが好ましい。
さらに、アルカリ洗浄液は、前述したＴＭＡＨ現像液の希釈溶液には限られない。ＴＭＡＨ現像液の希釈溶液の代わりに、コリンなどの有機アルカリ溶液やＫＯＨなどの無機アルカリ溶液を洗浄液として用いても、本実施形態と同様の効果を得ることができる。すなわち、濃度やｐＨ値が、レジスト膜４の残渣４ａは溶解させるが第１のレジストパターン５を形成するレジスト膜４は殆ど溶解させない大きさに設定されていれば、様々な種類のアルカリ溶液を洗浄液として用いることができる。
（第４の実施の形態）
次に、本発明に係る第４実施形態について図１２および図１３を参照しつつ説明する。なお、前述した第１〜第３の各実施形態と同一部分には同一符号を付して、それらの詳しい説明を省略する。本実施形態は、ＲＥＬＡＣＳTM 材を含む水溶液自体を、残渣を除去するための洗浄液（エッチング液）として用いる点が第２実施形態と異なっているだけであり、その他は第２実施形態と略同様である。以下、具体的に説明する。
先ず、図１２および図１３に示すように、第２実施形態のステップ１（Ｓ−１）〜ステップ６（Ｓ−６）と同様の工程により、半導体基板１の表面１ａ上に設けられたレジスト膜２２に直径が約４５ｎｍの第１のホールパターン２３ａを含む第１のレジストパターン２３を形成する。図示は省略するが、第１のホールパターン２３ａの内部には、不要なレジスト膜２２ａが残渣として残留していた。
続けて、図示は省略するが、レジスト膜２２の表面をＲＥＬＡＣＳTM 材６を含む水溶液２６に溶け易くする易溶化処理（水溶化処理）を、第１のレジストパターン２３の表層部および残渣２２ａ全体に対して行う。ここでは、第２実施形態において図６および図７（ａ），（ｂ）を参照しつつ説明したのと同様の吸着処理および光照射処理からなる水溶化処理を行うことにより、レジスト膜２２の表面をＲＥＬＡＣＳTM 材６を含む水溶液２６に溶け易くする。これを図１２に示すフローチャートにおいてステップ３１（Ｓ−３１）として示す。
続けて、図１２および図１３に示すように、第２実施形態のステップ８（Ｓ−８）と同様の工程により、水溶化処理が施された第１のレジストパターン２３（レジスト膜２２）の表面上および第１のホールパターン２３ａの内部にＲＥＬＡＣＳTM 材６を含む水溶液２６を設ける。これにより、第１のホールパターン２３ａ内の水溶化処理が施された残渣２２ａは水溶液２６内に溶解して洗浄（エッチング）される。
次に、図示は省略するが、第２実施形態のステップ９（Ｓ−９）およびステップ１０（Ｓ−１０）と同様の工程により、ＲＥＬＡＣＳTM 膜２８となっていない水溶液２６を第１のホールパターン２３ａの内部および第１のレジストパターン２３の上から除去する。この際、水溶液２６内に溶解した残渣２２ａは、ＲＥＬＡＣＳTM 膜２８となっていない水溶液２６とともに第１のホールパターン２３ａの内部から除去される。これにより、第２実施形態と同様に、第１のホールパターン２３ａの内側面を覆いつつ第１のホールパターン２３ａの底面の縁部上に選択的にＲＥＬＡＣＳTM 膜２８を残し、直径が約３０ｎｍの第２のホールパターンを形成する。以上で本実施形態に係るパターン形成方法の主要な工程を終了とする。
この後、図示は省略するが、第１実施形態において図４（ｂ）および図５（ａ）〜（ｃ）を参照しつつ説明した工程と同様の工程を行うことにより、側面および底面をバリアメタル膜により覆われた直径が約３０ｎｍの微細なコンタクトプラグ１２が層間絶縁膜２の内部に形成される。以上で本実施形態に係る電子デバイスの製造方法の主要な工程を終了とする。
以上説明したように、この第４実施形態によれば、前述した第１〜第３の各実施形態と同様の効果を得ることができる。また、ＲＥＬＡＣＳTM 材６を含む水溶液２６自体が、第１のホールパターン２３ａ内の残渣２２ａを除去するための洗浄液を兼ねるため、パターン形成工程や電子デバイスの製造工程に掛かる工程数を第２実施形態に比べて減らして簡略化できる。ひいては、パターン形成工程や電子デバイスの製造工程の効率をより向上させるとともに、パターン形成工程や電子デバイスの製造工程に掛かるコストをより低下させることができる。
（第５の実施の形態）
次に、本発明に係る第５実施形態について図１４および図１５を参照しつつ説明する。なお、前述した第１〜第３の各実施形態と同一部分には同一符号を付して、それらの詳しい説明を省略する。本実施形態は、ＲＥＬＡＣＳTM 材を含むアルカリ溶液自体を、残渣を除去するための洗浄液（エッチング液）として用いる点が第３実施形態と異なっているだけであり、その他は第３実施形態と略同様である。以下、具体的に説明する。
先ず、図１４および図１５（ａ）に示すように、第３実施形態のステップ１（Ｓ−１）〜ステップ６（Ｓ−６）と同様の工程により、半導体基板１の表面１ａ上に設けられたレジスト膜４に直径が約１００ｎｍの第１のホールパターン５ａを含む第１のレジストパターン５を形成する。第１のホールパターン５ａの内部には、不要なレジスト膜４ａが残渣として残留していた。
続けて、レジスト膜４の表面をＲＥＬＡＣＳTM 材６を含むアルカリ溶液４１に溶け易くする易溶化処理を、第１のレジストパターン５の表層部および残渣４ａ全体に対して行う。ここでは、第３実施形態において図１０および図１１（ａ）を参照しつつ説明したのと同様の光照射処理からなる易溶化処理を行うことにより、レジスト膜４の表面をＲＥＬＡＣＳTM 材６を含むアルカリ溶液４１に溶け易くする。これを図１４に示すフローチャートにおいてステップ４１（Ｓ−４１）として示す。
次に、図１４および図１５（ｂ）に示すように、第３実施形態のステップ８（Ｓ−８）と同様の工程により、易溶化処理が施された第１のレジストパターン５（レジスト膜４）の表面上および第１のホールパターン５ａの内部にＲＥＬＡＣＳTM 材６を含むアルカリ溶液４１を設ける。これにより、第１のホールパターン２３ａ内の易溶化処理が施された残渣３１（４ａ）は水溶液２６内に溶解して洗浄（エッチング）される。
次に、図示は省略するが、第３実施形態のステップ９（Ｓ−９）およびステップ１０（Ｓ−１０）と同様の工程により、ＲＥＬＡＣＳTM 膜７となっていないアルカリ溶液４１を第１のホールパターン５ａの内部および第１のレジストパターン５の上から除去する。この際、アルカリ溶液４１内に溶解した残渣３１（４ａ）は、ＲＥＬＡＣＳTM 膜７となっていないアルカリ溶液２６とともに第１のホールパターン５ａの内部から除去される。これにより、第３実施形態と同様に、第１のホールパターン５ａの内側面を覆いつつ第１のホールパターン５ａの底面の縁部上に選択的にＲＥＬＡＣＳTM 膜７を残し、直径が約８０ｎｍの第２のホールパターンを形成する。以上で本実施形態に係るパターン形成方法の主要な工程を終了とする。
この後、図示は省略するが、第１実施形態において図４（ｂ）および図５（ａ）〜（ｃ）を参照しつつ説明した工程と同様の工程を行うことにより、側面および底面をバリアメタル膜により覆われた直径が約８０ｎｍの微細なコンタクトプラグ１２が層間絶縁膜２の内部に形成される。以上で本実施形態に係る電子デバイスの製造方法の主要な工程を終了とする。
以上説明したように、この第５実施形態によれば、前述した第１〜第４の各実施形態と同様の効果を得ることができる。また、また、ＲＥＬＡＣＳTM 材６を含むアルカリ溶液４１自体が、第１のホールパターン５ａ内の残渣３１（４ａ）を除去するための洗浄液を兼ねるため、パターン形成工程や電子デバイスの製造工程に掛かる工程数を第３実施形態に比べて減らして簡略化できる。ひいては、パターン形成工程や電子デバイスの製造工程の効率をより向上させるとともに、パターン形成工程や電子デバイスの製造工程に掛かるコストをより低下させることができる。
（第６の実施の形態）
次に、本発明に係る第６実施形態について図１６〜図２０を参照しつつ説明する。
本第６実施形態は、図１６に示す如くレジストパターン（基準パターン）の底部スペース幅（スペース下部寸法）が上部スペース幅（スペース上部寸法）より大幅に小さく、未開口の可能性がある場合に、レジストパターンの底部スペース幅を上部スペース幅に近づけるようにパターン修正を行うものである。
限界解像近い微細パターンでは、リソグラフィ工程におけるプロセスの僅かな揺らぎ（例えば露光量変動やベーク温度の変動、現像時のリンス条件の変動など）で、本来、図１７（ａ）に示すように被加工膜５１上に開口すべきレジストパターン５２が、図１８（ａ）に示すように裾引き形状になったり、図１９（ａ）に示すように半開口になったりする。このような状態で先のＲＥＬＡＣＳや２３００ＭＯＴＩＦを適用し、図１７（ｂ）に示すように堆積膜５３の形成やスペース堆積膜の除去工程を行うと、図１８（ｂ）並びに図１９（ｂ）に示すように未開口となる。
そこで、未開口の可能性がある場合には、上記のように基準パターンの底部スペース幅を上部スペース幅に近づけるようにパターン修正を行う。
次に、このパターン修正について具体的かつ詳細に説明する。
図２０に本第６実施形態のプロセスフローを示す。先ず、被加工基板を準備する。そして、この基板の被加工膜上にレジスト膜を形成し、露光、現像により直径が１００ｎｍの配線ヴィアを形成するためのホールパターンを形成する（Ｓ−５１）。この基板の全面で上面からＳＥＭによりパターン形状を観察（Ｓ−５２）したところ、一部のパターンでは底部のスペース幅が非常に小さくなっていることが判った。
そこで、この基板を真空チャンバーに搬送し（Ｓ−５３）、酸素ガスを導入して酸素プラズマを生成し、異方性エッチングを行う（Ｓ−５４）。底部にレジストが残留するのは、現像時のリンス不良が主原因である。残留するレジストは、基準パターンであるレジストパターンより空隙が多い膜であるため、加速電圧、電場、磁場などの異方性と加工速度の制御因子を最適化することでパターン形状を殆ど維持したまま底部スペース幅を上部スペース幅と略等しくなるよう広げることができる。
次いで、この基板を同じチャンパーの中でガス種をＣＦ４系のフロロカーボン系に切り替え（Ｓ−５５）、フロロカーボンが分解し、レジストパターンに堆積する条件で加工を行い、レジストパターン表面にフロロカーボンの堆積膜を形成する（Ｓ−５６）。引き続き、酸素とフロロカーボン（例えばＣ４Ｆ８系など）にガス種を切り替え（Ｓ−５７）、基準パターンスペース部の堆積膜を更にエッチングして被加工膜を露出する（Ｓ−５８）。
その後、この基板を真空チャンパーから搬出する（Ｓ−５９）。新たに形成したパターンは径が７５ｎｍであり、初期のパターンから２５ｎｍ小さくできた。このパターンをマスクにして被加工膜をエッチングし（Ｓ−６０）、そこにメタルを成膜する（Ｓ−６１）。そして、ＣＭＰにより過剰なメタルを除き（Ｓ−６２）、配線ヴィアを形成する（Ｓ−６３）。
上記のような製造方法によれば、レジストパターンの底部スペース幅が上部スペース幅より大幅に小さく、未開口の可能性がある場合に、レジストパターンの底部スペース幅を上部スペース幅に近づけるようにパターン修正を行うので、本発明を適用しない場合と比較してパターン未開口の不良数を百分の１以下にできる。
なお、本実施形態では、微細なヴィア形成を例にとって説明したが、微細な埋め込み配線（微細溝）パターン形成にも同様にして適用できる。また、パターンサイズは一例であって、限界解像に近くプロセスマージンが取りにくいパターン種に対して適用可能であり、限界解像に近いパターン以外に対して適用することで歩留まりを向上させても良い。
また、次のような工程でも上記と同等の微細ホールパターンを形成できる。レジスト膜の下にハードマスクを予め形成し、レジストパターニング後に真空チャンバーに搬送する。レジスト底部幅の開口処理をした後、ハードマスクの加工を実施したうえでフロロカーボン系のガスを用いてハードマスクパターンに堆積膜を形成する。そして、ハードマスク凹部の堆積膜を除去し、更に被加工膜の処理を行う。
上述したように、本発明の第６実施形態に係るパターン形成方法は、被加工基板を準備する工程と、基準パターンの底部スペース幅を前記基準パターンの上部スペース幅に近づけるよう前記底部スペース幅を広げる底部スペース幅拡大工程と、側壁増膜工程とを具備し、前記側壁増膜工程は、前記基準パターン表面に堆積膜を形成する成膜工程と、前記成膜工程に続けて異方性エッチングにより基準パターンの前記底部スペース上の堆積膜を除去して前記底部スペースより狭い一部分の底部スペースを露出させる工程とを含む。
そして、望ましくは、前記側壁増膜工程が複数回行われる。また、前記異方性エッチングは、望ましくは前記基準パターン表面に形成された堆積膜を、基準パターンの底部スペース上の堆積膜のエッチング速度が基準パターン側壁部上の堆積膜のエッチング速度より速くなるように制御しながら行う。
上記基準パターンには、反射防止の必要がある場合には被加工膜上に反射防止膜を形成し、この反射防止膜上にレジスト膜を形成する。そして、露光装置により露光原版やビーム走査などによりレジスト膜上に潜像を形成し、必要があれば加熱などの潜像の増幅工程を行い、更に現像、リンス工程を経て作製されたパターンを用いることができる。
また、前述のレジストパターンをマスクに非加工膜を加工して得られた酸化膜や窒化膜、炭素含有量の多い有機膜で形成されたパターンを基準パターンとして用いることもできる。
底部スペース幅の開口においては、プロセス条件の変動などでパターン劣化が生じる場合は、その部分が露光されているものの露光光強度が弱かったり、反応が不十分であったりするのが原因である。そのため、補正はガス条件のバランスや加速電圧などの変更によりエッチングの選択比を取りつつ底部スペース幅を広げる。対象物がレジストの場合には、アルカリ液の活性度を変化（例えば濃度や機能水添加など）させることで達成できる。また、対象物が酸化膜の場合には、フッ酸などを用いてその濃度を変化させた処理により底部スペース幅を広げたりすることでも達威できる。
本第６の実施形態では、これらのパターン形成方法により形成した微細ホールまたは溝により、それぞれ被加工基板に微細なヴィアまたはトレンチを形成する半導体装置の製造方法を提供できる。
また、これらのパターン形成方法により形成した側壁堆積膜パターンを用いて微細な配線を形成する半導体装置の製造方法を提供できる。
なお、本発明に係るパターン形成方法は、前述した第１〜第６の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは製造工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
例えば、第１〜第６の各実施形態は、前記非特許文献１に開示されているＲＥＬＡＣＳTM 材を用いて実行されるものであるが、必ずしもＲＥＬＡＣＳTM 材を用いる必要はない。本発明者が行った実験によれば、ＲＥＬＡＣＳTM 材の代わりに、例えばレジストパターンとの相互作用が起こらないような一般的な塗布膜を第１のホールパターン５ａ，２３ａ内に設けた後、第１のレジストパターン５，２３を加熱することにより塗布膜をレジストに含浸させつつ第１のホールパターン５ａ，２３ａの径を小さくすることができることが分かった。そして、このような手法を用いても、第１〜第６の各実施形態と同様の効果を得られることが分かった。
また、第１〜第６の各実施形態においては、第１のレジストパターン５，２３のスペース部５ａ，２３ａとして、露光装置の解像度の限界付近の大きさの微細な第１のホールパターン５ａ，２３ａを形成する技術について説明したが、これに限定されるものではない。本発明者が行った実験によれば、一般的なデザインルールの下でパターン形成したスペースパターンに対して第１〜第６の各実施形態に係る技術を適用してスペース幅を細めた後、層間絶縁膜内に配線材料を埋め込んで形成する配線パターンについても、その欠陥密度を格段に小さくすることができることが分かった。
さらに、本発明に係るパターン形成方法が有効な第１のホールパターン５ａ，２３ａの径および第２のホールパターン８ａの径は、前述した大きさには限定されない。本発明に係るパターン形成方法は、例えば形成するホールパターンの径の大きさが約１００ｎｍ以下であれば、前述した効果と同様の効果を得ることができる。また、例えば形成するホールパターンのアスペクト比が約１以上であれば、前述した効果と同様の効果を得ることができる。あるいは、本発明に係るパターン形成方法は、例えば形成するライン・アンド・スペースパターン（Ｌ／Ｓパターン）のスペースパターンの幅が約５０ｎｍ以下であれば、前述した効果と同様の効果を得ることができる。また、例えば形成するＬ／Ｓパターンのスペースパターンのアスペクト比が約２以上のホールパターンであれば、前述した効果と同様の効果を得ることができる。
第１実施形態に係るパターン形成方法をフローチャートにして示す図。 第１実施形態に係るパターン形成方法を示す工程断面図。 第１実施形態に係るパターン形成方法を示す工程断面図。 第１実施形態に係るパターン形成方法を示す工程断面図。 第１実施形態に係る電子デバイスの製造方法を示す断面図。 第２実施形態に係るパターン形成方法をフローチャートにして示す図。 第２実施形態に係るパターン形成方法を示す工程断面図。 第２実施形態に係るパターン形成方法を示す工程断面図。 第２実施形態に係るパターン形成方法を示す工程断面図。 第３実施形態に係るパターン形成方法をフローチャートにして示す図。 第３実施形態に係るパターン形成方法を示す工程断面図。 第４実施形態に係るパターン形成方法をフローチャートにして示す図。 第４実施形態に係るパターン形成方法を示す工程断面図。 第５実施形態に係るパターン形成方法をフローチャートにして示す図。 第５実施形態に係るパターン形成方法を示す工程断面図。 第６実施形態に係るパターン形成方法におけるパターン修正について説明するための断面図。 第６実施形態に係るパターン形成方法について説明するためのもので、開口パターンが正常状態の場合を示す断面図。 第６実施形態に係るパターン形成方法について説明するためのもので、開口パターンが裾引き形状で未開口の可能性がある場合を示す断面図。 第６実施形態に係るパターン形成方法について説明するためのもので、開口パターンが半開口で未開口の可能性がある場合を示す断面図。 第６実施形態に係るパターン形成方法をフローチャートにして示す図。
符号の説明
１…半導体基板（被処理基板）、１ａ…半導体基板の表面（被処理基板の一主面）、２…ＳｉＯ2 膜（層間絶縁膜、被加工膜）、４…ＡｒＦ化学増幅型レジスト膜、４ａ，２２ａ…残渣（スペース部内に残留するレジスト膜）、５，２３…第１のレジストパターン、５ａ，２３ａ…第１のホールパターン（スペースパターン、レジストパターンのスペース部）、６…ＲＥＬＡＣＳTM 材（パターン形成用補助膜の材料）、７，２８…ＲＥＬＡＣＳTM 膜（パターン形成用補助膜）、８ａ…第２のホールパターン（縮小された第１のホールパターン）、１０…プラグ形成用ホールパターン（第２の貫通孔、プラグ形成用パターン）、１１…バリアメタル膜（導電体）、１２…コンタクトプラグ（ヴィアプラグ、導電体）、２２…ＥＵＶ化学増幅型レジスト膜、２４…水分含有膜、２６…ＲＥＬＡＣＳ材を含む水溶液（液体を含有するとともにレジスト膜との相互作用により膜化するパターン形成用補助膜の材料）、４１…ＲＥＬＡＣＳTM 材を含むアルカリ溶液（アルカリ成分を含む液体、パターン形成用補助膜の材料）

Claims (5)

  1. 被処理基板の一主面上に設けられたレジスト膜にレジストパターンを形成し、
    このレジストパターンのスペース部の前記被処理基板表面に対し水分含有膜を形成するとともにこの水分含有膜に光を照射し、かつ、前記水分含有膜に水分を含む液体を供給する
    ことを特徴とするパターン形成方法。
  2. 前記水分含有膜に光を照射し、かつ、前記水分含有膜に水分を含む液体を供給する工程は、前記レジストパターンの表層部を親水化した層に変質させるものである、
    ことを特徴とする請求項１に記載のパターン形成方法。
  3. 被処理基板の一主面上に設けられたレジスト膜にレジストパターンを形成し、
    このレジストパターンのスペース部内に残留する前記レジスト膜に対し、前記残留レジスト膜を除去するための液体に溶け易くする易溶化処理を施し、
    前記残留レジスト膜に前記液体を供給し、
    前記液体を供給した後、この液体供給処理が施された前記スペース部内に前記レジスト膜との相互作用により膜化するパターン形成用補助膜の材料を設け、
    前記パターン形成用補助膜の材料と前記レジスト膜とを相互作用させることにより、前記パターン形成用補助膜を前記スペース部内の内側面上に選択的に形成し、
    膜化していない前記パターン形成用補助膜の材料を前記スペース部内から除去して前記パターン形成用補助膜を前記スペース部内に残すことにより、前記スペース部の底面を部分的に露出させる
    ことを特徴とするパターン形成方法。
  4. 被処理基板の一主面上に設けられたレジスト膜にレジストパターンを形成し、
    このレジストパターンのスペース部内に残留する前記レジスト膜に対し、前記残留レジスト膜を除去するための液体に溶け易くする易溶化処理を施し、
    前記残留レジスト膜に前記液体を供給するようにしてなり、
    前記液体の供給は、前記液体を含有するとともに前記レジスト膜との相互作用により膜化するパターン形成用補助膜の材料を前記スペース部内に設けることにより行われ、
    前記パターン形成用補助膜の材料と前記レジスト膜とを相互作用させることにより、前記パターン形成用補助膜を前記スペース部内の内側面上に選択的に形成し、
    膜化していない前記パターン形成用補助膜の材料を前記スペース部内から除去して前記パターン形成用補助膜を前記スペース部内に残すことにより、前記スペース部の底面を部分的に露出させる
    ことを特徴とするパターン形成方法。
  5. 前記レジストパターンを形成した後、前記レジストパターンのスペース部の下部寸法が上部寸法より小さく未開口の可能性がある場合に、下部スペース幅を上部スペース幅に近づけるようにパターン修正を行う、
    ことを特徴とする請求項１〜４のうちのいずれか１項に記載のパターン形成方法。
JP2008177495A 2007-07-10 2008-07-08 パターン形成方法 Withdrawn JP2009038360A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008177495A JP2009038360A (ja) 2007-07-10 2008-07-08 パターン形成方法
US12/170,483 US20090017401A1 (en) 2007-07-10 2008-07-10 Method of forming micropattern
TW097126153A TW200919547A (en) 2007-07-10 2008-07-10 Method of forming micropattern
KR1020080067184A KR101024143B1 (ko) 2007-07-10 2008-07-10 마이크로패턴 형성 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007181318 2007-07-10
JP2008177495A JP2009038360A (ja) 2007-07-10 2008-07-08 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2009038360A true JP2009038360A (ja) 2009-02-19

Family

ID=40439964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008177495A Withdrawn JP2009038360A (ja) 2007-07-10 2008-07-08 パターン形成方法

Country Status (3)

Country Link
JP (1) JP2009038360A (ja)
KR (1) KR101024143B1 (ja)
TW (1) TW200919547A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192837A (ja) * 2010-03-15 2011-09-29 Toshiba Corp 評価装置および評価方法
JP2013113999A (ja) * 2011-11-28 2013-06-10 Hoya Corp モールドの製造方法及びレジスト処理方法
KR20160052616A (ko) * 2013-09-04 2016-05-12 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
JP7304503B1 (ja) 2022-07-11 2023-07-06 上海伝芯半導体有限公司 Ｅｕｖリソグラフィ方法、およびｅｕｖリソグラフィ装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200486601Y1 (ko) 2017-12-08 2018-06-12 박영수 반도체 제조 설비용 이중 주름 배관장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4162756B2 (ja) 1998-05-20 2008-10-08 富士通株式会社 膜のパターニング方法
JP2000058506A (ja) * 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6734120B1 (en) 1999-02-19 2004-05-11 Axcelis Technologies, Inc. Method of photoresist ash residue removal

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192837A (ja) * 2010-03-15 2011-09-29 Toshiba Corp 評価装置および評価方法
JP2013113999A (ja) * 2011-11-28 2013-06-10 Hoya Corp モールドの製造方法及びレジスト処理方法
KR20160052616A (ko) * 2013-09-04 2016-05-12 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
KR20210040167A (ko) * 2013-09-04 2021-04-12 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
KR102394994B1 (ko) 2013-09-04 2022-05-04 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
KR102399752B1 (ko) 2013-09-04 2022-05-20 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
JP7304503B1 (ja) 2022-07-11 2023-07-06 上海伝芯半導体有限公司 Ｅｕｖリソグラフィ方法、およびｅｕｖリソグラフィ装置
KR102598196B1 (ko) * 2022-07-11 2023-11-03 상하이 촨신 세미컨덕터 컴퍼니 리미티드 Euv 리소그래피 방법 및 euv 리소그래피 장비
JP2024009753A (ja) * 2022-07-11 2024-01-23 上海伝芯半導体有限公司 Ｅｕｖリソグラフィ方法、およびｅｕｖリソグラフィ装置

Also Published As

Publication number Publication date
KR20090006019A (ko) 2009-01-14
TW200919547A (en) 2009-05-01
KR101024143B1 (ko) 2011-03-22

Similar Documents

Publication Publication Date Title
TWI261880B (en) Photolithography method to prevent photoresist pattern collapse
US7846623B2 (en) Resist pattern and reflow technology
US20110171585A1 (en) Photolithography Method
JP2016541119A (ja) 直流重ね合わせフリーズ
JP2008091851A (ja) 半導体素子のハードマスクパターン形成方法
JP2009038360A (ja) パターン形成方法
TW202217444A (zh) 光阻之乾式顯影製程
JP2010182732A (ja) 半導体装置の製造方法
US20060257749A1 (en) Method for reducing critical dimension
JP5295968B2 (ja) 半導体装置の製造方法および装置
US20080220375A1 (en) Methods of reworking a semiconductor substrate and methods of forming a pattern in a semiconductor device
JP5137333B2 (ja) イオン注入用マスクパターンの形成方法及び半導体素子の製造方法
JP2012256726A (ja) レジスト膜のリワーク方法および半導体装置の製造方法ならびに基板処理システム
KR101106375B1 (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
JP2010156819A (ja) 半導体装置の製造方法
JP2006108564A (ja) 電子デバイスの製造方法および露光システム
US20040259004A1 (en) Method for fabricating a resist mask for patterning semiconductor substrates
US7998663B2 (en) Pattern formation method
JP2008066467A (ja) パターン形成方法
KR100819647B1 (ko) 반도체 소자의 제조 방법
JP4730533B2 (ja) 基材処理方法
JP2001326173A (ja) パターン形成方法
Petrillo et al. Utilization of spin-on and reactive ion etch critical dimension shrink with double patterning for 32 nm and beyond contact level interconnects
JP2015528644A (ja) Ｅｕｖレジスト感度の減少
Kondo et al. The optimizations of resist shrink process using track-based technology

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111004