JP5137333B2 - イオン注入用マスクパターンの形成方法及び半導体素子の製造方法 - Google Patents

Description

本発明はイオン注入用マスクパターンの形成方法及び半導体素子の製造方法に関する。

現在、メモリ素子の応用分野が拡張されるに伴い、集積度は向上されつつ電気的特性は低下しない大容量のメモリ素子を製造するための技術開発が切実に求められている。これに応じて、フォトリソグラフィ（photo-lithography）工程、セル構造および配線形成物質と絶縁膜形成物質の物性限界等を改善して安定した作動を行う半導体素子の工程条件を得るための研究が多角的になされている。

一方、電気的特性のある素子を製造するためには半導体素子の製造工程時にイオン注入工程が必須に行わなければならず、このような工程を安定に行ってこそ半導体素子の最終収率を向上させることができる。

一般的なイオン注入工程を行う方法は、図１（ａ）〜（ｄ）に示した通りである。
即ち、図１（ａ）に示されているように、素子分離膜（図示省略）が備えられた半導体基板１の上部にゲート物質層（図示省略）を形成し、写真食刻工程を行いゲートラインパターン３を形成する。

前記図１（ａ）のゲートラインパターン３を埋め込むため、前記ゲートラインパターン３を含む結果物の全面に図１（ｂ）に示したようなフォトレジスト層５を形成する。
次いで、前記図１（ｂ）のフォトレジスト層５に対しイオン注入用露光マスクを利用した露光および現像工程を行い、図１（ｃ）に示したようなフォトレジストパターン５−１を形成する。

参考に、前記フォトレジストパターン５−１が後続のイオン注入工程時にイオン注入用マスクに利用され得るよう、イオン注入領域が形成されるＢＬＣノード領域１１は一定の幅ａに開口され、イオン注入領域が形成されないＳＮＣノード領域１３は一定の厚さｂに埋め込まれる。

以後、図１（ｄ）に示されているように、前記フォトレジストパターン５−１をイオン注入用マスクパターンに利用するイオン注入工程７を行う。

しかし、前述のような従来のイオン注入工程を行う方法には、次のような問題点がある。
即ち、半導体素子のパターン線幅（Critical Dimension；ＣＤ）の減少で前記ゲートラインパターンのアスペクト比（aspect ratio）が増加したため、露光工程時にゲートラインパターンの下部まで露光源に十分露出されず、現像工程が完了した後も図１（ｃ）に示したようにＢＬＣノード領域１１にフォトレジスト物質９が残留する。それだけでなく、フォトレジスト物質を利用してゲートラインパターンを埋め込むとき均一に埋め合わせることができないので、ヴォイド（void）（図示省略）が発生する。

このような問題点を改善するため、前記最終構造物に対するエッチバック（etch-back）工程であるデスカム（descum）工程を行うが、このとき図１（ｄ）に示したようにＢＬＣノード領域１１のフォトレジストパターンの上部幅ａ′が広くなるだけでなく、ＳＮＣノード領域１３のフォトレジストパターンの厚さｂ′が減少する。

その結果、前記ＳＮＣノード領域１３のフォトレジストパターンはイオン注入工程でバリアの役割を果たすことができるほど十分な厚さを得ることができないため、イオン注入工程時にイオン注入領域が形成されない領域まで損傷されるという、さらに他の問題が発生する。
このような問題点は高いレンズ開口数（Numerical Aperture；ＮＡ）を有する露光装置を用いてアスペクト比の高い超微細パターンを形成する最近の場合さらに深化し、最終半導体素子の製造収率が減少する。

本発明は、イオン注入用マスクパターンであるフォトレジストパターンを形成する前に、ゲートラインパターン表面にコーティング膜を形成する方法をさらに含み、信頼度の向上したイオン注入用マスクパターンの形成方法及び半導体素子の製造方法を提供することに目的がある。

本発明に係るイオン注入用マスクパターンの形成方法は、
半導体基板上にゲートラインパターンを形成する段階と、
前記ゲートラインパターン表面にコーティング膜を形成する段階と、
前記ゲートラインパターンの上部に対しプラズマ処理工程を行う段階と、
これら段階を経て得られた構造物上に疎水性または親水性の物性を有するフォトレジスト層を形成する段階と、
前記ゲートラインパターン上にフォトレジストパターンを得るため前記フォトレジスト層をパターニングする段階とを含み、
前記コーティング膜は、前記フォトレジスト層と相反する物性を有し、
前記コーティング膜の表面張力は前記フォトレジスト膜より低いことを特徴とする。

ここで、前記コーティング膜は、ヒドロキシエチルメタクリレート、Ｎ−ビニール−２−ピロリドン、メタクリル酸およびアクリルアミドでなる群から選択された化合物またはこれらの低重合体で形成されることが好ましい。

また、前記コーティング膜は、前記表面張力が前記フォトレジスト膜より低い化合物を有機溶媒または水性溶媒に溶解させて溶液を得る段階と、前記ゲートラインパターンが形成された半導体基板を前記溶液に沈漬する段階とを含む方法で形成されることが好ましい。

また、前記コーティング膜は半導体基板が位置する真空状態のチャンバ内に前記表面張力が前記フォトレジスト膜より低い化合物をガス状態に流して形成されることが好ましい。

また、前記プラズマ処理工程は、Ｏ_２プラズマガスを利用して前記ゲートラインパターン上部の前記コーティング膜を除去することが好ましい。

また、本発明に係る半導体素子の製造方法は、イオン注入用マスクパターンの形成方法を含むことを特徴とする。

本発明の方法により安定したイオン注入工程を行うことができるイオン注入工程用マスクパターンを得ることができるので、半導体素子の最終収率を高めることができる。

以下、本発明を図２（ａ）〜（ｅ）を利用して詳しく説明する。
先ず、図２（ａ）に示されているように、素子分離膜が備えられた半導体基板１２１上にゲートラインパターン１２３を形成する。

前記ゲートラインパターン１２３は通常のＶｔスクリーン酸化工程およびwell／チャンネル形成工程を行った後、ゲート酸化膜（図示省略）、ドーピングされたシリコン層（図示省略）、タングステンシリサイド膜（図示省略）およびゲートハードマスク層（図示省略）を順次積層し、パターニングして形成する。

前記図２（ａ）のゲートラインパターン１２３を含む構造物の表面に、図２（ｂ）に示したようにコーティング膜１２５を形成する。
このとき、前記コーティング膜はフォトレジスト膜より表面張力が低いもので、フォトレジストの物性と逆の物性を有する化合物を含むものであれば特に限定しないが、フォトレジスト物質が疏水性の場合、親水性を有する化合物を含むのが好ましい。例えば、前記コーティング膜はヒドロキシエチルメタクリレート（hydroxyethyl methacrylate）、Ｎ−ビニール−２−ピロリドン（N-vinyl-2-pyrollidone）、メタクリル酸（methacrylic acid）およびアクリルアミド（acrylamide）でなる群から選択された化合物またはこれらのオリゴマ（oligomer）を利用することができる。

前記コーティング膜は、i）表面張力がフォトレジスト膜より低い化合物を有機溶媒や水性溶媒に溶解させて溶液を得た後、ゲートラインパターンが形成されたウエハを前記溶液内に沈漬する方法や、ii）ガス状態の前記表面張力がフォトレジスト膜より低い化合物を真空状態のチャンバ内に供給する方法を利用してＳＡＭ（Self Assemble Monolayer）を形成する。

次いで、Ｏ_２プラズマ等のガスプラズマを利用して前記図２（ｂ）の結果物の上部を処理し、図２（ｃ）に示したようにゲートラインパターン１２３の上部のコーティング膜１２５を除去する。このときゲートラインパターン１２３の側面はパターンの上部よりプラズマの影響を少なく受けるため、ゲートラインパターン１２３の表面にはコーティング膜１２５がそのまま形成されている。

その次に、前記図２（ｃ）の構造物全面にフォトレジスト層１２７を形成すれば、コーティング膜１２５とフォトレジスト物質との界面張力の差でゲートラインパターン１２３の間の領域にフォトレジスト層１２７が埋め込まれない。その結果、図２（ｄ）で示したようにゲートラインパターン１２３上にのみフォトレジスト層１２７が形成され、ゲートラインパターン１２３の間はあき空間１２９として残る。

前記図２（ｄ）のフォトレジスト層１２７に対する露光および現像工程を行い、図２（ｅ）に示したようなフォトレジストパターン１２７−１を形成する。前記現像工程を行うあいだ、開口したＢＬＣノード領域１３１のコーティング膜１２５も共に除去される反面、ＳＮＣノード領域１３３のコーティング膜１２５は除去されない。

このとき、本発明により形成されたフォトレジスト層１２７はゲートラインパターン１２３の間に埋め込まれないため、現像工程が完了した後にもゲートラインパターンの間ＢＬＣ領域内にフォトレジスト残留物を残さない。これに伴い、従来に行われていたデスカム工程段階を削除することができるので、フォトレジストパターンの損傷がなく、安定したイオン注入用マスクパターンを形成することができる。

前述のように、本発明ではゲートラインパターンの表面にフォトレジストと物性の相違するコーティング膜を形成することにより、ゲートラインパターンの間にフォトレジスト物質が埋め込まれることを防ぎ、これにより後続のフォトレジストパターンの形成工程が完了した後もＢＬＣ領域にフォトレジスト物質が残留することを防ぐことができる。

従って、ゲートラインパターンの間にフォトレジスト残留物を除去するため必須に行われていたデスカム工程段階を削除することができるので、後続のイオン注入工程時にイオン注入用マスクに利用され得るほど十分な厚さを有するマスクパターンを形成することができるので、安定した後続のイオン注入工程を行うことができる。その結果、半導体素子の製造コストを減少させることができる。

さらに、本発明では前記のような方法を含む半導体素子の製造方法と、これにより製造された半導体素子を提供する。

従来のイオン注入工程を行う方法を示した工程概略図である。 本発明のイオン注入用マスクパターンを利用してイオン注入工程を行う方法を示した工程概略図である。

符号の説明

１、１２１ 半導体基板
３、１２３ ゲートラインパターン
５、１２７ フォトレジスト層
５−１、１２７−１ フォトレジストパターン
７ イオン注入工程
９ フォトレジスト残留物
１２５ コーティング膜
１２９ ゲートラインパターン間の空間
１１、１３１ ビットラインコンタクト
１３、１３３ ストリッジノードコンタクト
ａ、ａ′ビットライン領域に形成されたフォトレジストパターン開口部の幅
ｂ、ｂ′ストリッジノード領域に形成されたフォトレジストパターンの厚さ

Claims (6)

1. 半導体基板上にゲートラインパターンを形成する段階と、
   前記ゲートラインパターン表面にコーティング膜を形成する段階と、
   前記ゲートラインパターンの上部に対しプラズマ処理工程を行う段階と、
   これら段階を経て得られた構造物上に疎水性または親水性の物性を有するフォトレジスト層を形成する段階と、
   前記ゲートラインパターン上にフォトレジストパターンを得るため前記フォトレジスト層をパターニングする段階とを含み、
   前記コーティング膜は、前記フォトレジスト層と相反する物性を有し、
   前記コーティング膜の表面張力は前記フォトレジスト膜より低いことを特徴とするイオン注入用マスクパターンの形成方法。
2. 前記コーティング膜は、ヒドロキシエチルメタクリレート、Ｎ−ビニール−２−ピロリドン、メタクリル酸およびアクリルアミドでなる群から選択された化合物またはこれらの低重合体で形成されることを特徴とする請求項１に記載のイオン注入用マスクパターンの形成方法。
3. 前記コーティング膜は、前記表面張力が前記フォトレジスト膜より低い化合物を有機溶媒または水性溶媒に溶解させて溶液を得る段階と、前記ゲートラインパターンが形成された半導体基板を前記溶液に沈漬する段階とを含む方法で形成されることを特徴とする請求項１に記載のイオン注入用マスクパターンの形成方法。
4. 前記コーティング膜は半導体基板が位置する真空状態のチャンバ内に前記表面張力が前記フォトレジスト膜より低い化合物をガス状態に流して形成されることを特徴とする請求項１に記載のイオン注入用マスクパターンの形成方法。
5. 前記プラズマ処理工程は、Ｏ_２プラズマガスを利用して前記ゲートラインパターン上部の前記コーティング膜を除去することを特徴とする請求項１に記載のイオン注入用マスクパターンの形成方法。
6. 請求項１に記載のイオン注入用マスクパターンの形成方法を含むことを特徴とする半導体素子の製造方法。

Images