CN1992170A - 形成用于离子注入的掩模图案的方法 - Google Patents

形成用于离子注入的掩模图案的方法 Download PDF

Info

Publication number
CN1992170A
CN1992170A CNA2006100803091A CN200610080309A CN1992170A CN 1992170 A CN1992170 A CN 1992170A CN A2006100803091 A CNA2006100803091 A CN A2006100803091A CN 200610080309 A CN200610080309 A CN 200610080309A CN 1992170 A CN1992170 A CN 1992170A
Authority
CN
China
Prior art keywords
gate line
line pattern
coated film
pattern
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100803091A
Other languages
English (en)
Other versions
CN100487866C (zh
Inventor
金珪圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1992170A publication Critical patent/CN1992170A/zh
Application granted granted Critical
Publication of CN100487866C publication Critical patent/CN100487866C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/167—Coating processes; Apparatus therefor from the gas phase, by plasma deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种形成用于离子注入的掩模图案的方法，所述方法包括：在半导体基底上形成栅极线图案；在所述栅极线图案上形成涂布膜；对于所述栅极线图案的顶部分实施等离子体处理；在所得的结构上形成光致抗蚀剂层；及图案化所述光致抗蚀剂层，以获得所述栅极线图案上的一个光致抗蚀剂图案，其中，所述涂布膜的界面张力低于所述光致抗蚀剂层的界面张力。一个用于离子注入的掩模图案能够使用根据本发明的方法获得，使得后续的离子注入工艺稳定地实施，以改进半导体元件的最终产量。

Description

形成用于离子注入的掩模图案的方法
技术领域
本发明总体涉及一种形成用于离子注入的掩模图案的方法。更明确而言，本公开涉及一种包含在一个栅极线图案的表面上形成一层涂布膜及在其上形成一个用于离子注入的光致抗蚀剂掩模图案以稳定地实施后续离子注入处理的方法，该层涂层膜具有比光致抗蚀剂的界面张力(interfacial tension)低的界面张力。
背景技术
随着存储器元件的应用领域扩展，半导体元件的制造技术已经被急迫要求制造一种具有改进的整体性且不降低电气特性的高容量的存储器元件。因此，形成布线及绝缘膜的改进光刻工艺、单元结构及材料的物理特性限制的多方研究已经被实现。
同时，离子注入工艺必须被施加，以形成具有电气特性的存储器元件，稳定地实施离子注入工艺改进了半导体元件的最终产量。
图1a至图1d为说明一种用于实施离子注入工艺的传统方法的图示。
参照图1a，栅极材料层(未图示)形成于包含隔离膜(未图示)的半导体基底1上，且接着，在所得的结构上顺序实施光刻及蚀刻工艺，以形成栅极线图案3。
光致抗蚀剂层5形成于包含栅极线图案3的所得的结构上，如图1b所示，以填充图1a的栅极线图案3。
其后，以一个用于离子注入的曝光掩模对于图1b的光致抗蚀剂层5实施曝光及显影工艺，以形成如图1c所示的光致抗蚀剂图案5-1。将形成离子注入区域的位线接触(bit-line contact，BLC)节点区域11以预定宽度(a)敞开，且不形成离子注入区域的储存节点接触(storage node contact，SNC)节点区域13以预定高度(b)填充，使得光致抗蚀剂图案5-1可以被使用作为后续离子注入工艺中用于离子注入的掩模。
接着，以该光致抗蚀剂图案5-1作为用于离子注入的掩模图案而实施离子注入工艺7(见图1d)。
然而，用于实施离子注入工艺的传统方法具有下列问题。
因为栅极线图案的纵横比(aspect ratio)随着减少一个半导体元件的图案临界尺寸(critical dimension，CD)而增加，所以栅极线图案的下部分在曝光工艺期间不充分曝露于光源。因此，即使在显影工艺完成之后，光致抗蚀剂材料9也继续存在于位线接触节点区域11中，如图1c所示。而且，当使用光致抗蚀剂材料对于栅极线图案作不均匀填充时，产生了空洞(void，未显示)。
为了移除剩余的光致抗蚀剂材料，在最终所得的结构上实施一个为回蚀(etch-back)工艺的清除浮渣(descum)工艺，且位线接触节点区域11的光致抗蚀剂图案的上部分的宽度大小(a′)被放大，且储存节点接触节点区域13的光致抗蚀剂图案的高度(b′)被减小，如图1d所示。结果，因为储存节点接触节点区域13的光致抗蚀剂图案不具有足够的厚度来作为后续离子注入工艺中的阻挡，如图1d所示，所以即使不具有离子注入区域的区域在离子注入工艺期间也被破坏。
当使用一个具有高的透镜数值孔径(numerical aperture，NA)的曝光机形成一个具有高的纵横比的超精细图案时，该破坏更严重，由此减少最终半导体元件的制造产量。
发明内容
本发明的许多实施例涉及提供一种形成用于离子注入的掩模图案的方法，其包含在一个光致抗蚀剂图案上方的栅极线图案的表面上形成涂布膜，光致抗蚀剂图案为一个用于离子注入的掩模图案，由此改进可靠度。
根据本发明的一个实施例，一种形成用于离子注入的掩模图案的方法，其包含：在半导体基底上形成栅极线图案；在该栅极线图案上形成涂布膜；对于该栅极线图案的顶部分实施等离子体处理；在所得的结构上形成光致抗蚀剂层；及实施曝光及显影工艺，以在该栅极线图案上形成光致抗蚀剂图案，其中，该涂布膜的界面张力低于该光致抗蚀剂层的界面张力。
附图说明
为了对于本发明更完整了解，应该参照详细说明及附图。
图1a至1d为显示一种用于实施离子注入工艺的传统方法的图；及
图2a至2e为显示根据本发明的一个实施例的一种实施离子注入工艺的方法的图。
附图标记说明
1、121半导体基底                  3、123栅极线图案
5、127光致抗蚀剂层                5-1、127-1光致抗蚀剂图案
7离子注入工艺                     9光致抗蚀剂材料
125涂布膜                         129栅极线图案之间的空间
11、131位线接触                   13、133储存节点接触
a、a’位线接触节点区域的光致抗蚀剂图案的上部分的宽度大小
b、b’储存节点接触节点区域的光致抗蚀剂图案的高度
具体实施方式
本发明将参照附图(图2a至图2e)而予以叙述。
参照图2a，栅极线图案123形成于包含一层隔离膜的半导体基底121上。
通过实施传统的Vt丝网氧化工艺及阱/沟道形成工艺，循序沉积栅极氧化物膜(未显示)、掺杂硅层(未显示)、硅化钨膜(未显示)及栅极硬掩模层(未显示)且接着图案化所述层，从而获得栅极线图案123。
如图2b所示，涂布膜125形成于包含栅极线图案123的所得的结构的整个表面上。
该涂布膜的界面张力比一个光致抗蚀剂层的界面张力低。在某些实施例中，当该光致抗蚀剂材料为憎水的时，涂布膜包含一个亲水化合物。举例而言，涂布膜包含由甲基丙烯酸羟乙酯、N-乙烯基-2-吡咯酮、异丁烯酸、丙烯酰胺、及其寡聚物组成的组中选择出具有较低界面张力的化合物。
该涂布膜通过使用下列方法而形成：i)一种方法，其包含：在有机溶剂或水溶剂中溶解具有较低界面张力的化合物；及将栅极线图案被形成的半导体基底浸入该溶液中，或ii)一种方法，其用于以气态将该化合物提供至该半导体基底被放置的真空室中，使得该涂布膜形成自组单层(Self-AssembleMonolayer，SAM)。
其后，使用诸如氧气等离子体气体的气体等离子体处理所得的结构的顶部分，以仅去除栅极线图案123的顶表面的涂布膜125，如图2c所示。因为栅极线图案123的侧表面比栅极线图案123的顶部分较不受等离子体影响，所以栅极线图案123的侧表面上的涂布膜125继续存在于其上。
当光致抗蚀剂层127形成于图2c所得的结构的整个表面上时，光致抗蚀剂层127因为涂布膜125及光致抗蚀剂层127的界面张力差而不填充于栅极线图案123之间的部分中。因此，光致抗蚀剂层127仅形成于栅极线图案123的顶部分，且未被占用的空间129继续存在于栅极线图案123之间，如图2d所示。
在图2d的光致抗蚀剂层127上实施曝光及显影工艺，以形成光致抗蚀剂图案127-1，如图2e所示。在该显影工艺期间，还去除了敞开的位线接触(bit-line contact，BLC)节点区域131中的涂布膜125，然而，没有去除储存节点接触(storage node contact，SNC)节点区域133中的涂布膜125。
因为栅极线图案123之间不填充光致抗蚀剂层127，所以在显影工艺之后，无光致抗蚀剂剩余物继续存在于位线接触节点区域131中。结果，因为不施加传统的清除浮渣(descum)工艺，所以形成一个用于离子注入的稳定掩模图案，而不破坏光致抗蚀剂图案。
如上文所述，具有与光致抗蚀剂层的物理性质不同的化合物涂布于该栅极线图案的表面上，由此防止光致抗蚀剂层填充于栅极线图案之间，且在光致抗蚀剂图案形成之后，还继续存在于位线接触节点区域中。
因为曾经必须被实施以去除栅极线图案之间的光致抗蚀剂剩余物的清除浮渣工艺系能够被省略，以获得具有被使用作为用于离子注入工艺的掩模的足够厚度的掩模图案，所以可以安全地实施后续的离子注入工艺。因此，半导体元件的制造成本能够减少。
此外，本发明提供一种由上述方法制造的半导体元件。
如上文所述，一个用于离子注入的掩模图案能够使用一种根据本发明的一个实施例的方法获得，使得后续的离子注入工艺稳定地实施，以改进半导体元件的最终产量。
虽然本发明已经针对某些实施例而叙述，对于本领域的技术人员而言为明显的是，许多改变及修改能够在不偏离权利要求所界定的本发明的精神及范畴下被实施。

Claims (8)

1、一种形成用于离子注入的掩模图案的方法，包括：
在半导体基底上形成栅极线图案；
在所述栅极线图案上形成涂布膜；
对于所述栅极线图案的顶部分实施等离子体处理；
在所得的结构上形成光致抗蚀剂层；及
图案化所述光致抗蚀剂层，以获得所述栅极线图案上的一个光致抗蚀剂图案，
其中，所述涂布膜的界面张力低于所述光致抗蚀剂层的界面张力。
2、如权利要求1的方法，其中，所述涂布膜包括一个由甲基丙烯酸羟乙酯、N-乙烯基-2-吡咯酮、异丁烯酸、丙烯酰胺、及其寡聚物组成的组中选择出的化合物。
3、如权利要求1的方法，其中，所述涂布膜通过使用一种方法而形成，所述方法包括：
i)在有机溶剂或水溶剂的中溶解具有较低界面张力的化合物；及
ii)将具有所述栅极线图案的半导体基底浸入所述溶液中。
4、如权利要求1的方法，其中，所述涂布膜通过使用一个方法而形成，所述方法用于以气态将一个具有较低界面张力的化合物提供至所述半导体基底被放置于其中的真空室中。
5、如权利要求1的方法，其中，所述等离子体处理使用氧气等离子体气体而实施，以去除形成于所述栅极线图案的顶部分上的涂布膜。
6、一种半导体元件，包括：
半导体基底；
形成于所述半导体基底上的栅极线图案；
形成于所述栅极线图案的顶部分上的涂布膜，其中，等离子体处理对于所述栅极线图案的顶部分实施；及
形成于所得的结构上的光致抗蚀剂层，
其中，所述光致抗蚀剂层被处理，以在所述栅极线图案上形成光致抗蚀剂图案，
其中，所述涂布膜的界面张力比所述光致抗蚀剂层的界面张力低。
7、如权利要求6的元件，其中，所述涂布膜包括一个由甲基丙烯酸羟乙酯、N-乙烯基-2-吡咯酮、异丁烯酸、丙烯酰胺、及其寡聚物组成的组中选择出的化合物。
8、如权利要求6的元件，其中，所述等离子体处理使用氧气等离子体气体而实施，以去除形成于所述栅极线图案的顶部分上的涂布膜。
CNB2006100803091A 2005-12-30 2006-05-09 形成用于离子注入的掩模图案的方法及半导体元件 Expired - Fee Related CN100487866C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR135279/05 2005-12-30
KR1020050135279A KR100685598B1 (ko) 2005-12-30 2005-12-30 이온주입용 마스크 패턴 형성 방법

Publications (2)

Publication Number Publication Date
CN1992170A true CN1992170A (zh) 2007-07-04
CN100487866C CN100487866C (zh) 2009-05-13

Family

ID=38104307

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100803091A Expired - Fee Related CN100487866C (zh) 2005-12-30 2006-05-09 形成用于离子注入的掩模图案的方法及半导体元件

Country Status (5)

Country Link
US (1) US7767592B2 (zh)
JP (1) JP5137333B2 (zh)
KR (1) KR100685598B1 (zh)
CN (1) CN100487866C (zh)
TW (1) TWI314586B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915331A (zh) * 2012-12-31 2014-07-09 罗门哈斯电子材料有限公司 离子注入方法
CN111063851A (zh) * 2019-12-30 2020-04-24 江苏厚生新能源科技有限公司 一种万能图案分布式涂胶隔膜的制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181710B2 (ja) * 2008-02-14 2013-04-10 住友電気工業株式会社 半導体装置の製造方法
JP6448903B2 (ja) * 2012-12-31 2019-01-09 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ イオン注入法
US9754791B2 (en) 2015-02-07 2017-09-05 Applied Materials, Inc. Selective deposition utilizing masks and directional plasma treatment
US10707070B2 (en) * 2017-09-29 2020-07-07 Tokyo Electron Limited Methods and systems for coating a substrate with a fluid

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311626A (ja) * 1989-06-08 1991-01-18 Matsushita Electron Corp 半導体装置の製造方法
JPH03274720A (ja) * 1990-03-23 1991-12-05 Mitsubishi Electric Corp 半導体装置の形成方法
JP2836530B2 (ja) * 1995-04-27 1998-12-14 日本電気株式会社 半導体装置の製造方法
JPH08316120A (ja) * 1995-05-16 1996-11-29 Matsushita Electron Corp レジスト塗布方法
US5879863A (en) * 1997-01-22 1999-03-09 Kabushiki Kaisha Toshiba Pattern forming method
US6096656A (en) * 1999-06-24 2000-08-01 Sandia Corporation Formation of microchannels from low-temperature plasma-deposited silicon oxynitride
US6251569B1 (en) * 1999-08-13 2001-06-26 International Business Machines Corporation Forming a pattern of a negative photoresist
JP4095763B2 (ja) 2000-09-06 2008-06-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6326269B1 (en) * 2000-12-08 2001-12-04 Macronix International Co., Ltd. Method of fabricating self-aligned multilevel mask ROM
KR100393118B1 (ko) * 2001-02-22 2003-07-31 현만석 반도체 소자의 레지스트 패턴 형성 방법 및 이 방법에서 사용되는 반도체 웨이퍼 세척액
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
JP2004071996A (ja) 2002-08-09 2004-03-04 Hitachi Ltd 半導体集積回路装置の製造方法
KR100538884B1 (ko) * 2004-03-30 2005-12-23 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
CN100541327C (zh) * 2004-05-21 2009-09-16 明德国际仓储贸易(上海)有限公司 液晶显示元件散乱层光阻组成物
KR100680402B1 (ko) * 2004-05-22 2007-02-08 주식회사 하이닉스반도체 이멀젼 리소그래피용 액체 조성물 및 이를 이용한리소그래피 방법
US20050260528A1 (en) * 2004-05-22 2005-11-24 Hynix Semiconductor Inc. Liquid composition for immersion lithography and lithography method using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915331A (zh) * 2012-12-31 2014-07-09 罗门哈斯电子材料有限公司 离子注入方法
CN103915331B (zh) * 2012-12-31 2017-06-23 罗门哈斯电子材料有限公司 离子注入方法
CN111063851A (zh) * 2019-12-30 2020-04-24 江苏厚生新能源科技有限公司 一种万能图案分布式涂胶隔膜的制备方法

Also Published As

Publication number Publication date
TW200724709A (en) 2007-07-01
TWI314586B (en) 2009-09-11
JP5137333B2 (ja) 2013-02-06
US20070152305A1 (en) 2007-07-05
CN100487866C (zh) 2009-05-13
JP2007184515A (ja) 2007-07-19
KR100685598B1 (ko) 2007-02-22
US7767592B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
CN1992170A (zh) 形成用于离子注入的掩模图案的方法
US20080248654A1 (en) Method of forming a micro pattern of a semiconductor device
KR100291332B1 (ko) 반도체소자의제조방법
US7285814B2 (en) Dynamic random access memory circuitry and integrated circuitry
CN1110075C (zh) 制造半导体器件的方法
CN1187041A (zh) 半导体存储器件及其制造方法
KR100299513B1 (ko) 반도체 메모리 소자의 제조방법
US7968398B2 (en) Method for producing a floating gate with an alternation of lines of first and second materials
US7534553B2 (en) Method for fabricating semiconductor device
US20050145896A1 (en) Memory device and method of manufacturing the same
CN1146037C (zh) 半导体存储单元的制造方法
US6878601B1 (en) Method for fabricating a capacitor containing metastable polysilicon
KR100656510B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR100333665B1 (ko) 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법
CN1192419C (zh) 利用减少漏极植入范围而缩小器件尺寸的方法
CN1260821C (zh) 非易失性内存及其制造方法
KR940009996B1 (ko) 반도체장치의 제조방법
KR930004345B1 (ko) 적층캐패시터 구조의 전하저장전극 제조방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR950006732B1 (ko) 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법
US20030030101A1 (en) Semiconductor device and manufacturing method thereof
KR100557923B1 (ko) 반도체 메모리 소자의 제조방법
KR100778853B1 (ko) 플래쉬 메모리의 제조방법
KR20000039735A (ko) 반도체 소자의 게이트 절연막 형성방법
KR20020096741A (ko) 플래쉬 메모리 셀의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090513

Termination date: 20130509