CN1146037C - 半导体存储单元的制造方法 - Google Patents

半导体存储单元的制造方法 Download PDF

Info

Publication number
CN1146037C
CN1146037C CNB971037914A CN97103791A CN1146037C CN 1146037 C CN1146037 C CN 1146037C CN B971037914 A CNB971037914 A CN B971037914A CN 97103791 A CN97103791 A CN 97103791A CN 1146037 C CN1146037 C CN 1146037C
Authority
CN
China
Prior art keywords
field oxide
contact hole
substrate
film
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971037914A
Other languages
English (en)
Other versions
CN1174407A (zh
Inventor
高相基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of CN1174407A publication Critical patent/CN1174407A/zh
Application granted granted Critical
Publication of CN1146037C publication Critical patent/CN1146037C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种半导体存储单元制造方法包括具有有源区的半导体衬底上形成预定厚度的场氧化膜以覆盖有源区；去掉部分场氧化膜；在有源区的预定位置上形成至少一个栅极电极；在衬底内在栅极电极的每一侧上形成第[1]二源极区和漏极区；在包括栅极电极的衬底的上形成层间电介质膜；刻蚀层间电介质膜形成接触孔；在衬底规定区域上和接触孔内形成位线；刻蚀层间电介质膜形成节点接触孔以把部分第[1]二源极区和与第[1]二源极区毗邻的部分场区露出；在层间电介质膜上和通过该处的节点接触孔内形成节点电极。

Description

半导体存储单元的制造方法
技术领域
本发明涉及半导体单元的制造方法，特别是涉及改进的半导体单元的制造方法用于生长场氧化膜到某一厚度，消除部分具有某一厚度的场氧化膜并把它重迭到有源区上以在其中得到一个足够的有源区。
背景技术
图1A到1E是用于说明现有半导体存储单元的连续制造步骤的剖面图。
现在参看图1A。在半导体衬底1上边有一个没有示出来的阱。阱中依次淀积有氧化膜2和氮化膜3以在部分衬底1中确定一个场区和一个有源区，而且用刻蚀工艺在它上边形成有源图形。
如图1B所示，利用有源图形作掩模，氧化半导体衬底1以形成场氧化膜4，用蚀刻法去除有源图形以使有源区3a露在外边。在半导体衬底1上进行穿孔阻止离子注入的工序。
参看图1C。在衬底1上顺序淀积栅极氧化膜与和栅极多晶硅6，而且利用光刻工艺和蚀刻工艺在其上边形成至少一个栅极电极图形。
在图1C中，在形成场氧化膜4之前，N场掩模被用来执行场阻止离子注入。然后，去掉氮化膜3，进行穿孔阻止离子注入和沟道离子注入，去掉氧化膜2，在已暴露的有源区3a上依次淀积栅极氧化膜5和栅极多晶硅6。在这里，可用光刻工艺和刻蚀工艺形成栅极电极图形。
在栅极电极图形的各侧壁上形成侧壁衬垫7。把栅极电极图形用作掩模，向衬底1的有源区进行离子注入以形成用作源/漏区的至少一个杂质区8。
如图1D所示，在具有栅极电极图形的半导体衬底1上形成一个层间电介质膜(以后，称之为“ILD”膜)9。通过刻蚀ILD膜9的一部分形成接触孔10以彻底露出大于一个杂质区的部分。
参看图1E，在包括在接触孔10内的ILD膜9上形成了位线11。
如在图1E中示出的那样，在包括位线的ILD膜9上淀积另一绝缘层12，然后刻蚀该绝缘层12以使杂质区8的一部分露出从而形成节点接触孔13。之后，在包括在节点接触孔13内的绝缘层12上形成节点电极14。
图2A到图2C示出了现有半导体存储单元制造工艺的部分步骤的概况图。
参看图2A，图中示出了根据LOCOS方法生成的场氧化膜4所确定的场区和在场区上的多个有源区3a。在相邻的有源区3a之间生长的场区4和其他的区相比其厚度更薄一些(用“十”标示的区)。
如图2B所示，图中示出了已形成在有源区3a上边的栅极6和场氧化膜4。
参看图2C，图中示出了形成于有源区3a上边的接触孔10和节点接触孔13。
如上所述，当在常规的半导体制造过程中应用LOCOS方法形成有源区而且如果把它应用在大于64M的DRAM中去的话，由于这是一个大规模集成因而使单元电路面积减小。因此，在有源区之间的间隔减小，而且在一个狭窄的空间中生长的场氧化膜的厚度相对于那种为了使器件与在有源区之间具有较大的间隔的区域隔离而生成的场氧化膜的厚度来说非常之薄。于是，隔离特性将会被破坏，从而导致减少阈值电压。
因为在有源区之间间隔较窄的区域上的场氧化膜被生成为在有源区之间有较宽的间隔的区的60～70％的程度，故形成了鸟喙(bird beak)的场氧化膜的一部分被去掉以确保有源区减小上述缺点。结果是一般说来存在一个缺点：由于不断增长的高集成化而形成的场氧化膜的厚度变薄将危及器件隔离特性。
发明内容
因此，本发明的第一个目是提供一种通过加宽有源区之间间隔来生长具有某一厚度场氧化膜的半导体存储单元制造方法。
本发明的第二个目的是提供一种通过刻蚀具有某一厚度的场氧化膜以确保足够宽的有源区的半导体存储单元的制造方法。
为了达到上述目的，本发明所提供的半导体存储单元制造方法包括下述步骤：在半导体衬底上与有源区相邻地形成具有鸟喙部分的场氧化膜以覆盖有源区；去掉场氧化膜上的鸟喙部分；在有源区上形成至少一个栅极电极；在衬底中栅极电极的每一侧形成第一源极区和漏极区；在栅极电极图形的每一侧壁上形成侧壁衬垫；在包括栅极电极的衬底上形成层间电介质膜；刻蚀层间电介质膜形成接触孔以露出所述漏极区；在接触孔内和层间电介质膜上形成位线刻蚀层间电介质膜形成节点接触孔以露出第一源极区和部分半导体衬底，露出衬底的部分是场氧化膜的鸟喙被去除的部分；在层间电介质膜上和通过该处的节点接触孔内形成节点电极，由此在上述半导体衬底部分上形成一第二源极区。
此外，根据本发明，提供了一种半导体存储单元制造方法，其中，在形成了场氧化膜之后，施行场阻止离子注入和沟道离子注入。
还有，根据本发明，提供一种半导体存储单元制造方法，其中，形成节点电极的步骤还包括淀积非掺杂多晶硅，以及在上述非掺杂多晶硅中注入杂质离子的步骤。
再有，根据本发明，提供一种半导体存储单元制造方法，其中，节点电极用掺杂的多晶硅形成。
附图说明
图1A到图1E的剖面图依次示出了现有存储单元的制造工序；
图2A到图2C图示出了现有的半导体存储单元制造工序的一部分步骤；
图3A到图3E的剖面图依次示出了本发明的半导体存储单元制造过程；
图4A到图4C图示出了本发明半导体制造方法的部分步骤。
具体实施方式
现在参照附图说明本发明的半导体存储单元制造方法。
首先，如图3A所示，在半导体衬底11上依次淀积基底氧化膜12和氮化膜13并使之图形化。
如图3B所示，以已图形化的氧化膜12和氮化膜13为掩模，应用LOCOS方法形成场氧化膜14，然后，去掉已图形化的氧化膜12和氮化膜13以露出有源区13a，场氧化膜14具有与所述有源区相邻的鸟喙部分。
参看图3C，向半导体衬底11中注入了N-离子以在衬底1里边分别形成穿孔阻止区11a和场阻止区11b。然后，用湿法刻蚀技术，去掉场氧化膜14的鸟喙部分14a。接着，在有源区13a上淀积栅极氧化膜15和栅极多晶硅，然后施行光刻工艺和刻蚀工艺以形成至少一个栅极电极图形16。然后，向半导体衬底11的栅极电极图形16的两侧中注入N-离子，由此在半导体衬底中形成第一源极区18a和漏极区18b。然后，通过淀积一种称为高温低压电介质膜(此后简称为HLD膜，图中未示出)的氧化膜并深腐蚀该HLD膜，在栅极电极图形16的每一侧壁上形成侧壁衬垫17。HLD膜是通过在高温和低压条件下淀积介电材料而形成的电介质膜。在淀积HLD膜的过程中，第一源极区和漏极区18a和18b的N-杂质离子被扩散至栅电极图形16之下。因此，在形成侧壁衬垫17之后，第一源极区18a和漏极区18b与栅电极图形16重叠。
如图3D所示，在其上包括栅极电极图形16的衬底11上淀积ILD膜19并用刻蚀技术使漏极区域18露出来以形成接触孔20。接着，在接触孔20内和ILD19上形成位线21。
参考图3E，在ILD膜19和位线21上淀积绝缘膜22，选择刻蚀掉绝缘膜22以形成节点接触孔23。通过节点接触孔23露出第一源极区18a和部分半导体衬底11。该部分是指去除场氧化膜14的鸟喙14a(如图3B所示)的那部分。然后，在节点接触孔23内和部分绝缘膜22上形成节点电极24，这里，由掺杂多晶硅形成的节点电极24中所掺入的杂质自动掺杂到衬底11中去，由此在半导体衬底11上的去除鸟喙的部分和第一源极区18a形成N-区18a’。N-区18a’称为第二源极区18a’，并与第一源极区18a重叠。
节点电极24可用在第一步骤中淀积非掺杂多晶硅且在下一个步骤中施行离子注入的方法形成。
图4A到4C是本发明的半导体存储单元制造工序图。
如图4A所示，在场区上利用LOCOS法生成场氧化膜14和多个有源区13a。
相邻的有源区13a相互不重迭，这样环绕着有源区13a生成的场氧化膜具有恒定的厚度。图4A中的虚线表明每一有源区的水平长度。有源区13a和现有技术中的有源区相比减小了一定程度，利用这个办法可以克服由于有源区相互重叠而导致的场氧化物厚度差异这一不足。
图4B示出了形成在有源区13a上的栅极16和场氧化膜14。
在图4C中，在每一个有源区13a内形成接触孔20和节点接触孔23。每一有源区13a的水平长度并不是把节点接触孔23全部包括在内而是与之部分重叠。
综上所述，本发明的方法通过在有源区之间有较宽间隔来生长场氧化物来改进器件的绝缘性和可结性。

Claims (6)

1.一种半导体存储单元制造方法，它由下述步骤组成：
在半导体衬底上与有源区相邻地形成具有鸟喙部分的场氧化膜以覆盖有源区；
去掉场氧化膜上的鸟喙部分；
在有源区上形成至少一个栅极电极；
在衬底中栅极电极的每一侧形成第一源极区和漏极区；
在栅极电极图形的每一侧壁上形成侧壁衬垫；
在包括栅极电极的衬底上形成层间电介质膜；
刻蚀层间电介质膜形成接触孔以露出所述漏极区；
在接触孔内和层间电介质膜上形成位线；
刻蚀层间电介质膜形成节点接触孔以露出第一源极区和部分半导体衬底，露出衬底的部分是场氧化膜的鸟喙被去除的部分；
在层间电介质膜上和通过该处的节点接触孔内形成节点电极，由此在上述半导体衬底部分上形成一第二源极区。
2.权利要求1的方法，其中，在形成了场氧化膜之后，施行场阻止离子注入和沟道离子注入。
3.权利要求1的方法，其中，节点电极形成工序包括下述步骤：淀积非掺杂多晶硅，和向非掺杂多晶硅中注入杂质离子。
4.权利要求1的方法，其中，节点电极用掺杂多晶硅形成。
5.权利要求1的方法，其中，第一源极区与第二源极区相互重迭。
6.权利要求1的方法，其中，部分节点接触孔与有源区重叠。
CNB971037914A 1996-04-30 1997-04-18 半导体存储单元的制造方法 Expired - Fee Related CN1146037C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR13840/1996 1996-04-30
KR1019960013840A KR100239690B1 (ko) 1996-04-30 1996-04-30 반도체 메모리 셀의 필드산화막 형성방법
KR13840/96 1996-05-30

Publications (2)

Publication Number Publication Date
CN1174407A CN1174407A (zh) 1998-02-25
CN1146037C true CN1146037C (zh) 2004-04-14

Family

ID=19457337

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971037914A Expired - Fee Related CN1146037C (zh) 1996-04-30 1997-04-18 半导体存储单元的制造方法

Country Status (4)

Country Link
US (1) US5950095A (zh)
JP (1) JPH1041479A (zh)
KR (1) KR100239690B1 (zh)
CN (1) CN1146037C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557548B1 (ko) * 2003-03-11 2006-03-03 주식회사 하이닉스반도체 반도체소자의 형성방법
KR100891329B1 (ko) * 2007-01-26 2009-03-31 삼성전자주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63160276A (ja) * 1986-12-24 1988-07-04 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0412528A (ja) * 1990-05-02 1992-01-17 Mitsubishi Electric Corp 半導体装置の製造方法
KR930009127B1 (ko) * 1991-02-25 1993-09-23 삼성전자 주식회사 스택형캐패시터를구비하는반도체메모리장치
JPH0582749A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 半導体装置の製造方法
JPH05198571A (ja) * 1991-11-15 1993-08-06 Sony Corp 半導体装置及びその製造方法
JPH07106431A (ja) * 1993-10-01 1995-04-21 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
CN1174407A (zh) 1998-02-25
KR970072423A (ko) 1997-11-07
JPH1041479A (ja) 1998-02-13
KR100239690B1 (ko) 2000-01-15
US5950095A (en) 1999-09-07

Similar Documents

Publication Publication Date Title
US4517729A (en) Method for fabricating MOS device with self-aligned contacts
US4466172A (en) Method for fabricating MOS device with self-aligned contacts
KR0141195B1 (ko) 저저항 게이트전극을 갖는 반도체소자의 제조방법
US20030151099A1 (en) Semiconductor device including multiple field effect transistors and manufacturing method thereof
KR0164079B1 (ko) 반도체 소자 및 그 제조방법
CN1110075C (zh) 制造半导体器件的方法
KR19980028403A (ko) 반도체 소자의 구조 및 제조방법
US5292684A (en) Semiconductor device with improved contact and method of making the same
CN1146037C (zh) 半导体存储单元的制造方法
KR0171098B1 (ko) 캐패시터 제조방법
CN1146048C (zh) Cmos器件及其制造方法
EP0081999A2 (en) A method of fabricating a MOS transistor on a substrate
CN1260586A (zh) 在半导体器件上形成沟槽的方法
KR100313543B1 (ko) 플랫 롬 제조방법
KR100255151B1 (ko) 플래쉬 이이피롬 셀 제조 방법
CN1240122C (zh) 应用于系统芯片的半导体器件的制造方法
KR100321758B1 (ko) 반도체소자의제조방법
CN1192419C (zh) 利用减少漏极植入范围而缩小器件尺寸的方法
KR100325443B1 (ko) 모스트랜지스터제조방법
KR940001813B1 (ko) 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치
KR960006689B1 (ko) 반도체소자의 ldd 제조방법
JP3546326B2 (ja) 半導体メモリ装置の製造方法
KR0150687B1 (ko) 플래쉬 이이피롬 제조방법
CN1349250A (zh) 以镶嵌工艺形成栅极的方法
KR0147728B1 (ko) 엘디디 구조를 갖는 반도체 장치 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee