CN1110075C - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1110075C
CN1110075C CN97103039A CN97103039A CN1110075C CN 1110075 C CN1110075 C CN 1110075C CN 97103039 A CN97103039 A CN 97103039A CN 97103039 A CN97103039 A CN 97103039A CN 1110075 C CN1110075 C CN 1110075C
Authority
CN
China
Prior art keywords
insulating barrier
district
substrate
grid
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97103039A
Other languages
English (en)
Other versions
CN1171624A (zh
Inventor
林濬熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of CN1171624A publication Critical patent/CN1171624A/zh
Application granted granted Critical
Publication of CN1110075C publication Critical patent/CN1110075C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

制造半导体器件的方法，包括：在第一导电类型的衬底的第一第二区上形成多个栅极，第一第二区高度不同，栅极上有绝缘盖层；栅极作掩模，以低浓度向所述衬底注入第二导电类型的杂质，在栅极两侧上形成侧壁；以高浓度只向所述衬底的第二区注入第二导电类型的杂质，形成源和漏区；在衬底整个表面上形成绝缘层，在绝缘层上形成第一掩模图形，用第一掩模图形形成接触孔，暴露第一区的源和漏区及第二区上的栅极上的绝缘盖层；除去第一掩模图形，在绝缘上形成第二掩模图形，用第二掩模图形暴露形成于第一区上的栅极表面；在衬底的整个表面上形成金属层，对金属层构图，形成金属布线。

Description

制造半导体器件的方法
技术领域
本发明涉及一种制造半导体器件的方法，特别涉及一种提高高集成度半导体器件可靠性的制造半导体器件的方法。
背景技术
通常，随着集成电路的封装密度的增加，器件尺寸减小，其金属布线变细并变成多层。因此，器件的接触孔、通孔或不平整表面的台阶覆盖变得更重要。为了解决动态随机存取存储器(DRAM)中的此问题，有人提出一种自对准接触孔。按形成双绝缘层的方式形成这种接触孔，并且在其上绝缘层中形成接触孔时，不腐蚀其下绝缘层。
下面将介绍公开于美国专利5384287中的使用自对准孔接触制造半导体器件的常规方法。图1a-1g是表示制造半导体器件的常规方法的剖面图。参见图1a，在包括单元区和外围区的半导体衬底1的场区上，形成隔离器件的场氧化层2。有源区由场氧化层2确定。然后，在衬底的整个表面上依次形成第一绝缘层3、多晶硅层4和第二绝缘层5。
参见图1b，在第二绝缘层5上形成第一光致抗蚀剂层(未示出)，选择地曝光和显影，以形成第一光致抗蚀剂图形(未示出)。然后，用第一光致抗蚀剂图形作掩模，选择地除去第二绝缘层5、多晶硅层4和第一绝缘层3，从而形成栅极。这里，第一绝缘层3被用作栅绝缘层，第二绝缘层用作栅绝缘盖层。第二绝缘层由氮化物构成。然后，用栅极作掩模，以低浓度向衬底1中注入杂质离子，从而形成轻掺杂区。在包括栅极的衬底1上形成第三绝缘层，并深腐蚀之，从而在栅极两侧上形成栅侧壁6。然后，用栅极、侧壁6和选择地掩蔽单元区的第二光致抗蚀剂图形(未示出)作掩模，以高浓度向衬底1注入杂质离子，从而只在外围区上形成具有轻掺杂漏(LDD)的源和漏区7。这里，在以下步骤中形成自对准接触孔时，第二和第三绝缘用作下绝缘层。
参见图1c，在衬底的整个面上形成第四绝缘层9，并在其上形成第三光致抗蚀剂层10。这里，用作层间绝缘层的第四绝缘层9由氧化物构成。参见图1d，选择地曝光和显影第三光致抗蚀剂层10，从而形成确定接触孔区的第三光致抗蚀剂图形10。只确定外围区上的接触孔区。参见图1e，用第三光致抗蚀剂图形10作掩模，选择地腐蚀第四绝缘层9和第二绝缘层5。由此，形成接触孔11和11a，它们分别暴露衬底1的预定部分和栅极表面。
这里，通过腐蚀第四绝缘层9形成的接触孔的实际面积小于第三光致抗蚀剂图形10确定的面积。这是因为接触孔的面积变小了相当于形成于栅极侧上的侧壁6那么大的面积。
参见图1f，在包括第四绝缘层9的衬底整个表面上形成第四光致抗蚀剂层10a，只选择地曝光和显影单元区上的那部分第四光致抗蚀剂层10a，由此形成第四光致抗蚀剂图形10a。
参见图1g，用第四光致抗蚀剂图形10a作掩模，选择地腐蚀第四绝缘层9，从而暴露衬底的预定部分。由此，形成接触孔。然后，在包括接触孔的衬底的整个表面上形成金属层，并通过光刻进行选择腐蚀，从而形成金属布线12。
上述制造半导体器件的常规方法存在以下问题。首先，由于栅绝缘盖层(第二绝缘层)和层间绝缘层(第四绝缘层)彼此间有腐蚀选择性，所以，在腐蚀栅绝缘盖层时，会过腐蚀外围区的衬底表面。这使得源和漏上的接触孔图形很差，于是器件特性劣化。第二，由于用分开的光致抗蚀剂图形来形成外围区和单元区的接触孔图形，所以不能精确对准。
发明内容
因此，本发明旨在提供一种制造半导体器件的方法，基本上能解决由于已有技术的局限和弊端造成的一个或多个问题。
本发明的目的是提供一种制造半导体器件的方法，可以防止衬底在腐蚀工艺中受损伤，从而提高高集成度半导体器件的特性。
下面的说明将清楚地显示出本发明的其它特点和优点，其中一部分通过下面的说明显现出来，或通过实施本发明了解到。由以下的书面说明和权利要求书以及附图所特别指出的结构可以实现本发明的目的，并获得其它优点。
为了实现本发明的这些和其它优点，根据本发明的目的，正如所概括和所概要说明的那样，本发明制造半导体器件的方法包括：在第一导电类型的衬底的第一和第二区上形成多个栅极，第一和第二区的高度互不相同，栅上具有绝缘盖层；用栅极作掩模，以低浓度向所述衬底注入第二导电类型的杂质，在栅极的两侧上形成侧壁；以高浓度只向所述衬底的第二区注入第二导电类型的杂质，从而形成源和漏区；在衬底的整个表面上形成绝缘层，在绝缘层上形成第一掩模图形，并用第一掩模图形形成接触孔，以便同时暴露第一区的源和漏区及第二区上的栅极上的绝缘盖层；除去第一掩模图形，在绝缘上形成第二掩模图形，并用第二掩模图形暴露形成于第一区上的栅极表面；以及在衬底的整个表面上形成金属层，对金属层构图，以形成金属布线。
应该明白，上述的概括说明和以下的详细说明皆是例证性和说明性的，旨在对所申请的发明作进一步地说明。
附图说明
各附图可供人们进一步理解本发明，它们可以与说明书结合，构成说明书的一部分，本发明所公开的实施例与说明书一起说明本发明的原理。
在各附图中：
图1a-1g是表示制造半导体器件的常规方法的剖面图；
图2a-2g是表示根据本发明制造半导体器件的方法的剖面图。
具体实施方式
下面将详细说明本发明的优选实施例，即各附图所示的实例。
图2a-2g是表示根据本发明制造半导体器件的方法的剖面图。参见图2a，在包括单元区和外围区的第一导电类型(P型)的半导体衬底21的场区上形成场氧化层22。有源区由场氧化层22确定。然后，在衬底的整个表面上依次形成第一绝缘层23、多晶硅层24和第二绝缘层25。这里，第二绝缘层25用作栅绝缘盖层，由氮化层构成。
参见图2b，在第二绝缘层25上形成第一光致抗蚀剂层(未示出)，并对其选择地曝光和显影，形成第一光致抗蚀剂图形(未示出)。然后，用第一光致抗蚀剂图形作掩模，选择地除去第二绝缘层25、多晶硅层24和第一绝缘层23，从而在单元区和外围区上形成其上具有栅绝缘盖层的栅极。这里，由于场氧化层22的缘故，使得分别形成于单元区和外围区上的栅极的高度彼此不同。
然后，用栅极作掩模，以低浓度向衬底21注入第二导电类型(N型)的杂质离子，形成轻掺杂区。接着，在包括栅极的衬底21上形成第三绝缘层，并深腐蚀之，从而在栅极的两侧上形成栅侧壁26。然后，用栅极、侧壁26和选择地掩蔽单元区的第二光致抗蚀剂图形(未示出)作掩模，以高浓度向衬底21注入第二导电类型(N型)的杂质离子，从而只在外围区上形成具有LDD结构的源和漏杂质区27。
参见图2c，在衬底的整个表面上形成第四绝缘层29，并在其上形成第三光致抗蚀剂层30。这里，第四绝缘层29和第二绝缘层25相互之间具有腐蚀选择性。
参见图2d，对第三光致抗蚀剂层30选择地曝光和显影，从而形成第三光致抗蚀剂图形30。参见图2e，用第三光致抗蚀剂图形30作掩模，选择地腐蚀第四绝缘层29。由此，形成接触孔，暴露源和漏杂质区27和位于在外围区的场氧化层22上形成的栅极上的第二绝缘层(栅绝缘盖层)25。
参见图2f，除去第三光致抗蚀剂图形30，然后在包括第四绝缘层29的衬底21的整个表面上形成第四光致抗蚀剂图形31。然后，用第四光致抗蚀剂图形31作掩模，选择地除去第二绝缘层(栅绝缘盖层)25，从而暴露置于外围区的场氧化层22上的栅极表面。参见图2g，在包括接触孔的衬底的整个表面上形成金属层，并选择地除去部分该金属层，从而形成金属布线32。由此，完成本发明的半导体器件。
根据本发明，在形成接触孔过程中，可以防止衬底被过腐蚀。这便改善了器件的特性。而且，由于利用同一光致抗蚀剂层对外围区和单元区的接触孔构图，所以可以实现准确地自对准。
显然，在不脱离本发明的精神实质或范围的情况下，本领域的普通技术人员可以针对本发明作出各种改型和变化。但是，本发明将覆盖这些会落入权利要求书及其延伸的范围内的改型和变化。

Claims (6)

1、一种制造半导体器件的方法，包括以下步骤：
在第一导电类型的衬底的第一和第二区上形成多个栅极，第一和第二区的高度互不相同，栅上具有绝缘盖层；
用栅极作掩模，以低浓度向所述衬底注入第二导电类型的杂质，在栅极的两侧上形成侧壁；
以高浓度只向所述衬底的第二区注入第二导电类型的杂质，从而形成源和漏区；
在衬底的整个表面上形成绝缘层，在绝缘层上形成第一掩模图形，并用第一掩模图形形成接触孔，以便同时曝露第一区的源和漏区及第二区上的栅极上的绝缘盖层；
除去第一掩模图形，在绝缘上形成第二掩模图形，并用第二掩模图形暴露形成于第一区上的栅极表面；以及
在衬底的整个表面上形成金属层，对金属层构图，以形成金属布线。
2、根据权利要求1的方法，其中，绝缘盖层和绝缘层相互之间具有腐蚀选择性。
3、根据权利要求1的方法，其中，第一区是单元区，第二区是外围区。
4、根据权利要求1的方法，其中，第一导电类型是P型，第二导电类型是N型。
5、根据权利要求1的方法，其中，第二区的源和漏区具有LDD结构。
6、根据权利要求1的方法，其中，绝缘盖层是氮化物层。
CN97103039A 1996-07-19 1997-03-17 制造半导体器件的方法 Expired - Fee Related CN1110075C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR29219/96 1996-07-19
KR29219/1996 1996-07-19
KR1019960029219A KR100192521B1 (ko) 1996-07-19 1996-07-19 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
CN1171624A CN1171624A (zh) 1998-01-28
CN1110075C true CN1110075C (zh) 2003-05-28

Family

ID=19466796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97103039A Expired - Fee Related CN1110075C (zh) 1996-07-19 1997-03-17 制造半导体器件的方法

Country Status (4)

Country Link
US (1) US5985711A (zh)
JP (1) JP3049490B2 (zh)
KR (1) KR100192521B1 (zh)
CN (1) CN1110075C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135779A (ja) * 1997-10-28 1999-05-21 Toshiba Corp 半導体装置及びその製造方法
KR100268431B1 (ko) * 1998-08-06 2000-10-16 윤종용 자기 정렬 콘택 및 그의 제조 방법
US6395623B1 (en) * 1998-08-27 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a contact opening to a conductive line and methods of forming substrate active area source/drain regions
US6177339B1 (en) * 1998-08-27 2001-01-23 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry and semiconductor processing methods of forming dynamic random access memory (DRAM) circuitry
JP2000077625A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体集積回路装置の製造方法
US6403442B1 (en) 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
US6475906B1 (en) * 2001-07-05 2002-11-05 Promos Technologies, Inc. Gate contact etch sequence and plasma doping method for sub-150 NM DT-based DRAM devices
TWI242797B (en) * 2004-06-01 2005-11-01 Nanya Technology Corp Method for forming self-aligned contact of semiconductor device
US7432179B2 (en) * 2004-12-15 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling gate formation by removing dummy gate structures
JP4765598B2 (ja) * 2005-12-08 2011-09-07 ソニー株式会社 半導体装置の製造方法
US7915128B2 (en) * 2008-02-29 2011-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage semiconductor devices
KR102143431B1 (ko) 2013-12-06 2020-08-28 삼성전자주식회사 불순물 영역 형성 방법 및 반도체 소자의 제조 방법
KR102143232B1 (ko) * 2019-01-30 2020-08-10 이경준 울타리용 지주

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666549B2 (ja) * 1990-09-27 1997-10-22 日本電気株式会社 半導体記憶装置及びその製造方法
JPH04259241A (ja) * 1991-02-14 1992-09-14 Olympus Optical Co Ltd 半導体装置の製造方法
US5384287A (en) * 1991-12-13 1995-01-24 Nec Corporation Method of forming a semiconductor device having self-aligned contact holes
JP3010945B2 (ja) * 1991-12-13 2000-02-21 日本電気株式会社 セルフアライン・コンタクト孔の形成方法

Also Published As

Publication number Publication date
JPH1092933A (ja) 1998-04-10
KR980011858A (ko) 1998-04-30
US5985711A (en) 1999-11-16
JP3049490B2 (ja) 2000-06-05
KR100192521B1 (ko) 1999-06-15
CN1171624A (zh) 1998-01-28

Similar Documents

Publication Publication Date Title
JP5629872B2 (ja) Ｓｏｉ型トランジスタ
US7518198B2 (en) Transistor and method for manufacturing the same
CN1110075C (zh) 制造半导体器件的方法
KR960011664B1 (ko) 반도체 장치의 캐패시터 형성방법
CN1104054C (zh) 半导体存储器件及其制造方法
US20030207531A1 (en) Method for forming polysilicon connected deep trench dram cell
KR19980026333A (ko) 커패시터의 구조 및 제조방법
KR940008222B1 (ko) 고전압 mos 트랜지스터 및 그 제조방법과 고전압 mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법
US6987038B2 (en) Method for fabricating MOS field effect transistor
KR100265677B1 (ko) 반도체 장치 및 그의 제조 공정
CN1146037C (zh) 半导体存储单元的制造方法
KR100187679B1 (ko) 플래쉬 메모리 셀의 제조방법
JPH08139314A (ja) 半導体装置およびその製造方法
KR100255514B1 (ko) 반도체 메모리 장치 제조방법
KR100751661B1 (ko) 플래쉬 메모리 셀의 제조 방법
KR20010030433A (ko) 반도체장치 제조방법
KR0176163B1 (ko) 스태틱 랜덤 억세스 메모리소자 및 그 제조방법
KR100223895B1 (ko) Dram 셀 및 그 제조 방법
KR0147430B1 (ko) 반도체소자의캐패시터제조방법
KR100460704B1 (ko) 에스램의바텀게이트형박막트랜지스터제조방법
KR100399965B1 (ko) 반도체 장치의 전하저장 전극 콘택 형성방법
KR930007756B1 (ko) 자기 정렬된 콘택 제조방법
KR19990015448A (ko) 반도체 장치의 제조방법
KR20050059828A (ko) 반도체 소자의 트랜지스터 형성방법
KR950027907A (ko) 반도체소자의 확산영역 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030528

Termination date: 20130317