CN1260586A - 在半导体器件上形成沟槽的方法 - Google Patents

在半导体器件上形成沟槽的方法 Download PDF

Info

Publication number
CN1260586A
CN1260586A CN 00100217 CN00100217A CN1260586A CN 1260586 A CN1260586 A CN 1260586A CN 00100217 CN00100217 CN 00100217 CN 00100217 A CN00100217 A CN 00100217A CN 1260586 A CN1260586 A CN 1260586A
Authority
CN
China
Prior art keywords
groove
film
semiconductor device
semiconductor chip
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 00100217
Other languages
English (en)
Inventor
长谷川英一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1260586A publication Critical patent/CN1260586A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种形成元件隔离区域的方法包括步骤:利用硅氧化物薄膜、硅氮化物薄膜和作为掩膜的抗蚀薄膜蚀刻半导体基片以形成沟槽,在沟槽12开口的拐角处对半导体基片注入杂质离子,热氧化该沟槽的内部表面,和用多晶硅薄膜填充该沟槽。由于较高的氧化率,在开口处的沟槽12的拐角处形成厚的氧化物薄膜。对于越过沟槽的栅极可以获得更高的击穿电压。

Description

在半导体器件上形成沟槽的方法
本发明涉及用于制造半导体器件的一种方法，尤其是用于制造具有用于元件隔离的沟槽或一个电容器结构的半导体器件的方法。
随着最近蚀刻技术的发展，在半导体器件中可以形成具有更高的纵横比(即，沟槽的宽度与深度的比率)的沟槽。因此，为了更高的元件密度，具有沟槽的半导体器件被渐增地使用，在其中元件区域由一隔离沟槽分隔，或者一个电容器具有基于沟槽的结构。
通常所说的元件隔离沟槽的此类沟槽包括在专利出版物JP-A-10-4137和JP-A-0-242259中描述沟槽，在其中沟槽技术被应用于元件隔离沟槽，用于使在其中形成绝缘栅场效应晶体管(MOSFET)的元件区域隔离。而且知道沟槽技术被应用于在MOSFET器件中的电容器的结构(例如，参见JP-A-3-84924)。
图1A到1C示出用于形成元件隔离沟槽的连续的步骤。在图1A，硅氧化物薄膜32和硅氮化物薄膜33被连续地形成在半导体基片31上。随后，如图1B所示，通过利用光阻薄膜34作为掩膜对硅氮化物薄膜33和硅氧化物薄膜32形成图案以具有一开口35。其后，跟随光阻薄膜34、硅氮化物薄膜33和硅氧化物薄膜32的除去，通过开口35蚀刻半导体基片31以形成沟槽36。在此阶段，本开口顶端沟槽36的拐角36a大体上是直角的。
接下来，如图1C所示，通过在包括沟槽36的内部表面的半导体基片32的表面的热氧化形成另一硅氧化物薄膜37，跟随着在该另一硅氧化物薄膜37上形成另一硅氮化物薄膜38用于阻止更进一步氧化。随后，在1000℃之上的一个温度，通常是1100℃之上，实施另一热氧化，以在沟槽36的内表面上形成另一硅氧化物薄膜39。
其后，沟槽被填充适当的填充材料诸如多晶硅，跟随着通过沟槽36的顶端开口暴露的多晶硅的表面的氧化以获得一元件隔离区。
由于沟槽开口的拐角36b通过热氧化变成圆形的，在用于形成隔离沟槽的上面的处理过程中，作用于隔离沟槽36上的应力被减轻，在沟槽开口的拐角36b处晶体缺陷可以被抑制。
然而，在传统的工艺中，随晶片尺寸的增加它的热容量因此增加，如上描述的应力的减轻效应被限制在1000℃之上的一个高温度范围，特别是1100℃以上。因此，在沟槽开口的拐角36b可能产生晶体缺陷并且向半导体基片31的内部蔓延。
因此本发明的目的是提供一种制造半导体器件的方法，其在沟槽上形成热氧化物薄膜时以及在这之后，能够有效地减轻应力，从而防止在开口的沟槽的转角处产生晶体缺陷。本发明也提供通过以上描述的方法制成的半导体器件。
本发明提供了一种制造半导体器件的方法，它包含步骤：在一半导体基片上形成一抗蚀刻薄膜，通过使用该抗蚀刻薄膜作为掩膜选择性的蚀刻半导体基片以形成具有顶端开口的一个沟槽，在接近顶端开口的沟槽的一拐角部选择性的对半导体基片引入杂质离子，热氧化半导体基片以在沟槽的内部表面上形成一氧化物薄膜。
根据本发明的方法以及通过这种方法制成的半导体器件，杂质离子，诸如：磷的离子，通过在沟槽开口的拐角部分离子注入被引入半导体基片，跟随着通过半导体基片的热氧化以在沟槽的内部表面上形成一氧化物薄膜。即使当热氧化是在低的温度下实施的，由于热氧化在引入杂质离子的沟槽的拐角部分中是加速的，所以后续的热氧化在沟槽的转角处提供较大厚度的氧化物薄膜。在拐角部分氧化物薄膜的较大厚度防止了在栅电极通过沟槽上方的位置栅电极的击穿电压。
对于热氧化如果使用低的温度，由于氧化物薄膜和半导体电路板的热膨胀系数的差别，在热氧化的时候降低了热应力。因此，在沟槽的拐角部分多半不会出现晶体缺陷。在这种情况下，恰好在相对于注射面倾斜的一个方向植入离子可以在半导体基片中提供深的注入。在这方面较好的是在接近开口的沟槽的拐角部分至少除去一抗蚀刻层结构。
较好的是杂质离子的注入角被改变，它的加速能量被维持在一个恒量。这导致在注入区域的顶部离子植入的深度较大，以及在注入区的底部则较小。因此，在开口处的沟槽拐角的圆可以被改善。
而且较好的是在开口处的沟槽的拐角部分被蚀刻到具有一个圆表面。
这就在除了在热氧化的时候由于热氧化的低的温度降低的热应力之外，更进一步在热氧化之后减轻了力学的应力。因此，在开口的沟槽的拐角处的晶体缺陷可以更进一步降低。
图1A到1C是在制造半导体器件的连续的步骤中的半导体器件的截面视图；图2A是根据本发明的第一实施例的半导体器件的顶平面图，图2B和2C是在图2A中分别地沿着A-A和B-B的截面视图；
图3A到3D是在制造半导体器件的连续的步骤中的图2A的半导体器件的截面视图；
图4本发明第二实施例的半导体器件的截面视图；
图5本发明第三实施例的半导体器件的截面视图；
图6本发明第四实施例的半导体器件的截面视图；
图7A到7C是在连续的步骤中本发明的第五实施例的半导体器件的截面视图。
现在，参照附图更明确的描述本发明，在其中类似的构成元件是由相似的引用数指明。第一实施例
关于显示本发明的第一实施例的半导体器件的图2A、2B和2C，该半导体器件包括布置在P型硅衬底11的主表面上的一个正方形元件区域101。该元件区域102在其中接受一nMOSFET，其包括形成在硅衬底的表面区域的严重地掺杂的n+-源/漏区域16a和16b，以及叠在硅衬底11上与栅氧化物薄膜14介入的栅电极15b。
该元件区域101是由隔离沟槽实现的一元件隔离区域102环绕或者隔离。隔离沟槽在它的内部表面上被一绝缘薄膜13覆盖以及更进一步利用多晶硅构成的电介体薄膜17填充。该绝缘薄膜13在开口的沟槽12的拐角处具有较大的厚度，隔离沟槽102有一个圆表面。栅电极15b在元件区域101之上扩展，越过隔离沟槽102，将被连接到在元件区域101外面的一个栅极焊盘15a。覆盖nMOSFET的一层间电介体薄膜18在源/漏区域16a和16b上有通孔19a和19b。
参见图3A到3D，那里显示出根据本发明的第一实施例的用于制造图2的半导体器件一个处理过程的连续的步骤。在图3A中，通过一个热氧化技术，单晶硅制成的半导体基片(硅衬底)11在850℃的温度下被热处理以在硅衬底11的表面上形成20nm厚的硅氧化物薄膜21。随后，通过低压化学汽相淀积(LPCVD)技术，淀积100到200nm厚度的一硅氮化物薄膜22。
其后，如图3B所示，在硅氮化物薄膜22上形成一抗蚀薄膜(光阻薄膜)23，跟随着通过光刻技术对其制图以为沟槽形成一开口。硅氧化物薄膜21、硅氮化物薄膜22以及光阻薄膜23构成一抗蚀刻层结构24，用于阻止在随后步骤中的硅衬底的蚀刻。
然后，通过利用光阻薄膜23作为掩膜蚀刻硅氮化物薄膜22和硅氧化物薄膜21，以在硅氮化物薄膜22和硅氧化物薄膜21中形成一开口24a。此外，通过使用SF6气体通过抗蚀刻层结构24的开口24a蚀刻硅衬底11以形成一沟槽12。
其后，如图3C所示，利用保持在硅衬底11上的光阻薄膜23、硅氮化物薄膜22和硅氧化物薄膜21，实施离子植入，在其中磷的离子通过沟槽12的开口被注入11。例如，磷离子的加速能量是70 keV(千电子伏)，而注射角被保持在与沟槽的侧壁成45°。在沟槽12的拐角12a处的离子植入在硅衬底11中形成一杂质注入区域25a。
接下来的，在光阻薄膜23被除去之后，如图3D所示，在900℃低的一基片温度下在氧化环境中实施热氧化处理，以在沟槽12的内部表面(底和侧表面)上形成400埃厚的硅氧化物薄膜13。
在替换的方法中，在热氧化之前除了光阻薄膜23外，硅氮化物薄膜22和硅氧化物薄膜21可以被除去。在这种情况下，另一硅氧化物薄膜被形成在包括沟槽的内部表面的半导体基片的整个表面上，跟随着另一硅氮化物薄膜的形成作为在元件区域中的硅氧化物薄膜上的一抗氧化薄膜，以及一个热氧化以通过利用另一硅氮化物薄膜作为掩膜在沟槽的内部表面上形成硅氧化物薄膜23。
其后，该沟槽被利用例如作为填充材料的一多晶硅薄膜填充，跟随着通过从沟槽12中暴露的多晶硅薄膜的表面的氧化从而获得一元件隔离区域102。
如上面描述的，本实施例的方法包括在接近开口的沟槽12的拐角以及在它的邻近处将磷的离子植入到半导体基片的步骤，以及后续的沟槽的内部表面热氧化以形成硅氧化物薄膜的步骤。利用磷的离子注入的半导体基片的拐角部分具有更高的氧化率，因此甚至在后来的在900℃的低的温度下实施的沟槽内部表面的热氧化允许将在沟槽的内部表面上形成一厚的硅氧化物薄膜，尤其是在开口的沟槽12的拐角处。这容许在开口处沟槽12的拐角有一圆表面，并且加之该厚的硅氧化物薄膜的功能，防止越过该沟槽的栅极的击穿电压的降低。
在低的温度下热氧化减少了在热的氧化的时候由于硅氧化物薄膜13和硅衬底的热膨胀系数之间的差别造成的热应力。这抑制了在沟槽12的拐角12b处晶体缺陷的产生，而没有使用在热氧化之前在开口处蚀刻沟槽22的拐角以具有圆表面的步骤。另外，在热氧化之后从硅氧化物薄膜21施加的11的热应力可以被降低，其容许更进一步抑制尤其在接近开口的沟槽12的拐角处产生的晶体缺陷。第二实施例
参见图4，那里显示出根据本发明的第二实施例的在一个处理过程的一个步骤的半导体器件。第二实施例类似于第一实施例，只是在本实施例中，用于形成沟槽12的抗蚀刻层结构24的光阻薄膜23在沟槽12的拐角处磷的离子植入以前在接近开口的沟槽12的拐角处被除去之外。如以前所描述的，在第一实施例中，在开口处对沟槽12的拐角的离子植入是与注入表面倾斜一角度实施。在这个步骤中，用于形成沟槽的光阻薄膜23的一部分可以是对于在接近开口的沟槽12拐角处离子植入的一障碍。第二实施例消除了可能发生的该障碍。
在第二实施例中，杂质注入区域25b形成在半导体基片11中沟槽开口的拐角12b处，与第一实施例的情况类似。在本实施例中，在沟槽12的拐角处光阻薄膜的除去容许离子植入深的注射进入半导体基片11，即使当注射角与第一实施例相比是较大的情况下。第三实施例
参见图5，那里显示出根据本发明的第三实施例的在一个处理过程的一个步骤的半导体器件，类似于图4的步骤。
除了对在接近开口的沟槽12拐角处离子植入步骤以前在本实施例中完全除去光阻薄膜23之外，第三实施例类似于第二实施例。第三实施例提供类似的优点。第四实施例
参见图6，那里显示出根据本发明的第四实施例的在一个处理过程的一个步骤的半导体器件，该步骤类似于图4的步骤。除了在离子植入的时候注射角被改变之外，第四实施例类似于第一实施例。在本实施例中，由于杂质离子加速能量被保持在一恒量，离子植入在杂质注入区域25d的顶部分提供一个深的注射，而在杂质注入区域25d的底部分提供一个浅的注射，如图所示。这个结构容许接近开口的沟槽12的拐角将有一个自然的并且较大半径的圆表面。第五实施例
参见图7A到7C，那里显示出根据本发明的第五实施例的在一个处理过程。
除了在沟槽12被形成之后以及接近开口的沟槽12的拐角蒙受离子植入之前，蚀刻沟槽12的拐角之外，第五实施例是类似于第一实施例的。
更明确的说，在本实施例中，包括一硅氧化物薄膜、一硅氮化物薄膜以及一光阻薄膜的一抗蚀刻层结构被用于形成类似于第一实施例的图3A和3B的步骤的一个沟槽。然后，如图7A所示，例如，通过侧蚀刻技术使用含氟酸溶液，穿过抗蚀刻层结构的开口选择性的蚀刻硅氧化物薄膜21的边缘。因此，在硅衬底11中接近开口的沟槽12的拐角从抗蚀刻层结构中暴露出来。然后，通过化学的干蚀刻(CDE)技术，在接近开口的沟槽12的暴露的拐角处蚀刻硅衬底11，以致在该拐角处具有一个圆表面27。
随后，如图7B所示，通过抗蚀刻层结构的开口和沟槽开口注入磷离子到沟槽12的圆角27，以至形成杂质注入区域25e。
然后，如图7C所示，在光阻薄膜23被除去之后，晶片在大约900℃的低的基片温度的氧化环境中经受热氧化，以在沟槽12的内部表面上形成一硅氧化物薄膜13。在热氧化的时候，杂质注入区域25e有一更高的氧化速率，并且因此通过低温度的热氧化被覆盖一厚的硅氧化物薄膜。结果，接近开口的沟槽12的拐角部分有一个大半径并且被覆盖着具有足够的厚度的一硅氧化物薄膜。其后，对该半导体器件实施普通的步骤，以至具有类似于图2B和2C所示的一个结构。
在本实施例中，用于形成接近开口的沟槽12的拐角的圆表面的蚀刻步骤起到减轻低温造成的热应力和拐角的结构造成的力学应力的作用。因此，在本实施例制造的半导体器件中，可以抑制通过沟槽的栅极击穿电压的降低，并且确保了晶体缺陷的抑制。
在上面的实施例中，例示了用于为MOSFET隔离元件区域的元件隔离沟槽。然而，本发明可以应用于双极晶体管或其他元件的元件隔离区域。本发明也可以应用到电容器沟槽。
在上面的实施例中的抗蚀刻层结构是由一硅氧化物薄膜、一硅氮化物薄膜和一个光阻薄膜形成的。然而，该抗蚀刻层结构可以通过其他层结构实现，例如，单个抗蚀薄膜，包括一硅氧化物薄膜和一抗蚀薄膜的两层结构或包括具有抗蚀刻性质的单薄膜或多薄膜的层结构。
杂质离子的加速能量以及/或者注射角可以被设计在任何需要值。
由于上面的实施例只是用于例子描述的，本发明不限制为上面的实施例，那些该技术领域的熟练者能够从中轻易地作出多样的修改或者变更，但都没有脱离本发明的范围。

Claims (10)

1.一种制造半导体器件的方法，其中包括步骤：在半导体基片上形成一抗蚀刻薄膜，利用该抗蚀刻薄膜作为掩膜选择的蚀刻该半导体基片以形成具有一顶开口的沟槽，在该沟槽接近顶开口的角部分处选择性的向该半导体基片引入杂质离子，热氧化该半导体基片以在该沟槽的内部表面上形成一氧化物薄膜。
2.如权利要求所述的方法，其特征在于杂质离子是磷离子。
3.如权利要求1所述的方法，其特征在于抗蚀刻层包括连续地形成在半导体基片上的一硅氧化物薄膜、一硅氮化物薄膜和一抗蚀薄膜。
4.如权利要求3所述的方法，其特征在于抗蚀薄膜至少在接近沟槽的它的一边缘部分被除去。
5.如权利要求1所述的方法，其特征在于还包括步骤：在杂质离子引入步骤以前，在沟槽的拐角部分选择性的蚀刻该半导体基片以形成一个大体上的圆角的步骤。
6.如权利要求1所述的方法，其特征在于所述的杂质离子引入步骤是这样的，该杂质离子的注射角是随着大体上保持在一个恒量的杂质离子的加速能量改变的。
7.如权利要求1所述的方法，其特征在于沟槽使元件区域隔离。
8.如权利要求7所述的方法，其特征在于还包括在热氧化步骤之后，利用一多晶硅薄膜填充该沟槽的步骤。
9.一种半导体器件，其特征在于它是通过权利要求1所述的方法制成的。
10.如权利要求9所述的半导体器件，其特征在于所述的半导体器件包含一栅电极或越过该沟槽的栅极线路。
CN 00100217 1999-01-11 2000-01-06 在半导体器件上形成沟槽的方法 Pending CN1260586A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4531/1999 1999-01-11
JP11004531A JP2000208606A (ja) 1999-01-11 1999-01-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1260586A true CN1260586A (zh) 2000-07-19

Family

ID=11586637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 00100217 Pending CN1260586A (zh) 1999-01-11 2000-01-06 在半导体器件上形成沟槽的方法

Country Status (4)

Country Link
JP (1) JP2000208606A (zh)
KR (1) KR20000053417A (zh)
CN (1) CN1260586A (zh)
GB (1) GB2345578A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416793C (zh) * 2005-11-24 2008-09-03 上海华虹Nec电子有限公司 应用于浅沟槽隔离工艺中改善器件隔离效果的方法
CN100463113C (zh) * 2005-06-30 2009-02-18 海力士半导体有限公司 制造具有凹陷栅极结构的半导体器件的方法
CN102110708A (zh) * 2011-01-14 2011-06-29 北方工业大学 高压隔离槽及其制作方法及mos器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135458A (ja) * 2006-11-27 2008-06-12 Elpida Memory Inc 半導体装置及びその製造方法
KR20100025291A (ko) 2008-08-27 2010-03-09 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조방법
CN108109992B (zh) * 2017-12-15 2020-08-11 温州曼昔维服饰有限公司 Mim电容器的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057444A (en) * 1985-03-05 1991-10-15 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor device
JPH0824166B2 (ja) * 1986-11-26 1996-03-06 松下電子工業株式会社 半導体装置の製造方法
US5112762A (en) * 1990-12-05 1992-05-12 Anderson Dirk N High angle implant around top of trench to reduce gated diode leakage
US5643822A (en) * 1995-01-10 1997-07-01 International Business Machines Corporation Method for forming trench-isolated FET devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463113C (zh) * 2005-06-30 2009-02-18 海力士半导体有限公司 制造具有凹陷栅极结构的半导体器件的方法
CN100416793C (zh) * 2005-11-24 2008-09-03 上海华虹Nec电子有限公司 应用于浅沟槽隔离工艺中改善器件隔离效果的方法
CN102110708A (zh) * 2011-01-14 2011-06-29 北方工业大学 高压隔离槽及其制作方法及mos器件

Also Published As

Publication number Publication date
KR20000053417A (ko) 2000-08-25
JP2000208606A (ja) 2000-07-28
GB0000562D0 (en) 2000-03-01
GB2345578A (en) 2000-07-12

Similar Documents

Publication Publication Date Title
KR930010983B1 (ko) 반도체 집적회로 제조방법
JPH0821613B2 (ja) Ｍｏｓ装置の分離構造の製造方法
US5153143A (en) Method of manufacturing CMOS integrated circuit with EEPROM
JPH0571128B2 (zh)
IE861550L (en) Manufacturing a semiconductor device
CN1087500C (zh) 半导体存储器及其制造方法
CN1260586A (zh) 在半导体器件上形成沟槽的方法
CN101055891A (zh) 嵌壁式栅极结构及其制备方法
JPH0374878A (ja) 半導体装置の製造方法
KR940002952A (ko) 반도체 장치 및 그 제조방법
KR100399526B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN1236484C (zh) 半导体器件的金属接触结构及其形成方法
CN1627503A (zh) 存储器件及其制造方法
KR100347149B1 (ko) 반도체 장치 제조방법
CN1146037C (zh) 半导体存储单元的制造方法
JPS6160589B2 (zh)
CN1450601A (zh) 在绝缘体上硅材料基板上制作上接触插塞的方法
CN1237588C (zh) 功率金属氧化物半导体场效应晶体管的制造方法
KR100790443B1 (ko) 디램셀 제조 방법
JPH07273183A (ja) 半導体装置とその製造方法
KR100510101B1 (ko) 반도체 소자의 아날로그 캐패시터 제조 방법
JPH0381297B2 (zh)
KR0162143B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100265823B1 (ko) 트렌치형 캐패시터를 구비한 디램 제조방법
JPH0250437A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication