KR950006732B1 - 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법 - Google Patents

자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법 Download PDF

Info

Publication number
KR950006732B1
KR950006732B1 KR1019920022137A KR920022137A KR950006732B1 KR 950006732 B1 KR950006732 B1 KR 950006732B1 KR 1019920022137 A KR1019920022137 A KR 1019920022137A KR 920022137 A KR920022137 A KR 920022137A KR 950006732 B1 KR950006732 B1 KR 950006732B1
Authority
KR
South Korea
Prior art keywords
film
etching
silicon
silicon film
oxide film
Prior art date
Application number
KR1019920022137A
Other languages
English (en)
Other versions
KR940012058A (ko
Inventor
한진수
김재갑
정의삼
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920022137A priority Critical patent/KR950006732B1/ko
Publication of KR940012058A publication Critical patent/KR940012058A/ko
Application granted granted Critical
Publication of KR950006732B1 publication Critical patent/KR950006732B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Abstract

내용 없음.

Description

자연산화막과 식각 장벽막을 이용한 굴곡표면을 갖는 실리콘 막 제조방법
제1도는 본 발명의 일실시예에 따른 제조 공정도.
제2도는 본 발명의 다른 실시예에 따른 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연물질 2,4,7,4A,2A,8 : 실리콘 막
3,3A : 식각장벽막 5,5A : 얇은 산화막
6,6A,6B : 핀홀
본 발명은 고집적 반도체 소자의 표면적을 증대시킨 적층 축전기의 전하보존 적극용 전도물질 형성방법 및 그 구조에 관한 것으로, 특히 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조 방법에 관한 것이다.
일반적으로 반도체 기억장치는 집적도의 증가에 따라 단위셀이 구성되는 면적이 감소되므로 정보의 내용을 저장하는 축전기의 용량측면에서 한계에 도달하게되어 여러가지 적층형구조가 개발되었고, 이러한 적층형에서도 계속적인 집적도 증가에 따라 종래의 단층구조로는 축전기 용량에 한계가 있을 것으로 보고 이에 대한 해결책으로 다층구조를 갖는 축전기를 구성하여 축전기용량을 증대시켰다. 그러나 다층구조를 사용함에 따라 전체적인 단차가 심화되어 이러한 단차차이에 의한 콘택형성 및 전도무질의 스텝 커버리지(Step-Coverage)가 제조공정상의 큰 문제점으로 남게 되었다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 이러한 축전기용량을 증대시키기 위한 다층구조로의 해결책 모색에서 벗어나 전하보존 전극용 전도물질의 형성방법에 있어서 전도물질의 표면 구조를 변화시켜 표면을 울퉁불퉁하게 굴곡지게 하여 동일한 셀면적내에서 전도물질의 표면적을 현저히 증대시키는 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 절연물질 상부에 제1실리콘막을 증착한 후 식각장역막을 증착하고 상기 식각장벽막(3)위에 제2실리콘막을 증착하는 제1단계, 상기 제1단계 후에 제1얇은 산화막을 증착하고 상기 제1얇은 산화막위에 제3실리콘막을 증착하여 상기 제1얇은 산화막에 균열이 생기게 하여 많은 제2얇은 산화막과 제1핀홀을 형성하는 제2단계, 상기 제2단계후에 제3실리콘막을 완전히 식각한 후 상기 핀홀 하부의 제2실리콘막을 식각장벽막에 이를때까지 식각하여 제2핀홀과 표면이 불균일하게 부분적으로 남은 제4실리콘막을 형성하는 제3단계, 상기 제3단계후에 상기 얇은 산화막 제거하고 부분적으로 남은 상기 제4실리콘을 식각장벽으로 하여 상기 식각장벽막을 식각함으로써 제3핀홀과 부분적으로 남게되는 식각장벽막을 형성하는 제4단계, 및 상기 제4단계 후에 상기 식각장벽막을 사용하여 상기 제3핀홀 하부의 제1실리콘막을 식각함으로써 굴곡을 갖는 제5실리콘막을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면 제1도 및 제2도를 참조하여 본 발명을 상세히 설명하면, 도면에서 1은 절연물질, 2,4,7,4A,2A,8은 실리콘막, 3,3A는 식각장벽막, 5,5A는 얇은 산화막, 6,6A,6B는 핀홀을 각각 나타낸다.
먼저, 제1a도는 절연물질(1) 상부에 제1실리콘막(2)을 증착한 후 식각장벽막(3)을 증착한 상태의 단면도로서, 이 식각장벽막(3)은 산화막이나 질화막등 실리콘막 식각시 식각장벽으로 사용할 수 있는 막이다.
제1b도는 식각장벽막(3)위에 제2실리콘막(4)을 증착한 후 제1얇은 산화막(5)을 형성한 상태의 단면도로서, 상기 제1얇은 산화막(5)은 상기 제2실리콘막(4)을 대기에 노출시켜 형성할 수도 있고, H2SO4와 H2O2의 혼합용액에서 형성할 수도 있으며, 또한 O2가스에 노출시켜 형성할 수 있다.
제1c도는 상기 제1b도의 제1얇은 산화막(5)위에 제3실리콘막(7)을 증착한 상태의 단면도로서, 이때 상기 제3실리콘막(7) 형성시 상기 제1얇은 산화막(5)의 두께가 매우 얇으므로 실리콘막 형성시 산화막에 균열이 생겨 많은 제2얇은 산화막(5A)과 제1핀홀(6)이 생기게 된다. 또한 상기 제1얇은 산화막(5)에 비소(As), 인(P)등의 이온을 주입한 경우에는 더욱 많은 제1핀홀(6)이 형성되게 된다.
제1d도는 실리콘막과 산화막의 식각 선택비가 10 : 1이상되는 등방성 혹은 이방성 건식식각에 의해 상부의 제3실리콘막(7)을 완전히 식각한 후 하부의 제2실리콘막(4)을 식각장벽막(3)에 이를때까지 식각한 상태의 단면도로서, 상부의 제3실리콘막(7)이 완전히 제거된 상태에서 불균일하게 남은 얇은 산화막(5A)이 노출되고 제1핀홀(6) 부분에서는 하부의 제2실리콘막(4)이 노출되어 계속 식각되면 제1핀홀(6) 부분에서는 하부의 제2실리콘(4)이 식각되어 제2핀홀(6A)과 표면이 불균일하게 부분적으로 남은 제4실리콘막(4A)이 형성된 상태의 단면도이다.
제1e도는 상기 얇은 산화막(5A)을 제거하고 부분적으로 남은 상기 제4실리콘(4A)을 식각장벽으로 하여 상기 식각장벽막(3)을 등방성 혹은 이방성 건식식각에 의해 간단한 단면도로서, 제2핀홀(6A)에 노출된 식각장벽막(3)은 식각되고, 부분적으로 남은 제4실리콘(4A)하부의 식각장벽막(3)은 식각되지 않아 제3핀홀(6B)이 형성되고 부분적으로 남게되는 식각장벽막(3A)이 형성한 상태의 단면도이다.
제1f도는 부분적으로 남은 식각장벽막(3A)을 식각장벽으로 하여 제3핀홀(6B)하부의 제1실리콘막(2)을 등방성 혹은 이방성 건식식각에 의해 일정두께 식각한 단면도로서, 제3핀홀(6B)에 노출된 제1실리콘(2)은 식각되고 식각장벽막(3A)하부의 제1실리콘(2)은 식각장벽(3A)이 식각장벽으로 작용하여 식각되지 않아 도면처럼 표면에 굴곡을 갖는 제5실리콘막(2A)이 형성된다.
그리고 본 발명의 다른 실시예를 제2도를 통하여 자세히 살펴보면, 본 발명의 다른 실시예는 상기 제1a도 내지 제1e도와 동일한 방법으로 수행한 후에 제1e도의 공정 이후 상기 부분적으로 남은 식각장벽막(3A)을 식각장벽으로 하여 상기 제3핀홀(6B)하부의 노출된 제1실리콘막(2)을 등방성 혹은 이방성 건식식각에 의해 완전히 식각하고 제6실리콘막(8)을 증착한 상태의 단면도로서, 상기 식각장벽막(3A)을 식각장벽으로 노출된 부분의 제1실리콘막(2)을 식각할 때 상기 제1실리콘막(2)하부의 절연막(1)이 노출되도록 하거나, 혹은 상기 노출된 부분의 제1실리콘막의 두께를 최소화하여 제6실리콘막(8)을 증착하여 도면에서와 같이 표면에 굴곡을 갖는 실리콘막을 형성한다.
상기와 같은 제조방법을 통하여 전하보존 전극용 전도물질인 실리콘막의 표면에 울퉁불퉁한 굴곡을 생기게 함으로써 종래에 사용했던 전하보존 전극에 비해 그 표면적을 현저히 증대시킬 수 있는 효과가 있다.

Claims (8)

  1. 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조 방법에 있어서, 절연물질(1) 상부에 제1실리콘막(2)을 증착한 후 식각장벽막(3)을 증착하고 상기 식각장벽막(3)위에 제2실리콘막(4)을 증착하는 제1단계, 상기 제1단계 후에 제1얇은 산화막(5)을 증착하고 상기 제1얇은 산화막(5)위에 제3실리콘막(7)을 증착하여 상기 제1얇은 산화막(5)에 균열이 생기게 하여 많은 제2얇은 산화막(5A)과 제1핀홀(6)을 형성하는 제2단계, 상기 제2단계 후에 제3실리콘막(7)을 완전히 식각한 후 상기 제1핀홀(6)하부의 제2실리콘막(4)을 식각장벽막(3)에 이를때까지 식각하여 제2핀홀(6A)과 표면이 불균일하게 부분적으로 남은 제4실리콘막(4A)을 형성하는 제3단계, 상기 제3단계후에 상기 얇은 산화막(5A)을 제거하고 부분적으로 남은 상기 제4실리콘(4A)을 식각장벽으로 하여 상기 식각장벽막(3)을 식각함으로써 제3핀홀(6B)과 부분적으로 남게되는 식각장벽막(3A)형성하는 제4단계, 및 상기 제4단계 후에 상기 식각장벽막(3A)을 사용하여 상기 제3핀홀(6B)하부의 제1실리콘막(2)을 식각함으로써 굴곡을 갖는 제5실리콘막(2A)을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법.
  2. 제1항에 있어서, 상기 제2단계의 제1얇은 산화막(5)은 상기 제2실리콘막(4)을 대기에 노출시켜 형성하는 것을 특징으로 하는 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법.
  3. 제1항에 있어서, 상기 제2단계의 제1얇은 산화막(5)은 H2SO4와 H2O2의 혼합용액에서 형성하는 것을 특징으로 하는 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법.
  4. 제1항에 있어서, 상기 제2단계의 제1얇은 산화막(5)은 O2가스에 노출시켜 형성하는 것을 특징으로 하는 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법.
  5. 제1항에 있어서, 상기 제2단계의 제1핀홀(6)형성은 상기 제1얇은 산화막(5)에 비소(As), 인(P)중 어느 하나를 주입하여 형성되어지는 것을 특징으로 하는 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법.
  6. 제1항에 있어서, 상기 제3단계의 제3실리콘막(7) 식각은 실리콘과 산화막의 식각 선택비가 10 : 1이상되는 등방성 건식식각인 것을 특징으로 하는 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법.
  7. 제1항에 있어서, 상기 제3단계의 제3실리콘막(7)식각은 이방성 건식식각인 것을 특징으로 하는 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법.
  8. 제1항에 있어서, 상기 제5단계의 제1실리콘막(2)의 식각은 식각장벽막(3A)을 이용하여 제3핀홀(6B)하부의 노출된 제1실리콘막(2)을 완전히 식각하고 제5실리콘막(8)을 증착하는 제6단계를 더 포함하여 이루어지는 것을 특징으로 하는 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법.
KR1019920022137A 1992-11-23 1992-11-23 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법 KR950006732B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920022137A KR950006732B1 (ko) 1992-11-23 1992-11-23 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920022137A KR950006732B1 (ko) 1992-11-23 1992-11-23 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법

Publications (2)

Publication Number Publication Date
KR940012058A KR940012058A (ko) 1994-06-22
KR950006732B1 true KR950006732B1 (ko) 1995-06-21

Family

ID=19343743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022137A KR950006732B1 (ko) 1992-11-23 1992-11-23 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법

Country Status (1)

Country Link
KR (1) KR950006732B1 (ko)

Also Published As

Publication number Publication date
KR940012058A (ko) 1994-06-22

Similar Documents

Publication Publication Date Title
KR930002292B1 (ko) 반도체 장치 및 그 제조방법
US5387531A (en) Hole capacitor for dram cell and a fabrication method thereof
US5457063A (en) Method for fabricating a capacitor for a dynamic random access memory cell
KR960003498B1 (ko) 반도체장치의 캐패시터 제조방법
KR950006732B1 (ko) 자연산화막과 식각장벽막을 이용한 굴곡 표면을 갖는 실리콘막 제조방법
US5849617A (en) Method for fabricating a nested capacitor
KR0179556B1 (ko) 반도체소자의캐패시터및그제조방법
KR20000027832A (ko) 커패시터의 하부전극형성방법
KR0143347B1 (ko) 반도체기억장치 제조방법
KR0135697B1 (ko) 반도체 소자의 캐패시터 제조방법
KR940011805B1 (ko) 캐패시터 전하저장전극 제조방법
KR0146256B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100240588B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100455728B1 (ko) 반도체소자의 캐패시터 제조방법
US6133085A (en) Method for making a DRAM capacitor using a rotated photolithography mask
KR960003859B1 (ko) 반도체 소자의 캐패시터 제조방법
KR910002306B1 (ko) 휘발성 메모리소자(dram)의 제조방법
KR0124576B1 (ko) 반도체 메모리장치의 커패시터 및 이의 제조방법
KR960013644B1 (ko) 캐패시터 제조방법
KR960013634B1 (ko) 반도체소자의 캐패시터 제조방법
KR0158908B1 (ko) 반도체소자의 캐패시터 제조방법
KR960011665B1 (ko) 반도체 소자용 적층 캐패시터 형성방법
KR960008531B1 (ko) 적층형 캐패시터 제조방법
KR100252542B1 (ko) 디램셀저장전극제조방법
KR100204019B1 (ko) 반도체 소자의 전하 저장 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040331

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee