CN1193412C - 用硅质材料封埋微细沟的方法和带硅质膜的衬底材料 - Google Patents

用硅质材料封埋微细沟的方法和带硅质膜的衬底材料 Download PDF

Info

Publication number
CN1193412C
CN1193412C CNB00819467XA CN00819467A CN1193412C CN 1193412 C CN1193412 C CN 1193412C CN B00819467X A CNB00819467X A CN B00819467XA CN 00819467 A CN00819467 A CN 00819467A CN 1193412 C CN1193412 C CN 1193412C
Authority
CN
China
Prior art keywords
ditch
siliceous
mentioned
width
scope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB00819467XA
Other languages
English (en)
Other versions
CN1452785A (zh
Inventor
清水泰雄
田代裕治
青木伦子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merck Functional Materials Contract Society
Merck Patent GmbH
Merck Performance Materials IP Japan GK
Original Assignee
Clariant International Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18638331&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1193412(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Clariant International Ltd filed Critical Clariant International Ltd
Publication of CN1452785A publication Critical patent/CN1452785A/zh
Application granted granted Critical
Publication of CN1193412C publication Critical patent/CN1193412C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/122—Inorganic polymers, e.g. silanes, polysilazanes, polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1212—Zeolites, glasses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24298—Noncircular aperture [e.g., slit, diamond, rectangular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

本发明提供一种可用硅质材料均匀地封埋微细沟的方法。本发明方法的特征是，通过将聚苯乙烯换算重均分子量在3000～20000范围内的全氢化聚硅氮烷溶液，涂布到具有至少一条最深部分宽度为0.2μm或以下，并且其深度对宽度之比为或2以上的沟的衬底材料上并使其干燥的方法来用该全氢化聚硅氮烷封埋上述的沟，然后，通过在含有水蒸气的气氛中加热上述全氢化聚硅氮烷来使其转化成硅质材料。

Description

用硅质材料封埋微细沟的方法和带硅质膜的衬底材料
技术领域
本发明涉及一种用硅质材料，均匀地封埋在半导体装置等电子器件中使用的具有微细沟的衬底材料上的细沟的方法，和利用该方法获得的带硅质膜的衬底材料。
背景技术
在半导体装置等电子器件的制作中，包括：形成称为PMD(PremetalDielectrics：预埋金属介电材料)的晶体管元件与位线之间、晶体管元件与电容之间、位线与电容之间或电容与金属布线之间的绝缘膜，或称为IMD(Intermetal Dielectrics：互连金属介电材料)的金属布线之间的绝缘膜，或者封埋隔离沟的工序。这种绝缘膜的形成或封埋，一般地说采用硅质材料，作为其形成方法，有CVD法、溶胶凝胶法、硅氧烷系聚合物溶液涂布法等。
随着电子器件的集成度提高，衬底上的沟正在不断微细化。若用现有方法来封埋这样的微细沟，就有以下这类问题。
采用CVD法，以硅质材料，封埋沟宽为0.2μm以下，其深度对宽度之比(以下也称为“高宽比”)为2以上的微细沟的场合，由于CVD法所固有的保形特性，使得微细沟内部存在很容易产生空隙的问题。作为抑制产生这种空隙的方法，有用高密度等离子体提高蚀刻速度进行成膜的方法(HDP-CVD法)，可是衬底材料上沟的上肩部也同时受蚀刻，所以存在沟的形状变形、成膜速度慢等方面的问题。
作为解决这类CVD法固有问题的方法，有溶胶凝胶法或硅氧烷系聚合物溶液涂布干燥法，该方法采用在具有微细沟的衬底材料上通过涂布溶胶凝胶液或硅氧烷系聚合物溶液，然后使其干燥的办法来封埋微细沟，而后通过加热将其转化为硅质材料。但是，一般来说，溶胶凝胶液或硅氧烷系聚合物在加热时伴随有脱水、脱醇的缩合反应，在转化成硅质材料时会发生较大的体积收缩。因此，用这些方法，以硅质材料封埋沟宽为0.2μm以下，其高宽比为2以上的微细沟的场合，受沟壁面约束的影响，所以存在微细沟内部硅质材料的密度比沟外部表面附近的密度大幅度降低的问题。即，用溶胶凝胶法或硅氧烷系聚合物溶液涂布法，从膜层表面向微细沟底部封埋微细沟，要使其密度均匀是困难的。
作为可以不随这种缩合反应转化成硅质材料的方法，有采用涂布聚硅氮烷溶液并使之干燥的办法来封埋微细沟，而后加热的方法。然而，含有烃基或烷氧基等有机基团的聚硅氮烷在加热时会使有机基团分解，因而转化成硅质时发生体积收缩。因此，通过使用含有有机基团的聚硅氮烷的方法，用硅质材料封埋沟宽为0.2μm以下高宽比为2以上的微细沟的场合，由于受沟壁面约束的影响，所以与上述溶胶凝胶法同样，存在微细沟内部硅质材料的密度比沟外部表面附近的密度低这样的问题。即便是不含有机基团的聚硅氮烷，其平均分子量比特定值低时也同样，转化成硅质时也有体积收缩大的倾向，从而也发生同样的问题。
另外，不含有机基团而且平均分子量比特定值高的聚硅氮烷，涂布时，处于对微细沟封埋能力下降的倾向，与CVD法同样，微细沟内部也容易发生空隙。
如果微细沟内部硅质材料的密度不均匀，则在后续的通孔形成工序中要形成贯通孔就很难，并且用作绝缘材料的特性方面也会发生不稳定的情况。这种密度的不均匀性不仅在微细沟内外之间，而且受沟壁面约束的影响很大，一般地说，沟越微细密度也越低，因此沟宽不同的多条微细沟之间也成了问题。今后，鉴于随着电子器件集成度提高而使衬底上的沟更加微细，因此人们迫切需要一种不管沟的内外、宽窄如何，都能均质地封埋这种微细沟的方法。所以，本发明的目的在于提供一种能够实现上述现有方法难以用硅质材料均质封埋微细沟的方法。
发明内容
为了达到上述目的，本发明提供一种用硅质材料封埋微细沟的方法，其特征在于，通过将以聚苯乙烯为基准换算重均分子量在3000～20000范围内的全氢化聚硅氮烷溶液，涂布到具有至少一条最深部分的宽度为0.2μm或0.2μm以下、其深度对宽度之比为2或2以上的沟的衬底材料上，并使其干燥的办法来用该全氢化聚硅氮烷封埋该沟，然后，通过在水蒸气分压在0.5～101kPa范围内的含有水蒸气的气氛中在400～1200℃的温度范围加热该全氢化聚硅氮烷来使其转化成硅质材料。
进而，本发明提供一种带硅质膜的衬底材料，它包括衬底材料和硅质膜，所说衬底材料具有至少一条最深部分的宽度为0.2μm或0.2μm以下、其深度对宽度之比为2或2以上的沟，所说硅质膜按照封埋上述沟的方式设置，其特征在于，上述硅质膜在该沟内部不含有直径0.01μm或0.01μm以上的空隙，而且该沟最深部分的蚀刻速率为该硅质膜表面的蚀刻速率的3倍或3倍以下。
附图说明
图1A～图1D是表示适用于本发明的沟形状的例子的大致纵部面图。
图2是用于说明本发明蚀刻速率测定方法的带硅质膜的衬底材料的大致纵剖面图。
图3是用于说明本发明蚀刻速率测定方法的带硅质膜的衬底材料的大致纵剖面图。
图4是用于说明本发明蚀刻速率测定方法的带硅质膜的衬底材料的大致立体图。
用于实施发明的最佳方案
在本发明的方法中，使用聚苯乙烯换算重均分子量在3000～20000范围内的全氢化聚硅氮烷溶液。在这里，所谓全氢化聚硅氮烷，是指除Si-N键外，与Si、N键合的元素全部是H的聚合物。全氢化聚硅氮烷的最简单构造是有下列重复单元的链状结构。
Figure C0081946700071
在本发明中，也可以使用分子内具有链锁状结构和环状结构的全氢化聚硅氮烷，例如，据矶田等的特公昭63-16325号公报、D.Seyferth等Communication of Am.Cer Soc.，C-13，January 1983等报告，可以举出分子内包括链状部分和环状部分，用下列通式表示的全氢化聚硅氮烷。
Figure C0081946700072
作为上述通式表示的全氢化聚硅氮烷具体例，可以举出具有象以下这样的部分构造。
这种全氢化聚硅氮烷，通常，使二卤代硅烷与碱反应形成二卤代硅烷的加合物以后，通过使该加合物与氨反应来合成。全氢化聚硅氮烷的合成方法是公知的，除上述特公昭63-16325号公报外，在特开平1-138107号、特开平1-138108号、特开平3-170533号等各个公报中都有详细记载。
本发明的全氢化聚硅氮烷处于聚苯乙烯换算重均分子量3000～20000的范围内。众所周知，聚苯乙烯换算重均分子量的测定方法一般可以用凝胶渗透色谱法(GPC)来测定。全氢化聚硅氮烷的聚苯乙烯换算重均分子量如果不到3000，就会导致在为了转化成硅质而将其加热时，挥发(蒸发)的低分子增加，从而引起体积的收缩，进而对微细沟内部的低密度化就不能忽略。所以，本发明的全氢化聚硅氮烷的聚苯乙烯换算重均分子量的下限值是3000，较好是4000，最好是5000。相反，如果全氢化聚硅氮烷的聚苯乙烯换算重均分子量超过20000，则涂布液的粘度高而且涂布时的硬化速度快，因而溶液向微细沟内的渗透性将降低。所以，本发明的全氢化聚硅氮烷的聚苯乙烯换算重均分子量的上限值是20000，较好是15000，最好是10000。
本发明的全氢化聚硅氮烷，作为溶液被涂布到衬底材料上。作为用于配制该涂布液的溶剂，可以举出：苯、甲苯、二甲苯、乙苯、二乙苯、三甲苯、三乙苯等芳香族化合物；环己烷；环己烯；十氢萘；二戊烯；正戊烷、异戊烷、正己烷、异己烷、正庚烷、异庚烷、正辛烷、异辛烷、正壬烷、异壬烷、正癸烷等饱和烃类化合物；乙基环己烷；甲基环己烷；环己烷；环己烯；对烷；二丙醚、二丁醚、茴香醚等的醚类；乙酸正丁酯、乙酸异丁酯、乙酸正戊酯、乙酸异戊酯等的酯类；甲基异丁酮(MIBK)等的酮类，然而不限定于此。另外，通过使用多种溶剂，也可以调节全氢化聚硅氮烷的溶解度或溶剂蒸发速度。
关于溶剂的使用量(比例)，根据采用的涂布方法，要选择作业性好的比例，另外还要考虑到溶液向微细沟内的渗透性或在微细沟外部所需要的膜厚，并可根据所用的全氢化聚硅氮烷的平均分子量、其分布和结构来适当选定。本发明的全氢化聚硅氮烷，可以使用涂布溶液中0.1质量％～70质量％，较好1质量％～30质量％的范围。
按照本发明，在具有至少一条沟而且该沟的最深部分宽度为0.2μm以下其高宽比为2以上的衬底材料上，涂布这样配制的全氢化聚硅氮烷溶液。微细沟的形状没有特别限定，即使如图1A～图1D所示的长方形沟、正锥形沟、倒锥形沟、曲面形状沟等任何一种形状也都可以应用本发明。并且，微细沟的两端部分无论开放或者闭合都行。
按照现有方法，即便使用硅质材料封埋最深部分的宽度为0.2μm以下并且其高宽比为2以上的微细沟，也会由于在转化成硅质时的体积收缩很大，使得沟内部的密度比沟外部的密度低，从而不可能在沟的内外使材料均质地封埋该沟。如果采用本发明，当使用具有这种微细沟的衬底材料时，就有明显抑制沟内部所得的硅质材料相对于沟外部密度低的效果。本发明的这种效果，随着使用具有最深部分宽度为0.1μm以下，进而0.08μm以下，其高宽比为4以上，进而5以上这样的非常微细的沟将更加显著。
另外，本说明书中，术语“封埋”主要用来表示如图1A～1D所示那样在将沟埋没的同时还在沟的外部表面上形成涂膜的状态(采取把涂布溶液中的全氢化聚硅氮烷浓度适宜地调整到与沟的结构相适合的办法)，但是也意味用作只埋没沟的方式。
作为具有至少一条最深部分宽度为0.2μm以下并且其高宽比为2以上的沟的衬底材料的代表例，可以举出具备晶体管元件、位线、电容等的电子器件用衬底。在这种电子器件的制作中，接着形成称为PMD的晶体管元件与位线之间、晶体管元件与电容之间、位线与电容之间或电容与金属布线之间的绝缘膜、或称为IMD的金属布线之间的绝缘膜、或封埋隔离沟的这种工序，有时包括形成上下贯通微细沟的封埋材料的孔(通孔)的工序。形成通孔的工序，通常包括抗蚀剂的涂布、曝光、显影的光刻工序，CF系气体的干式蚀刻、O2等离子体等的抗蚀剂的剥离，接着浸渍到HF系列或胺系列水溶液中对干式蚀刻残留物和抗蚀刻残留物的清洗工序。用上述的CVD法、溶胶凝胶液或硅氧烷聚合物溶液涂布法，会使微细沟内部的硅质材料密度比沟外部低或者不均匀，在通孔形成工序中，由于沟内部的干式蚀刻速度或用清洗液的蚀刻速度要比沟外部快得多，因此使通孔变形，存在布线之间导通不良的问题。另外，用作形成PMD的主要现有方法，可以举出BPSG膜的方法。BPSG膜就是，在硅衬底上加工晶体管元件、位线以后，用CVD法形成含有B(硼)和P(磷)的SiO2膜，接着通过加热到800～900℃，使其熔融，对有凹凸的元件进行平坦化。可是，按照本发明的方法，不需要使用很大的CVD设备，而且如后所述，在较低的温度下获得高纯度硅质膜方面比起BPSG法来远为有利
在隔离沟的应用方面，与对上述PMD、IMD的应用不同，封埋后不进行形成通孔的工序，但通常为了只除去沟外部的绝缘膜，用CMP(Chemical Mechancal Polishing：化学机械抛光)法进行研磨。要是微细沟内部硅质材料的密度比沟外部低或不均匀的话，由于不能得到平滑的研磨表面，或者沟与硅质膜之间产生裂纹，从而存在不能获得良好隔离(元件隔离)特性的问题。
本发明对具有至少一条最深部分宽度为0.2μm以下其高宽比为2以上的沟的衬底材料，也适用于需要在该沟内外封埋均质硅质材料的其它任何用途。作为这种用途，例如可以举出：液晶玻璃的基底涂膜(Na等钝化膜)、液晶滤色器的覆盖膜(绝缘平坦化膜)、薄膜液晶的气体阻挡层；基底材料(金属、玻璃)的硬涂层、耐热、耐酸涂层、防污染涂层、疏水涂层、亲水涂层；玻璃、塑料的紫外线隔断涂层、着色涂层。
对于给这种衬底材料涂布全氢化聚硅氮烷溶液的方法没有特别限制，作为通常的涂布方法，可以举出，例如，旋涂法、浸渍法、喷涂法、复印法等。
全氢化聚硅氮烷溶液涂布后，为了使涂膜干燥或预硬化，在大气中、惰性气体中或氧气中，50～400℃温度和10秒～30分钟的处理条件进行干燥工序。通过干燥除去溶剂，就使得微细沟实质上被全氢化聚硅氮烷封埋。
按照本发明，通过在含有水蒸气的气氛中进行加热，可使包括微细沟内外的全氢化聚硅氮烷转化成硅质材料。
所谓含有水蒸气的气氛，就是水蒸气分压在0.5～101kPa范围内的气氛，较好是具有1～90kPa，更好是1.5～80kPa范围的水蒸气分压。可以在400～1200℃温度范围进行加热。
另外，如果在含有水蒸气的气氛中，高温下，例如超过600℃的高温下加热，同时加热处理中存在暴露的电子设备等其它要素的场合，往往担心对该其它要素的不良影响。这种情况下，把硅质转化工序分成二个阶段以上，最初在含有水蒸气的气氛中和比较低的温度下，例如400～600℃温度范围内加热，接着在不含水蒸气的气氛中和更高温度下，可在例如500～1200℃温度范围内加热。
作为含水蒸气的气氛中除水蒸气以外的成分(以下，称为稀释气体)可以使用任何气体，作为具体例，可以举出空气、氧、氮、氦、氩等。从获得硅质材料薄膜质量方面考虑，优选使用氧气作为稀释气体。但是，也要考虑该加热处理对暴露的电子设备等其它要素的影响，适当选择稀释气体。另外，在上述二阶段加热方式中，作为不含水蒸气的气氛气，除含有上述稀释气体中的任一种气氛外，也可以采用减压到1.0kPa以下或真空气氛。
下面举出在考虑这些情况后设定的最佳加热条件例。
(1)把本发明的全氢化聚硅氮烷溶液涂布到规定的衬底材料上，干燥后，在温度400～600℃范围，水蒸气分压0.5～101kPa范围的气氛中加热，接着在温度500～1200℃范围，氧分压0.5～101kPa范围的气氛中加热；
(2)把本发明的全氢化聚硅氮烷溶液涂布到规定的衬底材料上，干燥后，在温度400～600℃范围，水蒸气分压0.5～101kPa范围的气氛中加热，接着在温度500～1200℃范围，从氮、氦和氩中选择的一种或二种以上惰性气体的气氛中加热；
(3)把本发明的全氢化聚硅氮烷溶液涂布到规定的衬底材料上，干燥后，在温度400～600℃范围，水蒸气分压0.5～101kPa范围的气氛中加热，接着在温度500～1200℃范围，在小于1.0kPa的减压或真空气氛中加热。
对加热时到达目标温度的升温速度和降温速度没有特别限制，但是一般可以设为1℃～100℃/分的范围。并且，对到达目标温度后的加热保持时间也没有特别限制，一般可以设为1分钟～10小时的范围。
通过上述的加热工序，全氢化聚硅氮烷经过由水蒸气引起的水解反应，转化成以Si-O键为主体的硅质材料。该转化反应不伴随有象脱水反应那样的缩合反应，并且也没有有机基团的分解，所以反应前后的体积变化非常小。因此，按照本发明，用硅质材料封埋沟宽为0.2μm以下其高宽比为2以上的微细沟的场合，因沟壁面引起的约束，所谓硅质材料密度在微细沟内部更为降低的影响极小，不管沟的内外、宽窄都能均质地封埋微细沟。另外，按照本发明的方法，因为没有象CVD法那样的保形性，所以微细沟内部也不会发生空隙或空洞部分。进而，按照本发明的方法，在转化为硅质时的体积收缩小，因此即使膜厚为0.5μm以上的场合，也不会发生裂纹。
这样，本发明提供了一种新颖的带有比较均质地封埋着微细沟的硅质膜的衬底材料。也就是说，按照本发明，可以提供一种带硅质膜的衬底材料，它包括衬底材料和硅质膜，所说衬底材料具有至少一条最深部分的宽度为0.2μm以下，其深度对宽度之比为2以上的沟，所说硅质膜按照将上述沟封埋起来的方式设置，其特征在于，上述硅质膜在该沟内部实质上不含有空隙，而且该沟最深部分的蚀刻速率为该硅质膜表面的蚀刻速率的3倍以下。
如上所述，本发明的硅质膜由于是通过全氢化聚硅氮烷的水解反应获得的，因此它以Si-O键为主体，但随转化程度的不同，它多少也含有一些Si-N键。即，硅质材料中之所以含有Si-N键是由于该材料来自聚硅氮烷的缘故。具体地说，本发明的硅质膜，随着转化程度的不同，其含氮量按原子百分比计为0.005～5％的范围。实际上，使该氮含有量小于0.005％是困难的。氮的原子百分比可用原子吸收光谱分析法来测定。
本发明的硅质膜，在微细沟内部实质上不含空隙。所谓“空隙”，一般是指硅质材料中的空洞，就其典型性的空隙来说，意指直径约0.01μm以上的球形空隙。当然，“空隙”不是指特定的形状，一般地说为不规则的形状。本说明书中，也将这种空隙沿着沟的大体接连延伸的状态称为“空洞化”。
按照现有的CVD法，由于CVD法所固有的保形性，本质上难以用硅质材料封埋宽度为0.2μm以下其高宽比为2以上的微细沟而不产生这样的空隙，按CVD法获得的硅质材料在微细沟内部变成了不连续。本发明的硅质膜由于将流动性高的全氢化聚硅氮烷溶液涂布到衬底材料上来获得，因而不会产生由保形性引起的空隙，微细沟内部的硅质材料成了连续的结构。
本发明的硅质膜在沟的最深部分的蚀刻速率是硅质膜表面的蚀刻速率的3倍以下。蚀刻速率，正如本技术领域众所周知，是使材料密度定量化的测定值。某种材料的蚀刻速率越小，其材料密度就越大。并且，某两种材料之间的蚀刻速率之差越小，它们的密度之差也越小。所谓沟的最深部分的蚀刻速率是硅质膜表面蚀刻速率的3倍以下，就是可以说本发明的硅质膜在沟的最深部分与硅质膜表面的密度没有3倍以上的差别。本发明的硅质膜在沟的最深部分的蚀刻速率较好为硅质膜表面蚀刻速率的2倍以下，最好为1.6倍以下。
如果采用现有的溶胶凝胶法或硅氧烷系聚合物溶液涂布法，或含有有机基团的聚硅氮烷的方法，就会在转化成硅质材料时发生很大的体积收缩，因此，按照这些方法，在用硅质材料封埋宽度为0.2μm以下其高宽比为2以上的微细沟的场合，微细沟内部的硅质材料的密度变成不均匀。本发明的硅质膜，在转化成硅质材料时几乎没有体积收缩，因此使得硅质材料成为在沟内外都比较均匀。
另外，在沟宽不同的多条微细沟之间，转化成硅质材料时发生体积收缩的场合，沟变得越微细，则沟壁面的约束影响就越大，本质上使沟内硅质材料的密度越低。本发明的硅质膜因为转化成硅质材料时几乎没有体积收缩，所以即使在沟宽不同的多条微细沟之间，也能使其密度均匀起来。
对沟外部表面上形成的涂膜厚度没有特别限制，一般地说，可以是在转化成硅质材料时不发生裂纹范围内的任意厚度。如上所述，按照本发明的方法，膜厚即使为0.5μm以上的场合也不会发生裂纹，因而可在沟外部表面上形成至少0.5μm厚度的涂膜。
以下，用实施例更加详细地叙述本发明。
蚀刻速率的测定方法
如以下测定硅质材料的沟最深部分的蚀刻速率(沟内部)与膜表面的蚀刻速率(沟外部)。
分别称取作为评价对象的聚合物40g，将其溶解于120g的二甲苯中，用过滤精度0.1μm的PTFE制造过滤器过滤。在一块表面被膜厚0.05μm的Si3N4薄膜覆盖的硅片表面上具有深度固定为0.4μm，宽度分别为0.08μm、0.1μm、0.2μm、0.4μm四种(高宽比分别为5.0、4.0、2.0、1.0)的沟，这些沟的纵剖面呈长方形，该硅片(衬底材料)的直径为101.6mm(4英寸)，在该硅片的表面上滴下所得的聚合物溶液2mL，以旋转数2000rpm、保持时间20秒的条件下进行旋涂。接着，在150℃的加热板上使之干燥3分钟以后，用下述的各种方法加热以形成硅质膜。
将所得的带硅质膜的衬底材料沿着与沟的长度方向成直角的方向切断，用日立制作所制的S-5000型扫描电子显微镜(SEM)，在放大率150000倍下，从垂直方向观察剖面的沟部分，测定图2所示的蚀刻前的长度(a)。
然后，把沿着沟的长度方向成直角方向切断后的带硅质膜的衬底材料，在含有0.5质量％的氢氟酸和40质量％的氟化铵的水溶液中，在20℃下浸溃一分钟，然后用纯净水很好清洗并干燥。然后，同样用上述的SEM在放大率150000倍下，首先从剖面垂直方向观察剖面的沟部分，测定图3所示蚀刻后的长度(b)。接着，用上述的SEM在放大率300000倍下，从剖面垂直方向仰角40度上方，观察沟的最深部分并进行照相摄影，根据照片上的长度用三角法算出图4所示蚀刻后的长度(c)。
另外，沟最深部分的蚀刻后长度(c)随沟宽(高宽比)而不同，因而对4种宽度的各沟进行测定。
利用如此获得的a～c，按下述方法求出沟内部的蚀刻速率(A)和沟外部的蚀刻速率(B)。
A＝c
B＝a-b
另外，用上述SEM照片，肉眼观察沟内部蚀刻后的界面(图4中的斜线部分)状态，并分成平滑的、有空隙的、或空洞化的状态。蚀刻界面的状态因沟宽(高宽比)而异，因而对4种类型空洞的各个沟进行评价。
比较例1
用上述方法，将聚苯乙烯换算重均分子量为5000的甲基硅氧烷聚合物涂布到上述衬底材料上并使其干燥。在温度800℃，含有水蒸气分压5kPa的氧气气氛(氧分压96kPa)中，将该涂膜加热1小时。本来想要用上述方法测定蚀刻速率，但在所有高宽比的情况下，沟内部都空洞化了，所以未能测定。
比较例2
按上述方法，将聚苯乙烯换算重量平均分子量为5000的氢化倍半硅氧烷聚合物涂布到上述衬底材料上并使其干燥。在温度800℃，含有水蒸气分压5kPa的氧气气氛(氧分压96kPa)中，将该涂膜加热1小时。本来想要用上述方法测定蚀刻速率，但由于在高宽比为2以上的沟内部发生不均匀的空隙，所以对此未能测定。至于高宽比为1的沟，沟内部的蚀刻速率(A)是沟外部的蚀刻速率(B)的8.5倍。另外，高宽比为1的沟的蚀刻界面状态是平滑的。
比较例3
在一个内部容积2L的四口烧瓶上安装气体吹入管、机械搅拌器、杜瓦冷凝器。用干燥氮气置换反应器内部以后，向四口烧瓶内加入干燥吡啶1500mL，并在40℃油浴中保温。其次，慢慢添加甲基氢化二氯硅烷100g。一边冰冷并搅拌反应混合物，一边慢慢向其中吹入氨70g。接着向液层吹入干燥氮气30分钟，以除去过剩的氨。
用瓷漏斗在干燥氮气气氛中，减压过滤所得的生成物，获得滤液1200mL。使用蒸发器蒸发除去吡啶，获得了45g的聚甲基氢化聚硅氮烷。
用GPC(展开液：CHCl3)法，测定所得的聚甲基氢化聚硅氮烷的重均分子量，结果用聚苯乙烯换算为5000。
用上述方法，将该聚甲基氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。在温度800℃，含有水蒸气分压5kPa的氧气气氛(氧分压96kPa)中，将该涂膜加热1小时。本来打算用上述方法测定蚀刻速率，但由于在所有高宽比的情况下，沟内部都生成不均匀的空隙，所以未能测定。
比较例4
在一个内部容积2L的四口烧瓶上安装气体吹入管、机械搅拌器、杜瓦冷凝器。用干燥氮气置换反应器内部以后，向四口烧瓶内加入干燥吡啶1500mL，并加以冰冷。接着，添加二氯硅烷100g时生成白色固体状的加合物(SiH2Cl2·2C5H5N)。冰冷反应混合物，在搅拌下慢慢向其中吹入氨70g。接着向液层吹入干燥氮气30分钟，以除去过剩的氨。
用瓷漏斗在干燥氮气气氛中，减压过滤所得的生成物，获得滤液1200mL。使用蒸发器蒸发除去吡啶，获得了40g的全氢化聚硅氮烷。
用GPC(展开液：CHCl3)法，测定所得的全氢化聚硅氮烷重均分子量，按聚苯乙烯换算法获得的结果是1500。
用上述方法，将该全氢化聚硅氮烷涂布到上述基底材料上并使其干燥。在温度800℃，含有水蒸气分压5kPa的氧气气氛(氧分压96kPa)中，将该涂膜加热1小时。用上述方法测定蚀刻速率，结果高宽比2.0以上的沟内部蚀刻速率为沟外部蚀刻速率的3倍以上。对于所有高宽比，沟的蚀刻界面状态都是平滑的。
比较例5
在一个内部容积2L的四口烧瓶上安装气体吹入管、机械搅拌器、杜瓦冷凝器。用干燥氮气置换反应器内部以后，向四口烧瓶内加入干燥吡啶1500mL，并在60℃的油浴里保温。接着，添加二氯硅烷100g时生成白色固体状的加合物(SiH2Cl2·2C5H5N)。冰冷反应混合物，在搅拌下慢慢向其中吹入氨70g。接着向液层吹入干燥氮气30分钟，以除去过剩的氨。
用瓷漏斗在干燥氮气气氛中，减压过滤所得的生成物，获得滤液1200mL。使用蒸发器蒸发除去吡啶，获得了45g的全氢化聚硅氮烷。
用GPC(展开液：CHCl3)法，测定所得的全氢化聚硅氮烷重均分子量，按聚苯乙烯换算法获得的结果是30000。
用上述方法，将该全氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。在温度800℃下，含有水蒸气分压5kPa的氧气气氛(氧分压96kPa)中，将该涂膜加热1小时。用上述方法进行蚀刻前的SEM观察，结果高宽比2.0以上的沟内部可以看到直径0.01～0.05μm的圆形空洞。
实施例1
在一个内部容积2L的四口烧瓶上安装气体吹入管、机械搅拌器、杜瓦冷凝器。用干燥氮气置换反应器内部以后，向四口烧瓶内加入干燥吡啶1500mL，并在20℃油浴里保温。接着，添加二氯硅烷100g时生成白色固体状的加合物(SiH2Cl2·2C5H5N)。冰冷反应混合物，在搅拌下慢慢向其中吹入氨70g。接着向液层吹入干燥氮气30分钟，以除去过剩的氨。
用瓷漏斗在干燥氮气气氛中，减压过滤所得的生成物，获得滤液1200mL。使用蒸发器蒸发除去吡啶，获得了45g的全氢化聚硅氮烷。
用GPC(展开液：CHCl3)法，测定所得的全氢化聚硅氮烷重均分子量，按聚苯乙烯换算法获得的结果是4000。
用上述方法，将该全氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。在温度800℃下，含有水蒸气分压5kPa的氧气气氛(氧分压96kPa)中，将该涂膜加热1小时。用上述方法测定蚀刻速率，结果对于所有高宽比，沟内部蚀刻速率变成沟外部蚀刻速率的3倍以下。对于所有高宽比，沟的蚀刻界面状态都是平滑的。
实施例2
在一个内部容积2L的四口烧瓶上安装气体吹入管、机械搅拌器、杜瓦冷凝器。用干燥氮气置换反应器内部以后，向四口烧瓶内加入干燥吡啶1500mL，并在40℃油浴里保温。接着，添加二氯硅烷100g时生成白色固体状的加合物(SiH2Cl2·2C5H5N)。冰冷反应混合物，在搅拌下慢慢向其中吹入氨70g。接着向液层吹入干燥氮气30分钟，以除去过剩的氨。
用瓷漏斗在干燥氮气气氛中，减压过滤所得的生成物，获得滤液1200mL。使用蒸发器蒸发除去吡啶，获得了45g的全氢化聚硅氮烷。
用GPC(展开液：CHCl3)法，测定所得的全氢化聚硅氮烷的重均分子量，按聚苯乙烯换算法获得的结果是10000。
用上述方法，将该全氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。在温度800℃下，含有水蒸气分压5kPa的氧气气氛(氧分压96kPa)中，将该涂膜加热1小时。用上述方法测定蚀刻速率，结果对于所有高宽比，沟内部蚀刻速率变成沟外部蚀刻速率的3倍以下。对于所有高宽比，沟的蚀刻界面状态都是平滑的。
实施例3
用上述方法，将实施例2获得的全氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。在温度400℃下，含有水蒸气分压5kPa的氧气气氛(氧分压96kPa)中，将该涂膜加热1小时。用上述方法测定蚀刻速率，结果对于所有高宽比，沟内部蚀刻速率变成沟外部蚀刻速率的3倍以下。对于所有高宽比，沟的蚀刻界面状态都是平滑的。
实施例4
用上述方法，将实施例2获得的全氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。在温度600℃下，含有水蒸气分压5kPa的氧气气氛(氧分压96kPa)中，将该涂膜加热1小时。用上述方法测定蚀刻速率，结果对于所有高宽比，沟内部蚀刻速率变成沟外部蚀刻速率的3倍以下。对于所有高宽比，沟的蚀刻界面状态都是平滑的。
实施例5
用上述方法，将实施例2获得的全氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。在温度1000℃下，含有水蒸气分压5kPa的氧气气氛(氧分压96kPa)中，将该涂膜加热1小时。用上述方法测定蚀刻速率，结果对于所有高宽比，沟内部蚀刻速率变成沟外部蚀刻速率的3倍以下。对于所有高宽比，沟的蚀刻界面状态都是平滑的。
实施例6
用上述方法，将实施例2获得的全氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。在温度1150℃下，含有水蒸气分压5kPa的氧气气氛(氧分压96kPa)中，将该涂膜加热1小时。用上述方法测定蚀刻速率，结果对于所有高宽比，沟内部蚀刻速率变成沟外部蚀刻速率的3倍以下。对于所有高宽比，沟的蚀刻界面状态都是平滑的。
实施例7
用上述方法，将实施例2获得的全氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。在温度700℃下，含有水蒸气分压50kPa的氧气气氛(氧分压96kPa)中，将该涂膜加热1小时。用上述方法测定蚀刻速率，结果对于所有高宽比，沟内部蚀刻速率变成沟外部蚀刻速率的3倍以下。对于所有高宽比，沟的蚀刻界面状态都是平滑的。
实施例8
用上述方法，将实施例2获得的全氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。在温度500℃下，含有水蒸气分压5kPa的气氛(氧分压96kPa)中，将该涂膜加热1小时。继续在温度600℃的氧气气氛(氧分压101kPa)中加热1小时。用上述方法测定蚀刻速率，结果对于所有高宽比，沟内部蚀刻速率变成沟外部蚀刻速率的3倍以下。对于所有高宽比，沟的蚀刻界面状态都是平滑的。
实施例9
用上述方法，将实施例2获得的全氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。在温度500℃下，含有水蒸气分压5kPa的气氛(氧分压96kPa)中，将该涂膜加热1小时。继续在温度700℃的氮气气氛(氮分压101kPa)中加热1小时。用上述方法测定蚀刻速率，结果对于所有高宽比，沟内部蚀刻速率变成沟外部蚀刻速率的3倍以下。对于所有高宽比，沟的蚀刻界面状态都是平滑的。
实施例10
用上述方法，将实施例2获得的全氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。在温度500℃下，含有水蒸气分压5kPa的气氛(氧分压96kPa)中，将该涂膜加热1小时。继续在温度1150℃的氮气气氛(氮分压101kPa)中加热1小时。用上述方法测定蚀刻速率，结果对于所有高宽比，沟内部蚀刻速率变成沟外部蚀刻速率的3倍以下。对于所有高宽比，沟的蚀刻界面状态都是平滑的。
实施例11
用上述方法，将实施例2获得的全氢化聚硅氮烷涂布到上述衬底材料上并使其干燥。为了使该涂膜转化为硅质膜，在温度500℃，含有水蒸气分压5kPa的气氛(氧分压96kPa)中，将该涂膜加热1小时。继续在约1.33Pa(0.01Torr)的真空下，在温度700℃加热1小时。用上述方法测定蚀刻速率，结果对于所有高宽比，沟内部蚀刻速率变成沟外部蚀刻速率的3倍以下。对于所有高宽比，沟的蚀刻界面状态都是平滑的。
表1里汇总示出比较例(1～5)和实施例(1～11)的结果。
  例序号 沟外部蚀刻速率(A/min)             沟内部蚀刻速率/沟外部蚀刻速率*                 蚀刻界面(蚀刻后的沟内部)
  0.08μm(5.0)     0.1μm(4.0)     0.2μm(2.0)     0.4μm(1.0)    0.08μm(5.0)     0.1μm(4.0)     0.2μm(2.0)     0.4μm(1.0)
实施例1     140     1.5     1.2     1.2     1.1     平滑     平滑     平滑     平滑
实施例2     120     1.4     1.2     1.1     1.1     平滑     平滑     平滑     平滑
实施例3     1800     1.2     1.1     1.1     1.1     平滑     平滑     平滑     平滑
实施例4     400     2.2     1.8     1.5     1.4     平滑     平滑     平滑     平滑
实施例5     70     1.3     1.2     1.1     1.1     平滑     平滑     平滑     平滑
实施例6     70     1.2     1.2     1.1     1.1     平滑     平滑     平滑     平滑
实施例7     120     1.4     1.2     1.1     1.1     平滑     平滑     平滑     平滑
实施例8     550     2.5     2.0     1.6     1.6     平滑     平滑     平滑     平滑
实施例9     450     2.3     1.9     1.5     1.3     平滑     平滑     平滑     平滑
实施例10     180     1.6     1.4     1.1     1.1     平滑     平滑     平滑     平滑
实施例11     480     2.2     2.0     1.5     1.4     平滑     平滑     平滑     平滑
比较例1     4000     未能测定     未能测定     未能测定     未能测定   空洞化   空洞化   空洞化   空洞化
比较例2     180     未能测定     未能测定     未能测定     8.5   空洞化   空洞化   空洞化     平滑
比较例3     450     未能测定     未能测定     未能测定     未能测定   空洞化   空洞化   空洞化   空洞化
比较例4     160     5.5     4.2     3.1     1.8     平滑     平滑     平滑     平滑
比较例5     120     未能测定     未能测定     未能测定     1.2     空隙     空隙     空隙     平滑
*例如0.08μm(5.0)表示沟宽0.08μm，高宽比5.0。
从上述结果可以看出，按照本发明的方法获得的硅质膜(实施例1～11)，在高宽比1～5范围内，沟内部蚀刻速率/沟外部蚀刻速率的比率都是3以下，与该比率最大为5.5的比较例4或者具有空隙或空洞的其它比较例相比，在本发明的情况下，与封埋材料的致密性有关的沟内外差别要比比较例的小。
另外，可以认为，对于沟宽不同的多条微细沟间(高宽比1和5的沟)，本发明的硅质膜中，致密性方面差别最大也不过约1.6倍(实施例4、11)，但是比较例4中致密性方面的差别在3倍以上。
另外还可看出，按照本发明，与致密性有关的沟内外差别却与硅质膜的密度大小无关。例如，只要将实施例3与实施例6比较，就可以知道沟蚀刻速率的内外比率大致相同，但根据沟外部的蚀刻速率值，实施例6的硅质膜要比实施例3致密约26倍。这样，按照本发明，不管形成低密度的硅质膜，或者形成高密度的硅质膜，对这些微细沟的内外差别来说，几乎没有影响。
工业实用性
按照本发明，使用硅质材料，可以达到与沟的内外、宽窄无关而与致密性有关，比较均质地封埋最深部分宽度为0.2μm以下，其深度对宽度之比为2以上这样的微细沟。

Claims (8)

1.一种用硅质材料封埋微细沟的方法，其特征在于，通过将以聚苯乙烯为基准换算重均分子量在3000～20000范围内的全氢化聚硅氮烷溶液，涂布到具有至少一条最深部分的宽度为0.2μm或0.2μm以下、其深度对宽度之比为2或2以上的沟的衬底材料上，并使其干燥的办法来用该全氢化聚硅氮烷封埋上述的沟，然后，通过在水蒸气分压在0.5～101kPa范围内的含有水蒸气的气氛中在400～1200℃的温度范围加热上述全氢化聚硅氮烷来使其转化成硅质材料。
2.根据权利要求1所述的方法，其特征在于，在温度为400～600℃的范围，水蒸气分压为0.5～101kPa的范围的气氛中进行上述加热，接着在温度为500～1200℃的范围，氧分压为0.5～101kPa的范围的气氛中进行上述加热。
3.根据权利要求1所述的方法，其特征在于，在温度为400～600℃的范围，水蒸气分压为0.5～101kPa的范围的气氛中进行上述加热，接着在温度为500～1200℃的范围，在选自氮、氦和氩中的一种或一种以上的惰性气体气氛中进行上述加热。
4.根据权利要求1所述的方法，其特征在于，在温度为400～600℃的范围，水蒸气分压为0.5～101kPa的范围的气氛中进行上述加热，接着在温度为500～1200℃的范围，在小于1.0kPa的减压或真空气氛中进行上述加热。
5.一种带硅质膜的衬底材料，它包括衬底材料和硅质膜，所说衬底材料具有至少一条最深部分的宽度为0.2μm或0.2μm以下、其深度对宽度之比为2或2以上的沟，所说硅质膜按照封埋上述沟的方式设置，其特征在于，上述硅质膜在该沟内部不含有直径0.01μm或0.01μm以上的空隙，而且该沟最深部分的蚀刻速率为该硅质膜表面的蚀刻速率的3倍或3倍以下。
6.根据权利要求5所述的带硅质膜的衬底材料，其特征在于，上述沟的最深部分宽度为0.1μm或0.1μm以下，其深度对宽度之比为4或4以上。
7.根据权利要求5所述的带硅质膜的衬底材料，其特征在于，上述沟的最深部分的蚀刻速率是上述硅质膜表面蚀刻速率的2倍或2倍以下。
8.根据权利要求5所述的带硅质膜的衬底材料，其特征在于，上述硅质膜，按原子百分率含有0.005～5％范围内的氮。
CNB00819467XA 2000-04-25 2000-06-20 用硅质材料封埋微细沟的方法和带硅质膜的衬底材料 Expired - Lifetime CN1193412C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP128988/2000 2000-04-25
JP2000128988A JP5020425B2 (ja) 2000-04-25 2000-04-25 微細溝をシリカ質材料で埋封する方法

Publications (2)

Publication Number Publication Date
CN1452785A CN1452785A (zh) 2003-10-29
CN1193412C true CN1193412C (zh) 2005-03-16

Family

ID=18638331

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00819467XA Expired - Lifetime CN1193412C (zh) 2000-04-25 2000-06-20 用硅质材料封埋微细沟的方法和带硅质膜的衬底材料

Country Status (7)

Country Link
US (1) US6767641B1 (zh)
EP (1) EP1278238B1 (zh)
JP (1) JP5020425B2 (zh)
KR (1) KR100724301B1 (zh)
CN (1) CN1193412C (zh)
TW (1) TW594834B (zh)
WO (1) WO2001082357A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569060A (zh) * 2010-12-22 2012-07-11 第一毛织株式会社 形成硅氧层的组合物及其生产方法、利用其的硅氧层及生产硅氧层的方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100362834B1 (ko) * 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
US7053005B2 (en) 2000-05-02 2006-05-30 Samsung Electronics Co., Ltd. Method of forming a silicon oxide layer in a semiconductor manufacturing process
JP4018596B2 (ja) 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
KR100508861B1 (ko) * 2003-01-30 2005-08-17 동부아남반도체 주식회사 박막 커패시터 및 그 제조 방법
KR100503527B1 (ko) 2003-02-12 2005-07-26 삼성전자주식회사 퍼하이드로 폴리실라잔을 포함하는 반도체 소자 제조용조성물 및 이를 이용한 반도체 소자의 제조방법
JP2004273519A (ja) * 2003-03-05 2004-09-30 Clariant (Japan) Kk トレンチ・アイソレーション構造の形成方法
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
TWI326114B (en) * 2003-07-18 2010-06-11 Az Electronic Materials Japan A phosphorous-containing silazane composition, a phosphorous-containing siliceous film, a phosphorous-containing siliceous filing material, a production method of a siliceous film and semiconductor device
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP2005166700A (ja) 2003-11-28 2005-06-23 Toshiba Corp 半導体装置及びその製造方法
JP2005347636A (ja) * 2004-06-04 2005-12-15 Az Electronic Materials Kk トレンチ・アイソレーション構造の形成方法
US8277929B2 (en) * 2004-12-17 2012-10-02 The University Of Tokushima Method for modifying surface of substrate, substrate having modified surface, and method for producing same
JP4607613B2 (ja) * 2005-02-09 2011-01-05 株式会社東芝 半導体装置の製造方法
JP4331133B2 (ja) * 2005-03-25 2009-09-16 株式会社東芝 半導体装置の製造方法
US7682927B2 (en) 2005-03-25 2010-03-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP4901221B2 (ja) * 2006-01-17 2012-03-21 株式会社東芝 半導体装置の製造方法
DE102006008308A1 (de) * 2006-02-23 2007-08-30 Clariant International Limited Polysilazane enthaltende Beschichtungen zur Vermeidung von Zunderbildung und Korrosion
KR101412453B1 (ko) * 2006-09-08 2014-06-30 에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법
US20100029057A1 (en) * 2006-09-21 2010-02-04 Jsr Corporation Silicone resin composition and method of forming a trench isolation
JP2008101206A (ja) * 2006-09-21 2008-05-01 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
JP2008266119A (ja) * 2006-11-24 2008-11-06 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
JP5058733B2 (ja) * 2007-09-12 2012-10-24 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法
TWI452419B (zh) * 2008-01-28 2014-09-11 Az Electronic Mat Ip Japan Kk 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法
JP5329825B2 (ja) * 2008-02-25 2013-10-30 株式会社東芝 半導体装置の製造方法
JP5306669B2 (ja) * 2008-02-29 2013-10-02 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
JP5405031B2 (ja) * 2008-03-06 2014-02-05 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
US7999355B2 (en) 2008-07-11 2011-08-16 Air Products And Chemicals, Inc. Aminosilanes for shallow trench isolation films
JP5700615B2 (ja) * 2009-02-02 2015-04-15 旭化成イーマテリアルズ株式会社 ポリシラザン系トレンチ埋め込み用組成物
US8084186B2 (en) * 2009-02-10 2011-12-27 Az Electronic Materials Usa Corp. Hardmask process for forming a reverse tone image using polysilazane
US8906153B2 (en) 2009-06-24 2014-12-09 Asahi Kasei E-Materials Corporation Product of polysiloxane condensation
JP5692736B2 (ja) 2009-10-05 2015-04-01 株式会社Adeka 絶縁膜形成用塗布液、それを用いた絶縁膜
KR101288574B1 (ko) 2009-12-02 2013-07-22 제일모직주식회사 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법
JP5172867B2 (ja) * 2010-01-07 2013-03-27 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ポリシラザンを含むコーティング組成物
US8766240B2 (en) * 2010-09-21 2014-07-01 Universal Display Corporation Permeation barrier for encapsulation of devices and substrates
JP5781323B2 (ja) 2011-02-18 2015-09-16 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 絶縁膜の形成方法
KR101432606B1 (ko) 2011-07-15 2014-08-21 제일모직주식회사 갭필용 충전제, 이의 제조 방법 및 이를 사용한 반도체 캐패시터의 제조 방법
JP2013030614A (ja) * 2011-07-28 2013-02-07 Dainippon Screen Mfg Co Ltd 膜形成方法および膜形成装置
JP6060460B2 (ja) 2012-11-22 2017-01-18 アーゼット・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
KR101556672B1 (ko) 2012-12-27 2015-10-01 제일모직 주식회사 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
CN103910885A (zh) 2012-12-31 2014-07-09 第一毛织株式会社 制备间隙填充剂的方法、用其制备的间隙填充剂和使用间隙填充剂制造半导体电容器的方法
US10227160B2 (en) 2013-09-04 2019-03-12 Owens-Brockway Glass Container Inc. Polysilazane-derived coating for glass containers
KR101825546B1 (ko) 2014-05-26 2018-02-05 제일모직 주식회사 실리카계 막 형성용 조성물, 및 실리카계 막의 제조방법
KR101806328B1 (ko) * 2014-10-07 2017-12-07 삼성에스디아이 주식회사 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스
US10020185B2 (en) 2014-10-07 2018-07-10 Samsung Sdi Co., Ltd. Composition for forming silica layer, silica layer, and electronic device
KR101837971B1 (ko) 2014-12-19 2018-03-13 삼성에스디아이 주식회사 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스
KR101833800B1 (ko) 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
KR20170014946A (ko) 2015-07-31 2017-02-08 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
TWI751127B (zh) * 2015-12-17 2022-01-01 日商信越化學工業股份有限公司 藍寶石複合基材與其製造方法
US10316216B2 (en) 2016-08-31 2019-06-11 Samsung Sdi Co., Ltd. Composition for forming silica layer, and silica layer
US10647578B2 (en) 2016-12-11 2020-05-12 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude N—H free and SI-rich per-hydridopolysilzane compositions, their synthesis, and applications
JP7013832B2 (ja) * 2017-08-18 2022-02-01 コニカミノルタ株式会社 塗布液、当該塗布液を用いたインクジェット用インク、封止膜及び封止膜の形成方法
KR102194975B1 (ko) * 2017-10-13 2020-12-24 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR20200119852A (ko) 2018-02-21 2020-10-20 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 퍼하이드로폴리실라잔 조성물 및 이를 사용하여 산화물 막을 형성하는 방법
KR102395487B1 (ko) * 2019-08-21 2022-05-06 삼성에스디아이 주식회사 실리카 막 형성용 조성물 및 실리카 막

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223742A (ja) * 1988-03-02 1989-09-06 Nec Corp トレンチ絶縁分離層の形成方法
JPH05243212A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 半導体装置の製造方法
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JPH06204214A (ja) * 1992-12-28 1994-07-22 Tonen Corp スパッタリング用窒化珪素系ターゲット材料
JPH088248A (ja) * 1994-06-16 1996-01-12 Fujitsu Ltd 半導体装置の製造方法
US5747623A (en) 1994-10-14 1998-05-05 Tonen Corporation Method and composition for forming ceramics and article coated with the ceramics
US5907382A (en) * 1994-12-20 1999-05-25 Kabushiki Kaisha Toshiba Transparent conductive substrate and display apparatus
EP0781815B1 (en) 1995-07-13 2010-11-17 AZ Electronic Materials USA Corp. Composition for forming ceramic substances and process for producing ceramic substances
JP3696939B2 (ja) * 1995-08-11 2005-09-21 東京応化工業株式会社 シリカ系被膜の形成方法
JPH09239992A (ja) * 1996-03-12 1997-09-16 Canon Inc 液体噴射記録ヘッド、その製造方法、及び該ヘッドを有する液体噴射記録装置
JP2904110B2 (ja) 1996-04-02 1999-06-14 日本電気株式会社 半導体装置の製造方法
JP3718034B2 (ja) 1997-11-11 2005-11-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP3178412B2 (ja) * 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569060A (zh) * 2010-12-22 2012-07-11 第一毛织株式会社 形成硅氧层的组合物及其生产方法、利用其的硅氧层及生产硅氧层的方法
CN102569060B (zh) * 2010-12-22 2015-03-11 第一毛织株式会社 形成硅氧层的组合物及其生产方法、利用其的硅氧层及生产硅氧层的方法
US9082612B2 (en) 2010-12-22 2015-07-14 Cheil Industries, Inc. Composition for forming a silica layer, method of manufacturing the composition, silica layer prepared using the composition, and method of manufacturing the silica layer

Also Published As

Publication number Publication date
JP5020425B2 (ja) 2012-09-05
KR100724301B1 (ko) 2007-06-04
EP1278238A1 (en) 2003-01-22
JP2001308090A (ja) 2001-11-02
WO2001082357A1 (en) 2001-11-01
KR20020093069A (ko) 2002-12-12
TW594834B (en) 2004-06-21
CN1452785A (zh) 2003-10-29
US6767641B1 (en) 2004-07-27
EP1278238A4 (en) 2009-07-15
EP1278238B1 (en) 2011-11-02

Similar Documents

Publication Publication Date Title
CN1193412C (zh) 用硅质材料封埋微细沟的方法和带硅质膜的衬底材料
KR101019768B1 (ko) 보이드없는 갭 필을 위한 유전막질 향상용 방법 및 시스템
KR101711662B1 (ko) 폴리실라잔을 함유하는 코팅 조성물
TWI601764B (zh) 全氫聚矽氮烷、及含其之組成物、以及使用其之矽石質膜之形成方法
CN1261509C (zh) 具有低介电常数的多孔硅质膜和半导体装置及涂料组合物
US7678712B2 (en) Vapor phase treatment of dielectric materials
US20100081293A1 (en) Methods for forming silicon nitride based film or silicon carbon based film
CN1234607A (zh) 形成沟槽隔离结构的方法
CN1204143A (zh) 半导体器件及其制造方法
JP2009135450A (ja) トレンチ内に誘電層を形成する方法
WO2005114707A2 (en) Materials suitable for shallow trench isolation
CN1741254A (zh) 修复低k介电膜中的碳损耗
JPWO2008029834A1 (ja) シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
CN103189972B (zh) 隔离结构的形成方法
CN1532896A (zh) 半导体器件的制造方法
CN1823136A (zh) 含磷硅氮烷组合物、含磷硅质膜、含磷硅质填料、用于生产含磷硅质膜的方法和半导体装置
US20060051929A1 (en) Electrical properties of shallow trench isolation materials via high temperature annealing in the presence of reactive gases
JP6655767B1 (ja) シロキサザン化合物、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
KR20230056014A (ko) 폴리실라잔, 이를 포함하는 실리카질 막-형성 조성물, 및 이를 이용한 실리카질 막의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: CLARIANT INTERNATIONAL LTD.

Free format text: FORMER OWNER: TONEN JENER PETROLEUM CORP.

Effective date: 20031021

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20031021

Applicant after: CLARIANT INTERNATIONAL Ltd.

Applicant before: Dongran Gener Petroleum Co.,Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: AZ ELECTRON MATERIAL ( JAPAN )) CO., LTD.

Free format text: FORMER OWNER: CLARIANT INTERNATIONAL LTD.

Effective date: 20050318

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20050318

Address after: Tokyo, Japan

Patentee after: AZ ELECTRONIC MATERIALS (JAPAN) Kabushiki Kaisha

Address before: Mu Tengci, Switzerland

Patentee before: Clariant International Ltd.

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Merck functional materials contract society

Address before: Tokyo, Japan

Patentee before: AZ ELECTRONIC MATERIALS (JAPAN) Kabushiki Kaisha

TR01 Transfer of patent right

Effective date of registration: 20160728

Address after: Darmstadt

Patentee after: MERCK PATENT GmbH

Address before: Tokyo, Japan

Patentee before: Merck functional materials IP contract.

Effective date of registration: 20160728

Address after: Tokyo, Japan

Patentee after: Merck functional materials IP contract.

Address before: Tokyo, Japan

Patentee before: Merck functional materials contract society

CX01 Expiry of patent term

Granted publication date: 20050316

CX01 Expiry of patent term