CN1823136A - 含磷硅氮烷组合物、含磷硅质膜、含磷硅质填料、用于生产含磷硅质膜的方法和半导体装置 - Google Patents

含磷硅氮烷组合物、含磷硅质膜、含磷硅质填料、用于生产含磷硅质膜的方法和半导体装置 Download PDF

Info

Publication number
CN1823136A
CN1823136A CNA2004800205379A CN200480020537A CN1823136A CN 1823136 A CN1823136 A CN 1823136A CN A2004800205379 A CNA2004800205379 A CN A2004800205379A CN 200480020537 A CN200480020537 A CN 200480020537A CN 1823136 A CN1823136 A CN 1823136A
Authority
CN
China
Prior art keywords
film
phosphorus
composition
expression
hydrogen atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800205379A
Other languages
English (en)
Other versions
CN100400599C (zh
Inventor
青木伦子
青木宏幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merck Patent GmbH
Original Assignee
Az电子材料（日本）株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Az电子材料（日本）株式会社 filed Critical Az电子材料（日本）株式会社
Publication of CN1823136A publication Critical patent/CN1823136A/zh
Application granted granted Critical
Publication of CN100400599C publication Critical patent/CN100400599C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/16—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/49—Phosphorus-containing compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

本发明一个目的是提供一种含磷硅质材料，其相对介电常数不大于3.5。本发明所述含磷硅氮烷组合物其特征在于含有存在于有机溶剂中的聚烷基硅氮烷和至少一种磷化合物。一种含磷硅质膜可通过下述方法形成：涂敷所述组合物到基片上以形成膜，该膜接着在50－300℃温度预烘焙，接着在300－700℃温度于惰性气氛中进行烘焙。本发明所述磷化合物优选是五价磷酸酯或磷腈化合物。

Description

含磷硅氮烷组合物、含磷硅质膜、含磷硅质填料、 用于生产含磷硅质膜的方法和半导体装置
技术领域
本发明涉及用于提供含磷硅质膜的涂料组合物、含磷硅质膜、含有该含磷硅质膜的半导体装置、特别是使用该含磷膜作为PMD或IMD的半导体装置、和含磷微孔填料。
背景技术
如半导体装置之类电子器件的加工包括在晶体管元件和位线之间、在晶体管元件和电容器之间、在位线和电容器之间或在电容器和金属配线之间形成一种称作PMD(金属沉积前介电质)的绝缘膜步骤、在金属配线之间形成一种称作IMD(金属层间介电质)的绝缘膜步骤、或嵌埋绝缘槽步骤。硅质材料常用于形成或嵌埋绝缘膜。用于绝缘膜形成的方法包括CVD法、溶胶-凝胶法、和硅氧烷聚合物溶液涂敷法。
电子器件集成度的提高，已经导致日益增加的提高基片上沟槽细度的倾向。例如，当具有沟槽宽度不大于0.2μm且深/宽之比(此后称作“纵横比”)不小于2的精细沟槽，通过能以相对低温形成良好的膜质量的高密度等离子体CVD被硅质材料嵌埋时，由于CVD固有的保形性质(conformal property)，不利的是，空隙可能会在精细沟槽内形成。为了避免这种不利的现象，通过高密度等离子体CVD法的膜的形成和通过蚀刻的开口，应当重复进行以形成无空隙膜。但是，在此方法中，对于基片的损坏是不可避免的，诸如受高密度等离子体气氛影响的沟槽形状和材料性质的变化。另一种用于绝缘膜形成的方法是这样的，CVD是在相对高温和常规等离子体密度的条件下进行的，如果需要的话，在高温下进行烘焙。但是，这种方法，不能满足降低过程温度的需要。
一种用于解决这类CVD固有问题的方法是溶胶-凝胶法或硅氧烷聚合物溶液涂敷法，在这种方法中，具有精细沟槽的基片采用溶胶-凝胶液体或硅氧烷聚合物溶液进行涂敷，对涂层进行干燥，以嵌埋精细沟槽，接着进行加热从而转化为硅质材料。在此方法中，例如，这些材料的溶液通常具有高粘度，而且，氧化硅转化中的脱水-脱醇反应是不可避免的。这些都使得精细沟槽全部被溶液嵌埋变得很困难，且以密度从膜表面到精细沟槽底部都是均匀的方式嵌埋精细沟槽变得很困难。
为了均匀地嵌埋精细沟槽，专利文献1提出一种方法，在该方法中，一种具有重均分子量为3000-20000(以聚苯乙烯计)的全氢聚硅氮烷溶液，被涂敷到具有精细沟槽的基片上，对涂层进行干燥，使全氢聚硅氮烷嵌埋该精细沟槽，接着，全氢聚硅氮烷在含水蒸气气氛中进行加热，转化全氢聚硅氮烷为自膜表面到精细沟槽底部具有均匀密度的硅质材料。
另一方面，对于上述PMD和IMD来说，电子器件速度的提高和集成密度的提高，需要进一步降低材料的介电常数。具体地说，对于PMD应用来说，需要不大于3.5的介电常数，对于IMD应用来说，需要不大于2.5的介电常数。其原因是，对于由CVD法形成的含磷酸氧化硅(PSG)或含硼酸-磷酸氧化硅(BPSG)的PMD来说，介电常数通常不小于4.2，某些情形下不小于5。在专利文献1所述的全氢聚硅氮烷衍生的硅质膜中，介电常数约为4，即无机硅质材料的介电常数，且不能获得PMD或IMD应用需要的低介电常数。
此外，如非专利文献1所述，在PMD中，可动离子特别是Na+和K+的存在，即便其数量非常小，也会导致不稳定的电子性能和可靠性。克服此缺点的常规方法，是引入磷酸用于电子俘获可动离子。但是，一般地，向无机聚硅氮烷中添加磷酸(五价)，存在着产生单硅烷(SiH4)的担心，它会引起燃烧。为此，在专利文献1所述方法中，磷酸(五价)不可以添加到全氢聚硅氮烷之中。即便磷酸可安全地添加，但由于磷酸是高度吸湿的，人们通常认为添加磷酸对于降低介电常数是不利的。通过利用专利文献3和专利文献4所述离子植入法，在转化为硅质膜之后搀杂磷，也是可以考虑的。但是，在此方法中，搀杂不可能在整个硅质膜上均匀地进行。此外，在此方法中，在膜形成之后需要一个额外步骤。就生产能力来说，这是不利的。
专利文献1：日本专利公开号308090/2000
专利文献2：日本专利公开号75982/2002
专利文献3：日本专利公开号319927/2001
专利文献4：日本专利公开号367980/2002
非专利文献1：Tokuyama，“Erekutoronikusu Gijutsu Zensho(CompleteCollection of Electronic Technology)[3]MOS devices”5th edition，KogyoChosakai Publishing Co.，Ltd.，August 10，1979，pp59-64
发明内容
因此，本发明一个目的是简便地提供一种硅质膜，它能实现精细沟槽中硅质材料的均匀嵌埋(上述现有技术还不能容易地解决此问题)，并且它能实现低水平的介电常数(作为PMD的含磷绝缘膜，迄今为此还没有获得如此低水平的介电常数)。
为了解决上述现有技术的问题，本申请发明人进行了广泛深入的研究，其结果，发明人通过有机聚硅氮烷与磷化合物的组合完善了本发明。即，本发明是由下述内容定义的。
[1]一种含磷硅氮烷组合物，含有存在于有机溶剂中的聚烷基硅氮烷和至少一种磷化合物。
[2]上述[1]所述组合物，其中，所述磷化合物选自由磷酸酯和磷腈(phosphazene)化合物组成的组。
[3]上述[1]所述组合物，其中，所述磷化合物是三(三甲代甲硅烷基)磷酸酯。
[4]上述[1]-[3]中任一所述组合物，其中，所述磷化合物的含量相对于所述聚烷基硅氮烷为5-100质量％。
[5]上述[1]-[4]中任一所述组合物，其中，所述聚烷基硅氮烷含有由通式(1)表示的重复单元和至少一种由通式(2)或通式(3)表示的单元，且其数均分子量为100-50,000：
-(SiR1(NR2)1.5)-    (1)
其中，R1和R2每个独自表示氢原子或具有1-3个碳原子的烷基，不包括R1和R2同时表示氢原子的情形；
[化学式1]
Figure A20048002053700071
其中，R3、R4和R5每个独自表示氢原子或具有1-3个碳原子的烷基，不包括R3和R4同时表示氢原子的情形；
[化学式2]
Figure A20048002053700072
其中，R6-R9每个独自表示氢原子或具有1-3个碳原子的烷基，不包括R7、R8和R9都表示氢原子的情形。
[6]上述[5]所述组合物，其中，在通式(1)中，R1表示甲基，R2表示氢原子；在通式(2)中，R3和R4表示氢原子或甲基，R5表示氢原子；在通式(3)中，R7、R8和R9表示甲基，R6表示氢原子。
[7]上述[5]或[6]所述组合物，其中，以由通式(1)、(2)和(3)表示单元的总数为基准，所述聚烷基硅氮烷含有不少于50％优选不少于80％由通式(1)表示的重复单元。
[8]一种含磷硅质膜，它含有0.5-10原子％的磷且是通过烘焙[1]-[7]任一所述组合物的膜制成的。
[9]上述[8]所述含磷硅质膜，其中，相对介电常数不大于3.5。
[10]一种含磷硅质填料，它含有0.5-10原子％的磷且是通过填充[1]-[7]中任一所述组合物到沟槽中并烘焙该膜而制成的，该沟槽最深部分的宽度不大于0.2μm，深度与宽度之比不小于2。
[11]一种用于制备含磷硅质膜的方法，包括涂敷[1]-[7]中任一所述组合物到基片上以形成膜，该膜接着在50-300℃温度预烘焙，接着在300-700℃温度于惰性气氛中进行烘焙。
[12]一种含有[8]所述含磷硅质膜作为层间绝缘膜的半导体装置。
由本发明提供的硅质膜能够获得含磷绝缘膜，特别是具有相对介电常数处于不大于3.5低水平的含磷绝缘膜(对于PMD来说迄今为止还没有实现)。而且，本发明所述硅质膜可均匀地嵌埋在精细沟槽之中而不会形成空隙，因而它特别适合用作半导体装置的层间绝缘膜，能与最新的高密度集成工艺相适应。而且，本发明所述方法在转化为硅质膜方面也是有利的，因为不需要提供增湿步骤，且所述膜可在较现有技术更低温度下形成。
附图说明
图1是具有硅质膜的基片的截面示意图，用来图示说明本发明所述硅质膜的嵌埋性能。
图2是具有硅质膜的基片的截面示意图，用来图示说明本发明所述硅质膜的嵌埋性能。
图3是具有硅质膜的基片的立体示意图，用来图示说明本发明所述硅质膜的嵌埋性能。
具体实施方式
本发明所述聚烷基硅氮烷优选在其分子链中含有通式(1)表示的重复单元和通式(2)表示的单元和/或通式(3)表示的单元，且其数均分子量为100-50,000：
-(SiR1(NR2)1.5)-    (1)
其中，R1和R2每个独自表示氢原子或具有1-3个碳原子的烷基，不包括R1和R2同时表示氢原子的情形；
[化学式3]
[化学式4]
其中，R3、R4和R5每个独自表示氢原子或具有1-3个碳原子的烷基，不包括R3和R4同时表示氢原子的情形；R6-R9每个独自表示氢原子或具有1-3个碳原子的烷基，不包括R7、R8和R9都表示氢原子的情形。甲基、乙基和丙基都可作为所述烷基，甲基是特别优选的烷基。含有具有4个或更多个碳原子烷基的聚烷基硅氮烷是不利的，这是因为得到的多孔膜过于柔软。由通式(2)定义的聚烷基硅氮烷，特别优选是这样的，R3和R4表示氢原子或甲基，不包括R1和R2同时表示氢原子的情形；且R5表示氢原子。由通式(3)定义的聚烷基硅氮烷，特别优选是这样的，R7、R8和R9表示甲基，且R6表示氢原子。
本发明特别优选的聚烷基硅氮烷，在其分子链中含有由通式(1)表示的重复单元，且其数均分子量为100-50,000。其原因是，当数均分子量不大于100时，是非常不利的，薄膜不能形成(当涂敷是采用旋涂法进行时，这是特别明显的)，但是，当数均分子量超过50,000时，交联基团数目太大，从而发生胶凝。
在本发明中，含有通式(1)和通式(2)或(3)表示的重复单元、或通式(1)和通式(2)和(3)表示的重量单元的聚烷基硅氮烷，是特别有用的，因为在组合物贮存期间胶凝能得到阻止。如果这样的话，通式(1)表示的重复单元数目，占通式(1)和通式(2)或(3)表示的单元总数，或占通式(1)和通式(2)和(3)表示的单元总数，不少于50％，优选不少于80％，更优选不少于90％。这是因为，当比例不大于50％时，在膜形成过程中就可能发生诸如排斥或不均匀涂层之类不利现象。
这些聚烷基硅氮烷，可通过在用于常规聚硅氮烷合成的氨解作用中(它对于本领域技术人员来说是显然易见的)，使用下述物质作为起始原料而制成：对于含有通式(1)表示的重复单元的聚烷基硅氮烷情形来说，使用烷基三氯硅烷(R1SiCl3)作为起始原料；对于含有通式(2)表示的重复单元的聚烷基硅氮烷情形来说，使用二烷基二氯硅烷(R3R4SiCl2)作为起始原料；对于含有通式(3)表示的单元的聚烷基硅氮烷情形来说，使用三烷基氯硅烷(R6R7R8SiCl)作为起始原料；或者，对于含有上述两种重复单元的聚烷基硅氮烷情形来说，使用上述氯硅烷混合物作为起始原料。聚烷基硅氮烷中各个单元的比例，决定于这些氯硅烷的混合比。
优选地，本发明聚烷基硅氮烷在使用前溶解于无活性氢的惰性有机溶剂中。这类有机溶剂包括：芳烃溶剂如苯、甲苯、二甲苯、乙苯、二乙苯、三甲苯和三乙苯；脂环烃溶剂如环己烷、环己烯、十氢萘、乙基环己烷、甲基环己烷、对-烯和二戊烯(柠檬烯)；醚溶剂如二丙醚和二丁醚；酮溶剂如甲基异丁基酮；和酯溶剂如丙二醇单甲醚乙酸酯。
本发明组合物含有至少一种磷化合物。如上所述，添加磷酸(磷原子化合价：5)到无机聚硅氮烷，会导致产生单硅烷(SiH4)的担心(它会引起燃烧)，因此，对于磷化合物与聚烷基硅氮烷本身的组合，存在着安全性的问题。而且，可以认为，虽然安全性得到保证，但是，由于磷化合物的吸湿性，电子性能的稳定性和PMD的低介电常数不能通过添加磷同时得到满足。与现有技术的建议相反，本申请发明人发现，添加磷化合物到一种其中烷基连接到Si的聚烷基硅氮烷中，不会导致单硅烷的产生，而且，电子性能的稳定性和硅质膜的低介电常数能通过调节烘焙组合物的条件而同时得到满足。具体地说，尽管存在着磷，但由本发明提供的硅质膜仍能保持相对介电常数处于不大于3.5的低水平，这是PMD应用所希望的，但
现有技术还不能达到。
本发明磷化合物优选是由通式(RO)3P＝O表示的磷酸化合物，其中磷原子化合价为5。在上述通式中，三个R可以相同或不同，每个独自表示氢、铵、具有1-5个碳原子的烷基、具有6-10个碳原子的取代或未取代芳基、或三取代的甲硅烷基(其中取代基具有1-4个碳原子)。五价磷酸化合物具体实例包括(但不限于这些)磷酸、磷酸铵、磷酸三甲酯、磷酸三乙酯、磷酸三丁酯、磷酸三甲苯酯、磷酸三(三甲代甲硅烷基)酯、和磷酸三(2-氯乙基)酯。
本发明磷化合物可为磷腈，它是一种具有由-R1 2P＝N-表示的结构的化合物，其中，二个R1可以相同或不同，每个表示卤素、具有1-5个碳原子的烷氧基、或具有6-10个碳原子的取代或未取代的苯氧基。特别地，在本发明中，使用环磷腈或磷腈低聚物是优选的。这类磷腈的具体实例包括六氯环磷腈、丙氧基磷腈低聚物、和苯氧基磷腈低聚物。在本发明中，通过使用环磷腈作为起始化合物制得的低聚物，例如，通过六氯环磷腈与六甲基二硅氮烷反应制得的低聚物，也可使用。它们也可以两种或更多种的组合进行使用。
磷原子化合价为3的磷化合物，包括亚磷酸三烷基酯，也可用于本发明之中。在本发明中，从提高通过烘焙上述组合物和令人满意地利用催化作用(它有助于简化工艺，后面将对它进行说明)制得的硅质膜中残余含量角度来说，使用上述磷酸化合物是优选的。
本发明磷化合物在组合物中的含量，以实现电子俘获烘焙后组合物膜中可动离子如Na+和K+的效果(吸除作用)所需要的量存在。为了实现此吸除作用，在烘焙后膜中应当存在至少0.5原子％，优选2原子％，更优选4原子％的磷(P)。另一方面，当本发明磷化合物的量过分大时，由于其吸湿性，烘焙后膜的介电常数会提高。因此，烘焙膜中磷(P)的含量，应当限定在不超过总原子数目的10原子％，优选不超过8原子％。
为了在烘焙膜中实现上述磷含量，本发明含磷硅氮烷组合物中的磷化合物含量，通常为聚烷基硅氮烷的5-100质量％，优选为10-100质量％，虽然该含量可根据该化合物的组成而变化。
在混合本发明磷化合物时，它们可直接添加到聚烷基硅氮烷溶液中，或者，替代地，可以其溶解于有机溶剂的溶液形式添加到聚烷基硅氮烷溶液中。在后一种情形中，有机溶剂可以与用于制备聚烷基硅氮烷溶液中的溶剂相同。
如果想要的话，多孔烘焙硅质膜，可通过添加专利文献2所述聚丙烯酸酯或聚甲基丙烯酸酯到本发明所述含磷硅氮烷组合物而形成，或者通过添加至少一种选自由丙烯酸酯和甲基丙烯酸的均聚物和共聚物组成组中有机树脂成分(基团-COOH和/或基团-OH存在于至少一种有机树脂成分的至少一部分侧基之中)而形成，如日本专利申请号126381/2003所述。这种赋予多孔的硅质膜，降低了介电常数，因而，举例来说，它对于要求不大于2.5低介电常数的IMD应用是特别有用的。
专利文献2所述聚丙烯酸酯或聚甲基丙烯酸酯，包括聚丙烯酸甲酯、聚丙烯酸乙酯、聚丙烯酸丁酯、聚甲基丙烯酸甲酯、聚甲基丙烯酸乙酯、聚甲基丙烯酸丁酯、聚甲基丙烯酸异丁酯、和它们的嵌段共聚物和其它共聚物。聚丙烯酸酯或聚甲基丙烯酸酯的数均分子量为1,000-800,000，优选为10,000-600,000，最优选为50,000-300,000。
此外，日本专利申请号126381/2003所述有机树脂成分包括下述物质的任意组合：丙烯酸酯均聚物，例如聚丙烯酸甲酯和聚丙烯酸乙酯；甲基丙烯酸酯均聚物，例如聚甲基丙烯酸甲酯和聚甲基丙烯乙酯；丙烯酸酯共聚物，例如聚(丙烯酸甲酯-共-丙烯酸乙酯)；甲基丙烯酸酯共聚物，例如聚(甲基丙烯酸甲酯-共-甲基丙烯酸乙酯)；和丙烯酸酯与甲基丙烯酸酯的共聚物，例如聚(丙烯酸甲酯-共-甲基丙烯酸乙酯)。
当有机树脂成分为共聚物时，这些单体的顺序没有限制，无规共聚物、嵌段共聚物和其它想要单体顺序的共聚物都可采用。
构成丙烯酸酯和甲基丙烯酸酯的均聚物和共聚物的单体，包括(但不限于这些)：甲基丙烯酸甲酯、甲基丙烯酸乙酯、甲基丙烯酸正丁酯、甲基丙烯酸异丁酯、甲基丙烯酸叔丁酯、丙烯酸甲酯、丙烯酸乙酯、丙烯酸正丁酯、丙烯酸异丁酯、和丙烯酸叔丁酯。特别地，从与聚丙烯酰基硅氮烷相容性来说，甲基丙烯酸甲酯、甲基丙烯酸正丁酯、丙烯酸正丁酯和丙烯酸异丁酯是更优选的。
基团-COOH和/或基团-OH存在于至少一种有机树脂成分的至少一部分侧基之中。基团-COOH和/或基团-OH可预先存在于用于构成有机树脂成分的单体之中。含有基团-COOH或基团-OH的单体包括(但不限于这些)：丙烯酸、甲基丙烯酸、甲基丙烯酸2-羟乙酯、甲基丙烯酸2-羟丙酯、甲基丙烯酸2-羟丁酯。特别地，从与聚丙烯酰基硅氮烷反应容易性来说，丙烯酸、甲基丙烯酸、甲基丙烯酸2-羟乙酯是优选的。
替代地，基团-COOH和/或基团-OH可在后来引入到均聚物或共聚物的侧链之中。例如，基团-COOH可通过至少部分水解聚甲基丙烯酸酯而被引入到侧链之中。
当存在两种或多种有机树脂成分时，基团-COOH和/或基团-OH在至少一种有机树脂成分中的存在，会足以满足预期结果。因此，既不含基团-COOH也不含基团-OH的有机树脂如聚丙烯酸酯与含基团-COOH和/或基团-OH的有机树脂例如聚(甲基丙烯酸酯-共-甲基丙烯酸)的混合物，可用作所述有机树脂成分。
上述聚丙烯酸酯或聚甲基丙烯酸酯或有机树脂成分的添加量，为所用聚烷基硅氮烷的5-150质量％。当有机树脂成分的添加量少于5质量％时，膜中孔隙形成不能令人满意，但是，当添加量超过150质量％时，在膜中就会发生诸如空隙或裂缝之类的缺陷，从而导致降低的膜强度。因此，上述两种情形都是不利的。有机树脂成分的添加量，优选为10-120质量％，特别地，以20-100质量％的量添加有机树脂成分，能提供最佳的结果。
当使用有机树脂成分时，含磷硅氮烷组合物中的基团-COOH和/或基团-OH含量，优选为构成有机树脂成分的单体总数目的0.01-50mol％，特别优选为0.1-30mol％。
当使用有机树脂成分时，上述混合物或聚合物中存在的含基团-COOH或基团-OH的单元，与聚烷基硅氮烷链一起，通过基团-COOH或基团-OH形成交联链。因此，含有这些单元的组合物和作为基本物质的聚烷基硅氮烷组成了具有键的反应产物，而不仅仅是一种混合物。如果这样的话，当基团-COOH和/或基团-OH的量超过50mol％时，与聚烷基硅氮烷的交联就会过度进行，这样，就会容易地发生胶凝。另一方面，当基团-COOH和/或基团-OH的量小于0.01mol％时，交联键合程度非常低，就不能获得想要的效果。
另外，当使用有机树脂成分时，有机树脂成分的数均分子量为1,000-800,000。当数均分子量小于1,000时，在烘焙膜形成过程中，有机树脂成分于非常低温下升华，其结果是，没有形成多孔膜。另一方面，当数均分子量超过800,000时，则孔隙直径会提高，而这种孔隙直径的提高会引起空隙产生，导致降低的膜强度。因此，这两种情形都是不利的。有机树脂成分的分子量在1,000-600,000范围是优选的，特别地，10,000-200,000的分子量能提供最佳结果。
对于含基团-COOH和/或基团-OH的有机树脂成分情形来说，这种成分通过基团-COOH和/或基团-OH结合到基本物质中的聚烷基硅氮烷之上，约束了有机树脂成分的分离，其结果是，获得一种没有宏观相分离的组合物(即，相分离仍保持在微观相分离水平上)。
在混合聚丙烯酸酯或聚甲基丙烯酸酯或有机树脂成分时，一般可采用这样的方法，在该方法中，它们溶解于一种有机溶剂中以制备溶液，将溶液添加到聚烷基硅氮烷溶液中，对混合物进行搅拌。如果这样的话，与用于制备聚烷基硅氮烷溶液相同的有机溶剂，也可使用。具体地说，上述无活性氢惰性有机溶剂，可用作溶解的有机溶剂。
在于这种有机溶剂的溶解过程中，有机树脂成分的浓度可达到5-80质量％的范围，优选为10-40质量％。
在其添加之后，可对混合物进行机械搅拌1-24小时，得到一种均匀反应溶液，其中，交联键业已形成。此外，从加速反应角度来说，在30-80℃的热水浴上采用超声波分散处理，持续约5-90分钟是更有利的。
关于这一点，应当说明的是，该有机树脂成分也可原样添加到聚烷基硅氮烷溶液中，于其中溶解并与之进行反应。
经此得到的作为反应产物的含磷硅氮烷组合物可原样或在浓度调节之后用作涂敷到基片表面上的涂料组合物。该涂料组合物可采用常规方法涂敷到基片表面之上，例如，旋涂法，浸涂法、喷涂法或转印法。
对形成于基片表面上的涂敷膜进行烘焙，使得聚烷基硅氮烷中的烷基保持未被除去。为此，该烘焙通常是在惰性气氛中进行的，例如，氮气，氩气或氦气。而且，优选地，从防止聚烷基硅氮烷中碳消除角度来说，该烘焙是在干燥气氛中进行的。于干燥气氛的烘焙是有利的，这是因为对于电子器件构造的损坏可以得到降低。
烘焙温度为50-600℃，优选为300-500℃，且烘焙时间为1分钟至1小时。当然，烘焙可在大气中进行，只要烷基仍保持在烘焙膜中未被除去即可。
在本发明含磷硅氮烷组合物中，含磷化合物起着湿气吸收加速催化剂作用。因此，当涂敷步骤是在常规无尘室气氛中，将转化为硅质材料所需的湿气(由氧替代硅氮烷的氮)引入到涂层膜中。所以，具有良好质量的硅质膜可在不需单独提供“湿气吸收步骤”情况下形成，在该步骤中，涂层膜接着放置于大气中或在增湿条件下进行吸湿处理。
如果想要的话，在烘焙步骤之前，为了除去含磷聚烷基硅氮烷涂层膜中所含溶剂并分散涂层膜中所含低分子量成分，可对涂层膜进行热处理(预烘焙)。当热处理是为了除去溶剂目的而进行时，热处理温度可在约50-200℃，但是，当热处理是为了除去低分子量成分目的时，热处理温度可在约200-300℃。虽然热处理时间根据处理温度而变化，但它可在约1-10分钟之间。在优选实施方式中，在烘焙步骤之前，涂层膜在约150℃加热3分钟，以除去溶剂，接着在约250℃加热3分钟以除去低分子量成分。热处理还可改善得到的硅质膜的质量。
在上述烘焙步骤中，在聚烷基硅氮烷的SiH、SiR(R：烷基)和SiN键中，仅有SiN键被氧化，并因而转化为SiO键，从而就形成了含有SiH和SiR键保持未被氧化的硅质膜。这样，通过选择氧化SiN而形成的SiO键和未被氧化的SiH和SiR键，就能存在于所形成的硅质膜，从而就能提供一种低密度硅质膜。一般来说，硅质膜的介电常数随着膜的密度降低而降低。另一方面，当膜的密度降低到致使膜多孔时，作为高介电材料的水就会被吸收到膜的内部，从而会引起这样一个问题，即当硅质膜放置在空气中时，膜的介电常数就会提高。另一方面，在含SiH或SiR键的本发明硅质膜情形中，尽管膜具有低密度，但是，因为这些键是排斥水的，因此水的吸收可得到阻止。因此，本发明硅质膜具有一个很大优点就是，即便当硅质膜放置于含水蒸气的空气中，膜的介电常数基本没有提高。而且，本发明硅质膜具有低密度，因而它是有利的，因为膜的内应力小，且裂纹很少发生。
本发明所述含磷硅氮烷组合物，特别适合均匀嵌埋于具有精细沟槽的基片的精细沟槽之中。具体地说，本发明所述含磷硅氮烷组合物可嵌埋于这样的沟槽之中，其最深部分宽度不大于0.2μm，且深度/宽度之比不小于2，与沟槽的外部相比，沟槽内的硅质材料的密度没有明显降低。精细沟槽内硅质材料密度均匀性的提高，可促进随后通孔的形成。举例来说，这类应用包括液晶玻璃的底涂层(如Na钝化膜)、液晶滤色片的保护涂层(绝缘平坦化膜)、膜液晶的阻气层、基片(金属和玻璃)的硬涂层、耐热和抗氧化涂层、防污涂层、防水涂层、亲水涂层、用于玻璃和塑料的抗紫外线涂层和有色涂层。
当本发明含磷硅氮烷组合物含有上述聚丙烯酸酯或聚甲基丙烯酸酯时，一旦对涂层膜进行烘焙，该聚合物升华的结果是，在硅质膜内形成具有直径为5-30nm的微孔。由于存在孔隙，硅质膜的密度降低，相应地，该硅质膜的相对介电常数进一步降低。而且，当本发明含磷硅氮烷组合物含有上述有机树脂成分时，一旦对涂层膜进行烘焙，涂层膜中该有机树脂成分升华的结果是，在硅质膜内形成具有直径为0.5-3nm的微孔。由于存在孔隙，硅质膜的密度降低，相应地，该硅质膜的相对介电常数进一步降低。这类微孔形成的一个原因，据信是因为，除了聚烷基硅氮烷与该有机树脂成分非常好的相容性之外，对于有机树脂成分的情形，由于在聚烷基硅氮烷与含基团-COOH和/或基团-OH的有机树脂成分之间存在着交联键，直到有机树脂成分升华之前，宏观相分离不会发生。
特别地，在通过使用有机树脂成分形成的多孔硅质膜中，由于能形成非常细的孔隙，所以，机械强度非常好。需要特别说明的是，当考虑到该材料是多孔性的事实时，这种多孔硅质膜具有引人注目的高机械强度，也就是说，具有不小于3GPa的机械强度，某些情形中不小于5GPa(以弹性模量计，采用纳米压痕法测得)。因此，这种多孔硅质膜具有足以经受采用CMP法除去配线材料步骤的高机械强度，并具有耐各种化学品的能力，从而可用作适合于包括大马士革工艺在内的最新高集成工艺的层间绝缘膜。
而且，在本发明的硅质膜中，作为基质成分的聚烷基硅氮烷中的水排斥基团，在烘焙后以令人满意数量仍保持未被除去，因此，当它放置于含水蒸气的空气中时，由于抑制了含磷化合物的吸湿性，其相对介电常数没有实质性提高。所以，根据本发明，尽管含有磷，但是，能够获得多孔硅质膜，在其中，由于降低的密度和水排斥性(它们源自该硅质膜的键合成分(SiH，SiR))，对于多孔膜情形来说，还有源自孔隙相互合作的整体膜的降低的密度，不大于2.5的非常低水平的相对介电常数(这是IMD应用所希望的)就能稳定地保持。
关于本发明多孔硅质膜的其它性质，密度为0.5-1.6g/cm3，优选为0.8-1.4g/cm3，裂纹极限膜厚度不小于1.0μm，优选不小于5μm，内应力不大于80MPa，优选不大于50MPa。以SiH或SiR(R：烷基)键存在于硅质膜中的Si含量，占该膜中所含Si原子数目的10-100原子％，优选为25-75原子％。以SiN键存在的Si含量不大于5原子％。在烘焙后得到的多孔硅质膜厚度，可根据基片表面的用途而变化。但是，一般来说，多孔硅质膜厚度为0.01-5μm，优选为0.1-2μm。特别地，当多孔硅质膜用作半导体的层间绝缘膜时，其厚度为0.1-2μm。
参照下述实施例，将对本发明实施方式作更详细说明。在下述实施例中，硅质膜的性质是采用下述方法进行评价的。
(膜厚度和折射率)将组合物溶液旋涂到直径为4英寸(10.16cm)且厚度为0.5mm的硅晶片上形成膜，接着采用实施例和对比例所述方法将该膜转化为硅质膜，采用分光椭圆偏振计(M-44，由J.A.Woollam制造)测量39个点，取测得数据的平均值以确定测量数值。
(相对介电常数)采用Solid State Measurements制造的汞CV/IV测量装置(SSM495)，于100kHz频率，进行CV测量。基于采用附属于该装置的软件测得的电容，通过下述等式计算得到相对介电常数。计算中所用膜厚度采用分光椭圆偏振计(M-44，由J.A.Woollam制造)测得。
相对介电常数＝(电容[pF])×(膜厚度[μm])/35.4
相对介电常数数值为17点的平均值。
(膜密度)直径为4英寸(10.16cm)和厚度为0.5mm的硅晶片重量，采用电子天平测量。将组合物溶液旋涂到该硅晶片上形成膜，接着采用实施例和对比例所述方法将该膜转化为硅质膜。接着采用电子天平再次测量具有膜的硅晶片重量。晶片的测量重量与具有膜的晶片的测量重量之间的重量差，可认为是膜的重量。采用分光椭圆偏振计(M-44，由J.A.Woollam制造)测量膜厚度，它与相对介电常数评价中所用的是同一装置。膜密度按下述等式计算得到。
膜密度[g/cm3]＝(膜重量[g]/膜厚度[μm])/0.008
(耐多种清洗用水溶液性能评价)按下述方法评价沟槽最深部分(沟槽内部)和膜表面硅质材料耐清洗用水溶液性能。通过过滤精度为0.1μm的PTFE过滤器过滤待评价的聚合物溶液。将聚合物溶液(2ml)滴落到硅晶片上，用于在转速2000rpm和保留时间20秒的条件下进行旋涂，该晶片直径为101.6mm(4英寸)，其表面覆盖有0.05μm厚Si3N4薄膜，且在其表面上有沟槽，该沟槽的纵截面为长方形并具有0.4μm的给定深度和0.08μm、0.1μm、0.2μm和0.4μm四种水平的宽度(纵横比分别为：5.0、4.0、2.0和1.0)(具有沟槽的基片，参见图1)。之后，采用多种方法对涂敷硅晶片进行加热(将在后文中描述)以形成硅质膜。经此得到的具有硅质膜的基片沿着与沟槽长度方向呈直角的方向进行切割，并在扫描电子显微镜(SEM)(MODEL S-5000，由Hitachi，Ltd.制造)下，以150000倍放大率，沿着垂直于截面方向，观察该截面沟槽部分，测量蚀刻之前的长度(a)，如图1所示。
之后，将沿着与沟槽长度方向呈直角切割的具有硅质膜的基片，浸入于(1)含0.5质量％氢氟酸和40质量％氟化铵的水溶液中，于20℃持续1分钟，并浸入于(2)ACT-970(由Ashland Chemical制造)、EKC265和EKC640(由EKC制造)之中(它们广泛用作蚀刻残余剥离液)，分别于75℃持续20分钟、于75℃持续30分钟和于23℃持续20分钟，之后采用纯水彻底洗涤并干燥。采用上述相同方法，以150000倍放大率，沿着垂直于截面方向，在SEM下观察该截面沟槽部分，测量蚀刻之后的长度(b)，如图2所示。之后，以300000倍放大率，从垂直于截面的方向向上的40度仰角，在SEM下观察该截面沟槽部分最深部分并照相。根据照片长度，通过三角形法计算蚀刻后长度(c)，如图3所示。由于沟槽最深部分蚀刻后的长度(c)根据沟槽宽度(纵横比)而变化，所以，对四种宽度水平的沟槽进行测量。
(采用XPS的元素定量分析)采用XPS设备(MODEL 5600ci，由Physical Electronics制造)，进行深度方向的膜的元素分析。
参考例1[合成聚甲基硅氮烷(1)]
将用于原料供应的不锈钢罐安装到具有5L内容积的不锈钢罐反应器上。用干燥氮气置换反应器中的空气。之后，将780g甲基三氯硅烷装入到用于原料供应的不锈钢罐中，并采用氮气压送并引入到反应罐中。接着，将含吡啶的原料供应罐连接到该反应器上，按上述相同方法，采用氮气压送4kg吡啶。反应器压力调节到1.0kg/cm2，调节温度使得反应器内混合溶液温度达到-4℃。在搅拌作用下，将氨吹入到混合溶液中，并且，当反应器压力达到2.0kg/cm2时，停止供应氨。打开排气管，以降低反应器压力，之后，将干燥氮气吹入到液层之中，持续1小时，以除去过量氨。经此得到的产物在干燥氮气中，通过加压过滤器加压过滤，得到3200mL滤出液。采用蒸发器通过蒸发作用除去吡啶，得到约340g聚甲基硅氮烷。经此得到的聚甲基硅氮烷的数均分子量，采用GPC(显影液：CHCl3)进行测量，发现以聚苯乙烯计为1800。在该聚甲基硅氮烷的IR(红外吸收)光谱中，在波数(cm-1)3350和约1200处观察到属于N-H的吸收；在2900和1250处观察到属于Si-C的吸收；在1020-820处观察到属于Si-N-Si的吸收。
参考例2[合成聚甲基硅氮烷(2)]
按照参考例1相同方法，合成聚甲基硅氮烷(约370g)，不同之处在于，不是使用780g甲基三氯硅烷，而是使用720g甲基三氯硅烷(约4.8mol)与65g二甲基二氯硅烷(约0.5mol)的混合物作为起始原料(甲基三氯硅烷∶二甲基二氯硅烷＝95∶10(mol/mol))。经此得到的聚甲基硅氮烷的数均分子量，采用GPC(显影液：CHCl3)进行测量，发现以聚苯乙烯计为1400。在该聚甲基硅氮烷的IR(红外吸收)光谱中，在波数(cm-1)3350和约1200处观察到属于N-H的吸收；在12900和1250处观察到属于Si-C的吸收；在1020-820处观察到属于Si-N-Si的吸收。
实施例1：
在彻底搅拌作用下，将三(三甲代甲硅烷基)磷酸酯(4.8g)添加到80g 15％参考例1合成的聚甲基硅氮烷的丙二醇单甲醚乙酸酯(下文称作“PGMEA”)溶液之中。之后，用过滤精度为0.2μm的PTFE Syringe过滤器(由Advantec Toyo Kaisha Ltd.制造)过滤该溶液。滤出液旋涂到直径为10.2cm(4英寸)且厚度为0.5mm的硅晶片上(转速为2000rpm，持续30秒)。之后，硅晶片于大气中在150℃加热板进行加热，接着在250℃进行加热，每次都进行3分钟。该膜于干燥氮气氛中在500℃烘焙30分钟。就该产物的IR(红外吸收)光谱来说，主要观察到在波数(cm-1)1100和450处属于Si-O的吸收、在波数(cm-1)1270和770处属于Si-C的吸收、和在波数(cm-1)2970处属于C-H的吸收，而在波数(cm-1)3350和1200处属于N-H的吸收消失。在波数(cm-1)约1100处属于P＝O的峰隐藏在属于Si-O的吸收之中，并且，在高波数端轻微地观察到肩峰。
对经此得到的膜进行评价。其结果，发现相对介电常数为3.20，密度为1.3g/cm3。将该膜于23℃和50％相对湿度的条件下放置于大气中，持续一周。之后，再次测量相对介电常数，发现为3.30。也就是说，相对介电常数仅提高0.1。
采用XPS测量结果，研究此膜中磷元素的分布。其结果，在该膜厚度的深度方面上，从表面到最低面(与Si基片的接触面)，均匀地观察到存在着约4原子％的P原子。因此，可以说，在此实施例中制得的硅质膜表现出想要的吸除效果。
接着，按照与(耐多种清洗用水溶液性能评价)部分所述的相同方法，将上述滤出液涂敷到表面具有沟槽的基片上，采用上述方法对涂层进行加热以形成硅质膜。采用同一部分所述的方法，在SEM下观察该硅质膜。其结果，发现烘焙膜全部嵌埋在所述沟槽的内部之中，没有观察到空隙之类。而且，在膜和内衬之间没有观察到空隙或间隔。测量并计算被清洗用水溶液(1)和(2)蚀刻的膜厚度{(a-b)和c}。结果发现，对于清洗用水溶液(1)，对所有沟槽宽度来说，蚀刻膜厚度基本为0埃，而对于清洗用水溶液(2)，蚀刻膜厚度为0-20埃，也就是说，该膜基本没有被蚀刻。
实施例2：
将溶解于35g PGMEA中的15g丙氧基磷腈低聚物(分子量1500)的溶液，添加到50g 30％参考例1合成的聚甲基硅氮烷的PGMEA溶液之中，对混合物进行彻底搅拌。之后，通过过滤精度为0.2μm的PTFE Syringe过滤器(由Advantec Toyo Kaisha Ltd.制造)过滤该溶液。滤出液旋涂到直径为10.2cm(4英寸)且厚度为0.5mm的硅晶片上(转速为2000rpm，持续30秒)。之后，硅晶片于大气中在150℃加热板进行加热，接着在250℃进行加热，每次都进行3分钟。该膜于干燥氮气氛中在500℃烘焙30分钟。就该产物的IR(红外吸收)光谱来说，主要观察到在波数(cm-1)1120和440处属于Si-O的吸收、在波数(cm-1)1270和770处属于Si-C的吸收、和在波数(cm-1)2950处属于C-H的吸收，而在波数(cm-1)3350和1200处属于N-H的吸收消失。在波数(cm-1)约1120处属于P＝O的峰隐藏在属于Si-O的吸收之中，并且，在高波数端轻微地观察到肩峰。
对经此得到的膜进行评价。其结果，发现相对介电常数为3.35，密度为1.3g/cm3。将该膜于23℃和50％相对湿度的条件下放置于大气中，持续一周。之后，再次测量相对介电常数，发现为3.50。也就是说，相对介电常数仅提高0.15。
采用XPS测量结果，研究此膜中磷元素的分布。其结果，在该膜厚度的深度方面上，从表面到最低面(与Si基片的接触面)，均匀地观察到存在着约3原子％的P原子。因此，可以说，在此实施例中制得的硅质膜表现出想要的吸除效果。
接着，按照与(耐多种清洗用水溶液性能评价)部分所述的相同方法，将上述滤出液涂敷到表面具有沟槽的基片上，采用上述方法对涂层进行加热以形成硅质膜。采用同一部分所述的方法，在SEM下观察该硅质膜。其结果，发现烘焙膜全部嵌埋在所述沟槽的内部之中，没有观察到空隙之类。而且，在膜和内衬之间没有观察到空隙或间隔。测量并计算被清洗用水溶液(1)和(2)蚀刻的膜厚度{(a-b)和c}。结果发现，对于清洗用水溶液(1)，对所有沟槽宽度来说，蚀刻膜厚度基本为0埃，而对于清洗用水溶液(2)，蚀刻膜厚度为0-20埃，也就是说，该膜基本没有被蚀刻。
实施例3：
将三(三甲代甲硅烷基)磷酸酯(15g)添加到100g 12％参考例1合成的聚甲基硅氮烷的PGMEA溶液之中，对混合物进行彻底搅拌。另外，将溶解于33g PGMEA中的4g分子量大约为19,000的聚(甲基丙烯酸正丁酯(68mol％)-共-甲基丙烯酸甲酯(30mol％)-共-甲基丙烯酸(2mol％)的溶液，混合到50g此种溶液之中，对混合物进行彻底搅拌。之后，通过过滤精度为0.2μm的PTFE Syringe过滤器(由Advantec Toyo Kaisha Ltd.制造)过滤该溶液。滤出液旋涂到直径为10.2cm(4英寸)且厚度为0.5mm的硅晶片上(转速为2000rpm，持续30秒)。之后，硅晶片于大气中在150℃加热板进行加热，接着在280℃进行加热，每次都进行3分钟。该膜于干燥氮气氛中在400℃烘焙30分钟。就该产物的IR(红外吸收)光谱来说，主要观察到在波数(cm-1)1100和450处属于Si-O的吸收、在波数(cm-1)1270和770处属于Si-C的吸收、和在波数(cm-1)2970处属于C-H的吸收，而在波数(cm-1)3350和1200处属于N-H的吸收和属于聚(甲基丙烯酸正丁酯-共-甲基丙烯酸甲酯-共-甲基丙烯酸)的吸收消失。在波数(cm-1)约1100处属于P＝O的峰隐藏在属于Si-O的吸收之中，并且，在高波数端轻微地观察到肩峰。
对经此得到的膜进行评价。其结果，发现相对介电常数为2.24，密度为1.0g/cm3。将该膜于23℃和50％相对湿度的条件下放置于大气中，持续一周。之后，再次测量相对介电常数，发现为2.30。也就是说，相对介电常数仅提高0.06。
采用XPS测量结果，研究此膜中磷元素的分布。其结果，在该膜厚度的深度方面上，从表面到最低面(与Si基片的接触面)，均匀地观察到存在着约4原子％的P原子。因此，可以说，在此实施例中制得的硅质膜表现出想要的吸除效果。
接着，按照与(耐多种清洗用水溶液性能评价)部分所述的相同方法，将上述滤出液涂敷到表面具有沟槽的基片上，采用上述方法对涂层进行加热以形成硅质膜。采用同一部分所述的方法，在SEM下观察该硅质膜。其结果，发现烘焙膜全部嵌埋在所述沟槽的内部之中，没有观察到空隙之类。而且，在膜和内衬之间没有观察到空隙或间隔。
对比例1：
按照实施例1相同方法制备溶液，不同之处在于没有添加三(三甲代甲硅烷基)磷酸酯。按照实施例1相同方法，进行溶液的过滤、滤出液的涂敷、和涂层的加热处理，不同之处在于，在涂敷之后，另外提供了使涂层膜进行湿气吸收的步骤，这是通过采用加湿器在50℃和80％RH条件的增湿气氛中持续1小时实现的。之后，按照实施例1相同方法进行烘焙步骤，以制备烘焙硅质膜。
对经此得到的膜进行评价。其结果，发现相对介电常数为2.90，密度为1.3g/cm3。将该膜于23℃和50％相对湿度的条件下放置于大气中，持续一周。之后，再次测量相对介电常数，发现为2.95。也就是说，相对介电常数仅提高0.05。
接着，按照与(耐多种清洗用水溶液性能评价)部分所述的相同方法，将上述滤出液涂敷到表面具有沟槽的基片上，采用上述方法对涂层进行加热以形成硅质膜。采用同一部分所述的方法，在SEM下观察该硅质膜。其结果，发现烘焙膜全部嵌埋在所述沟槽的内部之中，没有观察到空隙之类。而且，在膜和内衬之间没有观察到空隙或间隔。测量并计算被清洗用水溶液(1)和(2)蚀刻的膜厚度{(a-b)和c}。结果发现，对于清洗用水溶液(1)，对所有沟槽宽度来说，蚀刻膜厚度基本为0埃，而对于清洗用水溶液(2)，蚀刻膜厚度为0-20埃，也就是说，该膜基本没有被蚀刻。
对比例2：
按照实施例3相同方法制备溶液，不同之处在于没有添加三(三甲代甲硅烷基)磷酸酯。按照实施例3相同方法，进行溶液的过滤、滤出液的涂敷、和涂层的加热处理，不同之处在于，在涂敷之后，另外提供了使涂层膜进行湿气吸收的步骤，这是通过采用加湿器在50℃和80％RH条件的增湿气氛中持续1小时实现的。之后，按照实施例3相同方法进行烘焙步骤，以制备烘焙硅质膜。
对经此得到的膜进行评价。其结果，发现相对介电常数为2.20，密度为1.0g/cm3。将该膜于23℃和50％相对湿度的条件下放置于大气中，持续一周。之后，再次测量相对介电常数，发现为2.22。也就是说，相对介电常数仅提高0.02。
接着，按照与(耐多种清洗用水溶液性能评价)部分所述的相同方法，将上述滤出液涂敷到表面具有沟槽的基片上，采用上述方法对涂层进行加热以形成硅质膜。采用同一部分所述的方法，在SEM下观察该硅质膜。其结果，发现烘焙膜全部嵌埋在所述沟槽的内部之中，没有观察到空隙之类。而且，在膜和内衬之间没有观察到空隙或间隔。
对比例3：
按照实施例1相同方法制备溶液，不同之处在于没有添加三(三甲代甲硅烷基)磷酸酯。按照实施例1相同方法，对溶液进行过滤，并用滤出液进行涂敷。之后，在未经增湿处理的条件下，将涂层立即于大气中在150℃加热板进行加热，接着在250℃进行加热，每次都进行3分钟。该膜于干燥氮气氛中在500℃烘焙30分钟。其结果，膜具有许多缺陷，这表明，在烘焙过程中，溶液中的涂层成分被分散，没有引起转化和交联反应。而且，膜厚度仅约为在实施例1中形成的烘焙膜的1/3。IR光谱显示，除了实施例1的光谱之外，源于Si-N的许多峰存在于波数(cm-1)900-1000处，属于Si-OH的宽吸收存在于波数(cm-1)约920和3700处。在烘焙之后立即测得的所得膜相对介电常数为3.85，而在大气中(25℃，相对湿度40％)放置3小时后，其相对介电常数超过4.2，表明该膜中的湿气吸收的进行。
从上述对比例可以证实，添加本发明的磷化合物没有不利地影响烘焙硅质膜的相对介电常数和嵌埋性质。具体地说，对比例1制备的硅质膜的相对介电常数为2.90(在放置后为2.95)，而实施例1制备的硅质膜的相对介电常数为3.20(在放置后为3.30)。可以清楚地看出，虽然磷的加入稍微提高了相对介电常数，但是，此相对介电常数之差的水平是归因于磷酸成分自身的贡献，该磷酸成分没有引起湿气吸收。实施例3与对比例2的比较也是这样。
关于相对介电常数的绝对值，最大值为3.50(在放置后)(实施例2)。另一方面，采用传统CVD法的PSG或BPSG体系中的PMD的相对介电常数不小于4.2，证明本发明能提供具有显著低相对介电常数的PMD。
而且，对比例3证明，添加本发明的磷化合物能削减在转化聚烷基硅氮烷为硅质膜时对提供增湿步骤的需要。

Claims (12)

1.一种含磷硅氮烷组合物，含有存在于有机溶剂中的聚烷基硅氮烷和至少一种磷化合物。
2.如权利要求1所述组合物，其中，所述磷化合物选自由磷酸酯和磷腈化合物组成的组。
3.如权利要求1所述组合物，其中，所述磷化合物是三(三甲代甲硅烷基)磷酸酯。
4.如权利要求1-3中任一所述组合物，其中，所述磷化合物的含量相对于所述聚烷基硅氮烷为5-100质量％。
5.如权利要求1-4中任一所述组合物，其中，所述聚烷基硅氮烷含有由通式(1)表示的重复单元和至少一种由通式(2)或通式(3)表示的单元，且其数均分子量为100-50,000：
                -(SiR1(NR2)1.5)-        (1)
其中，R1和R2每个独自表示氢原子或具有1-3个碳原子的烷基，不包括R1和R2同时表示氢原子的情形；
[化学式1]
Figure A2004800205370002C1
其中，R3、R4和R5每个独自表示氢原子或具有1-3个碳原子的烷基，不包括R3和R4同时表示氢原子的情形；
[化学式2]
其中，R6-R9每个独自表示氢原子或具有1-3个碳原子的烷基，不包括R7、R8和R9都表示氢原子的情形。
6.如权利要求5所述组合物，其中，在通式(1)中，R1表示甲基，R2表示氢原子；在通式(2)中，R3和R4表示氢原子或甲基，R5表示氢原子；在通式(3)中，R7、R8和R9表示甲基，R6表示氢原子。
7.如权利要求5或6所述组合物，其中，以由通式(1)、(2)和(3)表示的单元的总数为基准，所述聚烷基硅氮烷含有不少于50％由通式(1)表示的重复单元。
8.一种含磷硅质膜，它含有0.5-10原子％的磷且是通过烘焙权利要求1-7任一所述组合物的膜制成的。
9.如权利要求8所述含磷硅质膜，其中，相对介电常数不大于3.5。
10.一种含磷硅质填料，它含有0.5-10原子％的磷且是通过填充权利要求1-7任一所述组合物的膜到沟槽中并烘焙该膜而制成的，该沟槽最深部分的宽度不大于0.2μm，深度与宽度之比不小于2。
11.一种用于制备含磷硅质膜的方法，包括涂敷权利要求1-7任一所述组合物到基片上以形成膜，该膜接着在50-300℃温度预烘焙，接着在300-700℃温度于惰性气氛中进行烘焙。
12.一种含有权利要求8所述含磷硅质膜作为层间绝缘膜的半导体装置。
CNB2004800205379A 2003-07-18 2004-07-07 含磷硅氮烷组合物、含磷硅质膜、含磷硅质填料、用于生产含磷硅质膜的方法和半导体装置 Expired - Fee Related CN100400599C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP199363/2003 2003-07-18
JP2003199363 2003-07-18

Publications (2)

Publication Number Publication Date
CN1823136A true CN1823136A (zh) 2006-08-23
CN100400599C CN100400599C (zh) 2008-07-09

Family

ID=34074413

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800205379A Expired - Fee Related CN100400599C (zh) 2003-07-18 2004-07-07 含磷硅氮烷组合物、含磷硅质膜、含磷硅质填料、用于生产含磷硅质膜的方法和半导体装置

Country Status (7)

Country Link
US (1) US7368491B2 (zh)
EP (1) EP1652890B1 (zh)
JP (1) JP4920252B2 (zh)
KR (1) KR101086625B1 (zh)
CN (1) CN100400599C (zh)
TW (1) TWI326114B (zh)
WO (1) WO2005007748A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101802718B (zh) * 2007-09-12 2012-07-04 Az电子材料Ip(日本)株式会社 含硅的精细图案形成用组合物以及使用它的精细图案形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200190664A1 (en) 2018-12-13 2020-06-18 Applied Materials, Inc. Methods for depositing phosphorus-doped silicon nitride films
EP3976720A1 (en) * 2019-05-24 2022-04-06 Merck Patent GmbH Coating composition with phosphazene catalyst
US20230212425A1 (en) * 2021-02-23 2023-07-06 Thor Custom Steel Coatings LLC Steel Protective Coating Compositions, Methods of Their Manufacture, and Methods of Their Use
US20220267617A1 (en) * 2021-02-23 2022-08-25 Thor Custom Steel Coatings LLC Steel Protective Coating Compositions, Methods of Their Manufacture, and Methods of Their Use
US20230124254A1 (en) * 2021-02-23 2023-04-20 Thor Custom Steel Coatings LLC Steel Protective Coating Compositions, Methods of Their Manufacture, and Methods of Their Use

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666872A (en) * 1984-09-21 1987-05-19 Dow Corning Corporation Ceramic materials from silazane polymers
EP0339385B1 (de) * 1988-04-26 1994-09-21 Siemens Aktiengesellschaft Verfahren zum Herstellen borhaltiger und/oder phosphorhaltiger Silikatglasschichten für höchstintegrierte Halbleiterschaltungen
JPH0222475A (ja) * 1988-07-08 1990-01-25 Nec Corp 絶縁膜形成溶液および半導体装置の製造方法
JP3114989B2 (ja) * 1990-10-30 2000-12-04 東燃株式会社 ポリホスホシラザンとその製造方法及びリン原子含有セラミックス
DE4234778C2 (de) * 1992-10-15 1995-12-07 Raymond A & Cie Blechmutter zur Blindbefestigung
WO1994012448A1 (en) * 1992-11-26 1994-06-09 Tonen Corporation Process for producing ceramic product
JPH06283507A (ja) * 1993-03-26 1994-10-07 Kawasaki Steel Corp 半導体装置の製造方法
US5558908A (en) * 1994-11-07 1996-09-24 Lanxide Technology Company, Lp Protective compositions and methods of making same
JPH08176510A (ja) * 1994-12-26 1996-07-09 Hitachi Chem Co Ltd シリカ系被膜の製造法、シリカ系被膜および半導体装置
EP0781815B1 (en) * 1995-07-13 2010-11-17 AZ Electronic Materials USA Corp. Composition for forming ceramic substances and process for producing ceramic substances
US5776235A (en) * 1996-10-04 1998-07-07 Dow Corning Corporation Thick opaque ceramic coatings
JPH11105186A (ja) * 1997-09-30 1999-04-20 Tonen Corp 低誘電率シリカ質膜
US6136729A (en) * 1998-08-12 2000-10-24 Advanced Micro Devices, Inc. Method for improving semiconductor dielectrics
JP2000308090A (ja) 1999-04-19 2000-11-02 Telecommunication Advancement Organization Of Japan 映像表示処理装置及び映像撮影処理装置並びにカメラ制御装置
JP5020425B2 (ja) * 2000-04-25 2012-09-05 Ａｚエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
KR100362834B1 (ko) 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
JP4722269B2 (ja) 2000-08-29 2011-07-13 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
US6479405B2 (en) 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
KR100436495B1 (ko) 2001-06-07 2004-06-22 삼성전자주식회사 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
JP4574124B2 (ja) 2003-05-01 2010-11-04 Ａｚエレクトロニックマテリアルズ株式会社 コーティング組成物、多孔質シリカ質膜、多孔質シリカ質膜の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101802718B (zh) * 2007-09-12 2012-07-04 Az电子材料Ip(日本)株式会社 含硅的精细图案形成用组合物以及使用它的精细图案形成方法

Also Published As

Publication number Publication date
TW200504878A (en) 2005-02-01
EP1652890B1 (en) 2017-01-11
EP1652890A4 (en) 2006-09-13
JP4920252B2 (ja) 2012-04-18
EP1652890A1 (en) 2006-05-03
WO2005007748A1 (ja) 2005-01-27
JPWO2005007748A1 (ja) 2006-11-30
US20060217487A1 (en) 2006-09-28
CN100400599C (zh) 2008-07-09
KR101086625B1 (ko) 2011-11-25
KR20060066172A (ko) 2006-06-15
US7368491B2 (en) 2008-05-06
TWI326114B (en) 2010-06-11

Similar Documents

Publication Publication Date Title
CN1261509C (zh) 具有低介电常数的多孔硅质膜和半导体装置及涂料组合物
JP6104785B2 (ja) ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
CN1193412C (zh) 用硅质材料封埋微细沟的方法和带硅质膜的衬底材料
CN1113407C (zh) 形成沟槽隔离结构的方法
JP5172867B2 (ja) ポリシラザンを含むコーティング組成物
CN1125481A (zh) 评价用于形成绝缘膜的硅氧烷的方法、形成绝缘膜的涂布液及其制备方法、半导体器件用绝缘膜成型方法以及采用绝缘膜成膜法制备半导体器件的方法
WO2007083654A1 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
US20090305063A1 (en) Composition for forming siliceous film and process for producing siliceous film from the same
US6930393B2 (en) Composition for forming porous film, porous film and method for forming the same, interlayer insulator film, and semiconductor device
KR101097713B1 (ko) 코팅 조성물 및 이를 사용하여 제조한 저유전 실리카질재료
EP2637203B1 (en) Method for forming isolation structure
CN1780890A (zh) 涂料组合物、多孔硅质膜、用于制备多孔硅质膜的方法以及半导体装置
CN1823136A (zh) 含磷硅氮烷组合物、含磷硅质膜、含磷硅质填料、用于生产含磷硅质膜的方法和半导体装置
CN1342328A (zh) 有机氢化硅氧烷树脂介电膜
CN1535300A (zh) 硅氧烷树脂
JP4257141B2 (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
KR101080630B1 (ko) 에칭 스톱퍼 층 형성용 조성물
JP2006188547A (ja) コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIAL (JAPAN) CO., LTD.

Effective date: 20120522

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120522

Address after: Tokyo, Japan

Patentee after: AZ Electronic Materials (Japan) K. K.

Address before: Tokyo, Japan

Patentee before: AZ electronic materials (Japan) Co., Ltd.

ASS Succession or assignment of patent right

Owner name: MERCK PATENT GMBH

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Effective date: 20150414

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150414

Address after: Darmstadt

Patentee after: Merck Patent GmbH

Address before: Tokyo, Japan

Patentee before: AZ Electronic Materials (Japan) K. K.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080709

Termination date: 20190707

CF01 Termination of patent right due to non-payment of annual fee