CN1181528C - 测试具有许多半导体器件的晶片的探针卡和方法 - Google Patents

测试具有许多半导体器件的晶片的探针卡和方法 Download PDF

Info

Publication number
CN1181528C
CN1181528C CNB001200704A CN00120070A CN1181528C CN 1181528 C CN1181528 C CN 1181528C CN B001200704 A CNB001200704 A CN B001200704A CN 00120070 A CN00120070 A CN 00120070A CN 1181528 C CN1181528 C CN 1181528C
Authority
CN
China
Prior art keywords
wafer
flexible liner
substrate
wiring
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001200704A
Other languages
English (en)
Other versions
CN1285615A (zh
Inventor
丸山茂幸
辅
小泉大辅
行
渡边直行
人
金野吉人
治
吉田英治
幸
誉田敏幸
志实
川原登志实
一
永重健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1285615A publication Critical patent/CN1285615A/zh
Application granted granted Critical
Publication of CN1181528C publication Critical patent/CN1181528C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

探针卡包括印刷板和多层基板。还可包括柔性衬垫。与芯片之一的电极相对的接触电极被配置在柔性衬垫上面或下面，或设在基板上的弹性物质上。第一布线有与接触电极连接的第一部分、从第一部分延伸到下面的基板的平面过渡部分和与多层基板上的内部端连接的连接端。基板的第二布线使内部端与外部端连接。印刷板上的第三布线使基板与印刷板的外部端连接。测试期间温度负载引起的内部端位移被第一布线的平面过渡部分补偿。本发明中，接触的不平整度可被补偿。

Description

测试具有许多半导体器件的晶片的探针卡和方法
技术领域
本发明涉及进行同时测试的探针卡。更详细地说，本发明涉及测试在晶片上形成的许多芯片和芯片尺寸封装(在下文称为CSP)的用于晶片的探针卡以及测试例如晶片级CSP或诸如此类的半导体器件的方法。
背景技术
为了形成用树脂密封成具有尽可能密集于半导体芯片(在下文称为芯片)的型式的半导体器件，申请人提出一种具有在芯片上设置由凸式电极形成的外部输出端的结构的新型半导体部件。在晶片情况下至少用树脂密封凸式电极的侧表面而后切割成单块芯片(参阅Japa-nesePublished Unexamined Patent Application No.HEI10-79362和USpstent Application No.09/029,608)。
通过在CSP处于晶片情况时进行测试而不是对从晶片切割的单块CSP进行测试，能够实现更高效率的半导体器件测试。对测试形成许多通常的芯片的晶片来说情况也会如此。本发明涉及在晶片情况下测试许多芯片和CSP中的各个芯片和CSP的探针卡以及测试具有许多半导体器件的晶片的方法。
图1到图4是说明相关技术中的CSP例子的附图。图1是横截面图，而图2说明在许多像图1中那样的CSP被切割成单块以前的情况和图3是图2的平面图。
在图1表示的CSP中，在芯片1上用氮化硅薄膜2覆盖除铝焊接区4以外的区域并且在氮化硅薄膜2上进一步形成聚酰亚胺层3。在芯片1上形成的铝电极焊接区4因为在没有改进的结构中铝电极焊接区4的间距太窄所以有在测试时探针不能与其接触和安装时在装配衬底上不能安装焊接区的问题。因此，在聚酰亚胺层3上形成重新分布交接线5，使铝焊接区4与在芯片上的适当位置处的凸式铜电极6连接，从而加宽铝焊接区4的间距。为了在印刷板上安装，在凸式铜电极6上经由势垒金属7形成焊球8。
在制造图1中的CSP时，在晶片上形成凸式铜电极6以后，形成至少密封凸式铜电极6的侧表面的树脂层9。以后，形成焊球8，然后沿图2所示的切割线12把晶片上的CSP切割成单块。
然而，在测试CSP时候，由于许多焊球8被分成分割段以后降低了测试效率所以极其希望在焊球8仍处于如图3所示的分割以前的晶片情况时进行CSP的测试。
图3说明在晶片情况下形成CSP和用胶带10固定晶片11的情况。在这样的情况下当使由普通的触针组成的探针头与每块芯片中的电极焊接区(未表示出)接触时，必须制备好具有相当于狭窄的焊接区的间距的触针的探针头，结果引起成本提高。
如图4所示，提供采用异向性导电橡胶的方法作为不使用由触针组成的探针头的一种方法。在这种方法中，在异向性导电橡胶上形成柔性衬垫42，迫使异向性导电橡胶41与被测晶片接触，并且使在晶片中的电极上的信号电导通到多层基板43。
然而，使用异向性导电橡胶的方法有下列的问题。由于使用异向性导电橡胶，所以不能把布线引入到多层基板以便加宽在晶片上的电极间距。因此，在间距上没有改变的情况下必须使布线平放在晶片中的电极间距下面的多层基板上。此外，可以被异向性导电橡胶缓冲的平面度起伏是在25到50微米范围变动而因此用具有优良平面性的昂贵的陶瓷基片作多层基板。当用陶瓷多层基板实现晶片上的电极间距时，必须在狭窄的间距范围内打穿透孔。因此，当用陶瓷基片作多层基板时，由于像这样的基片原本昂贵所以探针卡就昂贵而工艺过程费用也就高。
关于这一点，当由环氧玻璃或诸如此类组成的低成本印刷电路板用作多层基板时，在异向性导电橡胶和多层基板之间的接触区域处产生大约100微米的变形。这种变形对于接触区域稳定性来说是不可取的。
并且，异向性导电橡胶不可能达到在晶片中的电极间距为100微米或100微米以下时的分辨率。
此外，由于探针卡在老化测试中受到高温的作用，异向性导电橡胶只能使用100次，因此异向性导电橡胶的耐用性也是一个问题。
发明内容
所以本发明的目的是在晶片情况下测试芯片和CSP时提供在没有使用多层陶瓷基板和异向性导电橡胶的情况下始终确保与每块芯片和CSP中的电极焊接区良好接触的测试形成了许多半导体器件的晶片的探针卡和方法。
本发明的进一步目的涉及窄的电极间距。
本发明的进一步的目的是确保高温下的优良的耐用性。
用装有印刷板和多层基板的探针卡达到发明的目的。用于测试具有许多半导体芯片的晶片的探针卡，上述的探针卡包括：配置在与芯片之一上的电极相对的位置上的多个接触电极；基板；在基板上配置的内部端；各自具有与所述多个接触电极中对应的一个接触电极连接的第一部分、从第一部分的平面延伸到在下面平面上的基板的平面过渡部分和在平面过渡部分的末端上与内部端连接的连接端的多个第一布线，其中，从垂直于基板表面的方向观察，各个所述第一布线的连接端位于不同于所述第一部分的位置处，并且各个所述第一布线可独立地变形；在基板的周边上配置并经由第二布线与内部端连接的外部端；和具有使在基板上的外部端与在印刷板上的外部连接端连接的第三布线的印刷板。
用制作探针卡的方法同样达到发明的目的，该方法包括步骤为：形成对准许多半导体器件上的相应电极的接触电极；用第一布线扩宽接触电极的电极间距；为形成从接触电极的平面延伸到在下面平面上的多层基板而使第一布线中的每一条引线弯曲；使在第一布线中的每一条引线的平面过渡部分末端上的连接端与多层基板上的内部端焊接；用第二布线使在多层基板上的内部端与在多层基板周边中的外部端连接；和把多层基板放在具有使多层基板上的外部端与印刷板上的外部连接端连接的第三布线的印刷板上。
在以上所述的本发明中，本发明的探针卡使晶片上的每块芯片中的电极与接触电极进行接触并且用具有电极的扩宽间距的第一布线把接触电极引到连接端。因此，在没有使用异向性导电橡胶的情况下能够连接两个元件。由于一点也没有使用异向性导电橡胶，所以在测试晶片时候所加的温度负荷造成由柔性衬垫和多层基板之间的热膨胀系数的差异引起的连接端接合处的应力。然而，这样的应力能被在柔性衬垫和多层基板之间延伸的第一布线中的平面过渡部分补偿。
在施加上述的应力时，内部端相对于柔性衬垫偏移。由于第一布线因为柔性衬垫和多层基板之间的平面过渡部分而会像一束导线那样凸出，并且第一布线相对于柔性衬垫自由移动，所以即使内部端偏移，那么像这样的位置偏移也能被第一布线中的平面过渡部分补偿。
此外，由于一点也没有使用异向性导电橡胶，所以不存在会被老化测试时的温度负荷退化的部分，从而增强探针卡的耐用性。
并且，由于芯片的电极在被柔性衬垫上第一布线扩宽电极间距以后与多层基板上的内部端连接，所以多层基板的制作精度可以是相当低的，因此能够降低多层基板的制作成本。此外，因为形成内部端的部分在高度方向上的起伏可以被第一布线的平面传送区域中的弹性补偿所以相对于多层基板获得的平坦度可以为50微米左右。从制作精度和平坦度来看，可以用由低价的环氧玻璃或诸如此类组成的印刷电路板构成多层基板，而不使用昂贵的陶瓷基板。
用测试具有许多半导体器件的晶片的方法进一步达到发明的目的，测试具有许多半导体器件的晶片的方法，包括：将半导体器件其中之一上的电极与探针卡上的多个接触电极接触的步骤；和经由各自具有与所述多个接触电极中对应的一个接触电极连接的第一部分、从第一部分的平面延伸到在下面平面上的基板的平面过渡部分和在平面过渡部分的末端上与内部端连接的连接端的多个第一布线，经由使外部端与在基板上的所述内部端连接的第二布线，并经由使外部连接端与在探针卡基板的周边上的所述外部端连接的第三布线，把测试信号提供给探针卡的印刷板上的外部连接端，其中，从垂直于基板表面的方向观察，各个所述第一布线的连接端位于不同于所述第一部分的位置处，并且各个所述第一布线可独立地变形。
在以上所述的本发明中，因为由温度负荷造成的应力如以上所说明的那样能被平面过渡部分的弹性补偿所以在没有损坏连接端和内部端之间的连接面的情况下测试具有许多半导体器件的晶片的方法能够进行非常可靠的晶片测试。特别是，晶片尺寸越大，应力就越大，但是使用本发明的探针卡进行测试不会有引发应力的问题。
附图说明
图1是说明本发明测试对象CSP的图；
图2是说明在晶片情况下的CSP的横截面图；
图3是说明在晶片情况下的CSP的平面图；
图4是说明使用异向性导电橡胶的相关技术的图；
图5(a)是本发明第一实施例的横截面图而图5(b)和5(c)是本发明第
实施例的平面图；
图6是本发明的探针卡的透视图；
图7是说明本发明的操作的图；
图8是说明本发明第一实施例的一种变换的图；
图9是说明本发明第一实施例的一种变换的图；
图10(a)和10(b)是说明本发明第一实施例的一种变换的图；
图11是说明本发明第一实施例的一种变换的图；
图12(a)和12(b)是说明本发明第一实施例的一种变换的图；
图13(a)和13(b)是说明本发明第一实施例的一种变换的图；
图14是说明本发明第一实施例的一种变换的图；
图15是说明本发明第一实施例的一种变换的图；
图16(a)和16(b)是说明本发明第一实施例的一种变换的图；
图17是说明本发明第二实施例的图；
图18是说明本发明第二实施例的一种变换的图；
图19是说明本发明第二实施例的一种变换的图；
图20是说明本发明第二实施例的一种变换的图；
图21是说明本发明第二实施例的一种变换的图；
图22是说明本发明第二实施例的一种变换的图；
图23是说明本发明第三实施例的图；
图24(a)到24(c)是说明本发明第四实施例的图；
图25是说明本发明第五实施例的图；
图26是说明本发明第五实施例的一种变换的图；
图27(a)和27(b)是说明本发明第六实施例的图；和
图28是说明本发明第六实施例的一种变换的图。
具体实施方式
现在详细地参阅在附图中说明的本发明最佳实施例、例子，在附图中所有相同的标记数词指的是同样的元件。
虽然说明和描述本发明的一些最佳实施例，但是精通技的人们会意识到在没有脱离发明的基本原理和精神、权利要求书中确定的范围以及等效物的情况下在这些实施例中可以进行变化。
参阅图5至28将说明本发明的测试具有许多半导体器件的晶片的探针卡和方法的最佳实施例。
在半导体晶片的情况中，用众所周知的晶片工艺技术在晶片表面上的许多芯片上形成电子电路但是在这样的半导体晶片交付之前要求老化测试和功能测试。为了在晶片分别分割成各块芯片以前进行这些测试，为了与在晶片上形成的各个芯片中的有关电极连接需要一定的器具。在本实施例中，通过在印刷板上装有由柔性衬垫和多层基板组成的晶片接触器来实现这种器具。
在本发明的上述实施例中，将以老化印刷板作为探针卡的例子来阐明。此外，在本实施例中，作为被测晶片来说，把裸晶片和在晶片情况中形成CSP的晶片看成对象。在下面的说明中把这些元件作为晶片来阐明。
(第一实施例)
图5到16是用于说明本发明第一实施例的图。图5(a)是第一实施例的晶片51和晶片接触器74的横截面图。图5(b)是面朝晶片51的晶片接触器74的平面图。图5(c)是图5(b)所示的连接部分的部分放大图。
在这些图中，51表示形成许多CSP或通常的芯片的半导体晶片。在图5的例子中，在上述的晶片51上形成的CSP或芯片(在下文中称为芯片)具有电极52而在电极52上绝不形成像凸缘之类的凸式电极。在测试完成之后，在电极52上形成凸缘、凸块、球块或诸如此类，这种凸缘可以用作设置在装配衬底上的外部端。
53表示具有用于与每个芯片中的电极52电连接的接触电极54的柔性衬垫。用聚酰亚胺或硅橡胶或诸如此类组成衬垫53。柔性衬垫53具
有25到50微米的厚度和10到1000的热膨胀系数。当被施加应力时要求衬垫53有一定的柔性。确定柔性衬垫53的尺寸取决于被测晶片的尺寸，当晶片为3英寸大小晶片时柔性衬垫52设定在大约250到500毫米×250到500毫米。
如图5(b)所示，接触电极54是用Cu、Ni或诸如此类组成与晶片51上每个芯片中的电极52的排列相吻合的凸式电极。在这个例子中，以100微米间距构成电极组54a。每个接触电极54为了经由置于布线55末端部分上的连接端53与多层基板上的内部端61连接而用布线55引到柔性衬垫53上设置的孔58。用Cu组成内部端而用Au镀其表面层。在本例中，使端间距扩宽到大约500微米。在柔性衬垫53上设置孔58，露出内部端61。
在柔性衬垫53下面设置多层基板60而用由环氧玻璃、含有铝芯(alamid)纤维的环氧树脂、FR-4、FR-5、镍包层钼基片或诸如此类组成的叠层结构的印刷电路板构成多层基板60。在柔性衬垫23和多层基板60之间设置由橡胶或诸如此类组成的弹性物质59。不要求这种弹性物质导电，所以可以使用硅橡胶或诸如此类材料。在电极组54a附近的柔性衬垫53和多层基板60之间没有填满弹性物质59的空着的区域上方的柔性衬垫53内设置孔58。通过蚀刻Cu薄膜形成有适当图形的布线55，并且用Au镀最上面的表面层。用在多层基板60内排列的布线层62把内部端61引到设置在多层基板60的周边上外部端63。
外部端63的间距是指内部端61的间距或扩宽得多的间距。外部端63与老化印刷板上的布线连接。最理想的是外部端数目很少。在每个芯片中共用某些与老化测试装置连接的输入端和地址端。因此，通过使在内部布线层62内的引线从共用端延伸到每个芯片可以减少外部端的数目。
图5(c)表示连接端57和内部端61之间连接部分的放大图。在柔性衬垫53上的布线55被折弯而形成在柔性衬垫53下面延伸到多层基板60的平面过渡部分以致能使连接端57在下面的平面上与内部端61连接。通过用例如单点焊接器或线焊接器或诸如此类的焊接头对布线和端加压的焊接可以进行焊合。所以孔的尺寸必须允许焊接头进入。焊接方法可以采用热压焊或者超声波压焊或者用在连接端57或内部端61涂敷焊锡以后的热压焊的方法。
图6是表示把如图5所示的由柔性衬垫53和多层基板60构成的晶片接触器74安装到老化印刷板65的情况。
把多层基板60固定在老化印刷板65上的预定位置。外部端63与老化印刷板65上的端(未表示出)连接，然后使外部端63通过布线66延伸到在老化印刷板65末端上设置的外部连接端64。外部连接端64用作插件边角插头座。通过这种插件边角插头座与测试装置连接。对晶片51的老化测试来说，在晶片上每个芯片中的电极52在柔性衬垫53上的接触电极54上方定位并被压入与接触电极54接触。在常温和125℃的温度循环期间或在125℃的恒温期间进行测试。一般来说，可以通过在125℃高温下施加温度循环负荷或施加恒定负荷来进行老化测试。在下面的说明中，在这样的情况下施加的负荷一般被称为温度负荷。
用如以上所说明的那样构成的探针卡进行的晶片测试提供下列的效果。
在本实施例中，由于晶片51中的每个芯片的电极52置于与接触电极54接触并且用布线55通过电极组54a的间距扩宽把电极组54a引到连接端57，因此不用异向性导电橡胶就能够连接这些元件。由于不采用异向性导电橡胶，因此在测试晶片51时候温度负荷造成在图5(c)中表示的连接区域上的应力。上述的应力起因于晶片51和多层基板60之间不同的热膨胀系数(晶片的热膨胀系数：3ppm、多层基板的热膨胀系数-环氧玻璃：13到20ppm、含铝芯纤维环氧树脂：10ppm和在镀Ni的钼的情况中：5到6ppm)。然而，在本实施例中，像这样的应力能够被布线55中的平面过渡部分56吸收。
图7说明测试时在施加温度负荷期间怎样补偿应力。因为由多层基板60和晶片51之间在热膨胀系数上的差异产生应力，所以在布线55上产生如虚线所示的变形。虽然由于柔性衬垫53和晶片51之间在热膨胀系数上的差异也产生应力，但是柔性衬垫53紧密地处于与晶片51接触因此差不多可以认为应力是由于多层基板60和晶片51之间在热膨胀系数上的差异产生的。换言之，可以认为柔性衬垫53和多层基板60之间产生的应力是和晶片51和多层基板60之间产生的应力等同的。如果不能忽略柔性衬垫53和晶片51之间的位置偏移，则在柔性衬垫53上形成在相对于柔性衬垫53中心的径向形状上加长的接触电极54就足可以了。
当在柔性衬垫53和多层基板60之间施加应力时，内部端61的位置相对于柔性衬垫53偏移。布线55成一束导线的形式通过孔58伸出并且相对于柔性衬垫53和多层基板60自由移动。如果内部端61的位置偏移，则如虚线所示，这样的位移能被布线55中的平面过渡部分56的弹性吸收。
如果形成足够长的平面过渡部分56是不可能实现的，则当用含铝芯纤维的环氧树脂(热胀系数：10ppm)、镀铜的Imvar基片(热膨胀系数：1.0到5.5ppm)、镀Ni的钼(热膨胀系数：5.2到6.0ppm)作柔性衬垫时可以使平面过渡部分56的变形范围窄一些。所以，绝不会轻易发生损坏平面过渡部分和连接区域。
此外，由于一点也没有使用异向性导电橡胶，因此在测试期间没有由于温度负荷引起的变形部分，所以能够提高探针卡的耐用性。
并且，在本实施例中，由于芯片上的电极52在用柔性衬垫53上的布线55扩宽接触电极54的间距以后与多层基板60上的内部端61连接，因此多层基板60的制作精度可以是相当低的，所以使工艺过程费用保持在低的水平。此外，因为形成内部端61的部分在高度方向上的起伏能够被布线55中的平面过渡部分56的弹性吸收所以对多层基板60要求的平坦度约为50微米来说是足够的。从制作精度和平坦度的观点来看，多层基板60可以是用低价的环氧玻璃而不用昂贵的陶瓷组成的印刷电路板。
此外，由于在柔性衬垫53和多层基板60之间设置弹性物质59，因此能够补偿芯片上的电极52的高度方向上的起伏。
并且，由于老化印刷板65可以包含许多叠层构造的基片而且除印刷板的表面外也可以在叠层构造的基片的内侧面里设置引线，所以能能够增加多层基板中的外部端的数目。把在叠层构造的基片内侧面里设置的引线经由外部连接端63附近区域上的通路孔引到表面，然后与外部连接端63连接。
从成本的观点来看如果允许的话，能够用陶瓷基板组成本实施例的基板。
下面将说明根据芯片情况进行在晶片上形成的各个芯片(在晶片级CSP的情况中的各个CSP)的测试的过程。
首先，把晶片接触器74按图6所示那样装到老化印刷板65上准备好探针卡。
其次，如图6所示，在芯片上的电极52和接触电极54之间进行定位，并且把被测晶片51(完成晶片制作过程以后)平放在老化印刷板65上。
然后，用抽真空或诸如此类方法使晶片51和柔性衬垫53处于在负压情况下的紧密接触状态。
下一步，使外部连接端64与老化测试装置连接并且把测试信号经由印刷板65上的布线66输送到在晶片51上测试的每个芯片。在这样的情况中，对于老化测试来说，把晶片51保持在高温和高湿度的环境中。
在这样的情况中，在测试晶片期间当施加温度负荷时，如上所述，能够通过布线55中的平面过渡部分56的作用来补偿应力，并且使每个芯片中的电极52的信号能够可靠地引到在多层基板上的内部端61。此外，使在内部端61上的这个信号经由多层基板60中的内部布线层62引到外部端63。如图6所示那样在柔性衬垫53的末端部分上设置的外部端63与老化印刷板65上的布线66连接，然后引到在老化印刷板65的末端部分上的外部连接端64。在末端部分上加宽形成的外部连接端64成为插头座，然后与老化测试装置连接以便进行在晶片上的每个芯片的测试。
此外，由于芯片的电极52与接触电极54接触被安排在弹性物质59上，所以在芯片上的电极52在高度方向上的起伏能被补偿而绝不会造成不良接触。
将阐述本发明第一实施例的变换例子。
图8表示用镀Ni的叠层结构层凸缘或者用通过焊接金属球制作的球型凸缘54a形成的接触电极54。即使对于构成芯片电极52的平坦的焊接区或凹入的焊接区(例如用铝制作)来说用像这样的凸缘54a也容易达到接触状态。
图9表示在柔性衬垫53的下面形成的布线55。通过用电镀方法使Cu经由在柔性衬垫53中设置的穿透孔55b逐渐形成来形成接触电极54，然后使接触电极54与布线55连接。通过在柔性衬垫53的下面安装布线55能够防止芯片电路表面和布线55之间短路。并且，由于在这种结构中平面过渡部分56变得较小所以在这部分的长度上有余量，因此，能够增加平面过渡部分56的弹性。
在柔性衬垫53的下面设置布线55的情况中，布线55不穿过窗口58。但是，由于设置窗口58，所以平面过渡部分56的移动绝不会受柔性衬垫53阻止。此外，可以直接施加用于连接端57与内部端61连接的压焊能量。
图10(a)和10(b)表示由切入部分58a形成的孔。在切入部分58a的底侧面上形成在布线55的末端上的连接端57。当把连接端57焊到内部端61时，用焊接头对切入部分58a的底侧面接触连接端57的上侧面加压。因而，切入部分58a与布线55被压在一起，以致形成孔而同时使连接端57与内部端61连接。通过设置像这样的切入部分58b，能够同时实现孔的形成和连接端57与内部端61之间的连接。
图11表示在晶片51上的各个芯片中的电极上设置凸缘52a时在晶片51和柔性衬垫53之间的接触情况。由于为了便于测试对芯片设置凸缘52a，所以就不需要在柔性衬垫53上伸出接触电极。通过使在柔性衬垫53的下面的布线55透过在柔性衬垫53中形成的孔58b露出然后就处于凸缘52a和在这区域中的布线55的接触状态，能够实现与凸缘52a接触。通过如上所述在凸缘52a和透过在柔性衬垫53内形成的孔58b露出的布线55之间的接触能够测试在芯片上设置像凸缘52a那样的凸式电极的晶片。
此外，在绝对没有设置凸缘而只形成台阶的晶片的情况中，通过在柔性衬垫53的底侧面上形成图11中的布线55然后就处于这样的布线55和台阶直接接触状态也能够测试像这样的具有台阶类型的晶片。通过在芯片的电极焊接区上用电镀方法形成预定高度的Cu层构成台阶。
图12(a)和12(b)表示用通过孔58b露出的具有弹性的接触电极54(b)变换的图11中的结构。图12(a)和12(b)中的接触电极54(b)具有与芯片的凸缘50a接触的形成十字形状的切入部分58c。就切入部分58c来说，使接触电极54b具有补偿凸缘52a在高度上的任何起伏的弹性。调整切入部分58c的形状使接触电极54b具有弹性而不限于十字形状。此外，通过在接触电极54b的下面设置弹性物质59能够获得更强的接触电极54b的弹性。
图13(a)和13(b)表示图12(a)和12(b)中的结构在为接触电极54提供弹性方面的一种变换。在图12的例子中，切入部分58c提供弹性，然而在本实施例中，接触电极54c通过伸入到孔58而具有弹性。当在接触电极54c的下面设置弹性物质59时，能够进一步增强接触电极54c的弹性。
当晶片上芯片的电极是扁平电极时，使用凸式电极54c并由设在凸式电极54c周围的柔性衬垫53上的切入部分58b给弹性。
图14表示在柔性衬垫53和多层基板60之间设置的垫圈或间隔件67。当晶片51压向柔性衬垫53时，在设置和不设置接触电极54的位置处的柔性衬垫53上造成不平坦的表面。但是，由于对没有设置弹性物质59的部分设置垫圈69，所以能够使柔性衬垫53和多层基板60之间的间距保持恒定而使柔性衬垫53表面的不平坦程度降低到最小。可以用例如SUS和钢或诸如此类的金属材料，或者用例如环氧玻璃或诸如此类的树脂构成垫圈67。
图15表示连接端57与在多层基板60上的内部端61连接以后去除柔性衬垫53的剖面图。由于柔性衬垫53被去除，所以在多层基板60上经由弹性物质59只形成接触电极54而在凸缘52a处于与接触电极54接触的状态下能够测试在晶片上的凸缘52a。
由于不用柔性衬垫53，所以不再需要考虑柔性衬垫53和多层基板60之间热膨胀系数的差异。
在柔性衬垫53上形成接触电极54以后，通过把弹性物质59固定在接触电极54上就能拆去上述的柔性衬垫53，因此使连接端57和内部端61连接然后剥离衬垫53。
图16(a)到16(d)表示在连接端57上进行电镀的工艺过程。当Au电镀层敷到连接端时，可以改进连接端57和内部端61之间的连接性能而最理想的是用电镀方法使这样的电镀层有相当的厚度。然而，为了进行上述的电镀必须把电源线伸到需要电镀的区域。但是，如果像这样的引线留到最后的步骤，则在所有进行了电镀的区域上发生电短路。所以，作为一种变换来说，通过应用用于图10的方法的一种改型，与焊接连接端区域同时切断电源线，如下所述。
首先，如图16(a)中的平面图所示，在柔性衬垫上形成由铜组成的将成为接触电极54、布线55和连接端57的部分而这些部分与铜箔组成的电源线55a连接。在电源线55a和连接端57之间形成狭窄区域73。这样的狭窄区域73和连接端57被放在孔58上方的适当位置，如图16(b)中的横截面图所示。这时，形成与没有设置孔58的图10中的切入部分58a一样的切入部分58a也是可以实现的。通过电源线55a对连接端57进行电镀而形成Au层。在这样的情况中，对连接端和对整个布线部分可以选择地进行电镀。
其次，如图16(b)所示，为了与内部端61连接用焊接工具从上面向连接端57施加压力。在这样的情况下，利用焊接中的冲击切断狭窄区域73因而从连接端57切断电源导线55a。与此同时，连接端57与内部端61连接。图16(c)是在狭窄区域73被切断以前的状况的放大平面图，而图16(d)是切断以后的放大平面图。
在以上说明的工艺过程的情况中，可以按能够同时进行在连接端57上的电镀、电源线55a的切断以及连接端57和内部端61之间的连接所必需的厚度形成镀Au层。
(第二实施例：补偿热应力的变动)
图17到22是说明本发明第二实施例的附图。
图17说明为了补偿应力用焊接线68使在柔性衬垫53上的布线55与在多层基板60上的内部端61连接，而晶片51和多层基板60之间的应力被在第一实施例中布线55的平面过渡部分56补偿的这样的第二实施例。为了把导线焊到布线55，最好是对底侧面设置垫圈67。这样的垫圈同样提供如图14的例子那样能够使柔性衬垫53和多层基板60之间间距保持恒定的效果。
图18说明用树脂69来加固焊接线68和内部端61之间的连接部分。因而，如果对连接部分施加很大的应力，则能够防止连接区域的损坏而且能够增大吸收应力的效果。用这样的树脂69加固连接区域同样能够应用于在第一实施例中使用的Cu箔导线。
图19说明焊球70使柔性衬垫53上的布线55与多层基板60上的内部端61连接以补偿晶片51和多层基板60之间的应力。用电镀法、输送法或印刷法或诸如此类方法在柔性衬垫53上或者在多层基板60上的预定部位处形成焊球70。使柔性衬垫53和多层基板60定位，通过热处理使焊球70熔合而实现其间的焊接。就以上说明的结构来说，能够同时用焊球70连接柔性衬垫53和多层基板60中的许多焊接区。
图20说明通过在特定方向上设置连接端和焊接线能够使在连接端和焊接线上施加的应力降低到最小程度的例子。如对图7所说明的那样，当在测试晶片期间加温度负荷时，晶片51和多层基板60的热膨胀系数的差异引起对连接端和焊接线的应力。在这样的情况中，这种应力被从柔性衬垫53的中心向外径向分散，如图20中的箭头所示。
所以，如图20所示，应力分散的方向是和能够非常容易压缩或伸展布线55中的平面过渡部分55也就是通过在柔性衬垫53中的各个区域A、B、C上按柔性衬垫53的中心O的径向方向延伸布线55来压缩或伸展布线55中的平面过渡部分56的方向一致的。因此，能够使平面过渡部分56的应用补偿能力达到最大。图20表示由铜箔形成连接端的梁式引线。在使用焊接线68时通过在柔性衬垫53的中心o的径向方向上设置导线68同样可以获得类似的效果。
这时，当把接触电极和连接端之间的布线折成Z字形时更能够补偿应力。
图21是用于说明使连接端57与内部端61连接的最佳温度。在某些情况中，老化测试通过施加在大约125℃的高温和大约25℃的常温之间的重复循环的温度测试晶片51。在这样的情况中，当连接端57在大约75℃的中间温度下与内部端61连接时，在高温周期和常温周期期间平面过渡部分如图21中的虚线所示那样移动。因此，能够非常有效地补偿由晶片51和多层基板60的热膨胀系数的差异引起的应力。
此外，在恒定温度(125℃)下进行老化测试的时候，当能够固定晶片51和接触电极54之间的接触状态时，不会由于晶片51和接触电极54的热膨胀系数的差异而引起位置的偏移。在常温下，在晶片51和柔性衬垫53之间没有接触压力的情况下把晶片放在柔性衬垫上。当晶片电极52与接触电极54在测试温度下配合好时通过施加接触压力来保持位置。在这样的情况中，在测试温度下在柔性衬垫53上的接触电极的位置必须与晶片电极52的位置相吻合。
图22表示用作图5作示的多层基板60的硅(Si)晶片60a。在构成多层基板的晶片60a中，形成具有连接于与接触电极54连接的连接端57的一端和连接于与老化印刷板65连接的焊接线71的另一端的内部布线层55c。
当多层基板是如上述的Si晶片60a时，可以使热膨胀系数调整到与测试对象晶片51的热膨胀系数相等。并且，如果在老化测试时候施加温度负荷，则不会对连接端部分施加应力。
此外，由于能够用晶片制造工艺方法制作多层基板，所以也能够形成精细的引线并且能够容易地布线。
并且，当在晶片60a上形成测试支持电路时，通过减少通路的数目可以减小老化测试装置的负载。在进行被测晶片的功能测试的时候，除老化装置外还要在使用多层基板60a时，考虑到改进高速测试特性可以用精细的工艺方法来延伸布线长度。
在图22的例子中，在测试对象是晶片51时能够获得最佳效果，但是这种方法也能够应用于每块芯片。
(第三实施例：装入支持电路)
图23表示为支持晶片51的测试而设置半导体芯片72的多层基板60。这样的芯片72不限于具有电子电路的半导体芯片，在某些情况中兼有像电阻和电容或诸如此类的芯片元件。此外，为了防止晶片51的击穿过电流可以增设保护电阻。
(第四实施例：在晶片情况中的CSP作为测试对象)
图24(a)到24(c)表示对测试有效的图1到3所述的在晶片情况中的CSP。把连接端57从与各个CSP的电极接触的接触电极54经由布线55引到切割线的外侧或者CSP电极的最外侧边界。由于如图24(b)所示，在切割线的外侧设置连接端57，所以对在各个CSP下面的多层基板60可以设置孔38d。通过把例如橡胶或诸如此类的弹性物质59放入这样的孔能够确保CSP电极和接触电极54可靠的接触。
孔58d不是必需是像图24(b)那样的穿透孔，通过在多层基板60内设置凹槽埋入弹性物质59，如图24(c)所示那样也是可以行得通的。
(第五实施例：柔性衬垫被分成小部分)
图25表示本发明第五实施例。
如图所示，本实施例的柔性衬垫53a、53b被调整到与被测芯片相当的尺寸并且比芯片稍大一些。在各块柔性衬垫53a、53b中，在各自的表面上形成接触电极54并且布线55与接触电极54连接，把布线55引到柔性衬垫53a、53b的周边然后与连接电极57连接。在接触电极54的底侧设置弹性物质59。
由于对每块芯片设置柔性衬垫53a、53b，所以如果在一部分接触电极、布线或连接端上发生故障，那末只要通过替换有故障的柔性衬垫就能容易地修复晶片接触器74。
图26表示本实施例的一种变换，其中在与被测晶片上的一排芯片对应的每排狭窄的矩形形状中设置柔性衬垫53c、53d。就这样的结构来说，可以保证比较容易修复并且与图25所示的对每块芯片设置柔性衬垫的情况中的制作工艺过程相比可以减少制作工艺过程。
(第六实施例：接触电极像矩阵那样排列)
图27(a)和27(b)表示测试在晶片情况中的CSP的方法的另一实施例。图27(a)是柔性衬垫53的平面图。图27(b)是在CSP的电极上设置的凸缘52a与接触电极54接触的状态的横截面图。
如图所示，从柔性衬垫53经由孔58b露出与凸缘52a(像矩阵那样排列在CSP上)接触的接触电极54。从接触电极54延伸的布线被弯到孔58下面部分的下侧面并用连接端57与在多层基板60上的内部端61连接。
放置连接端57的位置是在各个接触电极54之间的区域上并且使这些位置也排列成与CSP中的凸缘52a一样的矩阵形状。由于形成凸缘52a的间隔通常不是那么窄，所以如果不需要扩宽与布线55连接的接触电极54的间距，那末如本实施例的情况那样在没有扩宽间距的情况下可以把连接端57排列成矩阵形状。
由于CSP的间距比较宽所以在一个接触电极54上可以提供二种接触位置(在正常室温下的接触位置RT和在高温下的接触位置HT)。在RT、HT周围的虚线分别表示在常温下和在高温下接触位置可以变动的区域。
图28(a)、28(b)表示第六实施例的一种变换。图28(a)是柔性衬垫53的平面图而图28(b)是柔性衬垫53的横截面图。
和图27所示的实施例一样，在柔性衬垫53上以矩阵形式形成接触电极54并且使布线55d从预定的接触电极54延伸到柔性衬垫53的末端。当CSP的电极间距不那么窄时，如上所述，布线55d能够与接触电极54连接。如图28(b)所示，布线55d可以设置在柔性衬垫53的与连接端57相反的表面上，或者可以设置在同一表面内。
如上所述，现在通过从在柔性衬垫53上的接触电极54引布线可以在柔性衬垫53上增添支持测试电子电路和像电阻和电容之类的芯片部分是可以实现的。所以，可以减少测试装置的负载并且能够使电源电压稳定。
如上所述，根据本发明测试具有许多半导体器件的晶片的探针卡和方法，在没有使用多层陶瓷基板和异向性导电橡胶情况下确保与每个芯片和CSP中的电极焊接区良好接触、加宽狭窄的晶片电极间距以及也确保在高温下优良的耐用性是可以实现的。
参照本发明最佳实施例说明了本发明，但是本发明不局限于以上所述的实施例而是可以在权利要求书的范围内进行变化、变换和改造。

Claims (19)

1.用于测试具有许多半导体芯片的晶片的探针卡，上述的探针卡包括：
配置在与芯片之一上的电极相对的位置上的多个接触电极；
基板；
在基板上配置的内部端；
各自具有与所述多个接触电极中对应的一个接触电极连接的第一部分、从第一部分的平面延伸到在下面平面上的基板的平面过渡部分和在平面过渡部分的末端上与内部端连接的连接端的多个第一布线，其中，从垂直于基板表面的方向观察，各个所述第一布线的连接端位于不同于所述第一部分的位置处，并且各个所述第一布线可独立地变形；
在基板的周边上配置并经由第二布线与内部端连接的外部端；和
具有使在基板上的外部端与在印刷板上的外部连接端连接的第三布线的印刷板。
2.如权利要求1所要求的探针卡，
进一步包括在晶片和基板之间配置的柔性衬垫；
其中在柔性衬垫的面向晶片的表面上配置第一布线中的第一部分；
其中柔性衬垫具有孔；和
其中第一布线的平面过渡部分穿过孔延伸。
3.如权利要求1所要求的探针卡，
进一步包括在晶片和基板之间配置的柔性衬垫；
其中在柔性衬垫的面向离开晶片方向的表面上配置第一布线中的第一部分；和
其中接触电极是在柔性衬垫面向晶片的表面上配置、并经由柔性衬垫中的通路与第一布线中的第一部分连接的凸块。
4.如权利要求1所要求的探针卡，
进一步包括在晶片和基板之间配置的柔性衬垫；
其中在柔性衬垫的面向离开晶片方向的表面上配置接触电极和第一布线中的第一部分，柔性衬垫具有位于接触电极上方的孔；和
其中接触电极具有切入部分。
5.如权利要求1所要求的探针卡，
进一步包括在晶片和基板之间配置的柔性衬垫；
其中在柔性衬垫的面向离开晶片方向的表面上配置接触电极和第一布线中的第一部分，柔性衬垫具有位于接触电极上方的孔；和
其中接触电极是伸到被孔围着的区域中的凸式部分。
6.如权利要求1所要求的探针卡，
进一步包括在晶片和基板之间配置的柔性衬垫；
其中在柔性衬垫的面向离开晶片方向的表面上配置第一布线中的第一部分；和
其中柔性衬垫具有在平面过渡部分边缘和第一布线的连接端边缘的周围延伸的切入孔，被切入孔包围的一部分柔性衬垫保持与平面过渡部分的表面和连接端接触。
7.如权利要求1所要求的探针卡，进一步包括：
在晶片和基板之间配置的柔性衬垫；和
在柔性衬垫和基板之间配置的间隔件。
8.如权利要求1所要求的探针卡，其中连接端是电镀的端。
9.如权利要求1所要求的探针卡，其中第一布线中的平面过渡部分从柔性衬垫的中心向外沿径向方向延伸。
10.如权利要求1所要求的探针卡，其中基板至少是印刷电路板和硅晶片其中之一。
11.如权利要求2至7中任一项所要求的探针卡，其中柔性衬垫再细分成与各芯片相对应的部分。
12.如权利要求2至7中任一项所要求的探针卡，其中柔性衬垫再细分成与各排芯片相对应的部分。
13.如权利要求1所要求的探针卡，进一步包括在接触电极下面配置的弹性物质。
14.如权利要求1所要求的探针卡，
进一步包括在基板的面向晶片的表面上的弹性物质；和
其中在面向晶片的弹性物质上配置接触电极。
15.如权利要求1所要求的探针卡，其中在多个连接端之间的电极间距大于在多个接触电极之间的电极间距。
16.如权利要求1所要求的探针卡，其中基板是多层基板。
17.测试具有许多半导体器件的晶片的方法，包括：
将半导体器件其中之一上的电极与探针卡上的多个接触电极接触的步骤；和
经由各自具有与所述多个接触电极中对应的一个接触电极连接的第一部分、从第一部分的平面延伸到在下面平面上的基板的平面过渡部分和在平面过渡部分的末端上与内部端连接的连接端的多个第一布线，经由使外部端与在基板上的所述内部端连接的第二布线，并经由使外部连接端与在探针卡基板的周边上的所述外部端连接的第三布线，把测试信号提供给探针卡的印刷板上的外部连接端，其中，从垂直于基板表面的方向观察，各个所述第一布线的连接端位于不同于所述第一部分的位置处，并且各个所述第一布线可独立地变形。
18.如权利要求17所要求的方法，进一步包括加热晶片和探针卡的步骤，从而由平面过渡部分补偿基板上内部端的位移。
19.如权利要求17所要求的方法，进一步包括加热探针卡的柔性衬垫、基板和晶片的步骤，在柔性衬垫的面向晶片的表面上配置接触电极，从而由平面过渡部分补偿基板上内部端的位移。
CNB001200704A 1999-08-19 2000-07-05 测试具有许多半导体器件的晶片的探针卡和方法 Expired - Fee Related CN1181528C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11233109A JP2001056346A (ja) 1999-08-19 1999-08-19 プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP233109/1999 1999-08-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100396575A Division CN1271699C (zh) 1999-08-19 2000-07-05 测试具有许多半导体器件的晶片的探针卡及其制作方法

Publications (2)

Publication Number Publication Date
CN1285615A CN1285615A (zh) 2001-02-28
CN1181528C true CN1181528C (zh) 2004-12-22

Family

ID=16949922

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB001200704A Expired - Fee Related CN1181528C (zh) 1999-08-19 2000-07-05 测试具有许多半导体器件的晶片的探针卡和方法
CNB2004100396575A Expired - Fee Related CN1271699C (zh) 1999-08-19 2000-07-05 测试具有许多半导体器件的晶片的探针卡及其制作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004100396575A Expired - Fee Related CN1271699C (zh) 1999-08-19 2000-07-05 测试具有许多半导体器件的晶片的探针卡及其制作方法

Country Status (7)

Country Link
US (2) US6563330B1 (zh)
EP (2) EP1548450B1 (zh)
JP (1) JP2001056346A (zh)
KR (1) KR100630582B1 (zh)
CN (2) CN1181528C (zh)
DE (1) DE60042298D1 (zh)
TW (1) TW454282B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036125A (zh) * 2011-10-04 2013-04-10 株式会社爱德万测试 插座及电子元件测试装置

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
JP4234244B2 (ja) * 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
US7262611B2 (en) 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
US6408500B1 (en) * 2000-09-15 2002-06-25 James Orsillo Method of retrofitting a probe station
KR100868419B1 (ko) 2001-06-07 2008-11-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
DE10135393B4 (de) * 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
JP4173306B2 (ja) 2001-11-30 2008-10-29 東京エレクトロン株式会社 信頼性評価試験装置、信頼性評価試験システム及び信頼性評価試験方法
JP3621938B2 (ja) * 2002-08-09 2005-02-23 日本電子材料株式会社 プローブカード
JP2004333332A (ja) * 2003-05-08 2004-11-25 Yamaha Corp プローブユニット及びその製造方法
TWI239685B (en) * 2003-05-13 2005-09-11 Jsr Corp Flaky probe, its manufacturing method and its application
JP4571133B2 (ja) * 2003-07-28 2010-10-27 ネクステスト システムズ コーポレイション プローブカードを平坦化するための装置
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
US7071715B2 (en) * 2004-01-16 2006-07-04 Formfactor, Inc. Probe card configuration for low mechanical flexural strength electrical routing substrates
US7518391B2 (en) * 2004-02-17 2009-04-14 Applied Materials, Israel, Ltd. Probe card and a method for detecting defects using a probe card and an additional inspection
DE102004023987B4 (de) * 2004-05-14 2008-06-19 Feinmetall Gmbh Elektrische Prüfeinrichtung
JP4727948B2 (ja) 2004-05-24 2011-07-20 東京エレクトロン株式会社 プローブカードに用いられる積層基板
JP2006010629A (ja) * 2004-06-29 2006-01-12 Tokyo Electron Ltd 平行調整機構を備えたプローブカード
JP4145293B2 (ja) * 2004-12-28 2008-09-03 株式会社ルネサステクノロジ 半導体検査装置および半導体装置の製造方法
KR100773732B1 (ko) * 2006-05-09 2007-11-09 주식회사 파이컴 프로브 유닛 및 이를 포함하는 프로브 장치
JP4973290B2 (ja) * 2006-06-12 2012-07-11 セイコーエプソン株式会社 プローブ接触用電極、パッケージ及び電子デバイス
DE102007006196A1 (de) * 2007-02-07 2008-08-14 Infineon Technologies Ag Kontakteinheit für eine Vorrichtung zur Inbetriebnahme eines Bauteils, Testvorrichtung, und Verfahren zum Inbetriebnehmen und Testen eines Bauteils
JP4658998B2 (ja) * 2007-06-04 2011-03-23 東京エレクトロン株式会社 シェル
US7847568B2 (en) * 2007-08-17 2010-12-07 Advanced Micro Devices, Inc. Multi-site probe
JP5269897B2 (ja) * 2008-06-02 2013-08-21 株式会社アドバンテスト 試験システムおよび試験用基板ユニット
KR100968976B1 (ko) 2008-08-29 2010-07-14 삼성전기주식회사 프로브 카드
JP5408602B2 (ja) * 2008-09-17 2014-02-05 独立行政法人産業技術総合研究所 多層配線基板
EP2180327A1 (en) * 2008-10-21 2010-04-28 Applied Materials, Inc. Apparatus and method for active voltage compensation
KR101168953B1 (ko) * 2009-08-04 2012-07-30 가부시키가이샤 니혼 마이크로닉스 프로브 유닛 및 이것을 이용한 시험장치
JP2011086880A (ja) * 2009-10-19 2011-04-28 Advantest Corp 電子部品実装装置および電子部品の実装方法
JP5487066B2 (ja) * 2010-10-04 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置の検査方法
JP2012081428A (ja) * 2010-10-13 2012-04-26 Tokyo Ohka Kogyo Co Ltd 塗布装置及び塗布方法
JP5079890B2 (ja) * 2011-01-05 2012-11-21 東京エレクトロン株式会社 積層基板及びプローブカード
JP2013137224A (ja) * 2011-12-28 2013-07-11 Sharp Corp マルチチッププローバ、そのコンタクト位置補正方法、制御プログラムおよび可読記録媒体
JP2013187402A (ja) * 2012-03-08 2013-09-19 Mitsubishi Electric Corp 半導体ウェハ及びその検査方法
KR101407871B1 (ko) * 2012-11-16 2014-06-17 주식회사 오킨스전자 탄성체 테스트 소켓 구조
TWI490508B (zh) * 2012-12-17 2015-07-01 Princo Corp 軟性測試裝置及其測試方法
KR101365769B1 (ko) 2013-08-27 2014-02-20 (주)메가일렉트로닉스 연성 회로기판을 이용한 프로브카드 제조방법
US9997423B2 (en) 2014-04-08 2018-06-12 Nxp Usa, Inc. Semiconductor wafer and method of concurrently testing circuits formed thereon
US9716031B2 (en) 2014-04-08 2017-07-25 Nxp Usa, Inc. Semiconductor wafer and method of concurrently testing circuits formed thereon
JP6219229B2 (ja) * 2014-05-19 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構
US9733304B2 (en) * 2014-09-24 2017-08-15 Micron Technology, Inc. Semiconductor device test apparatuses
CN104316864B (zh) * 2014-10-30 2018-06-22 通富微电子股份有限公司 半导体测试治具
CN104777417A (zh) * 2015-05-05 2015-07-15 常州信息职业技术学院 一种模块化的pcb板测试治具
JP6365953B1 (ja) * 2017-03-07 2018-08-01 株式会社東京精密 プローバ
US10753961B2 (en) * 2017-05-10 2020-08-25 Tektronix, Inc. Shielded probe tip interface
CN107271886B (zh) * 2017-07-12 2019-12-27 深圳市迈创力科技有限公司 一种飞针测试机的快速对位方法
CN111201593B (zh) * 2019-10-14 2022-12-20 重庆康佳光电技术研究院有限公司 一种led检测装置和方法
CN110911301A (zh) * 2019-12-26 2020-03-24 苏州科阳光电科技有限公司 一种晶圆级封装检测结构及方法
CN111812487B (zh) * 2020-07-14 2021-04-13 长江存储科技有限责任公司 失效分析样品的制备方法及失效分析样品
US11686765B2 (en) 2020-10-23 2023-06-27 Changxin Memory Technologies, Inc. Die extraction method
CN114496824A (zh) * 2020-10-23 2022-05-13 长鑫存储技术有限公司 裸片取出方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3684960A (en) * 1969-05-15 1972-08-15 Ibm Probe and guide assembly for testing printed circuit cards
JPS5929151B2 (ja) * 1981-08-03 1984-07-18 日本電子材料株式会社 半導体ウエハ−試験装置
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US4912399A (en) * 1987-06-09 1990-03-27 Tektronix, Inc. Multiple lead probe for integrated circuits in wafer form
DE69416200T2 (de) * 1993-06-16 1999-06-02 Nitto Denko Corp Sondenkonstruktion
US5806181A (en) * 1993-11-16 1998-09-15 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
JP2828410B2 (ja) * 1993-12-21 1998-11-25 松下電器産業株式会社 プローブカード及び半導体チップの検査方法
US5983492A (en) 1996-11-27 1999-11-16 Tessera, Inc. Low profile socket for microelectronic components and method for making the same
KR100375177B1 (ko) * 1995-05-19 2003-05-09 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치의 검사방법
EP0901695A4 (en) * 1996-05-24 2000-04-12 Tessera Inc CONNECTORS FOR MICROELECTRONIC ELEMENTS
WO1998001906A1 (en) * 1996-07-05 1998-01-15 Formfactor, Inc. Floating lateral support for ends of elongate interconnection elements
JP4217290B2 (ja) 1998-02-19 2009-01-28 Ｆｄｋ株式会社 負極にアルミニウムを用いた非水電解液電池
US6263566B1 (en) * 1999-05-03 2001-07-24 Micron Technology, Inc. Flexible semiconductor interconnect fabricated by backslide thinning

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036125A (zh) * 2011-10-04 2013-04-10 株式会社爱德万测试 插座及电子元件测试装置

Also Published As

Publication number Publication date
EP1548450A2 (en) 2005-06-29
KR100630582B1 (ko) 2006-10-04
KR20010020904A (ko) 2001-03-15
CN1285615A (zh) 2001-02-28
EP1548450B1 (en) 2011-10-19
EP1077381B1 (en) 2009-06-03
EP1077381A3 (en) 2004-04-07
TW454282B (en) 2001-09-11
US6563330B1 (en) 2003-05-13
US20030160626A1 (en) 2003-08-28
CN1529352A (zh) 2004-09-15
EP1548450A3 (en) 2006-07-26
DE60042298D1 (de) 2009-07-16
EP1077381A2 (en) 2001-02-21
US6774650B2 (en) 2004-08-10
CN1271699C (zh) 2006-08-23
JP2001056346A (ja) 2001-02-27

Similar Documents

Publication Publication Date Title
CN1181528C (zh) 测试具有许多半导体器件的晶片的探针卡和方法
CN1192422C (zh) 测试半导体器件的探针卡及半导体器件测试方法
CN1229863C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1199269C (zh) 半导体装置及其制造方法和制造装置
EP1711040B1 (en) Circuit device and manufacturing method thereof
CN1438833A (zh) 有内构电子元件的电路板及其制造方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
US20050036292A1 (en) Thermally enhanced electronic module with self-aligning heat sink
CN1728371A (zh) 半导体器件
CN1339243A (zh) 布线基板、半导体装置及其制造、检测和安装方法、电路基板和电子装置
CN1753177A (zh) 功率半导体模块及其制造方法
CN1787212A (zh) 半导体叠层微型组件及其制造方法
CN1956627A (zh) 印刷电路板、其制造方法以及电子装置
CN1591810A (zh) 半导体器件的制造方法
CN101040573A (zh) 安装有电子部件的装置、生产该装置的方法、蓄电池的保护电路组件和电池组
CN1160781C (zh) 分立半导体器件及其制造方法
CN1494149A (zh) 电子装置
CN1317759C (zh) 印刷电路板、半导体封装、基底绝缘膜以及互连衬底的制造方法
CN1536658A (zh) 半导体器件及其制造方法
CN1407611A (zh) 用于装配电子器件的层叠薄膜和用于装配电子器件的薄膜载带
US8736044B2 (en) Lid for an electrical hardware component
US7851916B2 (en) Strain silicon wafer with a crystal orientation (100) in flip chip BGA package
US20050274708A1 (en) Heating apparatus and method for semiconductor devices
KR100741834B1 (ko) 연성인쇄회로기판용 리플로우 장치
JP2007250571A (ja) テープボンディング装置およびその方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU LTD

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150525

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150525

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041222

Termination date: 20160705

CF01 Termination of patent right due to non-payment of annual fee