JP2013187402A - 半導体ウェハ及びその検査方法 - Google Patents

半導体ウェハ及びその検査方法 Download PDF

Info

Publication number
JP2013187402A
JP2013187402A JP2012051884A JP2012051884A JP2013187402A JP 2013187402 A JP2013187402 A JP 2013187402A JP 2012051884 A JP2012051884 A JP 2012051884A JP 2012051884 A JP2012051884 A JP 2012051884A JP 2013187402 A JP2013187402 A JP 2013187402A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
terminals
pad
dicing line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012051884A
Other languages
English (en)
Inventor
Jun Takaai
純 高相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012051884A priority Critical patent/JP2013187402A/ja
Priority to US13/602,784 priority patent/US8896339B2/en
Publication of JP2013187402A publication Critical patent/JP2013187402A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Abstract

【課題】ダイシングラインを太くすることなく、ウェハ測定時間を短縮することができる半導体ウェハ及びその検査方法を得る。
【解決手段】ダイシングライン２によって複数の半導体チップ３が分割されている。半導体チップ３は同一電位の複数の端子４ａ，４ｂ，４ｃを含む。配線５がダイシングライン２を通って複数の端子４ａ，４ｂ，４ｃを接続する。パッド６ａが端子４ａに接続されている。パッド６ａは、半導体チップ３上に設けられ、ダイシングライン２上には存在しない。
【選択図】図２

Description

本発明は、ダイシングラインによって分割された複数の半導体チップを備える半導体ウェハ及びその検査方法に関する。
複数の半導体チップの１つに含まれる複数の端子をダイシングライン上の配線で接続し、テスト用パッドをダイシングライン上に設けた半導体ウェハが提案されている（例えば、特許文献１参照）。この場合には、１つのテスト用パッドにプローブを接触させて複数の端子に同一電位を同時に印加することができる。これにより同時測定が可能となり、ウェハ測定時間を短縮することができる。
特開平３−２１４６３８号公報
しかし、従来の半導体ウェハでは、ダイシングライン上にテスト用パッドを設けるため、ダイシングラインを太くしなければならなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的はダイシングラインを太くすることなく、ウェハ測定時間を短縮することができる半導体ウェハ及びその検査方法を得るものである。
本発明に係る半導体ウェハは、ダイシングラインによって分割された複数の半導体チップと、前記複数の半導体チップの１つに含まれる同一電位の複数の端子を前記ダイシングラインを通って接続する配線と、前記複数の端子に接続されたパッドとを備え、前記パッドは、前記半導体チップ上に設けられ、ダイシングライン上には存在しないことを特徴とする。
本発明により、ダイシングラインを太くすることなく、ウェハ測定時間を短縮することができる。
本発明の実施の形態に係る半導体ウェハを示す上面図である。 本発明の実施の形態に係る半導体ウェハを示す拡大上面図である。 本発明の実施の形態に係る半導体ウェハの変形例を示す拡大上面図である。
図１は、本発明の実施の形態に係る半導体ウェハを示す上面図である。半導体ウェハ１上において、ダイシングライン２によって複数の半導体チップ３が分割されている。
図２は、本発明の実施の形態に係る半導体ウェハを示す拡大上面図である。半導体チップ３は同一電位の複数の端子４ａ，４ｂ，４ｃを含む。配線５がダイシングライン２を通って複数の端子４ａ，４ｂ，４ｃを互いに接続している。パッド６ａ，６ｂ，６ｃがそれぞれ端子４ａ，４ｂ，４ｃに接続されている。パッド６ａ，６ｂ，６ｃは、半導体チップ３上に設けられ、ダイシングライン２上には存在しない。
続いて、上記の半導体ウェハを検査する方法を説明する。１つのパッド６ａにプローブ７を接触させて複数の端子４ａ，４ｂ，４ｃに同一電位を配線５を介して同時に印加して半導体チップ３の検査を行なう。これにより複数の端子４ａ，４ｂ，４ｃの同時測定が可能となり、ウェハ測定時間を短縮することができる（本実施の形態では測定回数を３回から１回に短縮できる）。
また、パッド６ａ，６ｂ，６ｃは、半導体チップ３上に設けられ、ダイシングライン２上には存在しない。このため、ダイシングライン２を太くする必要が無い。そして、配線５はウェハテスト後のダイシングにより除去されるため、配線５が半導体チップ３に影響を与えることはない。また、単一チップでレイアウトがクローズされているため、複数の半導体チップ３の全体のレイアウトを変更する必要は無い。
図３は、本発明の実施の形態に係る半導体ウェハの変形例を示す拡大上面図である。端子４ｂ，４ｃは配線５を介してパッド６ａに接続されているため、変形例ではパッド６ｂ，６ｃを省略している。これにより、パッド６ｂ，６ｃのレイアウトが不要となり、レイアウト面積を縮小でき、コストを低減できる。また、ウェハテスト時に用いられるパッド６ｂ，６ｃ用の２本のプローブを削減できるため、プローブカードのコストも低減できる。
１ 半導体ウェハ
２ ダイシングライン
３ 半導体チップ
４ａ，４ｂ，４ｃ 端子
５ 配線
６ａ，６ｂ，６ｃ パッド
７ プローブ

Claims (2)

  1. ダイシングラインによって分割された複数の半導体チップと、
    前記複数の半導体チップの１つに含まれる同一電位の複数の端子を前記ダイシングラインを通って接続する配線と、
    前記複数の端子に接続されたパッドとを備え、
    前記パッドは、前記半導体チップ上に設けられ、ダイシングライン上には存在しないことを特徴とする半導体ウェハ。
  2. 請求項１に記載の半導体ウェハを検査する方法であって、
    前記パッドにプローブを接触させて前記複数の端子に同一電位を同時に印加して前記半導体チップの検査を行なうことを特徴とする半導体ウェハの検査方法。
JP2012051884A 2012-03-08 2012-03-08 半導体ウェハ及びその検査方法 Pending JP2013187402A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012051884A JP2013187402A (ja) 2012-03-08 2012-03-08 半導体ウェハ及びその検査方法
US13/602,784 US8896339B2 (en) 2012-03-08 2012-09-04 Method for testing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012051884A JP2013187402A (ja) 2012-03-08 2012-03-08 半導体ウェハ及びその検査方法

Publications (1)

Publication Number Publication Date
JP2013187402A true JP2013187402A (ja) 2013-09-19

Family

ID=49113549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012051884A Pending JP2013187402A (ja) 2012-03-08 2012-03-08 半導体ウェハ及びその検査方法

Country Status (2)

Country Link
US (1) US8896339B2 (ja)
JP (1) JP2013187402A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831841A (zh) * 2018-06-14 2018-11-16 上海华力集成电路制造有限公司 铝线电阻的晶圆允收测试图形

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204708A (ja) * 2010-03-24 2011-10-13 Mitsubishi Electric Corp 半導体ウェハ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239191A (en) 1990-01-19 1993-08-24 Kabushiki Kaisha Toshiba Semiconductor wafer
JPH0758725B2 (ja) 1990-01-19 1995-06-21 株式会社東芝 半導体ウェハ
JPH05121502A (ja) 1991-10-25 1993-05-18 Matsushita Electron Corp 半導体基板装置および半導体装置の検査方法
US5523252A (en) * 1993-08-26 1996-06-04 Seiko Instruments Inc. Method for fabricating and inspecting semiconductor integrated circuit substrate, and semi-finished product used for the sustrate
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US5969538A (en) * 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
JP2000286315A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体チップのパッド配置方法
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2002303653A (ja) * 2001-01-30 2002-10-18 Hitachi Ltd 半導体集積回路装置
TW559970B (en) * 2001-04-05 2003-11-01 Kawasaki Microelectronics Inc Test circuit, semiconductor product wafer having the test circuit, and method of monitoring manufacturing process using the test circuit
KR100487530B1 (ko) * 2002-07-26 2005-05-03 삼성전자주식회사 테스트 소자 그룹이 구비된 반도체 소자
JP4109161B2 (ja) * 2003-07-24 2008-07-02 株式会社東芝 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204708A (ja) * 2010-03-24 2011-10-13 Mitsubishi Electric Corp 半導体ウェハ

Also Published As

Publication number Publication date
US20130234750A1 (en) 2013-09-12
US8896339B2 (en) 2014-11-25

Similar Documents

Publication Publication Date Title
JP2011034999A (ja) 半導体装置およびその製造方法
JP2007287770A (ja) 半導体集積回路
JP2007049161A (ja) ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法
JP2008071999A (ja) 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法
TW201727249A (zh) 使用開關切換單一訊號通道與複數個連接墊之連結的測試電路
JP2013187402A (ja) 半導体ウェハ及びその検査方法
CN105353293A (zh) 晶圆测试方法
JP2009092529A (ja) 半導体回路およびその検査方法
CN103558426B (zh) 十字型探针卡
TWI455222B (zh) 半導體元件堆疊結構測試方法
TWI476418B (zh) 半導體測試系統與方法
JP2009289767A (ja) 半導体装置の製造方法及び半導体装置
JP2008186829A (ja) ウェハー検査用治工具及びその治工具を使用した測定方法
CN108008275B (zh) 一种具备故障诊断的系统级芯片生产方法
JP2010122108A (ja) プローブカード及びそれを用いたテスト方法半導体試験装置
JP4744884B2 (ja) ウエハ検査装置及びウエハ検査方法
JP2014099630A5 (ja)
JP2007048803A (ja) 半導体装置の検査回路および検査方法
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
TWI592677B (zh) 使用共用轉換介面之記憶體測試方法與裝置
KR20130071082A (ko) 웨이퍼 검사 설정 방법
KR20080112632A (ko) 멀티 사이트 테스트용 프로브카드
JP2012083262A (ja) 試験装置および試験方法
JP5160295B2 (ja) 半導体装置及び検査方法
JP2008026074A (ja) Ｉｃテスト方法及びｉｃ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160531