JP2002303653A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2002303653A JP2002303653A JP2001265210A JP2001265210A JP2002303653A JP 2002303653 A JP2002303653 A JP 2002303653A JP 2001265210 A JP2001265210 A JP 2001265210A JP 2001265210 A JP2001265210 A JP 2001265210A JP 2002303653 A JP2002303653 A JP 2002303653A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit device
- pad
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
ッドがある半導体集積回路装置に対しては、特殊なプロ
ーブカード使用しない限り、1回に1個ずつ移動と針当
てとを繰り返して検査をしていた。半導体ウエハ1枚当
たりの検査時間=1回当たりの検査時間×検査回数(回
路数)だけ時間がかかり、コスト上、問題であった。 【解決手段】 プローブ検査用パッド211,212,
213,…は回路1の1辺又は対向する2辺上に配置し
て、該プローブ検査用パッドを配置した上記1辺又は対
向する2辺以外の辺上に配置された所望のボンディング
用パッド311,312,313,…から接続用配線4
11,412,413,…を延ばして対応するプローブ
検査用パッド211,212,213,…に接続する。
プローブ検査時には、検査対象回路の上記1辺又は対向
する2辺に配置されたパッド(プローブ検査及びボンデ
ィング用パッド)に対してプローブ針を当て検査する。
Description
形成された半導体集積回路装置に関する。特に、プロー
ブ検査におけるテスト時間の短縮を実現する半導体集積
回路装置の製造方法、及び検査方法に関する。
体ウエハに碁盤目状に半導体集積回路装置を形成させる
前工程と、半導体ウエハを切断分離(ダイシング)して
パッケージングする後工程とに大別される。その前工程
の最終段階においては、半導体ウエハ上の半導体集積回
路装置について個別に良否判定を行うために、プローブ
検査と呼ばれる電気的特性検査が行われる。
る。
路装置の形態を示す。一般に半導体集積回路装置は四角
形状であり、1枚の半導体ウエハ10上に約数千個の半
導体集積回路装置1が碁盤目状に配置される。
タと半導体集積回路装置とを電気的に接続する必要があ
り、一般的にはプローブカードに取り付けられたプロー
ブ針8(カンチレバー方式のタングステン針など)を半
導体集積回路装置のパッド9に機械的に接触(針当て)
させる手法が用いられている。プローブカードに取り付
けられたプローブ針8を半導体集積回路装置1に対して
1回に1個ずつ針当てして検査後移動する手順を約数千
回繰り返すことで1枚の半導体ウエハについてのプロー
ブ検査が完了する。
ーブ針の針当ての状態を、図18にワイヤボンディング
の様子を示す。図17に示す半導体集積回路装置1は、
その中央部分に内部論理領域5、その外周に入出力バッ
ファ領域3、さらにその外周にパッド領域2を有する。
4が配置され、パッド領域2にはボンディング用パッド
(図中、□印で表記、4辺に6個ずつある)9が配置さ
れている。
1のボンディングパッド9が4辺の外周に沿ってある場
合には、プローブ検査時のプローブ針8もチップの外周
を取り囲むように4辺から配置される構造のプローブカ
ードとなる。
回路装置1のボンディングパッド9が4辺の外周に沿っ
てある場合には、パッケージのリードフレームも4辺外
周に配置され、ボンディングパッド9とインナーリード
7とがボンディングワイヤ6によって1対1で接続され
る。つまり、ボンディングパッド9が4辺に存在するの
で、それらとインナーリード7とをボンディング接続す
ればよいのである。
が、上述したボンディングパッド9とインナーリード7
とをボンディングワイヤ6で接続するものである。
のボンディング用パッドをそのままプローブ検査のため
にも使用するため、半導体集積回路装置の4辺外周のパ
ッドに対して針当てすることが多かった。
ーブカードとプローブ針との針当ての一例を示す。
の4辺外周にパッドがあって、回路1個ずつを検査する
場合のプローブカード19aを示し、プローブ針8が各
回路の4辺外周にある一般的な形状である。
の4辺外周にパッドがあって、回路2個ずつを同時検査
する場合の特殊な形状のプローブカード19bを示す。
本例では、プローブ針8を各回路の4辺外周に配置する
ために一部の辺のプローブ針8を斜め配置した特殊な形
状となるため、製作が困難であり、且つ高価なものとな
っていた。
の対向する2辺の外周にパッドがあって、回路4個ずつ
を検査する場合のプローブカード20aで、プローブ針
8が2列にある形状である。
の対向する2辺の外周にパッドがあって、回路8個(4
個×2段)ずつを同時検査する場合のプローブカード2
0bであり、プローブ針8が4列にある形状である。
の1辺の外周にパッドがあって、回路16個(4個×4
段)ずつを検査する場合のプローブカード20cであ
り、プローブ針8が4列にある形状である。
ブ針8が4列に設けられているものの、これらプローブ
針8が斜めになる特殊な配置を必要としないため、プロ
ーブカードの製作は比較的容易な形状である。
時複数個検査の場合にも、プローブカードの製作が容
易、かつ安価であることが重要である。そのためには、
半導体集積回路装置のパッドは、各回路の4辺外周では
なく、1辺または対向する2辺の外周にあることが望ま
しい。
辺配置化の従来例としては、例えば特開平4−1333
38号公報に記載のものを挙げることができる。
は、半導体集積回路装置のプローブ検査において、4辺
に検査用パッドがある回路構成の場合には、特殊な形状
のプローブカードを使用しない限り、1回に1個ずつの
回路を順番に検査していく必要があり、その都度ウエハ
移動と針当て操作とを繰り返してやる必要があった。そ
のために、1枚の半導体ウエハ上の全ての半導体集積回
路装置を検査するためには、半導体ウエハ1枚当たりの
検査時間=1回当たりの半導体集積回路装置の検査時間
×検査回数だけ、時間がかかってしまうという問題があ
った。そのため、特に安価な半導体集積回路装置の製造
においては、このプローブ検査にかかる時間が直接コス
トに影響するため無視できない大きな問題となってい
た。
ものであり、その目的とするところは、1枚の半導体ウ
エハ上での同時複数個単位でのプローブ検査を容易化し
て、プローブ検査にかかるコストを低減させることがで
きるように改良された半導体集積回路装置を提供するこ
とである。
に、本発明においては、以下に示すような改良された回
路構成を有する半導体集積回路装置が提供される。
エハ上での同時複数個単位での回路のプローブ検査を容
易化するために、本発明においては、ボンディング用パ
ッドとプローブ検査用パッドとを配置してなる半導体集
積回路装置において、上記プローブ検査用パッドを上記
回路の周辺4辺のうちの1辺又は対向する2辺に配置し
て、当該プローブ検査用パッドが配置された上記1辺又
は対向する2辺以外の辺に配置された所望の上記ボンデ
ィング用パッドからパッド間接続用の配線を介して、上
記ボンディング用パッドをそれに対応する上記プローブ
検査用パッドに接続してなる半導体集積回路装置が提供
される。
いて、上記プローブ検査用パッドが配置された上記回路
の上記1辺又は対向する2辺が同一線上に又は互いに並
行に配列されるようにして、複数の上記回路を半導体ウ
エハ上に配置形成してなるのが、より望ましい。
いて、上記プローブ検査用パッドとそれに対応する上記
ボンディング用パッドとの間を接続している上記パッド
間接続用の配線を、上記ボンディング用パッドの外側と
上記プローブ検査用パッドの外側、又は上記ボンディン
グ用パッドの内側と上記プローブ検査用パッドの内側に
配置形成してなるのが、さらに望ましい。
いて、上記プローブ検査用パッドとそれに対応する上記
ボンディング用パッドとの間を接続している複数の上記
パッド間接続用の配線を互いに等しい配線長に形成して
なるのが、さらに望ましい。
いて、上記プローブ検査用パッドとそれに対応する上記
ボンディング用パッドとの間を接続している上記パッド
間接続用の配線をスクライブ領域内に配置し、また上記
プローブ検査用パッドを上記ボンディング用パッドと互
いに同列又は千鳥状配列関係となるように配置して、プ
ローブ検査終了後に上記のスクライブ領域内で上記回路
間が切断された時に、上記プローブ検査用パッドと上記
パッド間接続用の配線とが上記回路から取り除かれるよ
うに構成してなるのが、さらに望ましい。
いて、上記プローブ検査用パッドとそれに対応する上記
ボンディング用パッドとの間を接続している複数の上記
パッド間接続用の配線を単一の配線層又は複数の配線層
内に形成して、上記複数のパッド間接続用の配線間にG
ND線を、又は上記複数の配線層間にGND線層を挿入
配置してなるのが、さらに望ましい。
において、上記プローブ検査用パッドの近傍に静電破壊
防止用の素子を接続配置してなるのが、さらに望まし
い。
採用することにより得られる効果については、後程詳し
く説明する。
にそれにより得られる作用・効果については、以下の実
施例を挙げての具体的な説明の中で逐次明らかにされよ
う。
き、実施例を挙げ、図面を参照しながら詳細に説明す
る。
を半導体集積回路装置の対向する2辺に配置した場合の
一実施例について、図1〜図4を用いて説明する。図1
に、本実施例1におけるプローブ検査用パッドとその配
線との様子を示し、図2に、その時のプローブ検査にお
けるプローブ針の針当ての様子を示す。
部分に内部論理領域5、その外周に入出力バッファ領域
3、さらにその外周にパッド領域2がある。入出力バッ
ファ領域3には、入出力バッファ4が配置され、パッド
領域2には、ボンディング用パッド(図中、□印で表
記、4辺に各6個ずつある)311,312,313,
……とプローブ検査用パッド(図中、□中に×印を挿入
して表記、上下の2辺にそれぞれ6個ずつある)21
1,212,213,……とが配置され、特徴的には、
上記のプローブ検査用パッドが対向する2辺(図中、上
側と下側との2辺)に配置されたものである。そして、
上下対向する2辺に配置されたプローブ検査用パッド
は、それ以外の2辺(図中、左,右の2辺)に配置され
た対応するボンディング用パッドと、パッド領域2より
もさらに外周の領域内にて、接続用配線により結線され
ている。この接続用配線の具体的な一例としては、ボン
ディング用パッド311とプローブ検査用パッド211
とを配線411で、ボンディング用パッド312とプロ
ーブ検査用パッド212とを配線412で、ボンディン
グ用パッド313とプローブ検査用パッド213とを配
線413で(以下、同様)接続したものである。
れたプローブ検査用パッド211,212,213,…
…に検査用のプローブ針を当てて検査すれば、左右の2
辺に配置されたボンディング用パッド311〜313に
直接プローブ針を当てて検査したことと等価となる。つ
まり、従来のように上下左右の4辺に存在する24個の
ボンディング用パッドを用いたプローブ検査と、本実施
例のように上下の2辺に存在する24個のパッド(12
個のボンディング用パッドと12個のプローブ検査用パ
ッド)を用いたプローブ検査とが、互いに等価なものと
なる。
413,……は、上記のように回路の最外周部に設けら
れるべく限定されるものではなく、入出力バッファ領域
3、並びに内部論理領域5などの内部に設けられていて
も構わない。それらの具体例については、後掲の図6,
図9等を用いて実施例の説明の中で述べる。また、ボン
ディング用パッドとプローブ検査用パッドの寸法は基本
的には同じ大きさでよいが、プローブ検査用パッドは実
際にはボンディングされないパッドなので、最小限プロ
ーブ針が当てられる程度までに小さくしても構わない。
ーブ検査時の上下2辺に設けられたパッド(ボンディン
グ用パッド及びプローブ検査用パッド)への針当ての様
子を示す。上述したように、図中上下の2辺に配置され
たパッドに対してプローブ針を針当てすることで所要の
プローブ検査ができる。つまり、半導体集積回路装置1
の図中上下の2辺にあるパッド群(図では、上下各12
本ずつの2群)に対し合計24本のプローブ針8を当て
ればよいのである。
複数個単位での回路のプローブ検査を行う場合の半導体
ウエハ上での様子を示す。
直線上に並ぶように半導体集積回路装置1が碁盤目状に
形成されている。それぞれの半導体集積回路装置1にお
いては、その2辺にパッドがあるため、図3に示すよう
に、プローブ検査用パッドを横一列(一直線上)に配列
することが可能である。そして、総数192本(12本
×4列×4個)のプローブ針8によって、一度に8個
(4個×2段)の半導体集積回路装置1の同時複数個単
位での検査を行うことができる。この場合、8個の回路
を同時に検査するため、1/8の時間で1枚の半導体ウ
エハ10の検査を完了できる。
イヤボンディングの様子を示す。図4は、ボンディング
用パッドとパッケージのインナーリードとが、各半導体
集積回路装置1の4辺において、それぞれ1対1でボン
ディング接続される構成を示している。つまり、ボンデ
ィング用パッドは、元々4辺に存在するので、それらと
インナーリードとを互いにボンディング接続すればよい
のである。
して、図4に示すように、ボンディング用パッド311
とインナーリード711とをボンディングワイヤ611
で、ボンディング用パッド312とインナーリード71
2とをボンディングワイヤ612で、ボンディング用パ
ッド313とインナーリード713とをボンディングワ
イヤ613で、ボンディング用パッド314とインナー
リード714とをボンディングワイヤ614で、ボンデ
ィング用パッド315とインナーリード715とをボン
ディングワイヤ615で、ボンディング用パッド316
とインナーリード716とをボンディングワイヤ616
で、(以下、同様)それぞれ接続する。なお、プローブ
検査用パッド211〜213にはワイヤボンディングを
しない。
は、プローブ検査用パッドを対向する2辺に追加配置し
て、それ以外の辺のボンディング用パッドから接続用配
線を延ばして対応するパッド間を接続したことにより、
上記の対向する2辺のみへのプローブ針の針当てによっ
て、所要のプローブ検査が可能となる。このため、プロ
ーブカードを容易かつ安価に製作でき、同時複数個単位
での検査も可能となり、プローブ検査が1/8の時間で
行えるようになった。さらには、従来のように、各回路
の4辺においてのワイヤボンディングが可能であるた
め、パッケージング等の後工程には何らの支障をも与え
ない。
に設けられたボンディング用パッドと各回路の上下2辺
に設けられた対応するプローブ検査用パッドとの間の配
線の形態例について、図5〜図8を用いて説明する。
は、後述する第2の実施例(実施例2)においてプロー
ブ検査用パッドを各回路の上側1辺のみに配置した場合
(図9〜図11)についても組み合わせて適用できるも
のであり、本発明はそのような組み合わせ適用例をも含
むものであることは云うまでもない。
例を示す。図5に、ボンディング用パッドとプローブ検
査用パッド間を等しい長さの配線で結線する場合の具体
的な一例を示す。図5の具体例では、ボンディング用パ
ッド313とプローブ検査用パッド211間を配線45
1で、ボンディング用パッド312とプローブ検査用パ
ッド212間を配線452で、ボンディング用パッド3
11とプローブ検査用パッド213間を配線453で、
それぞれ等しい長さで接続している。
により、各配線間での電気的な特性バラツキ(例えば、
配線容量、配線抵抗等)を小さくできる効果がある。
査用パッド間を接続する配線をスクライブ領域内に設け
た一例を示す。
検査用パッドとの間を接続する配線をスクライブ領域1
1x、11y内に設けた場合を示している。すなわち、
ボンディング用パッドとプローブ検査用パッドとは双方
とも半導体集積回路装置1内に設けられているが、その
間の接続用配線のみがスクライブ領域11x、11y内
に配置されている場合である。図6に示す具体的では、
ボンディング用パッド311とプローブ検査用パッド2
11間を配線461で、ボンディング用パッド312と
プローブ検査用パッド212間を配線462で、ボンデ
ィング用パッド313とプローブ検査用パッド213間
を配線463でそれぞれ接続している。
た後には、スクライブ領域11x、11yにおいて各半
導体集積回路装置1間を切断することにより、プローブ
検査用パッドとボンディング用パッド間を接続していた
配線を半導体集積回路装置1から取り除くことができ
る。
査用パッドとの間を接続する配線をスクライブ領域内に
設けた場合の他の一構成例と、当該構成例とした場合に
おけるプローブ検査に際してのプローブ針の針当ての様
子について説明する。
査用パッドとそれらのプローブ検査用パッドと左右2辺
に配置されたボンディング用パッドとの間を接続する配
線との双方をスクライブ領域内に配置した場合を示す。
なお、図では、プローブ検査用パッドがボンディング用
パッドと上下で重ならないようにするために、プローブ
検査用パッドをボンディング用パッドに対して千鳥状配
置となるように設けてある。パッド間の配線の具体的な
一例としては、ボンディング用パッド311とプローブ
検査用パッド211間を配線471で、ボンディング用
パッド312とプローブ検査用パッド212間を配線4
72で、ボンディング用パッド313とプローブ検査用
パッド213間を配線473で、それぞれ接続してい
る。
ンディング用パッドとを互いに千鳥状位置に配置してい
るため、プローブ針8がお互いに衝突し合うことなく、
容易に針当て操作を行える。その様子を図8に示す。
が終了した後に、スクライブ領域において各半導体集積
回路装置1間を切り離した際、プローブ検査用パッドと
当該プローブ検査用パッドを対応するボンディング用パ
ッドに接続するための配線を半導体集積回路装置1から
取り除くことができる。
を半導体集積回路装置の1辺に配置した場合の一実施例
について、図9〜図11を用いて説明する。
用パッドを1辺化した場合のパッド間配線の様子を示
す。
は、パッド領域2内に、ボンディング用パッド(図中、
□印で表記、各辺に6個ずつある)とプローブ検査用パ
ッド(図中、□印中に×印を挿入して表記、上辺のみに
6個ある)とが配置されている。特徴的な点は、プロー
ブ検査用パッドが回路の1辺(図中、上側の辺)のみに
配置されている点であり、プローブ検査時には、この回
路上辺側に配置された合計12個のパッド(ボンディン
グ用パッド6個とプローブ検査用パッド6個)に合計1
2本の検査用プローブ針をそれぞれ針当てして検査がな
される。また、回路上側の1辺に配置されたプローブ検
査用パッドとそれ以外の辺に配置されたボンディング用
パッドとの間の配線は、パッド領域2の外側のみなら
ず、入出力バッファ領域3、内部論理領域5などの内側
をも経由して設けられている。図9には、このパッド間
配線の具体的な一例として、ボンディング用パッド31
2とプローブ検査用パッド212間を配線492で、ボ
ンディング用パッド313とプローブ検査用パッド21
1間を配線491で、ボンディング用パッド324とプ
ローブ検査用パッド213間を配線493で、パッド領
域2の外側の領域内でそれぞれ接続し、ボンディング用
パッド325とプローブ検査用パッド225間を配線4
95でもって、パッド領域2の内側の領域を経由して接
続した場合を示してある。かかる構成によって、回路の
上側1辺上に配置されたプローブ検査用パッド212,
211,213,225,…に検査用のプローブ針を当
てて検査すれば、回路の他の3辺上に配置されたボンデ
ィング用パッド312,313,324,325,…に
直接プローブ針を当てて検査したことと等価となる。
回路上側1辺上に配置された12個のパッド(ボンディ
ング用パッド6個とプローブ検査用パッド6個)に12
本の検査用プローブ針8を針当てして検査する場合の様
子を示す。
(図中の上辺)に12本のプローブ針8を針当てするこ
とにより、所要のプローブ検査ができる。前述したよう
に、6本のプローブ針がボンディング用パッドに、残り
6本のプローブ針がプローブ検査用パッドにそれぞれ針
当てされる。
ば、半導体集積回路装置1の図中の上辺にあるパッド群
にプローブ針8を当てることによって、当該半導体集積
回路装置1のプローブ検査が可能である。
ローブ検査時の半導体ウエハ上での同時複数個単位での
回路のプローブ検査時の様子を示す。
直線上に並ぶように半導体集積回路装置1が形成されて
いる。この半導体集積回路装置1においては、回路の1
辺側にのみプローブ検査用パッドがあるため、図11に
示すように、プローブ針8を横一列(一直線上)に4段
で配列することが可能である。そして、総数192本
(12本×4列×4個)のプローブ針8により、一度に
16個(4個×4段)の半導体集積回路装置1の同時複
数個単位での検査を行うことができる。従って、この場
合には、16個の回路1を同時検査するため、従来の1
/16の時間で、1枚の半導体ウエハ10上の全ての回
路のプローブ検査を完了できる。
と下側1辺とに設けられたボンディング用パッドと各回
路の上側1辺に設けられた対応するプローブ検査用パッ
ドとの間の配線の形態例について、図12〜図15を用
いて説明する。
態例は、前述の第1の実施例(実施例1)におけるプロ
ーブ検査用パッドを各回路の上下2辺に配置した場合
(図1〜図4)についても組み合わせて適用できるもの
であり、本発明はそのような組み合わせ適用例をも含む
ものであることは云うまでもない。
いて、プローブ検査用パッドとそれに対応するプローブ
検査用パッドとの間を結ぶ配線(信号線)をスクライブ
領域に配置する場合のフォトマスクとTEGとの様子を
示す。一般に、半導体ウエハ上には、半導体集積回路装
置1の品質評価等を目的にTEGと云うモニタ用素子1
2が使用されている。図12では、各半導体集積回路装
置間のスクライブ領域11x、11y内にこのTEG1
2が配置されている。
プローブ検査用パッド間を接続する配線がスクライブ領
域にある場合には、このTEGの設置領域を考慮しなけ
ればならないが、TEGが上層の配線層に至らないゲー
ト素子のような場合は、そのTEGの上層に配線をして
もレイアウト的に衝突回避できるので問題はない。
体集積回路装置1とスクライブ領域11x、11y内に
配置した配線とTEG12とを、例えば図12に示すよ
うにフォトマスク境界13の単位で一組又は複数組にす
ることで、製造効率を高めることができる。
構成を基に、ボンディング用パッドからプローブ検査用
パッドまで延長した配線(信号線)間にGND線を、ま
たは配線(信号線)層間にGND層を挿入配置した例を
示す。
号線)411、412、413間に配線(GND線)4
11g、412g、413gが挿入配置されている。か
かる構成により、配線(信号線)間で起こり得る障害
(例えば、クロストーク等)を防止することができる。
層ある場合の配線例である。図14の(a)は配線(信
号線)間に配線(GND線)が挿入配置される場合、図
14の(b)は配線(信号線)間に配線(GND線)が
挿入配置されかつ配線層毎に交互にずれている場合、図
14の(c)は配線(信号線)層間にGND層が挿入配
置される場合、図14の(d)は配線(信号線)層の
上,下にGND層が挿入配置される場合を示している。
かかる構成により、図13の場合と同様に、配線(信号
線)間で起こり得る障害(例えば、クロストーク等)を
防止できる効果が得られる。
いて、プローブ検査用パッドの近傍に静電破壊防止素子
を挿入配置した例を示す。なお、本図では、入出力バッ
ファ4の一例として、入力素子のみを表記してある。
4は、入力素子40と静電破壊防止素子4aとで構成さ
れている。静電破壊防止素子4aは、静電気等による高
電圧が入力素子40に印可されて該素子が破壊されるの
を防止するために、電源又はGNDにバイパスする素子
であり、例えばダイオード等が用いられる。
300に接続され、さらにボンディングワイヤ6を介し
てパッケージのインナーリード7に接続されている。ま
た、ボンディング用パッド300は配線400を介して
プローブ検査用パッド200に接続されている。本例で
は、静電気等による高電圧の影響を抑えるため、プロー
ブ検査用パッド200の近傍にも静電破壊防止素子4b
が配置されている。 (実施例3)第3の実施の形態は、同時に複数個単位の
プローブ検査を容易化するために、半導体集積回路装置
の対向する2辺にボンディング用パッドを配置する。こ
の場合は、第1または第2の実施の形態と異なり、プロ
ーブ検査用パッドを設ける必要はなくなる。しかしなが
ら、パッドにあわせてパッケージのリードを2辺に配置
するとパッケージ全体の大きさはかえって大きくなるお
それがある。また、4辺にリードが配置されるパッケー
ジとの互換性が失われる。そのため、そのパッドが2辺
に配置される半導体集積回路装置であっても、4辺にリ
ードが配置されるパッケージ(例えば、QFP(Quad Fl
at Package),TQFP(Thin Quad FlatPackage),QF
N(Quad Flat High Package)等)への実装を可能とする
ことが望ましい。本実施例においては、4辺にリードが
配置される形状のパッケージに対しても、2辺にボンデ
ィング用パッドが配置された半導体集積回路装置の実装
を可能とするための、ボンディング用パッドとインナー
リードとの間の接続方法を詳述する。
リード間の最短距離をx、現在の技術で実現可能な隣接
するボンディング用パッド間の最短距離をyとすれば、
x>yの関係にある。例えば、yはボンダーの位置あわ
せ精度等により制約されるが約80μmまで小さくする
ことが可能であるのに対し、xはリードフレームの加工
精度等により制約され、約180μmである。そのた
め、従来ではボンディング用パッドの間隔をインナーリ
ードの間隔に合わせていた。このため、ボンディング用
パッドの間隔及びピン数がパッケージ及びチップの大き
さを決定し、半導体集積回路の微細化技術によるチップ
サイズの縮小を制約するおそれもあった。
装の第1の構成例を図21〜図23に示す。
置1200、その半導体集積回路装置1200を支える
ためのタブ1540、そのタブ1540を支えるための
タブ吊りリード1530、タブ1540と半導体集積回
路装置1200を電気的に絶縁するための絶縁体130
0と、パッケージの外側に複数配置されるアウタリード
1510、1511、パッケージの内側に複数配置され
るインナーリード1520、1521、そのインナーリ
ードと半導体集積回路装置上のボンディング用パッドを
それぞれ接続するためのボンディングワイヤ1400か
ら構成される(図22には、半導体集積回路装置120
0、絶縁体1300、ボンディングワイヤ1400を除
いた状態を示す)。
2辺(図では左右の2辺)にボンディング用パッドが設
けられ、残りの2辺(図では上下の2辺)には設けられ
ていない。また、パッケージ1100は4辺にリードが
配置される一般にQFPと呼ばれるパッケージである。
一般に、半導体集積回路装置の2辺にボンディング用パ
ッドがありパッケージのリードが4辺に有る場合は、そ
れらを接続するとボンディングワイヤ同士が接触してし
まう危険性がある。
ジ1100の上下の辺のアウタリードから延びたインナ
ーリードはパッケージ中央部の半導体集積回路装置12
00の下部にて90度(図では45度が2箇所)方向を
変えて左右から出したリードフレーム構造としたもので
ある。それにより、例えば、パッケージ1100の右辺
のアウタリード1511から延びたインナーリード15
21は半導体集積回路装置1200の右辺にあるボンデ
ィング用パッドと、パッケージ1100の下辺のアウタ
リード1510から延びて90度右に方向を変えたイン
ナーリード1520は半導体集積回路装置1200の同
じく右辺にあるボンディング用パッドとを各々ボンディ
ングすることが可能となるのである。
520の端部とインナーリード1521の端部を互いに
向かい合わせて千鳥状の配置とした。上述のように、イ
ンナーリードの最小間隔よりもボンディング用パッドの
最小間隔が短いため、千鳥状に配置することによってイ
ンナーリードの間隔を約半分にすることを可能としたも
のである。
積回路装置1200の下部に位置することから、機械的
には半導体集積回路装置1200を支えるタブとしての
機能をも担っている。電気的には絶縁体1300によっ
て完全に絶縁されている。
鳥状に配置されるのにあわせて、半導体集積回路のボン
ディング用パッドも千鳥状に配置している。これによっ
て、各ボンディングワイヤ1400をほぼ等長にできる
という利点がある。
示す。パッケージ1100aの下辺からのアウタリード
1510aから延びたインナーリード1520aは中央
部まで引き延ばしてから90度方向を変える構造にした
ものである。これにより、インナーリード1520aは
機械的にはタブの機能をも担う。また、電気的には、図
21の構成と同様に半導体集積回路装置との間に絶縁体
を挟むことによって半導体集積回路装置と完全に絶縁さ
れるのものである。
フレームは、4辺にリードが存在するパッケージに対し
て、対向する2辺にボンディング用パッドを配置した半
導体集積回路装置を実装することを可能としたものであ
る。
辺にのみボンディング用パッドを配置したことによっ
て、残りの2辺にはボンディング用パッドが存在しなく
なるため、I/Oバッファも配置することが無い。従っ
て、そのI/Oバッファの領域分の面積が減るため半導
体集積回路装置を小型化する効果がある。
装の第2の構成例を図24〜図25に示す。
置1202、その半導体集積回路装置1202を支える
ためのタブ1542、そのタブ1542を支えるための
タブ吊りリード1532、タブ1542と半導体集積回
路装置1202を電気的に絶縁するための絶縁体130
2と、パッケージの外側に複数配置されるアウタリード
1514、1515、パッケージの内側に複数配置され
るインナーリード1524、1525、そのインナーリ
ードと半導体集積回路装置上のボンディング用パッドを
それぞれ接続するためのボンディングワイヤ1402か
ら構成されている(図25には、半導体集積回路装置1
202、絶縁体1302、ボンディングワイヤ1402
を除いた状態を示す)。
02に対して半導体集積回路装置1202を45度傾け
て実装する構造としたものである。半導体集積回路装置
1202は、対向する2辺(図では左斜め上、右斜め下
の2辺)にのみボンディング用パッドが存在し、残りの
2辺(図では右斜め上、左斜め下の2辺)には無い。こ
れにより、リードフレームは図に示すような簡単な構造
にすることが可能となり、半導体集積回路装置のボンデ
ィング用パッドとボンディングワイヤで繋ぐことができ
るのである。
アウタリード1514から延びたインナーリード152
4と半導体集積回路装置の右斜め下の辺のボンディング
用パッドとを繋ぐボンディングワイヤ、及びパッケージ
1102の右辺のアウタリード1515から延びたイン
ナーリード1525と半導体集積回路装置の右斜め下の
辺のボンディング用パッドとを繋ぐボンディングワイヤ
が接触することなく配線可能としている。ボンディング
ワイヤの接触を防止するためには、半導体集積回路装置
のボンディング用パッドを千鳥状に配置することが望ま
しい。
が、パッケージの辺の延長と半導体集積回路装置の辺と
が有意な角度で交わるように配置すればよく、この有意
な角度は45度には限られない。
装の第3の構成例を図25〜図26に示す。
置1203、その半導体集積回路装置1203を支える
ためのタブ1543、そのタブ1543を支えるための
タブ吊りリード1533、タブ1543と半導体集積回
路装置1203を電気的に絶縁するための絶縁体130
3と、パッケージの外側に複数配置されるアウタリード
1516、1517、1518、パッケージの内側に複
数配置されるインナーリード1526、1527、15
28、そのインナーリードと半導体集積回路装置上のボ
ンディング用パッドをそれぞれ接続するためのボンディ
ングワイヤ1403から構成されている(図26には、
半導体集積回路装置1203、絶縁体1303、ボンデ
ィングワイヤ1403を除いた状態を示す)。
ング用パッドを配置した2辺を他の2辺よりも長い長方
形としたものである。半導体集積回路装置1203は、
対向する2辺(図では左右の2辺)にボンディング用パ
ッドを設け、残りの2辺(図では上下の2辺)には設け
ない。また、左右の2辺では、中央部はボンディング用
パッドが一列で、上端側、及び下端側では2列の千鳥状
に配置したものである。
アウタリード1516から延びたインナーリード152
6と半導体集積回路装置1203の右辺中央部のボンデ
ィング用パッドと、パッケージ1103の下側のアウタ
リード1517から延びたインナーリード1527と半
導体集積回路装置1203の右辺の下端のボンディング
用パッドと、さらにはパッケージ1103の下側のアウ
タリード1518から延びて90度右に方向を変えたイ
ンナーリード1528は半導体集積回路装置1203の
右辺の下端にあるボンディング用パッドとを各々ボンデ
ィングされている。
によれば、対向する2辺にボンディング用パッドを配置
した半導体集積回路装置は、4辺にリードが配置される
一般にQFPと呼ばれる形状のパッケージに実装可能で
ある。つまり、従来のように半導体集積回路装置の4辺
にボンディング用パッドを配置する必要はない。従っ
て、半導体集積回路装置の2辺にボンディング用パッド
を配置することによって、プローブ検査を容易化できる
という効果がある。
とプローブ検査用パッドとを配置した半導体集積回路装
置において、プローブ検査用パッドは回路の1辺又は対
向する2辺に配置して、このプローブ検査用パッドを配
置した上記の1辺又は2辺以外の辺の所望のボンディン
グ用パッドから接続用の配線を延長して、該ボンディン
グ用パッドを上記プローブ検査用パッドに接続した構成
によって、プローブ検査に際してプローブ針を当てるべ
き位置を上記回路の上記1辺又は対向する2辺に集約で
き、また、上記の1辺又は対向する2辺が同一線上また
は並行になる配置で半導体ウエハ上に配列したため、同
一のプローブカード上に複数の半導体集積回路装置にプ
ローブ針を当てるための構造を容易に形成できるので、
同時複数個単位での回路のプローブ検査が容易に実現で
きる。
検査回路数が8個の時には、半導体ウエハ1枚当たりの
プローブ検査時間を従来の1/8に短縮でき、また、回
路の1辺で検査をする場合には、例えば、同時検査回路
数が16個の時には、半導体ウエハ1枚当たりのプロー
ブ検査時間を従来の1/16に短縮できるため、検査に
かかるコストを大幅に低減できると云う効果がある。
て、上記のプローブ検査用パッドを配置した回路の1辺
又は対向する2辺まで他の辺のボンディング用パッドか
らの接続用配線を延長する時、当該接続用配線は上記ボ
ンディング用パッドの外側と上記プローブ検査用パッド
の外側とを通る配線経路とすることによって、入出力バ
ッファ領域や内部論理領域へのレイアウト的な影響を与
えることなくして配線することができる。一方、ボンデ
ィング用パッドの内側とプローブ検査用パッドの内側を
通る配線経路とした場合には、対向する辺までへの配線
長を短くできると云う効果が得られる。
て、上記のプローブ検査用パッドを配置した回路の1辺
又は対向する2辺まで他の辺のボンディング用パッドか
らの接続用配線を延長する時、当該接続用配線を互いに
等しい長さに設定することによって、当該配線間での電
気的な特性のバラツキを小さくできると云う効果が得ら
れる。
て、回路の1辺又は対向する2辺にボンディング用パッ
ドとプローブ検査用パッドとが併設される時、上記プロ
ーブ検査用パッドと上記の接続用配線をスクライブ領域
内に配置し、また、上記プローブ検査用パッドを上記ボ
ンディング用パッドと互いに同列又は千鳥状配列関係と
なるように配置して、プローブ検査終了後に上記のスク
ライブ領域で回路間が切断された時に、上記プローブ検
査用パッドと上記接続用配線とが回路から取り除かれる
ようにすることによって、切断(スクライブ)後の半導
体集積回路装置中には上記プローブ検査用パッドと上記
接続用配線とが残らないので、後工程における選別検査
での電気的な特性測定には何ら影響を与えることがなく
なると云う効果も得られる。
て、上記のプローブ検査用パッドとそれに対応するボン
ディング用パッド間を結ぶ上記接続用配線を単一又は複
数の配線層内に設けて、当該配線間又は当該配線層間に
GND線又はGND層を挿入配置することによって、隣
り合う配線同士間で起こりうる障害(例えば、クロスト
ーク等)を抑止する効果が得られる。
おいて、上記プローブ検査用パッドを配置した回路の1
辺又は対向する2辺までボンディング用パッドからの接
続用配線が延長される時、当該プローブ検査用パッドの
近傍には静電破壊防止のための素子を配置することによ
って、上記ボンディング用パッド側の入出力バッファに
備えられた静電破壊防止素子と併せて、静電気等により
発生する高電圧による入出力バッファを含めた内部回路
の破壊を防止できると云う効果が得られる。
置におけるプローブ検査用パッドとその接続用配線との
配置関係を示す図である。
置におけるプローブ検査時の回路の上下2辺に配置され
たプローブ検査用パッドとボンディング用パッドとに対
するプローブ針の針当ての様子を示す図である。
置における同時複数個単位での回路のプローブ検査時の
半導体ウエハ上でのプローブ針の針当ての様子を示す図
である。
置におけるワイヤボンディングの様子を示す図である。
置において、プローブ検査用パッドとボンディング用パ
ッドとの間を結ぶ接続用配線を等長配線化した場合の一
構成例を示す図である。
置において、パッド間の接続用配線をスクライブ領域内
に設けた場合の一構成例を示す図である。
置において、プローブ検査用パッドとパッド間接続用配
線とをスクライブ領域内に配置した場合の一構成例を示
す図である。
置において、プローブ検査用パッドとパッド間接続用配
線とをスクライブ領域内に配置した場合におけるプロー
ブ検査に際してのプローブ針の針当ての様子を示す図で
ある。
置におけるプローブ検査用パッドとその接続用配線との
配置関係を示す図である。
装置におけるプローブ検査時の回路の上側1辺に配置さ
れたプローブ検査用パッドとボンディング用パッドとに
対するプローブ針の針当ての様子を示す図である
の半導体ウエハでの同時複数個単位での検査時の様子を
示す図である。
装置において、スクライブ領域内にパッド間接続用配線
を設けた場合のフォトマスクとTEGとの様子を示す図
である。
装置において、パッド間接続用配線(信号線)間にGN
D線を挿入配置した場合の一構成例を示す図である。
装置において、パッド間接続用配線層(信号線層)間に
GND線層を挿入配置した場合の一構成例を示す図であ
る。
装置において、プローブ検査用パッドの近傍に静電破壊
防止素子を挿入配置した場合の一構成例を示す図であ
る。した例を示す図である。
ディング用パッドの配置関係を示す図である。
ーブ検査時のボンディング用パッドへのプローブ針の針
当ての様子状態を示す図である。
ヤボンディングの様子を示す図である。
ーブ検査時のプローブカードとプローブ針との配置関係
を示す図である。
時複数個単位での回路のプローブ検査を行う場合のプロ
ーブカードとプローブ針との配置関係を示す図である。
例)になるパッケージを説明するための図(上面図)で
あり、図21(b)は、第3の実施例(第1の構成例)
になるパッケージを説明するための図(断面図)であ
る。
ージを説明するための図(上面図)である。
ージの変形例を説明するための図である。
ージを説明するための図である。
ージを説明するための図である。
ージを説明するための図である。
ージを説明するための図である。
…ボンディングワイヤ、 7、711、712、713、714、715、716
…インナーリード、 8…プローブ針、 9…パッド、 10…半導体ウエハ、 11x、11y…スクライブ領域、 12…TEG、 13…フォトマスク境界、 19a、19b、20a、20b、20c…プローブカ
ード、 40…入力素子、 200、211、212、213、225…プローブ検
査用パッド、 300、311、312、313、314、315、3
16、324、325…ボンディング用パッド、 400、411、412、413、451、452、4
53、461、462、 463、471、472、473、491、492、4
93、495…パッド間接続用配線(信号線)、 411g、412g、413g…配線(GND線)。
Claims (12)
- 【請求項1】ボンディング用パッドとプローブ検査用パ
ッドとを配置してなる半導体集積回路装置において、上
記プローブ検査用パッドは上記回路の1辺又は対向する
2辺に配置して、上記プローブ検査用パッドが配置され
た上記1辺又は対向する2辺以外の辺に配置されたボン
ディング用パッドから接続用の配線を介して上記ボンデ
ィング用パッドを対応する上記プローブ検査用パッドに
接続してなることを特徴とする半導体集積回路装置。 - 【請求項2】請求項1記載の半導体集積回路装置におい
て、上記プローブ検査用パッドが配置された上記回路の
上記1辺又は対向する2辺が同一線上に又は互いに並行
に配列されるようにして複数の上記回路を半導体ウエハ
上に配置形成してなることを特徴とする半導体集積回路
装置。 - 【請求項3】請求項1記載の半導体集積回路装置におい
て、上記プローブ検査用パッドとそれに対応する上記ボ
ンディング用パッドとの間を接続している上記接続用の
配線を、上記ボンディング用パッドの外側と上記プロー
ブ検査用パッドの外側、又は上記ボンディング用パッド
の内側と上記プローブ検査用パッドの内側に配置形成し
てなることを特徴とする半導体集積回路装置。 - 【請求項4】請求項1記載の半導体集積回路装置におい
て、上記プローブ検査用パッドとそれに対応する上記ボ
ンディング用パッドとの間を接続している複数の上記接
続用の配線を、互いに等しい配線長に形成してなること
を特徴とする半導体集積回路装置。 - 【請求項5】請求項1記載の半導体集積回路装置におい
て、上記プローブ検査用パッドとそれに対応する上記ボ
ンディング用パッドとの間を接続している上記接続用の
配線をスクライブ領域内に配置し、また、上記プローブ
検査用パッドを上記ボンディング用パッドと互いに同列
又は千鳥状配列関係となるように配置して、プローブ検
査終了後に上記のスクライブ領域内で上記回路間が切断
された時に、上記プローブ検査用パッドと上記接続用の
配線とが上記回路から取り除かれるように構成してなる
ことを特徴とする半導体集積回路装置。 - 【請求項6】請求項1記載の半導体集積回路装置におい
て、上記プローブ検査用パッドとそれに対応する上記ボ
ンディング用パッドとの間を接続している複数の上記接
続用の配線を単一の配線層又は複数の配線層内に形成し
て、上記複数の接続用の配線間にGND線を、又は上記
複数の配線層間にGND線層を挿入配置してなることを
特徴とする半導体集積回路装置。 - 【請求項7】請求項1記載の半導体集積回路装置におい
て、上記プローブ検査用パッドの近傍に静電破壊防止用
の素子を接続配置してなることを特徴とする半導体集積
回路装置。 - 【請求項8】4辺にリードが配置されるパッケージであ
って、 パッドが対向する2辺に配置された半導体集積回路装置
と、 上記半導体集積回路装置を保持するためのタブとを有
し、 上記半導体集積回路装置の2辺に配置されたパッドの各
々は、上記パッケージの4辺に配置されたリードの各々
に接続されたパッケージ。 - 【請求項9】請求項8記載のパッケージにおいて、 上記パッケージの第1辺に配置される第1アウタリード
と、第1辺に交差する第2辺に配置される第2アウタリ
ードとを有し、 上記第1アウタリードに対応する第1インナーリードは
上記第1辺に向けて屈曲して上記第1インナーリードの
先端と上記第2アウタリードの対応する第2インナーリ
ードの先端とは千鳥状に配置されたパッケージ。 - 【請求項10】請求項9記載のパッケージにおいて、 上記半導体集積回路装置のパッドは千鳥状に配置され、 上記半導体集積回路のパッドと上記インナーリードの先
端とを接続するボンディングワイヤの各々の長さがほぼ
等しくされたパッケージ。 - 【請求項11】請求項8記載のパッケージにおいて、 上記パッケージの辺の延長と上記半導体集積回路装置と
の辺の延長とが所定の角度で交わるように配置するパッ
ケージ。 - 【請求項12】請求項11記載のパッケージにおいて、 上記所定の角度は約45度であるパッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001265210A JP2002303653A (ja) | 2001-01-30 | 2001-09-03 | 半導体集積回路装置 |
US10/022,732 US7190593B2 (en) | 2001-01-30 | 2001-12-20 | Semiconductor integrated circuit device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001021303 | 2001-01-30 | ||
JP2001-21303 | 2001-01-30 | ||
JP2001265210A JP2002303653A (ja) | 2001-01-30 | 2001-09-03 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002303653A true JP2002303653A (ja) | 2002-10-18 |
Family
ID=26608500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001265210A Pending JP2002303653A (ja) | 2001-01-30 | 2001-09-03 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7190593B2 (ja) |
JP (1) | JP2002303653A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007052725A (ja) * | 2005-08-19 | 2007-03-01 | Nec Electronics Corp | 半導体集積回路装置の設計装置および配線方法ならびにプログラム |
US7238962B2 (en) | 2003-03-13 | 2007-07-03 | Samsung Electronics Co., Ltd. | Semiconductor chip with test pads and tape carrier package using the same |
JP2008283073A (ja) * | 2007-05-11 | 2008-11-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2009049306A (ja) * | 2007-08-22 | 2009-03-05 | Fujikura Ltd | 半導体装置 |
JP2013210635A (ja) * | 2004-07-12 | 2013-10-10 | Applied Materials Inc | Tft−lcdアレイテスト用の変更可能なプローバ |
WO2016079969A1 (ja) * | 2014-11-19 | 2016-05-26 | 株式会社デンソー | 半導体ウェハおよび半導体装置の製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7444575B2 (en) * | 2000-09-21 | 2008-10-28 | Inapac Technology, Inc. | Architecture and method for testing of an integrated circuit device |
US7240254B2 (en) * | 2000-09-21 | 2007-07-03 | Inapac Technology, Inc | Multiple power levels for a chip within a multi-chip semiconductor package |
US6812726B1 (en) * | 2002-11-27 | 2004-11-02 | Inapac Technology, Inc. | Entering test mode and accessing of a packaged semiconductor device |
US8166361B2 (en) | 2001-09-28 | 2012-04-24 | Rambus Inc. | Integrated circuit testing module configured for set-up and hold time testing |
US7313740B2 (en) * | 2002-07-25 | 2007-12-25 | Inapac Technology, Inc. | Internally generating patterns for testing in an integrated circuit device |
US8001439B2 (en) * | 2001-09-28 | 2011-08-16 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
US8286046B2 (en) | 2001-09-28 | 2012-10-09 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
US8063650B2 (en) | 2002-11-27 | 2011-11-22 | Rambus Inc. | Testing fuse configurations in semiconductor devices |
US7808115B2 (en) * | 2004-05-03 | 2010-10-05 | Broadcom Corporation | Test circuit under pad |
ITVA20050007A1 (it) * | 2005-02-08 | 2006-08-09 | St Microelectronics Srl | Circuito di distribuzione di un segnale di prova applicato su un pad di un dispositivo elettronico |
DE102006008454B4 (de) * | 2005-02-21 | 2011-12-22 | Samsung Electronics Co., Ltd. | Kontaktstellenstruktur, Kontaktstellen-Layoutstruktur, Halbleiterbauelement und Kontaktstellen-Layoutverfahren |
JP5120868B2 (ja) * | 2006-07-13 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8362793B2 (en) * | 2006-11-07 | 2013-01-29 | Apple Inc. | Circuit boards including removable test point portions and configurable testing platforms |
US8115321B2 (en) * | 2009-04-30 | 2012-02-14 | Lsi Corporation | Separate probe and bond regions of an integrated circuit |
JP5436146B2 (ja) * | 2009-10-23 | 2014-03-05 | パナソニック株式会社 | ウェーハ検査装置 |
JP2013187402A (ja) * | 2012-03-08 | 2013-09-19 | Mitsubishi Electric Corp | 半導体ウェハ及びその検査方法 |
US9500700B1 (en) * | 2013-11-15 | 2016-11-22 | Xilinx, Inc. | Circuits for and methods of testing the operation of an input/output port |
KR102582066B1 (ko) * | 2018-04-17 | 2023-09-25 | 삼성디스플레이 주식회사 | 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5239191A (en) * | 1990-01-19 | 1993-08-24 | Kabushiki Kaisha Toshiba | Semiconductor wafer |
US5059899A (en) * | 1990-08-16 | 1991-10-22 | Micron Technology, Inc. | Semiconductor dies and wafers and methods for making |
JPH04133338A (ja) | 1990-09-25 | 1992-05-07 | Sharp Corp | 半導体集積回路装置 |
DE69219165T2 (de) * | 1991-01-11 | 1997-08-07 | Texas Instruments Inc | Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung |
US5641978A (en) * | 1995-07-07 | 1997-06-24 | Intel Corporation | Input/output buffer layout having overlapping buffers for reducing die area of pad-limited integrated circuit |
US5760643A (en) * | 1995-10-31 | 1998-06-02 | Texas Instruments Incorporated | Integrated circuit die with selective pad-to-pad bypass of internal circuitry |
US5923047A (en) * | 1997-04-21 | 1999-07-13 | Lsi Logic Corporation | Semiconductor die having sacrificial bond pads for die test |
JP2001267511A (ja) * | 2000-03-22 | 2001-09-28 | Mitsubishi Electric Corp | 半導体集積回路 |
US6433628B1 (en) * | 2001-05-17 | 2002-08-13 | Agere Systems Guardian Corp. | Wafer testable integrated circuit |
US6759865B1 (en) * | 2002-07-30 | 2004-07-06 | Cypress Semiconductor Corporation | Array of dice for testing integrated circuits |
JP4146290B2 (ja) * | 2003-06-06 | 2008-09-10 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2001
- 2001-09-03 JP JP2001265210A patent/JP2002303653A/ja active Pending
- 2001-12-20 US US10/022,732 patent/US7190593B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7238962B2 (en) | 2003-03-13 | 2007-07-03 | Samsung Electronics Co., Ltd. | Semiconductor chip with test pads and tape carrier package using the same |
JP2013210635A (ja) * | 2004-07-12 | 2013-10-10 | Applied Materials Inc | Tft−lcdアレイテスト用の変更可能なプローバ |
JP2007052725A (ja) * | 2005-08-19 | 2007-03-01 | Nec Electronics Corp | 半導体集積回路装置の設計装置および配線方法ならびにプログラム |
JP4566860B2 (ja) * | 2005-08-19 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の設計装置および配線方法ならびにプログラム |
JP2008283073A (ja) * | 2007-05-11 | 2008-11-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
EP2031655A2 (en) | 2007-05-11 | 2009-03-04 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
US8106395B2 (en) | 2007-05-11 | 2012-01-31 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
JP2009049306A (ja) * | 2007-08-22 | 2009-03-05 | Fujikura Ltd | 半導体装置 |
WO2016079969A1 (ja) * | 2014-11-19 | 2016-05-26 | 株式会社デンソー | 半導体ウェハおよび半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7190593B2 (en) | 2007-03-13 |
US20020117729A1 (en) | 2002-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002303653A (ja) | 半導体集積回路装置 | |
KR100723518B1 (ko) | 패드 체인을 구비하는 인터포우저 패턴 | |
US8717059B2 (en) | Die having wire bond alignment sensing structures | |
WO2020043169A1 (en) | Wafer structure, die fabrication method and chip | |
JP2008028274A (ja) | 半導体装置の製造方法 | |
KR100467913B1 (ko) | 반도체장치 및 그 검사장치 | |
JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
WO2021255842A1 (ja) | 半導体ウエハ | |
JPH04365347A (ja) | 半導体チップにおけるモニタ装置用素子構造 | |
JP2657315B2 (ja) | プローブカード | |
JPH0547892A (ja) | 半導体装置 | |
JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
JPH11345847A (ja) | 半導体ウエハ及び半導体装置の製造方法 | |
US6674153B2 (en) | Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device | |
JPS6197957A (ja) | 半導体集積回路装置 | |
JPH01198051A (ja) | 半導体集積回路 | |
JPH03196536A (ja) | 半導体集積回路装置 | |
JP4014813B2 (ja) | 半導体ウェハ及びその検査方法 | |
JP2006339228A (ja) | 大規模集積回路のウェハおよびその製造方法 | |
JP2007150130A (ja) | 半導体装置の検査回路および検査方法 | |
JPH07221147A (ja) | 半導体装置およびそのプロービング検査方法 | |
JP2001326262A (ja) | 半導体ウエハー及び半導体装置の検査方法 | |
JP2005026544A (ja) | 半導体集積回路およびプローブカード | |
JP2005072252A (ja) | 半導体装置及びその製造方法 | |
JPH03278438A (ja) | プローブカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091013 |