CN1591810A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1591810A
CN1591810A CNA2004100789663A CN200410078966A CN1591810A CN 1591810 A CN1591810 A CN 1591810A CN A2004100789663 A CNA2004100789663 A CN A2004100789663A CN 200410078966 A CN200410078966 A CN 200410078966A CN 1591810 A CN1591810 A CN 1591810A
Authority
CN
China
Prior art keywords
wire
resin
lead
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100789663A
Other languages
English (en)
Inventor
北野诚
河野龙治
田中直敬
矢口昭弘
熊泽铁雄
安生一郎
田中英树
西村朝雄
江口州治
永井晃
御田护
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1591810A publication Critical patent/CN1591810A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

提供了一种半导体器件的制造方法，包括下列步骤：隔着弹性树脂将一其上形成有布线图形的树脂薄膜放置在半导体芯片的形成有多个电极的表面上；把引线的一端与所述电极连接起来，并把所述引线的另一端与所述布线图形连接起来，以及在所述电极与所述引线连接的位置上放置密封树脂。

Description

半导体器件的制造方法
本申请是申请号为00135372.1、发明名称为“半导体器件”、申请人为株式会社日立制作所的发明专利申请的分案申请。
技术领域
本发明涉及到树脂密封型半导体器件的制造方法，确切地说是涉及到其封装的外部尺寸非常接近半导体芯片外部尺寸的一种半导体器件的制造方法。
背景技术
随着半导体器件集成度的不断提高，一直在发展一种提供封装尺寸接近芯片尺寸的半导体器件的技术。在这种技术中有两种方法。一种方法称为裸芯片安装，其中的半导体芯片直接安装在印刷电路板(PCB)上并用树脂进行密封。
另一种方法通常称为CSP(芯片尺寸封装或芯片尺度封装)，将与现有技术类似地用树脂密封过的封装件的尺寸尽可能地减小到芯片的尺寸。
Tessera Co.Ltd.提出的日本专利JP-A-6-504408(PCT申请)公开了一种现有技术的CSP结构，其中在半导体芯片的电路形成表面上提供了一个带有外部端点的狭带(tape)，以便在其间插入一个柔性材料(弹性体树脂)，而外部端点被电连接到半导体芯片的电极。在JP-A-6-224259中公开了另一种现有技术结构，其中的半导体芯片安装在其中带有通孔的陶瓷衬底上，此衬底安装在PCB上且在芯片上配置有电极的相对一侧。JP-A-6-302604公开了又一种带有外部端点的现有技术的CPS结构，其中的半导体芯片制作在其带有金属布线图形的电路形成表面上。
CSP的外部端点包括排列成网格状且连接于PCB的诸金属块。这些块最普通是由焊料形成。具有这种结构的CSP中的最大问题是焊块连接的可靠性。若半导体芯片的线膨胀系数与PCB的线膨胀系数差别很大，则随温度的改变而在块中出现应力。这一应力的反复出现可使器件由于热疲劳而遭到损坏。
据信，JP-A-6-504408中所公开的半导体器件由于充分考虑了焊料的疲劳损伤而在现有技术的各种结构中可靠性最高。在这种半导体器件中，在半导体芯片的电路形成表面上提供了一个狭带，使其间能插入一个柔性弹性体树脂，而且将连续到引线的金属箔所制成的布线图形附着在狭带上。引线的终端与半导体芯片的电极相连。这些连接部位用密封树脂密封起来。金属块被连接到布线图形，并连接到制作在PCB上的布线图形的相反一侧。这样就形成一个安装结构。由于在这种半导体器件中，带有金属块的狭带提供在半导体芯片的电路形成表面上，使其间安置有柔性弹性体树脂，故半导体芯片和PCB二者线膨胀系数的差异被柔性弹性体树脂的剪切形变所吸收。结果就没有应力加于金属块。
但在这种半导体器件中，由于弹性体树脂是柔软的而出现另一个问题。将半导体芯片的电极电连接到金属块的引线要沿深度方向穿过弹性体树脂。因此，半导体芯片和PCB二者线膨胀系数之间的差异被弹性体树脂的剪切形变吸收这一事实就意味着引线也被相似地形变。虽然金属块有高的可靠性，引线仍由于疲劳而可能断裂。这最终可能引起半导体器件失效。
在半导体器件的电极和引线之间的连接部位用与弹性体树脂同样柔软的树脂密封起来。柔性树脂，即弹性模量小的树脂一般具有大的线膨胀系数。树脂和引线二者线膨胀系数之间的差异本身就大。这就可能由于热疲劳而引起引线损坏。
上述的现有技术结构型CSP既有焊块可靠性的问题又有内引线可靠性方面的问题，总体说来不具有足够的可靠性。根据本发明，实现了一种CSP型半导体器件，它克服了现有技术CSP的缺点并在焊块和内引线两方面都有高的可靠性。
发明内容
本发明的目的提供一种半导体器件的制造方法，其中由于减轻了焊块和内引线的热疲劳而提供了半导体器件高的可靠性。
为此，本发明提供了一种半导体器件的制造方法，包括下列步骤：隔着弹性树脂将一其上形成有布线图形的树脂薄膜放置在半导体芯片的形成有多个电极的表面上；把引线的一端与所述电极连接起来，并把所述引线的另一端与所述布线图形连接起来，以及在所述电极与所述引线连接的位置上放置密封树脂。
为此，本发明还提供了一种半导体器件的制造方法，包括下列步骤：隔着弹性树脂将一具有布线图形的树脂薄膜放置在半导体芯片的形成有多个电极的表面上；把引线的一端与所述电极连接起来，并把所述引线的另一端与所述布线图形连接起来，以及在所述电极与所述引线连接的位置上放置密封树脂，其中，所述树脂薄膜上的布线图形从所述密封树脂中露出来。
本发明提供了另一种半导体器件的制造方法，包括下列步骤：隔着弹性树脂将一具有布线图形的树脂薄膜放置在半导体芯片的形成有多个电极的表面上；把引线的一端与所述电极连接起来，并把所述引线的另一端与所述布线图形连接起来，以及在所述电极与所述引线连接的位置上放置密封树脂，其中，所述弹性树脂的横向弹性模量大于、等于50MPa，小于、等于70MPa。
本发明提供了又一种半导体器件的制造方法，包括下列步骤：隔着弹性树脂将一具有布线图形的树脂薄膜放置在半导体芯片的形成有多个电极的表面上；把引线的一端与所述电极连接起来，并把所述引线的另一端与所述布线图形连接起来，以及在所述电极与所述引线连接的位置上放置密封树脂，其中，所述弹性树脂使用的是包括环氧树脂的粘接膜材料。
本发明提供了再一种制造半导体器件的方法，包括下列步骤：把一板状构件粘接到与半导体芯片的形成有多个电极的电极表面相对的表面上；隔着弹性树脂，将一形成有布线图形的树脂薄膜放置在所述电极表面和所述与板状构件粘接在一起的相对的表面上；把引线的一端与所述电极连接起来，并把所述引线的另一端与所述布线图形连接起来，以及在所述电极与所述引线连接的位置上放置密封树脂。
附图说明
图1示出了本发明第一实施例的半导体器件的剖面；
图2A和2B解释了发生在一般CSP型半导体器件中的热形变；
图3示出了本发明第二实施例的半导体器件的剖面；
图4示出了本发明第三实施例的半导体器件的剖面；
图5示出了本发明第四实施例的半导体器件的剖面；以及
图6示出了本发明第五实施例的半导体器件的剖面。
现参照附图来描述本发明的半导体器件的最佳实施例。
具体实施方式
图1所示的本发明第一实施例的半导体器件包含一个半导体芯片1，此芯片1提供在带有狭带3的电路制作表面上，使柔性弹性体树脂2插入其间。狭带3由金属箔制成，且连续到引线4的布线图形5附着于狭带3。引线4的一端连接到半导体芯片1的电极10。引线4和电极10之间的连接用密封树脂6密封起来。金属块7连接于布线图形5。金属块7在布线图形5相反的一侧上连接到制作在PCB8上的布线图形9。这就形成了安装结构。
由于带有金属块7的狭带3提供在半导体芯片1的电路形成表面上的方式使这种半导体器件中的柔性弹性体树脂2插入在其间，故半导体芯片1和CB8二者之间的线膨胀系数差异被柔性弹性体树脂2的剪切形变吸收，结果就没有应力被加至金属块7。
图2A和2B示意地示出了图1所示CSP的热形变。图2A是剖面图，示出了高温下CSP的热形变。考虑到结构的对称性，只示出了CSP的右半部。弹性体树脂层2的厚度用te表示，而金属块7的高度用ts表示。图2B示出了相对于高温而冷却了的CSP的形状。由于PCB8的线膨胀系数大于半导体芯片1的线膨胀系数，故PCB8的热收缩比半导体芯片1的大，因而在弹性体树脂层2的上下表面之间以及金属块7的上下表面之间分别出现相对位移各自为δe和δs，以致各部分发生剪切形变。
如果由于狭带3很薄而忽略狭带3的形变，则PCB8上表面与半导体芯片1下表面之间的相对位移δ可表为δe和δs之和；
δ＝δe+δs                              (1)
若出现在弹性体树脂部位2和金属块7中的剪应力分别表为γe和γs，则有：
γe＝δe/te                              (2)
γs＝δs/ts                              (3)
若出现在弹性体树脂部位2中的剪应力表为τe，其横向弹性模量表为Ge，出现在金属块7中的剪应力表为τs，其横向弹性模量表为Gs，则有：
γe＝τe/Ge                              (4)
γs＝τs/Gs                              (5)
若与半导体芯片表面平行的弹性体树脂部位2表面的面积表为As且金属块7的总面积表为Ae，则由于出现在弹性体树脂部位2和金属块7中的剪力之间的平衡而有：
Ae·τe＝As·τs                         (6)
由方程(1)-(6)得到：
Ge＝(As·te/Ae)·[1/(δ/τs-ts/Gs)]      (7)
PCB8上表面和半导体芯片1下表面之间的相对位移δ可表示为：
δ＝Δα·ΔT·L                         (8)其中Δα表示PCB8和半导体芯片1二者线膨胀系数之间的差异，ΔT表示温度变化，L表示从金属块的形变中心到半导体器件形变中心的距离。
金属块7最通常是由焊料构成且其高度ts约为0.5mm。弹性体树脂部位2由硅橡胶构成且其厚度由于应用特性而约为0.2mm。金属块排列成网格状且其间距为例如1mm。因此，弹性体树脂部位2的面积与金属块7的面积之比(Ae/As)为4。即使间距不大于1mm而为约0.5mm，本发明也可应用。
半导体芯片1由单晶硅组成且其线膨胀系数为3×10-6/℃。PCB由玻璃环氧树脂组成且其线膨胀系数为15×10-6/℃。因此，系数之差为Δα＝12×10-6/℃。
半导体器件抗温度变化的可靠性要求能在-50℃～150℃的温度循环测试中经受1000次重复。本发明人所进行的实验表明在焊料的情况下，为了忍受1000次重复，剪应力应抑制到不大于2％。在Trans.JSME第50卷第505期A章P1709页的一篇文章中描述了这一点。与此应力有关的-50℃低温下的剪切应变τs为30MPa(指的是上述文章)。因此，在这一限制内，焊料的横向弹性模量为Gs＝30/0.02＝1500MPa。
金属块7和半导体器件的形变中心之间的距离L为半导体芯片最大尺寸的一半。由于用在CSP中的非常小的半导体芯片对CSP的固有性质没有影响，故采用尺寸为10mm或更大的芯片。于是假设L＝5mm，由式(8)得到δ＝Δα·ΔT·L＝12×10-6×200×5＝0.0012mm。将此值代入式(7)，则有
Ge＝(As·te·Ae)·[1/(δ/τs-ts/Gs)]
  ＝(0.2/4)×[1/(0.012/30-0.5/1500)]
  ＝750[MPa]                          (9)
若弹性体树脂部位的横向弹性模量超过750MPa，则焊料的应力超过2％，致使器件无法忍受1000次重复的温度循环测试。
现考虑引线4的形变。由式(2)-(5)，δe对δs的比可表示为
δe/δs＝(te·As·Gs)/(ts·Ae·Ge)    (10)由式(1)和(10)，Ge可表示为
Ge＝(δ/δe-1)·(te·As·Gs)/(ts·Ae) (11)
若假设图4中的引线4为带有固定于半导体芯片1和狭带3的相对端的圆柱，则引线的相对位移，亦即弹性体树脂部位2的上下表面之间的相对位移可表示为：
δe＝(2·p·l3)/(3·E1·I)        (12)其中P表示由于出现相对位移σe而加于引线4的根部的负载；l是引线4的长度的一半；E1表示引线4的纵向弹性模量；而I表示引线4面积的惯性矩。
出现在引线4中的应变δ1可表为：
σ1＝P·l/Z＝P·l·h/(2·I)    (13)
其中Z表示截面模量，h表示引线4的厚度。
由式(12)和(13)，
δe＝(4·l2·σ1)/(3·E1·h)
＝(4·l2·ε1)/(3·h)               (14)
其中l表示出现在引线4上的应力。将(11)代入(14)，有：
Ge＝(δ/δe-1)·(te·As·Gs)/(ts·Ae)
{(3·h·δ)/(4·l2·ε1)-1}·(te·As·Gs)/(ts·Ae)(15)
引线通常由铜箔制成。固定在狭带上的铜箔的厚度约为0.03mm。由于引线4的长度基本上等于弹性体树脂2的厚度，故l＝te/2＝0.1mm。
在JSME预印本第830-10期第243页的一篇文章中公开了构成引线4的铜箔的疲劳情况。发现，为了铜箔能忍受1000次重复，应力应该不大于2％。因此，采用E＝0.02和与式(1)-(9)中所用相同的式(15)参数值，则Ge可表为：
Ge＝{(3·0.03·0.012)/(4·0.1·0.1·0.02)-1}·
    (0.2·1500)/(0.5·4)
50[Mpa]                           (16)
若弹性体树脂部位2的横向弹性模量小于50MPa，则引线4的应力超过2％，致使器件不能承受1000次重复的温度循环。
从分析的结果发现，借助于使横向弹性模量≥50MPa且≤75MPa，可确保引线4和金属块7的CSP可靠性。
弹性体树脂部位的泊松比约为0.5。由于存在纵向弹性模量＝2×(1+泊松比)×横向弹性模量这样一种关系，故上述的条件等价于纵向弹性模量≥150MPa且≤2250MPa的条件。
最后来考虑密封树脂6的材料。若环绕引线4的密封树脂6的模量同上面所述的接近并且硬到某种程度且其线膨胀系数较引线的足够大，则由于树脂的体积比引线的大得多而在引线中出现与树脂的热膨胀基本相同的应力。因此，下式成立：
ε1＝αP·ΔT                       (17)
其中αP表示密封树脂的线膨胀系数。
如上所述，必须使200℃温度差的温度循环测试中出现在引线中的应力抑制度到不大于2％。因此，下式成立：
αP＝ε1/ΔT＝0.02/200＝100×10-6[1/℃]     (18)因此，借助于使密封树脂6的线膨胀系数不大于100×10-6/℃，可防止在给定温度循环测试中由于热疲劳而造成的引线损伤。
现参照图1剖面图，示出了本发明第一实施例的一种CSP。在此实施例中，半导体芯片1提供在带有聚酰亚胺制成的狭带层3的电路制作表面上，使弹性体树脂层2插入其间。连续至引线4的铜箔制成的布线图形5附着在狭带层3。引线4的一端连接于半导体芯片1的电极10。连接部位用密封树脂6密封起来。在本发明中，半导体芯片1的电极10沿其外围排列。金属块7连接于布线图形5。金属块由锡铅易熔焊料构成。金属块在其背对着引线4的一侧连接于形成在玻璃环氧树脂所制成的PCB8上的布线图形9。这样就制得了一个安装结构。
本实施例的弹性体树脂2由横向弹性模量≥50MPa且≤750MPa的树脂组成。具有这种模量的树脂包括组分为100份重量硅树脂中加入180份重量熔凝硅石填料的树脂、组分为100份重量环氧改性聚丁二烯(poly butadiene)树脂和采用含环氧的粘合膜的材料中加入4.4份重量固化剂酚醛清漆(phenol novolac)和1份重量固化助催化剂三苯基磷酸酯的树脂。密封树脂6由横向弹性模量与弹性体树脂2的相同且线膨胀系数小于100×10-6/℃的树脂构成。与弹性体树脂相同的树脂被用作密封树脂6。借助于采用弹性模量很小的材料(例如硅橡胶)作为密封树脂6，消除了对弹性体树脂的性质进行优选的负面影响。因此，本实施例的CSP对引线和金属(焊料)都有高的可靠性。
弹性体树脂2的横向弹性模量可以是不小于50MPa且不大于750MPa，最好在200MPa左右，这是二个数值的几何平均。当然，密封树脂6的线膨胀系数要接近铜的线膨胀系数即17×10-6/℃。
为了在电极10的金属块7之间容易进行连接，在引线4的表面上最好适当地采用镍、金之类的金属涂层。为了防止各个树脂发生碎裂，最好使弹性树脂2和密封树脂6的物理性质尽可能接近。
现参照图3，示出了本发明第二实施例的CSP的剖面图。本实施例的结构除了半导体芯片1的电极10排列在半导体芯片1的中央外，其它方面基本上与第一实施例的结构全同。
在本实施例中也用横向弹性模量≥50MPa且≤750MPa的树脂作为弹性体树脂2。横向弹性模量相似于弹性体树脂2的且线膨胀系数不大于100×10-6/℃的树脂被用作密封树脂6。因此，CSP对引线和金属(焊料)都有高可靠性。图3所示的CSP通常用作DRM。
现参照图4，示出了本发明的半导体器件的第三实施例。在此实施例中，为了在第一实施例的基础上增加CSP的金属块的数目，半导体芯片被固定在金属基座11上，并在面向电路板8的一侧将弹性体树脂2b和狭带3b连接于基座11且进一步提供连续到连接于电极10b的引线4b的布线图形5b。布线图形5b通过金属(焊料)块7b连接于PCB8的布线图形9b。若基座11由Cu、Al之类的金属构成，则由于半导体芯片1所产生的热被迅速移去而使封装件的热阻降低。但这些金属的线膨胀系数明显地大于半导体芯片1的线膨胀系数。因此，在某些情况下，芯片有被损坏的危险。为了防止这一点，可采用诸如Fe-Ni合金、Mo、W之类的线膨胀系数小的材料。采用诸如玻璃布环氧树脂衬底之类的树脂衬底作为基座11，可使封装件的重量得以降低。
在本实施例中也采用横向弹性模量≥50MPa且≤750MPa的树脂作为弹性体树脂2a和2b。横向弹性模量相似于弹性树脂2a和2b的且线膨胀系数≤100×10-6/℃的树脂被用作密封树脂6。因此，CSP对引线和金属(焊料)都有高可靠性。图3所示CSP通常用作DRM。
虽然对应于半导体芯片的表面的内侧和外侧都分别提供了金属块(7a)和(7b)，但也可只在某一侧提供。虽然为便于理解，电极4a和4b被偏移成水平方向，但也可沿垂直于图面的方向的一条线对准。图4所示结构的热耗散作用也是很优良的。
现描述本发明的第四和第五实施例。
在图1的第一实施例中，布线图形5排列在狭带3的下侧且连接于金属块7。实际上，金属块7由焊料组成。为了防止连接时熔融的焊料发生不希望有的溢出，用一个焊料保护层将狭带3和布线图形5的指定区域覆盖起来。
图5示出了本发明的第四实施例。在第四实施例中，布线图形5排列在狭带3和弹性体树脂部位2之间。狭带3制成带有穿通孔，金属块7在其中连接于布线图形5。虽然金属块7由焊料组成，但由于可借助制作在狭带3中的穿通孔来防止连接时熔融焊料的溢出，故不一定要用焊料保护层来覆盖狭带3和布线图形5。借助于穿通孔可提高金属块的定位精度。
图6示出了本发明的第五实施例。在第五实施例中，通过金属球12来达到连续至布线图形5的引线4与半导体芯片1的电极10之间的连接。这种连接方法通常称为带状自动连接法。由于金有优良的电导率、柔韧且焊接性能优良，故金属球12由例如金(Au)组成。采用这种连接方法可同时获得多个引线的连接，且能增强连接的可靠性。

Claims (15)

1.一种半导体器件的制造方法，包括下列步骤：
隔着弹性树脂将一其上形成有布线图形的树脂薄膜放置在半导体芯片的形成有多个电极的表面上；
把引线的一端与所述电极连接起来，并把所述引线的另一端与所述布线图形连接起来，以及
在所述电极与所述引线连接的位置上放置密封树脂。
2.如权利要求1所述的半导体器件的制造方法，其中，所述密封树脂覆盖住所述引线和所述电极的连接部分。
3.如权利要求1所述的半导体器件的制造方法，其中，用于连接外部端子的外部端子连接区形成在所述布线图形中。
4.如权利要求1所述的半导体器件的制造方法，其中包括下列步骤：把焊料块与所述外部端子连接区连接起来。
5.一种半导体器件的制造方法，包括下列步骤：
隔着弹性树脂将一具有布线图形的树脂薄膜放置在半导体芯片的形成有多个电极的表面上；
把引线的一端与所述电极连接起来，并把所述引线的另一端与所述布线图形连接起来，以及
在所述电极与所述引线连接的位置上放置密封树脂，
其中，所述树脂薄膜上的布线图形从所述密封树脂中露出来。
6.如权利要求5所述的半导体器件的制造方法，其中，用于连接外部端子的外部端子连接区形成在所述布线图形中。
7.如权利要求5所述的半导体器件的制造方法，其中包括下列步骤：把焊料块与所述外部端子连接区连接起来。
8.如权利要求5所述的半导体器件的制造方法，其中，所述密封树脂覆盖住所述引线和所述电极的连接部分。
9.一种半导体器件的制造方法，包括下列步骤：
隔着弹性树脂将一具有布线图形的树脂薄膜放置在半导体芯片的形成有多个电极的表面上；
把引线的一端与所述电极连接起来，并把所述引线的另一端与所述布线图形连接起来，以及
在所述电极与所述引线连接的位置上放置密封树脂，
其中，所述弹性树脂的横向弹性模量大于、等于50MPa，小于、等于70MPa。
10.一种半导体器件的制造方法，包括下列步骤：
隔着弹性树脂将一具有布线图形的树脂薄膜放置在半导体芯片的形成有多个电极的表面上；
把引线的一端与所述电极连接起来，并把所述引线的另一端与所述布线图形连接起来，以及
在所述电极与所述引线连接的位置上放置密封树脂，
其中，所述弹性树脂使用的是包括环氧树脂的粘接膜材料。
11.一种制造半导体器件的方法，包括下列步骤：
把一板状构件粘接到与半导体芯片的形成有多个电极的电极表面相对的表面上；
隔着弹性树脂，将一形成有布线图形的树脂薄膜放置在所述电极表面和所述与板状构件粘接在一起的相对的表面上；
把引线的一端与所述电极连接起来，并把所述引线的另一端与所述布线图形连接起来，以及
在所述电极与所述引线连接的位置上放置密封树脂。
12.如权利要求11所述的制造半导体器件的方法，其中，所述板状构件的外周部分大于所述半导体芯片的外周部分，且所述引线的另一端放置在所述半导体芯片外周部分的内侧和外侧。
13.如权利要求12所述的制造半导体器件的方法，其中，所述弹性体树脂的横向弹性模量大于、等于50MPa，小于、等于70MPa。
14.如权利要求12所述的半导体器件的制造方法，其中，所述弹性体树脂使用的是包括环氧树脂的粘接膜的材料。
15.如权利要求12所述的半导体器件的制造方法，其中，所述弹性体树脂在所述半导体器件的一侧表面处暴露出来。
CNA2004100789663A 1996-03-19 1997-02-05 半导体器件的制造方法 Pending CN1591810A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8062482A JPH09260533A (ja) 1996-03-19 1996-03-19 半導体装置及びその実装構造
JP062482/1996 1996-03-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB001353721A Division CN1172368C (zh) 1996-03-19 2000-12-18 半导体器件

Publications (1)

Publication Number Publication Date
CN1591810A true CN1591810A (zh) 2005-03-09

Family

ID=13201453

Family Applications (3)

Application Number Title Priority Date Filing Date
CNA2004100789663A Pending CN1591810A (zh) 1996-03-19 1997-02-05 半导体器件的制造方法
CN97102173A Expired - Fee Related CN1091301C (zh) 1996-03-19 1997-02-05 半导体器件
CNB001353721A Expired - Fee Related CN1172368C (zh) 1996-03-19 2000-12-18 半导体器件

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN97102173A Expired - Fee Related CN1091301C (zh) 1996-03-19 1997-02-05 半导体器件
CNB001353721A Expired - Fee Related CN1172368C (zh) 1996-03-19 2000-12-18 半导体器件

Country Status (7)

Country Link
US (3) US6049128A (zh)
JP (1) JPH09260533A (zh)
KR (2) KR100264022B1 (zh)
CN (3) CN1591810A (zh)
MY (1) MY125460A (zh)
SG (1) SG63690A1 (zh)
TW (1) TW370694B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2843315B1 (ja) * 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
KR100567677B1 (ko) * 1997-06-06 2006-08-11 히다치 덴센 가부시키 가이샤 반도체장치및반도체장치용배선테이프
JP4159631B2 (ja) * 1997-06-23 2008-10-01 シチズンホールディングス株式会社 半導体パッケージの製造方法
KR100255476B1 (ko) * 1997-06-30 2000-05-01 김영환 볼 그리드 어레이 패키지
KR100475341B1 (ko) * 1997-10-10 2005-06-29 삼성전자주식회사 와이어본딩을이용한칩스케일패키지제조방법및그구조
WO1999026283A1 (en) 1997-11-19 1999-05-27 Matsushita Electric Industrial Co., Ltd. Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body
KR19990056765A (ko) * 1997-12-29 1999-07-15 김영환 칩 크기 패키지
SG77652A1 (en) * 1998-03-18 2001-01-16 Hitachi Cable Semiconductor device lead-patterning substrate and electronics device and method for fabricating same
KR100352865B1 (ko) * 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
KR100532863B1 (ko) * 1998-06-25 2006-05-17 삼성전자주식회사 탄성 중합체를 사용하는 반도체 패키지
JP2000150729A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd 樹脂封止半導体装置
US6707159B1 (en) * 1999-02-18 2004-03-16 Rohm Co., Ltd. Semiconductor chip and production process therefor
US6239489B1 (en) * 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
KR100343454B1 (ko) * 1999-11-09 2002-07-11 박종섭 웨이퍼 레벨 패키지
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US6560108B2 (en) 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
JP2002050717A (ja) * 2000-08-03 2002-02-15 Nec Corp 半導体装置およびその製造方法
US6593648B2 (en) * 2000-08-31 2003-07-15 Seiko Epson Corporation Semiconductor device and method of making the same, circuit board and electronic equipment
JP3640876B2 (ja) 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
JP4649792B2 (ja) * 2001-07-19 2011-03-16 日本電気株式会社 半導体装置
US6793759B2 (en) * 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
JP2003249743A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 配線基板及びその製造方法、半導体装置並びに電子機器
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
US6906598B2 (en) 2002-12-31 2005-06-14 Mcnc Three dimensional multimode and optical coupling devices
US7130185B2 (en) 2004-06-02 2006-10-31 Research In Motion Limited Handheld computing device having drop-resistant LCD display
DE602004022261D1 (de) * 2004-06-02 2009-09-10 Research In Motion Ltd Tragbares Datenverarbeitungsgerät mit stossfester Flüssigkristallanzeige
US7888850B2 (en) * 2007-01-30 2011-02-15 Nihon Dempa Kogyo Co., Ltd. Tuning-fork type piezoelectric unit
DE102012102021A1 (de) 2012-03-09 2013-09-12 Epcos Ag Mikromechanisches Messelement und Verfahren zur Herstellung eines mikromechanischen Messelements

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274333A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 半導体装置
JPS63278236A (ja) * 1987-02-18 1988-11-15 Mitsubishi Electric Corp 半導体装置
JPH0639563B2 (ja) * 1989-12-15 1994-05-25 株式会社日立製作所 半導体装置の製法
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP3041146B2 (ja) 1992-09-24 2000-05-15 花王株式会社 脱墨剤
JP2826049B2 (ja) * 1992-11-18 1998-11-18 松下電子工業株式会社 半導体装置およびその製造方法
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
DE69416200T2 (de) * 1993-06-16 1999-06-02 Nitto Denko Corp Sondenkonstruktion
US5574661A (en) 1994-07-29 1996-11-12 Compcore Multimedia, Inc. System and method for inverse discrete cosine transform implementation
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
EP0740340B1 (en) * 1995-04-07 2002-06-26 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
US5789809A (en) * 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
US5726075A (en) * 1996-03-29 1998-03-10 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
JP3604248B2 (ja) * 1997-02-25 2004-12-22 沖電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR970067787A (ko) 1997-10-13
KR100318160B1 (ko) 2001-12-28
CN1091301C (zh) 2002-09-18
TW370694B (en) 1999-09-21
US6297073B1 (en) 2001-10-02
US6049128A (en) 2000-04-11
CN1162840A (zh) 1997-10-22
SG63690A1 (en) 1999-03-30
MY125460A (en) 2006-08-30
CN1309424A (zh) 2001-08-22
US6130112A (en) 2000-10-10
JPH09260533A (ja) 1997-10-03
CN1172368C (zh) 2004-10-20
KR100264022B1 (ko) 2000-08-16

Similar Documents

Publication Publication Date Title
CN1172368C (zh) 半导体器件
CN1160782C (zh) 半导体集成电路装置
CN1148795C (zh) 半导体器件的制造方法
CN1516252A (zh) 制造半导体集成电路器件的方法
WO2005102156A2 (en) Surface mount multi-channel optocoupler
CN1777988A (zh) 条带引线框和其制作方法以及在半导体包装中应用的方法
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1199253C (zh) 树脂密封型半导体器件及液晶显示组件
JP4030930B2 (ja) 半導体パワーモジュール
JP2006179538A (ja) 半導体パワーモジュール
CN1956158A (zh) 焊料凸块的制造方法、中间结构
JP2012074497A (ja) 回路基板
KR20120031132A (ko) 반도체 디바이스용 높은 접착 라인 두께
JP5370460B2 (ja) 半導体モジュール
TWI332694B (en) Chip package structure and process for fabricating the same
TWI229432B (en) Leadless semiconductor package and bump chip carrier semiconductor package
JP5378643B2 (ja) 半導体装置及びその製造方法
US20070216039A1 (en) Electronic component integrated module and method for fabricating the same
CN1229856C (zh) 将集成电路连接到基片上的方法及相应电路配置
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
US20220165674A1 (en) Semiconductor package structure and manufacturing method thereof
JP3688801B2 (ja) 半導体装置及びその製造方法並びにその実装方法
JP3894077B2 (ja) 半導体装置
CN1650413A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication