CN1143384C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1143384C
CN1143384C CNB971031924A CN97103192A CN1143384C CN 1143384 C CN1143384 C CN 1143384C CN B971031924 A CNB971031924 A CN B971031924A CN 97103192 A CN97103192 A CN 97103192A CN 1143384 C CN1143384 C CN 1143384C
Authority
CN
China
Prior art keywords
chip
outer rim
electrode
pad
bond pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971031924A
Other languages
English (en)
Other versions
CN1164128A (zh
Inventor
��Ұ���
石野正和
ƽ
佐藤了平
御田护
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1164128A publication Critical patent/CN1164128A/zh
Application granted granted Critical
Publication of CN1143384C publication Critical patent/CN1143384C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

一种电极结构及其制造方法：(i)制备具有规则相距的外缘接合焊盘的阵列的扁平方形IC芯片，沿芯片四边中每一边接合焊盘的数量由函数2i(2i-1)等量确定，其中“i”是整数，其还具有铝制外连接焊盘；(ii)接着通过无电镀技术在芯片上形成镍和金涂覆层；(iii)通过热压接合技术，使外缘接合焊盘与焊盘布局转换基片电接合，该转换基片用于把外缘接合焊盘重新布置成焊料焊盘的栅格阵列；(iv)在转换基片与IC芯片之间填充黏合树脂。

Description

半导体器件
本发明涉及集成电路的电极结构及其封装的形成方法。本发明还涉及电子电路安装模式，通过把半导体IC芯片安装在载体基片并设置其所用电气互连，从而形成电路网络，更具体地涉及半导体IC的电板结构及其封装形成方法，适合用于实现低成本安装以及提高集成密度。
通常，具有IC芯片的大多数半导体器件采用芯片安装方法，对于通常称为“引线框架”的载体基片的电气互连，采用导线—接合或者带式自动接合技术。
这些载体基片在完成必要的电连接之后一般使用一定的塑性材料来模制。引线的突出部位通过焊接于设在相关电路板上的若干或全部焊料焊盘来进行导线—接合。
近年来，随着尺寸进一步减小或者“降低尺寸”，对电子组件的要求更加严格，使半导体IC封装在电路板上占据的安装面积减少或者“小型化”变得越来越重要。
实现此目的一种通用的方式是开发裸露芯片安装模式和片式封装。另一方面，数量增大的接合焊盘设置在有限表面积的芯片上的情形，可以期望称为“倒装芯片(FC)”互连模式。
这种模式是采用区域电极结构，其具有跨越基本整个IC芯片表面的接合焊盘栅格阵列，用于实现采用焊料隆起的电气互连。这可提供使相邻焊盘之间距离增大的能力和使焊盘连接处的电感最小化的能力。
令人遗憾地是，具有上述封装模式的已有公知的半导体IC器件存在以下问题：FC连接的形成会使相邻焊料隆起在焊料回流处理时因不期望的电短路而产生失效的危险增多。这是因为如下因素，由于大多数IC芯片是在这样的条件下固有地设计的，即其接合焊盘采用导线接合技术，所以这些焊盘的布局必定会在IC芯片外缘上“积聚”，从而引起焊盘距离或间距缩小。为这种短距离跨越接合焊盘设置FC连接，引起相邻焊盘之间发生短路的可能性加大。
已有技术存在的另一个问题是，IC芯片的电气互连采用TAB或FC模式时，需要特殊的金属化处理，来提高相关的接合焊盘可靠性或使其最可靠。由此导致这种特殊类型的IC芯片的产品化受阻，以及制造成本加大。
在大多数情况下，IC芯片外部连接用的接合焊盘由铝制成，其可焊接性较差，即使湿润性达到某种程度，铝也易于扩散进入焊料材料，引起焊料的适用性降低。为了消除或避免这种困难，用于FC连接的接合焊盘一般由多层结构构成，例如在铝基电极上依次层叠铬(Cr)、铜(Cu)和金(Au)的组合结构。
如上所述，仍旧难于获得具有适合用于高密度安装封装的FC电极焊盘的IC芯片。即使可得到这种IC芯片，仍存在类型上的限制，而且价格较高，适用性降低。这是已有技术的半导体IC封装面临的又一问题。
避免上述问题的一种可能的方式是栅格球阵列(BGA)封装，其中之一已经公开，例如1993年6月1日授予Lin等并转让给Motorola，Inc.的美国专利5216278。按其公开的BGA封装，具有接合焊盘的IC芯片安装于载体基片，同时使用于电气互连的焊盘引线接合于基片上封装引线的接合区域。这些接合区域接着通过称为“填充通路”的导电通孔被连接于承载基片底表面上的接线端焊料焊盘栅格阵列。焊料焊盘起FC连接电极作用，可使IC芯片与基片以外的外部电路连接。按此BGA封装模式，具有引线接合焊盘的IC芯片可以FC焊盘与任何期望的外部电路电耦合。
令人遗憾的是，这种已有技术存在以下问题，用于焊盘布局转换的承载基片的尺寸大于待在其上安装的IC芯片。这肯定是因为IC芯片通过布线引线与FC焊盘电耦合所致。更具体地，采用布线作为IC焊盘的电连接，这些布线从各焊盘向外延伸，而这些焊盘准备与承载基片顶表面上的封装引线的对应焊接区接合，接着通过导电通路孔耦合于基片底表面上的FC焊盘，这些通路孔也称为“通路”，形成于焊接区之外的基片位置上。
已有技术的另一缺点是，如美国专利5216278所指教的BGA封装将难于满足半导体IC器件的高频特性的实现上的严格要求。已有技术中，由于未考虑如何在结构上布置焊盘布局转换承载基片，所以封装引线将可能要包含这些在长度上的增大，引起此处的电感增大。
再一个缺点是，在不远的将来焊接焊盘数量将进一步增多，将可能发生所有这种焊盘不能再成功地用于电连接的引线接合，因为双面布线基片的布线密度不足。如果这样，则承载基片将需要多层结构。但是，使用这种多层结构会导致成本提高，同寸增大了复杂性。由此来看，就很难说已有技术的BGA封装适合于高管脚数的应用。
因此，本发明的目的在于提供半导体器件所用的改进的焊盘阵列载体封装方法和结构。
本发明的另一目的在于提供半导体集成电路器件改进的封装模式和电极结构，使IC芯片外缘上的接合焊盘阵列的布局转换为基本上跨越芯片整个表面的接线端焊料焊盘的栅格阵列，同时实现最小化的布线引线距离或间距，并降低其制造成本。
为了实现上述同的，本发明提供用于半导体集成电路器件的电极结构，该器件包括半导体元件，并在其外缘上具有多个用于外连接的外缘电极焊盘，以及用于焊盘阵列布局的转换的布线基片，其中布线基片可使外缘电极重新布置成为接线焊盘的行与列的区域阵列，同时使该区域阵列的间距比半导体元件外缘焊盘大几倍。
根据本发明的另一方案，提供半导体集成电路器件的电极结构，该器件包括半导体元件和位于半导体元件外缘上的多个外连接电极焊盘，其中外连接焊盘限定的每侧焊盘数量由函数2i(2i-1)给出，其中“i”是整数，其中半导体元件包括四侧边等长的方形扁平芯片，其上外连接焊盘以等间距而设，同时在芯片四个侧边中的每侧排列等数量的焊盘。
本发明还提供用于半导体集成电路器件的封装的制造方法，包括以下步骤：利用无电镀技术形成由镍和金叠层构成的涂覆层，覆盖具有多个位于半导体元件外缘的铝制外连接焊盘的基片，即晶片或芯片；通过热压接合，使与外连接焊盘相关的外缘电极焊盘与用于使外缘接合焊盘重新布置成为接线端焊料焊盘的行列区域阵列的焊盘布局转换的布线基片实现金属接触，完成电连接；在布线基片与安装于其上的半导体元件之间的间隙填充选取的粘合树脂材料。
根据本发明再一方案，提供一种具有上述电极结构的半导体集成电路器件的封装的形成方法，其中在半导体元件外缘上具有多个铝制外连接焊盘的基片，与用于焊盘阵列布局转换的布线基片电耦合，通过使用夹层于其间的各向异性导电膜，使与外连接焊盘相关的外缘焊盘重新布置成为接线端焊料焊盘的行与列区域阵列。
根据本发明的又一方案，提供一种具有上述电极结构的半导体集成电路器件的封装的形成方法，包括以下步骤：在焊盘阵列布局转换用布线基片上的半导体元件安装区域之外的位置设置测试用接线端焊盘，该布线基片可使半导体元件的外缘接合焊盘重新布置成为其相反表面上的焊料焊盘栅格阵列；利用测试接线端焊盘完成半导体元件的可靠性测试后，切掉剩余的接线端焊盘以便清除，从而形成芯片尺寸布线基片，其芯片尺寸等同于半导体元件。
上述目的的实现主要是采用具有预定数量的外缘接合焊盘的半导体元件(IC芯片)，而该外缘接合焊盘按由确定的函数决定的特定关系与外连接焊盘相关，以及布线基片(布线转换基片)，用于外缘接合焊盘的电连接，使外缘接合焊盘布局转换成为相反基片表面上的接线端焊料焊盘的栅格阵列。
更具体地讲，在IC芯片具有扁平方形形状的同时，在芯片表面上设置接合焊盘，以使同一数量(N+1)的焊盘沿芯片每侧以等间距“P”排列。这些焊盘要与电极布局转换基片连接。设置在转换基片对应表面的是“接受”电极，按与IC芯片上的那些焊盘相对应的布局布置来排列。在基片上还设置了通路孔的栅格阵，用于电气互连至基片底表面上的接线端焊料焊盘，以使相邻通路孔处于比IC芯片的间距P大几倍的特定选取的间隔，其中选取的间隔可以取作“ip”，i是整数。
通路孔栅格阵列最外层与外缘焊盘相应线性阵列部分之间的定位关系如下，一个最外通路孔与靠近的外缘焊盘之间的距离等于或小于栅格阵列的一个间距。在此条件下，任何一个通路孔被长度最小化的封装引线布线连接于外缘焊盘中的相应一个。这种布局布置导致沿IC芯片一侧延伸的一行或列通路孔的数量n等于N/i+1。
此外，用于倒装芯片(FC)连接的接线端焊料焊盘设置在转换基片底表面上，通过通路孔连接。
这种布置可使IC芯片的外缘焊盘与FC焊料焊盘由得以最小化的距离耦合在一起。
通过以下结合附图对本发明的优选实施例的更为具体的说明，可以明了本发明的这些及其它目的、特征和优点。
图1是根据本发明一个优选实施例的焊盘布局转换基片的顶视平面图，该基片表面上具有焊盘阵列图形。
图2是图1所示基片的底视平面图。
图3是根据本发明另一实施例的芯片尺寸封装的侧视图。
图4是图3的封装的部分放大的剖面图。
图5A-5H展示了根据本发明又一实施例的薄膜电路载体的主要制造工序的剖面。
图6A-6E展示了根据本发明再一实施例的片式封装组装的主要工序的剖面。
图7是根据本发明又一实施例的片式封装的部分放大的剖面图。
结合图1和2，对本发明的焊盘阵列布局的设置原理做全面说明。图1展示了位于扁平方形焊盘布局转换基片2之上的焊盘布局图形，图2展示其底面的焊盘布局图形。
如图1所示，沿转换基片2顶表面的外围边缘设有方形岛7的方形环规则地相距，外缘接合焊盘位于其上，用于与待安装于其上的IC芯片(未示出)的外连接焊盘互连接。
每个接合焊盘7与IC芯片上的接合焊盘之一的位置相对应。预定数量N+1的接合焊盘7以间距P沿基片2的四条侧边中的每一条排列。为了说明的目的，示例的构形设N为12。
图1的基片还展示出导电通孔6的栅格阵列，其用圆形表示，用于实现封装引线布线25到转换基片2底表面电耦合。孔6在本发明相关的技术领域中可以称为“填充通路孔”或简称为“通孔”。如图所示，这些通路孔6如此地构成，以使通路6的栅格阵列以等于由整数i增大的外围接合焊盘间距P的间距，基本上跨越占据转换基片2的整个区域。仅出于说明的目的，整数i设为2。
如图2所示，在焊盘布局转换基片2的底表面上，设置倒装式(FC)接线端焊料焊盘4的栅格阵列，由圆形表示，此阵列基本占据了基片底表面的整个区域。这些FC焊盘4在位置上与图1所示的位于基片2顶表面上的通路孔6的栅格阵列对应。
栅格图形由等数量n的FC焊料焊盘4的行和列的矩阵组成。换言之，随着基片呈现方形扁平形状，一行或一列n个FC焊盘4以相等的相邻距离或间距，沿基片2的四条侧边中的每一条设置。更具体地讲，位于相关IC芯片各侧边上的外缘接合焊盘的数量N和位于基片底表面上的FC焊盘4的栅格阵列的数量n具体地由满足下式的值确定：
              N＝i(n-1)                        (1)
其中i是给定的整数。
为了使外缘接合焊盘7的数量4N与栅格排列的FC焊料焊盘4的数量n2相符，必须满足下式：
              4N＝n2-1                        (2)
为了连接所有相关的焊盘，要求同时满足公式(1)和(2)。为此，相关的电极数量可以给定为：
              N＝2i(2i-1)                      (3)
              n＝4i-1                          (4)应注意，这对于除n是奇数以外的任何情况都是正确的；如果n是奇数，则应除去位于基片表面中央的一个电极，因为这种中央电极不能与外缘接合焊盘7中的任何一个连线。
                              表1
    增大倍数i     电极数n4i-1     电极数N2i(2i-1)     总电极数4N
    1     3     2     8
    2     7     12     48
    3     11     30     120
    4     15     56     224
    5     19     90     360
    6     23     132     528
    7     27     182     728
    8     31     240     960
    9     35     306     1224
    10     39     380     1520
图8所示的几种示范性电极数量满足由公式(3)和(4)所限定的条件。
由以上可知，如下成为可能，亦即通过使用具有特定数量焊盘的焊盘阵列布局转换基片2，该焊盘数量根据图8的技术受封装引线25的约束，以此满足如与图1相关的讨论的布线规则，由此获得尺寸等于或小于相关IC芯片的栅格球阵列(BGA)封装，同时使相关焊盘对应之间的互连距离最小化。
本发明的一个主要优点是，外缘接合焊盘7中的每一个可通过通路孔6由封装引线25，以最小间距约束于位于转换基片2相反表面上的相应的一个FC焊盘4。之所以可以这样说，是因为如图1所示，N个外缘接合焊盘7中的每一第i(i转换)个，被一个相应的引线25通过一个通路孔6，耦合至转换基片2的底表面上的“目标”FC焊料焊盘4，可使对应数量亦即1/i的FC焊盘4位于i轮换外缘接合焊盘7中其余的正下方位置，这就避免了使用任何额外的引线导线。这也可使FC焊料焊盘4在布局间距上比基片2的外围接合焊盘7大i倍。
这里，通过具体选择焊盘数量，使其同时满足公式(1)和(2)两者，则可在减少尺寸的同时，有效地使用布局转换基片2的整个区域。
此外，在封装引线25由基片2边缘伸向其中央时，可使穿过通路孔6延伸的所需数量的封装引线25均匀或均衡，由此可减少将采用的布线层的数量。
参考图3-图7，将进一步说明本发明的几个优选实施例。
首先，结合图3和4说明半导体IC器件的电极结构的一个典型例子。
图3展示了根据本发明另一实施例的片式IC封装的剖面图，而其部分放大的剖面图如图4所示。
参见图3，参考标号1代表用作半导体元件的IC芯片，其底部具有安装表面，通过填充及夹在其间的粘合树脂层3安装在布线转换基片2上。基片2的设置是用于IC芯片1的接合焊盘布局的转换。布线转换(焊盘阵列布局转换)基片2其反面具有预定数量的引线端焊料焊盘4的行与列的栅格阵列或者矩阵，用于FC连接，其中每一个具有球状焊料突起或者形成于其上的“焊料球”5。
正如从图4所能更详细地看到那样，布线转换基片2上设有若干填充通孔6，其数量与焊料球5相同。在每个通孔6处，布线转换基片2在一个表面(顶面，芯片安装表面)具有外围接合焊盘7，其作用是充当在IC芯片1的外缘上排列的外连接电极。由铝制成的金属布线层8形成于IC芯片1的底面或粘合面，用以在其上提供封装引线布线8的预定图形。每个封装引线8由起保护膜作用的钝化层9覆盖，用于IC芯片表面上的相邻引线8之间的电隔离。每条引线8与由选择的金属制成的互连10的相应的一个电耦合。
图3所示IC封装是这样制成的，把IC芯片1安装于焊盘布局转换基片2，在由IC芯片1与布局转换基片2之间所限定的间隙中填充粘合树脂3，之后在基片2底面的各个FC焊料焊盘4上形成焊球5，从而形成期望的片式封装结构。
如图4所示，铝制封装引线8位于IC芯片1的外缘，而保护膜9在与封装引线8的接触部位对应的确定位置具有开口，以使每个互连金属10置于其上，以此提供与外缘接合焊盘7的相应的一个电互连。
IC芯片1与焊盘布局转换基片2的关系如下。这些IC芯片1上的外缘接合焊盘与转换基片2上的外缘接合焊盘7电耦合，按如下方式提供一一对应关系，通过相关的填充通路6，使间隔的外缘焊盘7连接于基片底表面上的相应各个FC焊料焊盘4上。
虽然图4未具体示出，但基片2上除上述之外的其余各外缘接合焊盘与下方的FC焊料焊盘4耦合1并由封装引线25连接至居中于布局转换基片2顶表面上的通孔6栅格阵列，如图1所示，这些通孔依序连接于基片2底表面上的相应FC焊盘4，而焊球5同样地分别形成于其上。
在展示的各实施例中，各IC封装结构假设i＝2，亦即，所用FC焊料焊盘4在间距或者布局间隙上是外缘接合焊盘7的两倍。更具体地讲，外缘接合焊盘7的布局间距是0.15mm，FC焊盘4的间距是0.3mm。这有利于抑制因焊球5的不规则性引起的电短路损坏而导致的故障的发生。
一般，最常用的IC芯片采用保护膜来覆盖铝制封装引线布线的表面，部分膜被去除，用以限定“窗口”，以便实现引线接合所需的电极结构，正如由引线接合(WB)焊盘这一名称所表明的。所示的实施例也遵循这种程序。但是，此时，对于采用金属与金属接触来说，这种铝互连8必定是相当不适合的，因为这种铝电极非常易于氧化而形成覆盖其表面的氧化膜，所以就焊接和/或热压接合技术而言要求严格的湿润性。显然，这也适用于该实施例。
通常，为了避免这种问题，按下述方式制造焊盘，对于FC焊料焊盘，在晶片切成芯片之前，通过溅射技术，在每个铝基焊盘上，预先形成由叠置的铬(Cr)、铜(Cu)和铝(Al)组成的复合膜，然后利用光刻掩模工艺腐蚀叠层，在晶片上形成焊盘。
令人遗憾的是，这种方式仍存在以下问题：制造的适应性被仅限于晶片；而且该工艺复杂性加大，从而提高了制造成本。解决这种问题而提出的一种方法是在铝基上无电镀上镍(Ni)和金(Au)，从而形成焊盘。
按这种制造方法，在用稀硫酸溶液对铝基焊盘清洗之后，进行钯(Pd)激活处理；接着进行镍-磷(Ni-P)/金(Au)无电镀。
采用后者方法，由于仅在铝基焊盘上生长Ni-P/Au金属膜，所以不再需要任何特别的额外制图工艺，同时无需使用高价的溅射设备，因而能成功地制造或生产用于IC芯片1的低成本金属互连10。而且，取消实施光刻工艺有可能形成期望的焊盘，即使对于已经从晶片切出的IC芯片也是如此。
以下将结合图5A-5H说明焊盘布局转换基片2的制造方法。
图5A-5H展示了根据本发明另一实施例的薄膜电路基片制造中的主要工序剖面。
如图5A所示，在其相反表面上用两层铜膜制备双面贴铜。此片由聚酰亚胺片11、位于该片顶表面上的第一铜薄膜12和位于其底表面上的第二铜薄膜13。在图5B的步骤中，在第一铜膜12上形成光刻胶膜14，同时在第二膜13上形成保护膜15。
如图5C所示，对光刻胶膜14做公知的曝光和显影处理；然后以所获得的构图后的光刻胶膜作为掩模，下方的铜膜12被部分腐蚀掉，在该处提供若干开孔16，可以限定在后续工序将形成通孔的位置。
如图5D所示，接着以构图后的铜膜12作为掩膜，对所得结构做激光构图处理，以致片11被构图，从而在该处形成通孔17，该孔在平面形状上与在其上方掩模图形14中的开口16相同。
这样，如图5E所示，实施电致金属化，使通孔17填充铜金属，从而在片11中形成金属填充贯穿孔18，用作图4的通路孔6。
在图5F的工序，把前一工序留存的光刻胶膜14和保护膜15除去后，分别在该结构顶和底表面上淀积光刻胶膜19、20。采用公知的曝光和显影技术对这些膜19、20构图，在结构顶表面形成光刻胶图形19，并在其底表面上形成光刻胶图形20。
在图5G的工序，以每个构图后的光刻胶膜19、20作为掩模，进行腐蚀，使顶和底铜膜12、13部分地腐蚀掉。除去光刻胶膜19、20之后，在聚酰亚胺片11顶和底表面上形成铜制连接焊盘和封装引线，其构型限定出期望的电路图形，如图所示。
接着，如图5H所示，对所得焊盘和引线做无电镀处理，从而形成金属覆膜21，仅覆盖它们暴露的表面。这里所用金属可以是锡(Sn)。按此方式，成功地完成焊盘布局转换基片。
参看图6A-6E，它展示了根据本发明另一实施例的片式封装结构的制造中某些主要工序的剖面，通过把IC芯片安装在焊盘布局转换基片上，然后在它们之间设置电互连，从而形成封装。
如图6A所示，1C芯片在其安装表面上具有外缘接合焊盘7，而焊盘布局转换基片2在其底表面上的特定位置具有FC焊盘4，基片2可以采用在先结合图5A-5H所讨论的方法，与IC芯片1分离地制备。这里应注意，转换基片2在尺寸上大于IC芯片1，这里为了在安装IC芯片1时，使可靠性测试接线电极22位于芯片1之外的基片2的外缘或“边缘”表面区域的确定位置。
在图6B的工序中，把具有外缘接合焊盘7的芯片1安装在转换基片2的中央，这些焊盘7通过热粘合技术与位于基片2顶表面上的相应位置的焊接接触及接合。在本实施例中，IC芯片1的连接焊盘可以由Ni-Au叠层的金属镀膜构成，而基片2的这些焊盘可以是镀Sn金属化膜。采用这种材料的组合，在选用每平方厘米20千克(kg/cm2)的压力，或者在是Au-Sn合金的共熔温度217℃ 温度以上，把IC芯片1压向基片2。由此通过两种焊盘之间产生的Au-Sn扩散接触，使得IC芯片外缘焊盘与基片2的各对应焊盘电耦合。
然后，利用转换基片2外缘上的测试接成焊盘22，使图6C的结构经受在线(On-Ship)电路测试，以便检测IC芯片1将来使用时的功能适用性和可靠性。如果IC芯片1成功地通过了测试，则选用可固化增强材料23，例如可以是环氧树脂，填充在IC芯片1与其下方的转换基片2之间，从而实现对各部分之间的任何接触部位的机械强度的加强，如图6C所示。
在图6D的工序，把固定安装了IC芯片1的转换基片2的中央部分与其边缘的其余部分切开。之后，如图6E所示，把IC芯片1和具有夹在其间的增强树脂23的部分切下的基片2的所得结构做焊料球形成处理。该处理可以包括如下步骤，在基片2底表面上的各FC焊料焊盘4上形成焊料球，对这些球回流(熔化)，以致在FC焊料焊盘4上形成等尺寸的焊料隆起5，如图所示。由此制成期望的片式封装(CSP)结构。
在展示的实施例中，对于IC芯片1与焊盘布局转换基片2之间电连接，采用Au-Sn扩散接触方式来完成Au-Sn扩散接合。本发明并不仅仅限于这种方式，也可以采用各向异性导电膜(ACF)来使它们接合在一起，该膜由粘合树脂材料与混合在其中的选取的金属颗粒或微粒化合物组成。
参看图7，这里展示了根据本发明的又一实施例的采用这种ACF片的CSP结构的部分放大示意图。
图7所示CSP结构是采用置于IC芯片1底表面与下方的转换基片2的顶表面之间的各向异性导电树脂层24来制造组装的，层24用作ACF。
把ACF树脂层24按芯片尺寸切割，并在10kg/cm2的压力和80℃的温度下，叠置在并暂时粘合于IC芯片1的底表面。在进行了精确的定位之后，在20kg/cm2压力和180℃温度下，把所得芯片结构最终安装粘合于转换基片2上。
按采用ACF树脂层24的两步粘合模式，使IC芯片1与转换基片2在其相应的对置接合焊盘处相互电互连接，同时成功地使除这些焊盘之外的其余任何部位电隔离，并由IC芯片1与基片2之间的ACF树脂坚固地结合在一起。这样有利于取消在完成电极接合工艺之后，如具有Au-Sn扩散接合焊盘的在先实施例所进行的填充附加的树脂。
在此模式中应予注意，在所示实施例中，在图5H所示工序中采用镀Sn，如果实施本发明时情况允许，采用镀Au更好。这是因为镀Au层在用作布局转换基片2的接合焊盘时所保持稳定的连接电阻。
本发明的一个显著优点是能增大相邻的封装导线接合焊盘之间的布线间距，并降低它们之间的不希望的电气短路的危险，这是因为以下因素，使用尺寸与安装于其上的相应IC芯片相同的焊盘布局转换基片，可成功地实现把“原始”接合焊盘转换成接线端焊料焊盘的栅格阵列。
本发明的另一优点是，期望通过导电通孔或通孔延伸的布线引线的数量可以实现均匀，减少布线引线间隔，从而使其中所需的布线层数量减少，这起因于如下因素，对IC芯片外缘上的接合焊盘数量与转换基片底面上的接线端焊料焊盘栅格阵列之间的关系给予预定的条件，互连路线选定的长度得以最小化。
另一优点是可以避免有关与使用裸露芯片通常产生的质量保障的问题。这是因为测试接线焊盘特别地设置在布局转换基片外缘上，可在其出生产线前对半导体器件实施可靠性测试程序。
又一优点是在IC芯片上的铝基焊盘的整个暴露表面上进行镀Ni-Au，可以采用常用的可靠的热压接合技术用于互连，以及使用ACF的低成本连接技术，可使制造成本整体降低。
由上述可知，根据本发明，可以提供改进的封装模式和半导体IC器件的电极结构，用于IC芯片外缘上的内部接合焊盘向基本跨越芯片整个表面的接线焊料焊盘的栅格阵列的布局转换，同时实现最小化的布线引线间距或者距离，而且还降低了制造成本。
尽管结合优选实施例对本发明做了特定展示和说明，但本领域的技术人员可以明白，在不脱离本发明的精髓及范围的条件下，可以做出在形式和细节上的上述和其它改变。

Claims (13)

1.一种半导体器件，包括：
集成电路芯片，在其外缘部分布置有多个外连接焊盘；
布线基片，其具有在该布线基片的第一面上布置的多个外缘接合焊盘，和在该布线基片的第二面上的具有多个电极的区域阵列，该区域阵列的一部分包含外缘电极，所述外缘接合焊盘被以第一间距相分隔并被设置在与所述集成电路芯片的外连接焊盘相对应的位置，所述阵列的外缘电极被以第二间距相分隔并被设置在与该万元接合焊盘相对应的位置，所述区域阵列的电极被电连接到该外缘接合焊盘，该外缘结合焊盘被电连接到所述集成电路芯片的外连接焊盘，所述布线基片可使所述外缘接合焊盘电连接入该区域阵列，其中该区域阵列的外缘电极的第二间距是该外缘接合焊盘的第一间距的整数倍，其中该整数大于等于2。
2.根据权利要求1的半导体器件，其中：所述集成电路芯片的外连接焊盘在每一侧的焊盘数量由函数2i(2i-1)给出，其中i是整数；以及
所述集成电路芯片是四边等长的方形扁平芯片，所述外接合焊盘在各边上均匀相距而置，同时使得在所述芯片的四边中的各边上排列等数量的焊盘。
2.根据权利要求1的半导体集成电路器件，其中：所述布线基片包括由柔性膜制成的承载体。
3.根据权利要求1的半导体集成电路器件，其中：所述外连接焊盘被与所述外缘接合焊盘相对地设置。
4.根据权利要求1的半导体集成电路器件，其中：所述外缘电极经通孔与所述外缘接合焊盘相电连接，并且所述外缘电极和所述外缘接合焊盘被设置在与该通孔相对应的位置。
5.根据权利要求1的半导体集成电路器件，其中：所述集成电路芯片的尺寸近似地等于所述布线基片。
6.根据权利要求1的半导体集成电路器件，其中：所述电极被设置为一个栅格阵列形状，而所述以栅格阵列设置的电极的第二间距为该外缘接合焊盘的第一间距的整数倍。
8.根据权利要求1的半导体器件，其中：
所述区域阵列的外缘电极经通孔与所述外缘接合焊盘相电连接，所述外缘电极的间距为所述外缘接合焊盘的间距的整数倍，其中该整数大于2，并且所述集成电路芯片的尺寸近似地等于所述布线基片。
9.根据权利要求8的半导体器件，其中，所述外缘接合焊盘经通孔与所述区域阵列的电极相电连接，所述区域阵列的电极被设置在与该通孔相对应的位置。
10.根据权利要求8的半导体器件，其中，所述区域阵列的电极被设置为一个栅格阵列形状，而所述栅格阵列设置的第三电极之间的间距为第二电极的间距的整数倍，其中该整数大于2。
11.根据权利要求1的半导体器件，其中：
所述布线基片用于将所述半导体芯片的外缘电极转换为一个栅格阵列形状，其中所转换的电极的间距为该外缘电极的间距的整数倍，该整数大于2，并且所述布线基片的尺寸近似地等于所述集成电路芯片的尺寸。
12.根据权利要求11的半导体芯片，其中，布置在所述集成电路芯片外缘部分的外连接电极在每一侧的数量由函数2i(2i-1)给出，其中i是整数；以及
所述电极在各边上均匀相距而置，同时使得在所述芯片的四边中的各边上排列等数量的电极。
13.根据权利要求11的半导体芯片，其中，用于电极布局转换的所述布线基片是一个柔性膜电路。□□□□□□□□□□□□
CNB971031924A 1996-01-16 1997-01-16 半导体器件 Expired - Fee Related CN1143384C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4436/96 1996-01-16
JP00443696A JP3345541B2 (ja) 1996-01-16 1996-01-16 半導体装置及びその製造方法
JP4436/1996 1996-01-16

Publications (2)

Publication Number Publication Date
CN1164128A CN1164128A (zh) 1997-11-05
CN1143384C true CN1143384C (zh) 2004-03-24

Family

ID=11584189

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971031924A Expired - Fee Related CN1143384C (zh) 1996-01-16 1997-01-16 半导体器件

Country Status (7)

Country Link
US (2) US5886409A (zh)
JP (1) JP3345541B2 (zh)
KR (1) KR100225468B1 (zh)
CN (1) CN1143384C (zh)
MY (1) MY127710A (zh)
SG (1) SG52901A1 (zh)
TW (1) TW339455B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399561C (zh) * 2004-06-28 2008-07-02 株式会社东芝 半导体器件及其制造方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679199B2 (ja) * 1996-07-30 2005-08-03 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
JPH10313072A (ja) * 1997-05-12 1998-11-24 Hitachi Cable Ltd 半導体素子搭載用基板および半導体装置
US6034437A (en) * 1997-06-06 2000-03-07 Rohm Co., Ltd. Semiconductor device having a matrix of bonding pads
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
JPH1154658A (ja) 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6204564B1 (en) 1997-11-21 2001-03-20 Rohm Co., Ltd. Semiconductor device and method for making the same
WO1999036957A1 (fr) * 1998-01-19 1999-07-22 Citizen Watch Co., Ltd. Boitier de semiconducteur
JP2000021939A (ja) * 1998-06-29 2000-01-21 Mitsubishi Electric Corp 突起電極付半導体チップおよびその検査方法
JP2000138313A (ja) * 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
US6177726B1 (en) * 1999-02-11 2001-01-23 Philips Electronics North America Corporation SiO2 wire bond insulation in semiconductor assemblies
US6528343B1 (en) 1999-05-12 2003-03-04 Hitachi, Ltd. Semiconductor device its manufacturing method and electronic device
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
US6583364B1 (en) * 1999-08-26 2003-06-24 Sony Chemicals Corp. Ultrasonic manufacturing apparatuses, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
JP3183653B2 (ja) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 フレキシブル基板
US6249047B1 (en) * 1999-09-02 2001-06-19 Micron Technology, Inc. Ball array layout
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6388335B1 (en) * 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6319811B1 (en) * 2000-02-22 2001-11-20 Scott Zimmerman Bond ply structure and associated process for interconnection of circuit layer pairs with conductive inks
EP1223612A4 (en) * 2000-05-12 2005-06-29 Matsushita Electric Ind Co Ltd PCB FOR SEMICONDUCTOR COMPONENTS, THEIR MANUFACTURING METHOD AND MANUFACTURING OF THE FITTING PLANT FOR THE PCB
JP3596864B2 (ja) * 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
DE10029269B4 (de) * 2000-06-14 2005-10-13 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
US6678952B2 (en) * 2000-08-03 2004-01-20 Tessera, Inc. Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof
US6548757B1 (en) 2000-08-28 2003-04-15 Micron Technology, Inc. Microelectronic device assemblies having a shielded input and methods for manufacturing and operating such microelectronic device assemblies
US6653563B2 (en) * 2001-03-30 2003-11-25 Intel Corporation Alternate bump metallurgy bars for power and ground routing
JP2003068928A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 高周波用配線基板の実装構造
JP4977937B2 (ja) * 2001-09-25 2012-07-18 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
JP3943416B2 (ja) * 2002-03-07 2007-07-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6573595B1 (en) * 2002-04-24 2003-06-03 Scientek Corp. Ball grid array semiconductor package with resin coated metal core
JP3780996B2 (ja) * 2002-10-11 2006-05-31 セイコーエプソン株式会社 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器
US6734570B1 (en) 2003-01-24 2004-05-11 Gennum Corporation Solder bumped substrate for a fine pitch flip-chip integrated circuit package
US6972152B2 (en) * 2003-06-27 2005-12-06 Intel Corporation Use of direct gold surface finish on a copper wire-bond substrate, methods of making same, and methods of testing same
US6911738B2 (en) * 2003-10-27 2005-06-28 Agilent Technologies, Inc. Method and apparatus for improving defective solder joint detection using x-ray inspection of printed assemblies
US7215031B2 (en) * 2004-11-10 2007-05-08 Oki Electric Industry Co., Ltd. Multi chip package
KR100652397B1 (ko) * 2005-01-17 2006-12-01 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
US7259581B2 (en) * 2005-02-14 2007-08-21 Micron Technology, Inc. Method for testing semiconductor components
JP4797482B2 (ja) * 2005-07-20 2011-10-19 ブラザー工業株式会社 配線基板及び配線基板の製造方法
AT9551U1 (de) * 2006-05-16 2007-11-15 Austria Tech & System Tech Verfahren zum festlegen eines elektronischen bauteils auf einer leiterplatte sowie system bestehend aus einer leiterplatte und wenigstens einem elektronischen bauteil
US8030768B2 (en) * 2007-04-24 2011-10-04 United Test And Assembly Center Ltd. Semiconductor package with under bump metallization aligned with open vias
KR100798896B1 (ko) * 2007-06-07 2008-01-29 주식회사 실리콘웍스 반도체 칩의 패드 배치 구조
JP4917979B2 (ja) * 2007-07-09 2012-04-18 半導体特許株式会社 半導体装置及びその製造方法
JP5372346B2 (ja) 2007-07-18 2013-12-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US20090032925A1 (en) * 2007-07-31 2009-02-05 England Luke G Packaging with a connection structure
KR101637481B1 (ko) * 2009-04-10 2016-07-07 삼성전자주식회사 솔리드 스테이트 드라이브, 솔리드 스테이트 드라이브 장착 장치 및 컴퓨팅 시스템
DE112011101006T5 (de) * 2010-03-23 2013-01-24 Lear Corporation Leiterplatte mit Aluminium-Leiterbahnen, auf die eine lötbare Schicht aus Material aufgebracht ist
JP5355499B2 (ja) 2010-06-03 2013-11-27 株式会社東芝 半導体装置
JP5714280B2 (ja) * 2010-09-17 2015-05-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JPWO2013035655A1 (ja) * 2011-09-09 2015-03-23 株式会社村田製作所 モジュール基板
US8546925B2 (en) * 2011-09-28 2013-10-01 Texas Instruments Incorporated Synchronous buck converter having coplanar array of contact bumps of equal volume
TWI550732B (zh) * 2013-05-17 2016-09-21 南茂科技股份有限公司 晶片封裝結構的製作方法
JP2015088539A (ja) * 2013-10-29 2015-05-07 株式会社デンソー 半導体パッケージ、および、これを実装する配線基板
US9466578B2 (en) * 2013-12-20 2016-10-11 Qualcomm Incorporated Substrate comprising improved via pad placement in bump area
US10366968B2 (en) * 2016-09-30 2019-07-30 Intel IP Corporation Interconnect structure for a microelectronic device
DE102018116531A1 (de) * 2017-10-23 2019-06-06 Samsung Electronics Co., Ltd. Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat
DE102019112883B4 (de) * 2019-05-16 2024-05-16 Pac Tech - Packaging Technologies Gmbh Beschichtungsbad zur stromlosen Beschichtung eines Substrats
US20220344225A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including test line structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175450A (ja) * 1987-01-16 1988-07-19 Hitachi Ltd 気密封止型半導体装置
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
JPH03116838A (ja) * 1989-09-29 1991-05-17 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
WO1992020097A1 (en) * 1991-04-26 1992-11-12 Citizen Watch Co., Ltd. Semiconductor device and manufacturing method therefor
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5382827A (en) * 1992-08-07 1995-01-17 Fujitsu Limited Functional substrates for packaging semiconductor chips
JP3267409B2 (ja) * 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5581122A (en) * 1994-10-25 1996-12-03 Industrial Technology Research Institute Packaging assembly with consolidated common voltage connections for integrated circuits
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399561C (zh) * 2004-06-28 2008-07-02 株式会社东芝 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR100225468B1 (ko) 1999-10-15
JP3345541B2 (ja) 2002-11-18
TW339455B (en) 1998-09-01
SG52901A1 (en) 1998-09-28
US5886409A (en) 1999-03-23
US6137185A (en) 2000-10-24
CN1164128A (zh) 1997-11-05
KR970060464A (ko) 1997-08-12
JPH09199535A (ja) 1997-07-31
MY127710A (en) 2006-12-29

Similar Documents

Publication Publication Date Title
CN1143384C (zh) 半导体器件
CN1266764C (zh) 半导体器件及其制造方法
CN1197137C (zh) 半导体装置和制造半导体设备的方法
US7763969B2 (en) Structure with semiconductor chips embeded therein
CN100431142C (zh) 半导体装置及其制造方法
US7973310B2 (en) Semiconductor package structure and method for manufacturing the same
US6835598B2 (en) Stacked semiconductor module and method of manufacturing the same
US20080299705A1 (en) Chip Scale Package Having Flip Chip Interconnect on Die Paddle
CN1289147A (zh) 树脂封装的半导体器件
US20070254406A1 (en) Method for manufacturing stacked package structure
US20070059862A1 (en) Multiple chip semiconductor package
US20070138630A1 (en) Structure of circuit board and method for fabricating same
US20090085201A1 (en) Direct device attachment on dual-mode wirebond die
TW200917441A (en) Inter-connecting structure for semiconductor package and method of the same
KR20080083533A (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
WO2007117844A2 (en) Semiconductor die packages using thin dies and metal substrates
KR20120061712A (ko) 반도체 소자 및 그 제조 방법
JP2010212683A (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
KR101235498B1 (ko) 집적 수동 컴포넌트를 구비한 집적 회로를 패키징하기 위한 방법 및 시스템
US7923825B2 (en) Integrated circuit package
CN101512758B (zh) 布线板复合体、半导体器件、以及制造布线板复合体和半导体器件的方法
CN1574308A (zh) 热方面增强的部件基片
CN100390982C (zh) 半导体装置及半导体装置的制造方法
US20050098869A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US8088647B2 (en) Bumping free flip chip process

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI LTD.

Effective date: 20121101

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121101

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040324

Termination date: 20140116