CN111527454A - 鼓盒及图像形成装置 - Google Patents

Abstract

提供一种在搭载了鼓存储器的鼓盒中，能够减少端子的数量的结构。该鼓盒具备能够安装色粉盒的框架、感光鼓以及鼓电路基板(15)。在色粉盒安装于框架的状态下，鼓电路基板(15)将存储于色粉盒所具有的色粉存储器的信息中继到图像形成装置。

Description

鼓盒及图像形成装置

技术领域

本发明涉及一种鼓盒及图像形成装置。

背景技术

以往，已知有激光打印机、LED打印机等电子照相方式的图像形成装置。图像形成装置具有鼓盒。鼓盒具有多个感光鼓。多个色粉盒可拆卸地安装于鼓盒。当色粉盒安装于鼓盒时，色粉盒的显影辊与鼓盒的感光鼓接触。

关于具有鼓盒的图像形成装置，例如在专利文献1中有记载。

现有技术文献

专利文献

专利文献1：日本特开2010-128336号公报

另外，以往已知有具有作为存储介质的色粉存储器的色粉盒。色粉存储器存储关于色粉盒的各种信息。近年来，在图像形成装置中，不仅是色粉盒，对于鼓盒也要处理很多信息。因此，要求鼓盒也搭载有作为存储介质的鼓存储器。

然而，当色粉存储器安装于色粉盒且鼓存储器安装于鼓盒时，图像形成装置需要用于与色粉存储器电连接的端子和用于与鼓存储器电连接的端子。由此，在图像形成装置中需要很多端子。

发明内容

本发明的目的在于提供一种将鼓存储器安装于鼓盒且能够减少端子的数量的结构。

用于解决技术问题的手段

本申请的第一发明是一种鼓盒，能够安装于图像形成装置，该鼓盒具备：框架，该框架能够安装色粉盒，该色粉盒具有作为存储介质的色粉存储器；感光鼓；作为存储介质的鼓存储器；以及鼓电路基板，在所述色粉盒安装于所述框架的状态下，该鼓电路基板将存储于所述色粉存储器的信息中继到所述图像形成装置。

本申请的第二发明是在本申请的第一发明的鼓盒中，所述框架能够保持多个所述色粉盒，所述鼓电路基板将存储于所述多个色粉盒各自所具有的色粉存储器的信息向所述图像形成装置中继。

本申请的第三发明是在本申请的第二发明的鼓盒中，所述鼓式电路基板具有：多个主体侧端子，该多个主体侧端子能够与所述图像形成装置电连接；多个色粉侧端子，该多个色粉侧端子能够与所述多个色粉盒各自所具有的所述色粉存储器电连接；以及多个中继线，该多个中继线将所述主体侧端子与所述色粉侧端子连接。

本申请的第四发明是在本申请的第三发明的鼓盒中，所述多个主体侧端子包含：主体侧电压端子，该主体侧电压端子构成为能够与所述图像形成装置所具有的电压端子电连接，且从所述图像形成装置的电压端子被供给电压；以及主体侧接地端子，该主体侧接地端子能够与所述图像形成装置的接地端子电连接，所述多个色粉侧端子包含：色粉侧电压端子，该色粉侧电压端子能够与所述色粉存储器所具有的电压端子电连接；以及色粉侧接地端子，该色粉侧接地端子能够与所述色粉存储器所具有的接地端子电连接，所述多个中继线包含：电压中继线，该电压中继线将所述主体侧电压端子与所述色粉侧电压端子连接；以及接地中继线，该接地中继线将所述主体侧接地端子与所述色粉侧接地端子连接。

本申请的第五发明是在本申请的第四发明的鼓盒中，所述多个色粉盒包含：第一色粉盒，该第一色粉盒具有第一色粉电路基板，该第一色粉电路基板具有第一电压端子和第一接地端子；以及第二色粉盒，该第二色粉盒具有第二色粉电路基板，该第二色粉电路基板具有第二电压端子和第二接地端子，所述多个色粉侧端子具有：第一色粉侧电压端子，该第一色粉侧电压端子能够与所述第一电压端子电连接；第二色粉侧电压端子，该第二色粉侧电压端子能够与所述第二电压端子电连接；第一色粉侧接地端子，该第一色粉侧接地端子能够与所述第一接地端子电连接；以及第二色粉侧接地端子，该第二色粉侧接地端子能够与所述第二接地端子电连接，所述电压中继线将所述主体侧电压端子与所述第一色粉侧电压端子及所述第二色粉侧电压端子连接，所述接地中继线将所述主体侧接地端子与所述第一色粉侧接地端子及所述第二色粉侧接地端子连接。

本申请的第六发明是在本申请的第一发明的鼓盒中，所述鼓电路基板具有：多个主体侧端子，该多个主体侧端子能够与所述图像形成装置电连接，且从所述图像形成装置的电压端子被供给电压；多个色粉侧端子，该多个色粉侧端子能够与所述多个色粉存储器电连接；以及多个中继线，该多个中继线将所述主体侧端子与所述多个色粉侧端子连接。

本申请的第七发明是在本申请的第六发明的鼓盒中，所述多个主体侧端子包含：主体侧电压端子，该主体侧电压端子能够与所述图像形成装置所具有的电压端子电连接，且从所述图像形成装置的电压端子被供给电压；以及主体侧接地端子，该主体侧接地端子能够与所述图像形成装置所具有的接地端子电连接，各色粉盒具有色粉电路基板，该色粉电路基板具备电压端子和接地端子，所述多个色粉侧端子包含：多个色粉侧电压端子，该多个色粉侧电压端子能够分别与所述多个色粉电路基板的电压端子电连接；以及多个色粉侧接地端子，该多个色粉侧接地端子能够分别与所述多个色粉电路基板的接地端子电连接，所述多个中继线包含：电压中继线，该电压中继线将所述主体侧电压端子与所述多个色粉侧电压端子连接；以及接地中继线，该接地中继线将所述主体侧接地端子与所述多个色粉侧接地端子连接。

本申请的第八发明是在本申请的第六或第七发明的鼓盒中，在所述鼓盒安装于所述图像形成装置的状态下，所述鼓电路基板将经由所述色粉侧端子输入的存储于所述色粉存储器的信息经由所述主体侧端子向所述图像形成装置输出。

本申请的第九发明是在本申请的第三发明的鼓盒中，具有开关电路，该开关电路根据从所述主体侧端子得到的地址信号，从所述多个色粉侧端子中选择成为通信目标的色粉侧端子。

本申请的第十发明是在本申请的第九发明的鼓盒中，所述多个主体侧端子包含主体侧信号端子，该主体侧信号端子能够与所述图像形成装置所具有的信号端子电连接，所述多个色粉侧端子包含多个色粉侧信号端子,该多个色粉侧信号端子能够分别与设置于所述多个色粉存储器的信号端子电连接，所述开关电路根据从所述主体侧信号端子得到的地址信号，从所述多个色粉侧信号端子中选择成为通信目标的色粉侧信号端子。

本申请的第十一发明是在本申请的第十发明的鼓盒中，所述多个中继线包含：主体侧信号中继线，该主体侧信号中继线将所述主体侧信号端子与所述开关电路连接；以及色粉侧信号中继线，该色粉侧信号中继线将所述色粉侧信号端子与所述开关电路连接。

本申请的第十二发明是在本申请的第九至第十一发明中任一个的鼓盒中，所述开关电路是多路转换器。

本申请的第十三发明是在本申请的第九发明的鼓盒中，所述多个主体侧端子包含主体侧电压端子，该主体侧电压端子能够与所述图像形成装置的电压端子电连接，且从所述图像形成装置的电压端子被供给电压，所述多个色粉侧端子包含多个色粉侧电压端子，该多个色粉侧电压端子能够分别与设置于所述多个色粉存储器的电压端子电连接，所述开关电路根据从所述主体侧端子得到的地址信号，从所述多个色粉侧电压端子中选择成为从所述主体侧电压端子输入的电压的供给目标的色粉侧电压端子。

本申请的第十四发明是在本申请的第十三发明的鼓盒中，所述中继线包含：主体侧电压中继线，该主体侧电压中继线将所述主体侧电压端子与所述开关电路连接；以及色粉侧电压中继线，该色粉侧电压中继线将所述色粉侧电压端子与所述开关电路连接。

本申请的第十五发明是在本申请的第十三或第十四发明的鼓盒中，所述开关电路是晶体管阵列。

本申请的第十六发明是在本申请的第九至第十五发明中任一个的鼓盒中，所述开关电路根据从所述主体侧端子得到的地址信号，从所述多个色粉侧端子及所述鼓存储器中选择通信目标。

本申请的第十七发明是在本申请的第十六发明的鼓盒中，所述多个中继线具有鼓信号线，该鼓信号线将所述开关电路与所述鼓存储器连接。

本申请的第十八发明是在本申请的第十六发明的鼓盒中，所述多个中继线将所述主体侧端子与所述开关电路连接，并且将所述主体侧端子与所述鼓存储器连接。

本申请的第十九发明是在本申请的第三发明的鼓盒中，具有处理器，所述处理器根据存储于所述鼓存储器的程序，从所述多个色粉侧端子中选择成为通信目标的色粉侧端子，或者控制开关电路，该开关电路选择成为通信目标的色粉侧端子。

本申请的第二十发明是在本申请的第十九发明的鼓盒中，所述处理器根据存储于所述鼓存储器的程序，从所述多个色粉侧端子中选择成为通信目标的色粉侧端子。

本申请的第二十一发明是在本申请的第十九发明的鼓盒中，所述处理器根据存储于所述鼓存储器的程序，控制开关电路，该开关电路从所述多个色粉侧端子中选择成为通信目标的色粉侧端子。

本申请的第二十二发明是在本申请的第十九至第二十一发明中任一个的鼓盒中，所述处理器位于所述鼓电路基板上。

本申请的第二十三发明是在本申请的第一发明的鼓盒中，所述鼓存储器存储有用于识别所述鼓盒的信息。

本申请的第二十四发明是在本申请的第一至第二十三发明中任一个的鼓盒中，所述鼓存储器存储有表示所述鼓盒的特性的信息。

本申请的第二十五发明是在本申请的第一至第二十四发明中任一个的鼓盒中，所述鼓存储器能够存储个体识别信息，该个体识别信息存储于安装在所述鼓盒的所述色粉盒的所述色粉存储器。

本申请的第二十六发明是在本申请的第一至第二十五发明中任一个的鼓盒中，所述鼓存储器能够存储所述色粉盒的使用历史的信息。

本申请的第二十七发明是在本申请的第一至第二十六发明中任一个的鼓盒中，所述鼓存储器具有：第一存储区域，该第一存储区域存储不可重写信息；以及第二存储区域，该第二存储区域存储可重写信息。

本申请的第二十八发明是在本申请的第二十七发明的鼓盒中，所述第二存储区域能够存储所述鼓盒的使用状况。

本申请的第二十九发明是在本申请的第二十八发明的鼓盒中，所述使用状况包含所述感光鼓的旋转次数。

本申请的第三十发明是在本申请的第二十八或第二十九发明的鼓盒中，所述使用状况包含所述感光鼓的带电时间。

本申请的第三十一发明是在本申请的第一至第三十发明中任一个的鼓盒中，所述鼓存储器位于所述鼓电路基板上。

本申请的第三十二发明是一种图像形成装置，具备本申请的第一至第三十一发明中任一个的鼓盒，在该图像形成装置中，所述色粉存储器存储有用于识别所述色粉盒的信息。

本申请的第三十三发明是一种图像形成装置，具备本申请的第一至第三十二发明中任一个的鼓盒，在该图像形成装置中，所述色粉存储器存储有表示所述色粉盒的特性的信息。

本申请的第三十四发明是一种图像形成装置，具备本申请的第一发明的鼓盒；以及控制部，在该图像形成装置中，所述鼓电路基板将存储于所述色粉存储器的信息中继到所述控制部。

本申请的第三十五发明是在本申请的第三十四发明的图像形成装置中，所述控制部能够执行如下处理：第一读取处理，该第一读取处理从所述鼓存储器读取信息；以及动作处理，该动作处理根据由所述第一读取处理读取到的信息，使所述图像形成装置动作。

本申请的第三十六发明是在本申请的第三十五发明的图像形成装置中，所述控制部能够执行如下处理：第二读取处理，该第二读取处理从所述色粉盒的所述色粉存储器读取信息；以及写入处理，该写入处理将在所述第二读取处理中读取到的信息写入到所述鼓存储器。

本申请的第三十七发明是一种图像形成装置，具备本申请的第一发明的鼓盒；以及控制部，在该图像形成装置中，所述控制部能够执行如下处理：第一判定处理，该第一判定处理判定能否与所述鼓存储器进行通信；第二判定处理，该第二判定处理判定能否与所述色粉存储器进行通信；第一错误输出处理，该第一错误输出处理输出在所述第一判定处理中发生的第一错误；以及第二错误输出处理，该第二错误输出处理输出在所述第二判定处理中发生的第二错误，所述第二错误输出处理在所述第一错误输出处理之后执行。

本申请的第三十八发明是在本申请的第三十七发明的图像形成装置中，所述第二判定处理在所述第一判定处理之后执行。

本申请的第三十九发明是在本申请的第三十七发明的图像形成装置中，所述第二判定处理与所述第一判定处理并行执行。

本申请的第四十发明是在本申请的第三十七至第三十九发明中的任一个的图像形成装置中，在所述第一一判定处理中，所述控制部向所述鼓存储器发送认证信息，并判定响应值是否与规定值一致，在所述第二二判定处理中，所述控制部向所述色粉存储器发送认证信息，并判定响应值是否与规定值一致。

本申请的第四十一发明是在本申请的第三十七至第三十九发明的任一个的图像形成装置中，还具备作为存储介质的主体存储器，在所述第一判定处理中，所述控制部向所述主体存储器和所述鼓存储器发送认证信息，并判定来自所述主体存储器的响应值与来自所述鼓存储器的响应值是否一致，在所述第二判定处理中，所述控制部向所述主体存储器和所述色粉存储器发送认证信息，并判定来自所述主体存储器的响应值与来自所述色粉存储器的响应值是否一致。

本申请的第四十二发明是在本申请的第三十七至第四十发明的任一个的图像形成装置中，还具备能够显示信息的显示器，所述显示器显示由所述第一错误输出处理输出的所述第一错误。

本申请的第四十三发明是在本申请的第三十七至第四十二发明的任一个的图像形成装置中，还具备能够显示信息的显示器，所述显示器显示由所述第二错误输出处理输出的所述第二错误。

本申请的第四十四发明是一种鼓盒，能够安装于图像形成装置，其中，具备：框架，该框架能够安装具有作为存储介质的色粉存储器的色粉盒；感光鼓；第一电端子；第二电端子；以及鼓电路基板，该鼓电路基板与所述第一电端子及所述第二电端子电连接，所述第二电端子能够与所述色粉存储器电连接，所述第一电端子将所述色粉存储器的信息中继到所述图像形成装置。

发明的效果

根据本发明，能够减少端子的数量。

附图说明

图1是图像形成装置的概念图。

图2是鼓盒的立体图。

图3是鼓盒的立体图。

图4是第一电端子、第二电端子以及将它们连接的线束的立体图。

图5是色粉盒的立体图。

图6是表示控制部、鼓电路基板以及四个色粉电路基板之间的电连接的框图。

图7是表示鼓盒安装后的处理的流程图。

图8是表示第一判定处理的流程图。

图9是表示第二判定处理的流程图。

图10是表示将主体信息写入鼓存储器的处理的流程图。

图11是表示将色粉信息写入鼓存储器的处理的流程图。

图12是表示感光鼓的旋转次数的更新处理的流程图。

图13是表示感光鼓的带电时间的更新处理的流程图。

图14是表示将错误历史写入鼓存储器的处理的流程图。

图15是表示第二实施方式的控制部、鼓电路基板以及色粉电路基板之间的电连接的框图。

图16是表示第三实施方式的控制部、鼓电路基板以及色粉电路基板之间的电连接的框图。

图17是表示第四实施方式的控制部、鼓电路基板以及色粉电路基板之间的电连接的框图。

图18是表示第四实施方式中的异常判定处理的流程图。

图19是表示第五实施方式的控制部、鼓电路基板以及色粉电路基板之间的电连接的框图。

图20是表示第六实施方式的控制部、鼓电路基板以及色粉电路基板之间的电连接的框图。

图21是表示第七实施方式的控制部、鼓电路基板以及色粉电路基板之间的电连接的框图。

图22是表示第八实施方式的控制部、鼓电路基板以及色粉电路基板之间的电连接的框图。

图23是表示第九实施方式的控制部、鼓电路基板以及色粉电路基板之间的电连接的框图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。

另外，在以下的说明中，将感光鼓的旋转轴延伸的方向称为“第一方向”。另外，将多个感光鼓排列的方向称为“第二方向”。第一方向与第二方向彼此交叉(优选正交)。将与第一方向及第二方向交叉的方向称为“第三方向”。

<1.第一实施方式>

<1-1.关于图像形成装置的结构>

图1是图像形成装置100的概念图。该图像形成装置100是电子照相方式的打印机。作为图像形成装置100的例子，可以举出激光打印机或LED打印机。如图1所示，图像形成装置100具有主体外壳101、控制部102、显示器103、鼓盒1以及多个色粉盒2。

多个色粉盒2能够单独地安装于鼓盒1。另外，安装有多个色粉盒2的鼓盒1能够安装于主体外壳101。多个色粉盒2收容彼此颜色不同(例如，青色、品红色、黄色及黑色)的色粉(显影剂)。图像形成装置100利用从多个色粉盒2供给的色粉，在印刷用纸的记录面上形成图像。安装于本实施方式的鼓盒1的色粉盒2的数量为四个。但是，安装于鼓盒1的色粉盒2的数量可以是一至三个，也可以是五个以上。

鼓盒1具有鼓电路基板15和鼓存储器151。鼓存储器151是能够读取及写入信息的存储介质。多个色粉盒2分别具有色粉电路基板24和色粉存储器241。色粉存储器241是能够读取及写入信息的存储介质。

控制部102位于图像形成装置100的主体壳体101内。控制部102例如具有电路基板、CPU等处理器105以及作为存储介质的主体存储器106。控制部102通过处理器105根据程序进行动作，来执行图像形成装置100中的各种处理。具体而言，控制部102执行第一读取处理和动作处理，该第一读取处理是从主体存储器106读取信息，该动作处理是基于通过第一读取处理读取的信息使图像形成装置100动作。

当多个色粉盒2安装于鼓盒1时，各色粉盒2的色粉电路基板24与鼓电路基板15电连接。另外，当安装有多个色粉盒2的鼓盒1被安装于主体外壳101时，控制部102与鼓电路基板15电连接。即，各色粉盒2的色粉电路基板24与控制部102经由鼓电路基板15电连接。

显示器103例如是液晶显示器或有机EL显示器。显示器103根据来自控制部102的指令，在画面上显示与图像形成装置100的动作相关的各种信息。

<1-2.关于鼓盒的结构>

接着，对鼓盒1的结构进行说明。图2及图3是鼓盒1的立体图。

如图2及图3所示，鼓盒1具有多个感光鼓11、框架12、第一电端子13、多个第二电端子14以及鼓电路基板15。在本实施方式中，感光鼓11的数量为四个。另外，第二电端子14的数量为四个。

感光鼓11是用于将从色粉盒2供给的色粉转印到印刷用纸上的部件。多个感光鼓11在第二方向上隔开间隔排列。各感光鼓11具有沿第一方向延伸的圆筒状的外周面。各感光鼓11的外周面被感光材料覆盖。另外，各感光鼓11能够以沿第一方向延伸的旋转轴为中心旋转。

框架12是保持多个感光鼓11的框体。框架12具有多个色粉盒支架121。多个色粉盒支架121在第二方向上隔开间隔排列。色粉盒2安装于色粉盒支架121。因此，能够在该框架12安装多个色粉盒2。当色粉盒2安装于色粉盒支架121时，感光鼓11的外周面与色粉盒2的后述的显影辊22的外周面接触。

图4是第一电端子13、第二电端子14、鼓电路基板15以及将它们连接的线束16、17的立体图。

当鼓盒1安装于主体外壳101时，第一电端子13与设置于主体外壳101内的端子电连接。第一电端子13例如固定于框架12的表面。但是，第一电端子13可以不能相对于框架12移动，也可以能够稍微移动。第一电端子13具有多个第一端子131。各第一端子131是露出的导体。各第一端子131与鼓电路基板15的后述的多个主体侧端子31(图6)电连接。

第二电端子14是在色粉盒2安装于色粉盒支架121时，与后述的色粉电路基板24的端子242(图6)电连接的部分。第二电端子14设置于每个色粉盒支架121。各第二电端子14位于色粉盒支架121的第一方向的端部。另外，各第二电端子14例如固定于框架12的表面。但是，第二电端子14可以不能相对于框架12移动，也可以能够稍微移动。各第二电端子14分别具有多个第二端子141。各第二端子141是露出的导体。各第二端子141与鼓电路基板15的后述的多个色粉侧端子32(图6)电连接。

鼓电路基板15是与第一电端子13及第二电端子14电连接的电路基板。鼓电路基板15例如固定于框架12的表面。如图4所示，鼓电路基板15和第一电端子13经由第一线束16电连接。另外，鼓电路基板15和第二电端子14经由第二线束17电连接。第一线束16和第二线束17例如使用包含多个导线的线束。

另外，如图4所示，鼓盒1具有作为存储介质的鼓存储器151。鼓存储器151位于鼓电路基板15上。鼓存储器151存储与鼓盒1有关的各种信息。例如，在鼓存储器151存储用于识别鼓盒1的信息及表示鼓盒1的特性的信息中的至少一个。用于识别鼓盒1的信息包含例如鼓盒1的制造序列号和表示正品的识别码中的至少一个。表示鼓盒1的特性的信息例如包含鼓盒1的适合机种、鼓盒1的规格、感光鼓11的寿命、感光鼓11的带电特性、表示是否是新品的信息、感光鼓11的旋转次数、感光鼓11的带电时间、印刷张数、错误历史中的至少一个。另外，鼓存储器151也可以不位于鼓电路基板15上。具体而言，鼓存储器151也可以位于框架12的表面。

鼓存储器151具有存储不可重写信息的第一存储区域和存储可重写信息的第二存储区域。在第一存储区域中，例如能够存储上述的制造序列号、识别码、适合机种、规格、感光鼓11的寿命、感光鼓11的带电特性中的至少一个。在第二存储区域中，例如能够存储鼓盒1的使用状况。鼓盒1的使用状况包含上述的表示鼓盒1是否是新的鼓盒的信息、感光鼓11的旋转次数、感光鼓11的带电时间、印刷张数和错误历史中的至少一个。

鼓存储器151还可以存储关于色粉盒2的信息。例如，第二存储区域能够存储安装于鼓盒1的色粉盒2的个体识别信息。个体识别信息例如从后述的色粉存储器241读取，并写入到鼓电路基板15的鼓存储器151。这样，能够区别安装于鼓盒1的色粉盒2是过去安装的色粉盒还是初次安装的色粉盒。但是，鼓存储器151也可以不能存储与色粉盒2相关的信息。

另外，第二存储区域能够存储安装于鼓盒1的色粉盒2的使用历史的信息。色粉盒2的使用历史的信息例如包含显影辊22的旋转次数、色粉的使用量、与色粉盒2有关的错误历史中的至少一个。这样，如果将色粉盒2的使用历史的信息存储于鼓存储器151，则在发生不良情况时，仅通过确认鼓存储器151，就能够进行不良情况的解析，而不用逐一确认多个色粉盒2的色粉存储器241。但是，鼓存储器151也可以不能存储安装于鼓盒1的色粉盒2的使用历史的信息。

<1-3.关于色粉盒的结构>

接着，对色粉盒2的结构进行说明。以下，使用上述的第一方向及第二方向说明安装于鼓盒1的状态下的色粉盒2的结构。

图5是色粉盒2的立体图。如图5所示，色粉盒2具有壳体21、显影辊22、多个齿轮、联接器231、齿轮盖232、支架25、色粉电路基板24以及色粉存储器241(图6)。

壳体21是能够收容色粉的框体。在壳体21，隔开间隔地形成有与第一方向大致垂直的第一外表面211和与第一方向大致垂直的第二外表面212。壳体21在第一外表面211与第二外表面212之间沿第一方向延伸。在壳体21的内部设有收容室213。色粉被收容于收容室213。另外，在壳体21形成有开口214。开口214位于第三方向上的壳体21的一端。收容室213与壳体21的外部空间经由开口214连通。

显影辊22是能够以沿第一方向延伸的旋转轴为中心旋转的辊。显影辊22位于壳体21的开口214。即，显影辊22位于第三方向上的壳体21的一端。当色粉盒2安装于鼓盒1时，显影辊22的外周面与感光鼓11的外周面接触。

色粉从收容室213经由显影辊22供给到感光鼓11的外周面。此时，承载于显影辊22的外周面的色粉根据形成于感光鼓11的外周面的静电潜像，从显影辊22向感光鼓11移动。其结果是，在感光鼓11的外周面上，静电潜像被可视像化。

多个齿轮、联接器231及齿轮盖232位于第一外表面211的第一方向的外侧。齿轮盖232例如通过螺丝固定而固定于壳体21的第一外表面211。多个齿轮的至少一部分位于壳体21的第一外表面211与齿轮盖232之间。联接器231从齿轮盖232露出。当安装有色粉盒2的鼓盒1被安装到图像形成装置100时，图像形成装置100的驱动轴与联接器231连接。从而，驱动轴的旋转通过联接器231及多个齿轮传递到显影辊22等。

色粉电路基板24被支架25保持。支架25在第一方向上位于壳体21的第一外表面211与齿轮盖232之间。但是，支架25也可以配置在色粉盒2的其他位置。另外，优选支架25能够相对于壳体21及齿轮盖232向第二方向移动。

色粉电路基板24具有多个端子242。各端子242是露出的导体。当色粉盒2安装于鼓盒1的色粉盒支架121(图3)时，各端子242与对应的第二端子141(图4)接触。在本实施方式中，端子242的数量为四个，第二端子141的数量为四个。

另外，色粉盒2具有作为存储介质的色粉存储器241(图5中省略图示。参照图6)。色粉存储器241位于色粉电路基板24上。色粉存储器241存储关于色粉盒2的各种信息。例如，在色粉存储器241中存储用于识别色粉盒2的信息和表示色粉盒2的特性的信息中的至少一个。在用于识别色粉盒2的信息中，例如包含色粉盒2的制造序列号和表示是正品的识别码中的至少一个。在表示色粉盒2的特性的信息中，例如包含色粉盒2的适合机种、色粉盒2的规格、色粉的容量、显影辊22的寿命、表示是否是新品的信息、显影辊22的总旋转次数(以下，简称为旋转次数)、印刷张数以及错误历史中的至少一个。另外，色粉存储器241也可以不位于色粉电路基板24上。具体而言，色粉存储器241也可以位于壳体21上。

<1-4.关于鼓电路基板>

接着，对鼓电路基板15的更详细的结构进行说明。图6是表示控制部102、鼓电路基板15以及色粉电路基板24之间的电连接的框图。如图6所示，鼓电路基板15具有主体侧端子31、色粉侧端子32和中继线33。

<1-4-1.关于主体侧端子>

在鼓盒1安装于主体外壳101的状态下，主体侧端子31经由上述第一电端子13(图4)与控制部102的端子104电连接。另外，在图6中，省略了对端子31和端子104的连接进行中继的第一电端子13等部件。由此，鼓电路基板15与控制部102电连接。主体侧端子31包含主体侧电压端子31a、主体侧接地端子31b、主体侧时钟端子31c以及主体侧信号端子31d。另外，如图6所示，本实施方式的主体侧端子31的数量为多个，具体而言为八个。更具体而言，主体侧电压端子31a的数量为一个，主体侧接地端子31b的数量为一个，主体侧时钟端子31c的数量为一个，主体侧信号端子31d的数量为五个。另外，控制部102的端子104的数量为多个，具体而言为八个。端子104具有电压端子104a、接地端子104b、时钟端子104c以及信号端子104d。

在鼓盒1安装于主体外壳101的状态下，主体侧电压端子31a与电压端子104a电连接。由此，从控制部102向鼓电路基板15供给电源电压。

在鼓盒1安装于主体外壳101的状态下，主体侧接地端子31b与接地端子104b电连接。由此，从控制部102向鼓电路基板15供给接地电压。

在鼓盒1安装于主体外壳101的状态下，主体侧时钟端子31c与时钟端子104c电连接。由此，从控制部102向鼓电路基板15以恒定的时间间隔供给时钟信号。

在鼓盒1安装于主体外壳101的状态下，主体侧信号端子31d与信号端子104d电连接。由此，能够在控制部102与鼓电路基板15之间收发表示各种信息的信号。在本实施方式中，通过串行通信进行信息的收发。另外，本实施方式的主体侧信号端子31d的数量为五个，信号端子104d的数量为五个。五个主体侧信号端子31d与五个信号端子104d一一对应，并且在鼓盒1安装于主体外壳101的状态下，各主体侧信号端子31d与对应的信号端子104d电连接。

<1-4-2.关于色粉侧端子>

在色粉盒2安装于框架12的状态下，色粉侧端子32经由上述的第二电端子14(图4)与色粉盒2的色粉电路基板24电连接。由此，鼓电路基板15与色粉电路基板24电连接。如图6所示，本实施方式的色粉侧端子32的数量为十六个。另外，在图6中，省略了对端子32和端子242的连接进行中继的第二电端子14等部件。

以下，将安装于鼓盒1的四个色粉盒2称为第一色粉盒2A、第二色粉盒2B、第三色粉盒2C以及第四色粉盒2D。并且，将第一色粉盒2A的色粉电路基板24称为第一色粉电路基板24A，将第二色粉盒2B的色粉电路基板24称为第二色粉电路基板24B，将第三色粉盒2C的色粉电路基板24称为第三色粉电路基板24C，将第四色粉盒2D的色粉电路基板24称为第四色粉电路基板24D。

色粉侧端子32包括：第一组32A，该第一组32A具有四个色粉侧端子32；第二组32B，该第二组32B具有四个色粉侧端子32；第三组32C，该第三组32C具有四个色粉侧端子32；以及第四组32D，该第四组32D具有四个色粉侧端子32。

第一组32A的色粉侧端子32在第一色粉盒2A安装于框架12的状态下与第一色粉电路基板24A电连接。第二组32B的色粉侧端子32在第二色粉盒2B安装于框架12的状态下与第二色粉电路基板24B电连接。第三组32C的色粉侧端子32在第三色粉盒2C安装于框架12的状态下与第三色粉电路基板24C电连接。第四组32D的色粉侧端子32在第四色粉盒2D安装于框架12的状态下与第四色粉电路基板24D电连接。

各组的四个色粉侧端子32包含色粉侧电压端子32a、色粉侧接地端子32b、色粉侧时钟端子32c以及色粉侧信号端子32d。

各色粉侧电压端子32a经由后述的电压中继线33a与主体侧电压端子31a电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧电压端子32a与该色粉盒2的电压端子242a电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给电源电压。

各色粉侧接地端子32b经由后述的接地中继线33b与主体侧接地端子31b电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧接地端子32b与该色粉盒2的接地端子242b电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给接地电压。

各色粉侧时钟端子32c经由后述的时钟中继线33c与主体侧时钟端子31c电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧时钟端子32c与该色粉盒2的时钟端子242c电连接。由此，从控制部102经由鼓电路基板15以恒定的时间间隔向色粉电路基板24供给时钟信号。

各色粉侧信号端子32d经由后述的信号中继线33d与主体侧信号端子31d中的任一个电连接。第一组32A的色粉侧信号端子32d、第二组32B的色粉侧信号端子32d、第三组32C的色粉侧信号端子32d以及第四组32D的色粉侧信号端子32d分别与不同的主体侧信号端子31d电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧信号端子32d与该色粉盒2的信号端子242d电连接。由此，能够在控制部102和色粉电路基板24之间经由鼓电路基板15收发表示各种信息的信号。

<1-4-3.关于中继线>

中继线33包含电压中继线33a、接地中继线33b、时钟中继线33c以及信号中继线33d。如图6所示，本实施方式的中继线33的数量为多个，具体而言为八个。更具体而言，电压中继线33a的数量为一个，接地中继线33b的数量为一个，时钟中继线33c的数量为一个，信号中继线33d的数量为五个。

电压中继线33a的一个端部与主体侧电压端子31a电连接。电压中继线33a的另一端部分支为五个。具体而言，电压中继线33a的另一端部包含第一端部、第二端部、第三端部、第四端部以及第五端部。电压中继线33a的第一端部与第一组32A的色粉侧电压端子32a电连接。电压中继线33a的第二端部与第二组32B的色粉侧电压端子32a电连接。电压中继线33a的第三端部与第三组32C的色粉侧电压端子32a电连接。电压中继线33a的第四端部与第四组32D的色粉侧电压端子32a电连接。电压中继线33a的第五端部与鼓存储器151电连接。因此，在鼓电路基板15中，输入到主体侧电压端子31a的电源电压被供给到四个色粉侧电压端子32a及鼓存储器151。这样，通过共用主体侧电压端子31a，能够减少主体侧端子31的数量。

接地中继线33b的一个端部与主体侧接地端子31b电连接。接地中继线33b的另一端部分支为五个。具体而言，接地中继线33b的另一端部包含第一端部、第二端部、第三端部、第四端部以及第五端部。接地中继线33b的第一端部与第一组32A的色粉侧接地端子32b电连接。接地中继线33b的第二端部与第二组32B的色粉侧接地端子32b电连接。接地中继线33b的第三端部与第三组32C的色粉侧接地端子32b电连接。接地中继线33b的第四端部与第四组32D的色粉侧接地端子32b电连接。接地中继线33b的第五端部与鼓存储器151电连接。因此，在鼓电路基板15中，输入到主体侧接地端子31b的接地电压被供给到四个色粉侧接地端子32b及鼓存储器151。这样，通过共用主体侧接地端子31b，能够减少主体侧端子31的数量。

时钟中继线33c的一个端部与主体侧时钟端子31c电连接。时钟中继线33c的另一端部分支为五个。具体而言，时钟中继线33c的另一端部包含第一端部、第二端部、第三端部、第四端部以及第五端部。时钟中继线33c的第一端部与第一组32A的色粉侧时钟端子32c电连接。时钟中继线33c的第二端部与第二组32B的色粉侧时钟端子32c电连接。时钟中继线33c的第三端部与第三组32C的色粉侧时钟端子32c电连接。时钟中继线33c的第四端部与第四组32D的色粉侧时钟端子32c电连接。时钟中继线33c的第五端部与鼓存储器151电连接。因此，在鼓电路基板15中，输入到主体侧时钟端子31c的时钟信号被供给到四个色粉侧时钟端子32c及鼓存储器151。这样，通过共用主体侧时钟端子31c，能够减少主体侧端子31的数量。

信号中继线33d的数量为五个。信号中继线33d的一个端部与主体侧信号端子31d电连接。信号中继线33d的另一端部包含第一端部和第二端部中的任一个。信号中继线33d的第一端部与色粉侧信号端子32d电连接。信号中继线33d的第二端部与鼓存储器151电连接。具有第一端部的信号中继线33d的数量为四个，具有第二端部的信号中继线33d的数量为一个。即，四个主体侧信号端子31d与四个色粉侧信号端子32d通过具有第一端部的信号中继线33d一对一地连接。另外，一个主体侧信号端子31d与鼓存储器151通过具有第二端部的信号中继线33d一对一地连接。

<1-4-4.关于基于鼓电路基板的信息中继>

这样，在安装有色粉盒2的鼓盒1安装于主体外壳101的状态下，控制部102与色粉电路基板24经由鼓电路基板15电连接。因此，鼓电路基板15能够在控制部102与色粉电路基板24之间中继信息。例如，鼓电路基板15能够通过第二电线束17(图4)及色粉侧端子32获取存储于各色粉存储器241的信息，并通过主体侧端子31及第一电线束16(图4)将获取的信息输出到控制部102。另外，鼓电路基板15还能够经由第一线束16及主体侧端子31获取从控制部102供给的信息，并经由色粉侧端子32及第二线束17将获取的信息输出到色粉电路基板24。

另外，如后述的第二实施方式～第九实施方式那样，存在鼓盒1具有多路转换器34、晶体管阵列35、CPU37等的情况。而且，存在鼓电路基板15在控制部102与色粉电路基板24之间，经由这些多路转换器34、晶体管阵列35、CPU37来中继信息的情况。

这样，如果通过鼓电路基板15对控制部102和色粉电路基板24进行中继，则与对控制部102分别直接连接鼓电路基板15和色粉电路基板24的情况相比，能够减少端子的数量。例如，如图6所示，能够经由共用的一个主体侧电压端子31a向鼓存储器151和色粉存储器241输出电源电压。能够经由共用的一个主体侧接地端子31b向鼓存储器151和色粉存储器241输出接地电压。能够经由共用的一个主体侧时钟端子31c向鼓存储器151和色粉存储器241输出时钟信号。由此，能够减少控制部102的端子104的数量。

特别是，在如本实施方式那样存在多个色粉电路基板24的情况下，通过由鼓电路基板15对控制部102和多个色粉电路基板24进行中继，能够进一步减少端子的数量。例如，如图6所示，能够经由共用的一个主体侧电压端子31a向多个色粉电路基板24输出电源电压。另外，如图6所示，能够经由共用的一个主体侧接地端子31b向多个色粉电路基板24输出接地电压。另外，如图6所示，能够经由共用的一个主体侧时钟端子31c向多个色粉电路基板24输出时钟信号。由此，能够进一步减少控制部102的端子104的数量。

<1-5.关于鼓盒安装后的处理>

接着，对鼓盒1被安装到主体外壳101之后由控制部102执行的处理进行说明。图7是表示控制部102的该处理的流程图。

当鼓盒1被安装到主体外壳101并且主体外壳101的前表面的盖被关闭时，控制部102首先执行第一判定处理(步骤S1)。第一判定处理是控制部102判定是否能够与鼓存储器151通信，并且进行鼓存储器的认证的处理。

图8是表示第一判定处理的详细的流程图。在第一判定处理中，首先，控制部102的处理器105向主体存储器106发送认证信息(第二鼓认证信息)(步骤S11)(第三发送处理)。例如，处理器105读取存储于主体存储器106的某个存储区域的认证信息(第二鼓认证信息)。然后，处理器105将所读取的认证信息(第二鼓认证信息)发送到主体存储器106的其他区域，从而将该认证信息存储到主体存储器106的其他区域。当从处理器105接收到认证信息时，主体存储器106将响应值(第三响应值)发送到处理器105。然后，处理器105判定是否接收到来自主体存储器106的响应值(第三响应值)(步骤S12)。

在处理器105没有接收到来自主体存储器106的响应值的情况下，处理器105与主体存储器106之间的通信无效(步骤S12：否)。在该情况下，处理器105输出错误(步骤S13)。具体而言，例如，处理器105读取存储于主体存储器106的主体通信错误消息信息。然后，处理器105将读取的主体通信错误消息信息显示在显示器103上。

另一方面，在处理器105接收到来自主体存储器106的响应值的情况下，处理器105与主体存储器106之间的通信有效(步骤S12：是)。在该情况下，处理器105将认证信息(在S11中存储于其它区域的认证信息)(第一鼓认证信息)发送到鼓存储器151(步骤S14)(第一发送处理)。例如，处理器105读取存储于主体存储器106的认证信息。然后，处理器105将读取的认证信息发送到鼓存储器151。然后，处理器105将该认证信息存储到鼓存储器151。当从处理器105接收到认证信息时，主体存储器106将响应值(第一响应值)发送到处理器105。然后，处理器105判定是否接收到来自鼓存储器151的响应值(第一响应值)。

当处理器105没有接收到来自鼓存储器151的响应值时，处理器105与鼓存储器151之间的通信无效(步骤S15：否)。在该情况下，处理器105输出错误(步骤S16)(第一错误输出处理)。具体而言，例如，处理器105读取存储于主体存储器106的鼓通信错误消息信息。然后，处理器105将读取的鼓通信错误消息信息显示在显示器103上。

另一方面，在处理器105接收到来自鼓存储器151的响应值(第一接收处理)的情况下，处理器105与鼓存储器151之间的通信有效(步骤S15：是)。在该情况下，处理器105接着将来自主体存储器106的响应值(第三响应值)与来自鼓存储器151的响应值(第一响应值)进行比较(步骤S17)(第一比较处理)。处理器105判定来自主体存储器106的响应值(第三响应值)与来自鼓存储器151的响应值(第一响应值)是否一致(步骤S18)。

在来自主体存储器106的响应值(第三响应值)与来自鼓存储器151的响应值(第一响应值)不一致的情况下(步骤S18：否)，第一判定处理中的鼓存储器151的认证失败。在该情况下，处理器105输出错误(步骤S19)(第一错误输出处理)。具体而言，例如，处理器105读取存储于主体存储器106的鼓认证错误消息信息。然后，处理器105将读取的鼓认证错误消息信息显示在显示器103上。

另一方面，在来自主体存储器106的响应值(第三响应值)与来自鼓存储器151的响应值(第一响应值)一致的情况下(步骤S18：是)，第一判定处理中的鼓存储器151的认证成功。在该情况下，处理器105进入步骤S2的处理。

另外，控制部102也可以在主体存储器106存储第一规定值。然后，在步骤S17(第一比较处理)中，处理器105可以将来自鼓存储器151的响应值(第一响应值)与第一规定值进行比较。具体而言，处理器105也可以判定来自鼓存储器151的响应值(第一响应值)与第一规定值是否一致。

在该情况下，如果来自鼓存储器151的响应值与第一规定值不一致，则鼓存储器151的认证失败。因此，处理器105输出错误。另外，如果来自鼓存储器151的响应值与第一规定值一致，则鼓存储器151的认证成功。因此，处理器105进入步骤S2的处理。

再次参照图7。当鼓存储器151的认证成功时，接着，处理器105读取存储于鼓存储器151的信息(步骤S2)。这里读取的信息包含例如上述的鼓盒1的制造序列号、表示是正品的识别码、鼓盒1的适合机种、鼓盒1的规格、感光鼓11的寿命、感光鼓11的带电特性、表示是否是新品的信息、感光鼓11的旋转次数、感光鼓11的带电时间、印刷张数、错误历史中的至少一个。

然后，处理器105判定从鼓存储器151读取的信息是否正常(步骤S3)。具体而言，判定从鼓存储器151读取的信息是否符合规定的条件。

在从鼓存储器151读取的信息不正常的情况下，该信息不符合规定的条件(步骤S4：否)。在该情况下，处理器105输出错误(步骤S5)。具体而言，例如，处理器105读取存储于主体存储器106的鼓错误消息信息。然后，处理器105将读取的鼓错误消息信息显示在显示器103上。

另一方面，在从鼓存储器151读取的信息正常的情况下，该信息符合规定的条件(步骤S4：是)。在该情况下，处理器105执行第二判定处理(步骤S6)。第二判定处理是控制部102判定是否能够与色粉存储器241通信，并且进行色粉存储器241的认证的处理。

图9是表示第二判定处理的详细的流程图。在第二判定处理中，首先，处理器105向主体存储器106发送认证信息(第二色粉认证信息)(步骤S61)(第四发送处理)。例如，处理器105通过将存储于主体存储器106的某个存储区域的认证信息发送到主体存储器106的其他区域，从而将该认证信息存储到主体存储器106的其他区域。当从处理器105接收到认证信息时，主体存储器106将响应值(第四响应值)发送到处理器105。然后，处理器105判定是否接收到来自主体存储器106的响应值(第四响应值)(步骤S62)。

在处理器105没有接收到来自主体存储器106的响应值的情况下，处理器105与主体存储器106之间的通信无效(步骤S62：否)。在该情况下，处理器105输出错误(步骤S63)。具体而言，例如，处理器105读取存储于主体存储器106的主体通信错误消息信息。然后，处理器105将读取的主体通信错误消息信息显示在显示器103上。

另一方面，在处理器105接收到来自主体存储器106的响应值的情况下，处理器105与主体存储器106之间的通信有效(步骤S62：是)。在该情况下，处理器105接着向色粉存储器241发送认证信息(在S61中存储于其他区域的认证信息)(第一色粉认证信息)(步骤S64)(第二发送处理)。例如，处理器105读取存储于主体存储器106的认证信息，并将读取的认证信息发送到色粉存储器241，从而将该认证信息存储到色粉存储器241。当从处理器105接收到认证信息时，色粉存储器241向处理器105发送响应值(第二响应值)。然后，处理器105判定是否接收到来自色粉存储器241的响应值(第二响应值)(步骤S65)。

在处理器105没有接收到来自鼓存储器151的响应值的情况下，处理器105与色粉存储器241之间的通信无效(步骤S65：否)。在该情况下，处理器105输出错误(步骤S66)(第二错误输出处理)。具体而言，例如，处理器105读取存储于主体存储器106的色粉通信错误消息信息。然后，处理器105将读取的色粉通信错误消息信息显示在显示器103上。

另一方面，在处理器105接收到来自鼓存储器151的响应值(第二接收处理)的情况下，处理器105与色粉存储器241之间的通信有效(步骤S65：是)。在该情况下，处理器105将来自主体存储器106的响应值(第四响应值)与来自色粉存储器241的响应值(第二响应值)进行比较(步骤S67)(第二比较处理)。具体而言，处理器105判定来自主体存储器106的响应值(第四响应值)与来自色粉存储器241的响应值(第二响应值)是否一致。

在来自主体存储器106的响应值与来自色粉存储器241的响应值不一致的情况下(步骤S68：否)，第二判定处理中的色粉存储器241的认证失败。在这种情况下，处理器105输出错误(步骤S69)(第二错误输出处理)。具体而言，例如，处理器105读取存储于主体存储器106的色粉认证错误消息信息。然后，处理器105将读取的色粉认证错误消息信息显示在显示器103上。在显示器103上显示表示错误的消息。

另一方面，在来自主体存储器106的响应值与来自色粉存储器241的响应值一致的情况下(步骤S68：是)，第二判定处理中的色粉存储器241的认证成功。在该情况下，处理器105进入步骤S7的处理。

另外，控制部102也可以在主体存储器106存储第二规定值。然后，在步骤S67(第二比较处理)中，处理器105可以将来自色粉存储器241的响应值(第二响应值)与第二规定值进行比较。具体而言，处理器105也可以判定来自色粉存储器241的响应值(第二响应值)与第二规定值是否一致。

在该情况下，如果来自色粉存储器241的响应值与第二规定值不一致，则色粉存储器241的认证失败。因此，处理器105输出错误。另外，如果来自色粉存储器241的响应值与第二规定值一致，则色粉存储器241的认证成功。因此，处理器105进入步骤S7的处理。

再次参照图7。当色粉存储器241的认证成功时，处理器105读取存储于色粉存储器241的信息(步骤S7)。这里读取的信息例如包含上述的色粉盒2的制造序列号、表示是正品的识别码、色粉盒2的适合机种、色粉盒2的规格、色粉的容量、显影辊22的寿命、表示是否是新品的信息、显影辊22的旋转次数、印刷张数、错误历史中的至少一个。

然后，处理器105判定从色粉存储器241读取的信息是否正常(步骤S8)。具体而言，判定从色粉存储器241读取的信息是否符合规定的条件。

在从色粉存储器241读取的信息不正常的情况下，该信息不符合规定的条件(步骤S9：否)。在该情况下，处理器105输出错误(步骤S10)。具体而言，例如，处理器105读取存储于主体存储器106的色粉错误消息信息。然后，处理器105将读取的色粉错误消息信息显示在显示器103上。

另一方面，在从色粉存储器241读取的信息正常的情况下，该信息符合规定的条件(步骤S9：是)。在该情况下，处理器105处于等待印刷指令的输入的待机状态。

另外，对多个色粉盒2的色粉存储器241分别执行步骤S6～S10的处理。

如上所述，在该图像形成装置100中，在鼓盒1安装到主体外壳101之后，首先，对鼓存储器151进行第一判定处理(步骤S1)，然后，对色粉存储器241进行第二判定处理(步骤S2)。由此，能够高效地进行对鼓存储器151的第一判定处理和对色粉存储器241的第二判定处理。

即，在该图像形成装置100中，控制部102与色粉电路基板24经由鼓电路基板15连接。因此，如果在第一判定处理之前执行第二判定处理，则在第二判定处理的结果是错误的情况下，不知道是控制部102与鼓电路基板15之间的通信存在问题，还是鼓电路基板15与色粉电路基板24之间的通信存在问题。因此，为了区分错误，还需要继续进行第一判定处理。与此相对，如上所述，如果在第二判定处理之前进行第一判定处理，则在第一判定处理的结果为错误的情况下，第二判定处理也必定成为错误，因此能够省略第二判定处理。由此，能够省略不必要的判定处理，使第一判定处理及第二判定处理高效化。

另外，处理器105将第一判定处理的步骤S16或步骤S19的错误(第一错误)优先于第二判定处理的步骤S66或步骤S19的错误(第二错误)输出。具体而言，例如，处理器105在表示第二错误的消息之前在显示器103上显示表示第一错误的消息。这样，图像形成装置100的用户能够在对色粉电路基板24的通信不良之前，对鼓电路基板15的通信不良进行处理。由此，能够高效地进行错误的处理。

即，当第二错误优先于第一错误输出时，则不知道第二错误是由控制部102与鼓电路基板15之间的通信不良情况引起的还是由鼓电路基板15与色粉电路基板24之间的通信不良情况引起的。因此，有时在用户的应对中产生浪费。与此相对，如上所述，如果优先于第二错误而输出第一错误，则认为该第一错误必然是由控制部102与鼓电路基板15之间的通信不良引起的。另外，在不输出第一错误而输出第二错误的情况下，该第二错误被认为必然是由鼓电路基板15与色粉电路基板24之间的通信不良情况引起的。因此，图像形成装置100的用户能够适当地判断应处理的部位。

另外，在上述的例子中，处理器105在第一判定处理(步骤S1)之后执行第二判定处理(步骤S6)。但是，处理器105也可以并行地执行第一判定处理及第二判定处理，并且相比于第二错误优先输出第一错误。具体而言，处理器105也可以如上述的例子那样，在第二错误之前显示输出第一错误。或者，处理器105也可以同时输出第一错误和第二错误，并且以可视性比第二错误高的方式显示第一错误。例如，处理器105也可以将第一错误显示为比第二错误大或浓。

此外，在上述的例子中，在第一判定处理及第二判定处理中，控制部102在发送认证信息之后接收响应信息。即，在第一判定处理及第二判定处理中，控制部102进行基于通信的往返的认证。然而，第一判定处理及第二判定处理可以是基于单向通信的判定处理。

<1-6.关于将主体信息写入鼓存储器>

图10是表示能够追加到图7的处理中的处理的例子的流程图。在图10的例子中，在步骤S4中，在从鼓存储器151读取的信息正常的情况下，处理器105首先确认存储于主体存储器106的信息(以下称为“主体信息”)是否被更新(步骤S101)。然后，在主体信息未被更新的情况下(步骤S101：否)，直接进入步骤S6的处理。

另一方面，在更新了主体信息的情况下(步骤S101：是)，处理器105将存储于主体存储器106的主体信息写入鼓存储器151(步骤S102)。具体而言，处理器105执行从主体存储器106读取主体信息的读取处理和将读取的主体信息写入鼓存储器151的写入处理。

主体信息例如包含用于识别图像形成装置100的信息以及表示图像形成装置100的特性的信息中的至少一个。用于识别图像形成装置100的信息例如包含图像形成装置100的制造序列号。表示图像形成装置100的特性的信息例如包含图像形成装置100的机种代码、图像形成装置100的规格、图像形成装置100的部件的特性、图像形成装置100的使用历史、图像形成装置100的错误历史中的至少一个。

这样，如果将与图像形成装置100有关的信息的一部分存储到鼓存储器151，则能够根据存储于鼓存储器151的信息，知道图像形成装置100的状态。因此，当图像形成装置100发生不良情况时，制造商可以仅回收鼓存储器151，而不回收图像形成装置100，并且可以基于存储于鼓存储器151的主体信息来分析不良情况。

<1-7.关于将色粉信息写入鼓存储器>

图11是表示能够附加到图7的处理的处理的例子的流程图。在图11的例子中，在步骤S9中，在从色粉存储器241读取的信息正常的情况下，处理器105首先确认是否更新了存储于色粉存储器241的信息(以下称为“色粉信息”)(步骤S201)。然后，在色粉信息未被更新的情况下(步骤S201：否)，直接成为等待印刷指示的输入的待机状态。

另一方面，在更新了色粉信息的情况下(步骤S201：是)，处理器105将存储于色粉存储器241的色粉信息写入到鼓存储器151(步骤S202)。具体而言，处理器105执行从色粉存储器241读取色粉信息的读取处理和将读取的色粉信息写入鼓存储器151的写入处理。

另外，在步骤S201中，对四个色粉盒2的色粉存储器241分别确认是否更新了色粉信息。然后，在至少一个色粉存储器241中更新了色粉信息的情况下，执行步骤S202。然后，将确认了更新的全部的色粉存储器241的色粉信息写入鼓存储器151。

色粉信息例如包含上述的色粉盒2的制造序列号、表示是正品的识别码、色粉盒2的适合机种、色粉盒2的规格、色粉的容量、显影辊22的寿命、表示是否是新品的信息、显影辊22的旋转次数、印刷张数、错误历史中的至少一个。

这样，如果将与色粉盒2有关的信息的一部分存储到鼓存储器151，则能够根据存储于鼓存储器151的信息，知道安装于鼓盒1的色粉盒2的信息。因此，当鼓盒1及四个色粉盒2中的任何一个发生不良情况时，制造商能够仅回收鼓存储器151，而不用将鼓盒1及四个色粉盒2全部回收，并且能够基于存储于鼓存储器151的色粉信息来分析不良情况。

此外，当色粉盒2安装于鼓盒1时，可以基于存储于鼓存储器151的信息来确定色粉盒2是否在过去被安装。

<1-8.关于鼓旋转次数的更新处理>

如上所述，鼓存储器151能够存储感光鼓11的旋转次数。感光鼓11的旋转次数是开始使用感光鼓11后的感光鼓11旋转的累计数。随着图像形成装置100中的印刷处理的执行，存储于鼓存储器151的感光鼓11的旋转次数被更新。以下，参照图12的流程图对该感光鼓11的旋转次数的更新处理进行说明。

图像形成装置100具有用于检测感光鼓11的旋转的传感器(未示出)。传感器在感光鼓11每旋转一周时输出检测信号。图12的处理与印刷处理并行进行。即，图12的处理与印刷处理同时开始，并与印刷处理同时结束。当执行印刷处理时，控制部102的处理器105首先从鼓存储器151读取感光鼓11的旋转次数。然后，处理器105监视是否有检测信号(步骤S301)。在没有检测信号时(步骤S301：否)，处理器105继续监视检测信号。当感光鼓11旋转一周时，传感器输出检测信号(步骤S301：是)。然后，处理器105将感光鼓11的旋转次数增加一次(步骤S302)。

接着，处理器105判定从鼓存储器151读取的旋转次数(上次更新后的旋转次数)与增加后的旋转次数的差是否达到规定次数(步骤S303)。规定次数例如可以存储于主体存储器106。在上次更新后的旋转次数与增加后的旋转次数之差小于规定次数的情况下(步骤S303：否)，处理器105继续重复步骤S301～S303的处理。

最后，当上次更新后的旋转次数与增加后的旋转次数之差达到规定次数时(步骤S303：是)，处理器105将该时刻的增加后的旋转次数写入鼓存储器151。即，处理器105更新存储于鼓存储器151的感光鼓11的旋转次数(步骤S304)。

另外，处理器105对四个感光鼓11分别执行步骤S301～S304的处理。

这样，如果每隔规定时间更新存储于鼓存储器151的感光鼓11的旋转次数，则不需要在图像形成装置100的主体存储器106中管理感光鼓11的旋转次数的信息。即使在多个图像形成装置100之间交换使用鼓盒1，也能够对每个鼓盒1适当地管理感光鼓11的旋转次数。因此，可以基于存储于鼓存储器151的感光鼓11的旋转次数来适当地判断感光鼓11的寿命。

特别是，在图12的例子中，不是每旋转一次更新鼓存储器151中存储的感光鼓11的旋转次数，而是每旋转规定次数更新。这样，能够减轻处理器105的处理负担。因此，能够抑制印刷处理的延迟。

<1-9.关于带电时间的更新处理>

如上所述，鼓存储器151能够存储感光鼓11的带电时间。感光鼓11的带电时间是在开始使用感光鼓11后，通过带电器(省略图示)使感光鼓11带电的累计时间。存储于鼓存储器151的感光鼓11的带电时间随着图像形成装置100中的印刷处理的执行而更新。以下，参照图13的流程图，对该感光鼓11的带电时间的更新处理进行说明。

图13的处理与印刷处理并行进行。即，图13的处理与印刷处理同时开始，并与印刷处理同时结束。当执行印刷处理时，控制部102的处理器105首先从鼓存储器151读取感光鼓11的带电时间。然后，处理器105监视感光鼓11是否带电(步骤S401)。当鼓存储器151未带电时(步骤S401：否)，处理器105继续监视感光鼓11是否带电。当感光鼓11带电时(步骤S401：是)，处理器105测量感光鼓11的带电时间(步骤S402)。然后，将从鼓存储器151读取的带电时间增加所测量的带电时间。

接着，处理器105判定从鼓存储器151读取的带电时间(上次更新后的带电时间)与增加后的带电时间的差是否达到规定时间(步骤S403)。规定时间例如可以预先存储于主体存储器106。在上次更新后的带电时间与增加后的带电时间的差未达到规定时间的情况下(步骤S403：否)，处理器105继续重复步骤S401～S403的处理。

当上次更新后的带电时间与增加后的带电时间的差达到规定时间时(步骤S403：是)，处理器105将该时刻的增加后的带电时间写入鼓存储器151。即，处理器105更新存储于鼓存储器151的感光鼓11的带电时间(步骤S404)。

另外，处理器105对四个感光鼓11分别执行步骤S401～S404的处理。

这样，如果每隔规定时间更新存储于鼓存储器151的感光鼓11的带电时间，则不需要在主体存储器106中管理感光鼓11的带电时间的信息。即使在多个图像形成装置100之间交换使用鼓盒1，也能够对每个鼓盒1适当地管理感光鼓11的带电时间。因此，基于存储于鼓存储器151的感光鼓11的带电时间，能够适当地判断感光鼓11的寿命。

特别是，在图13的例子中，不是连续更新存储于鼓存储器151的感光鼓11的带电时间，而是每隔规定时间进行更新。这样，能够减轻处理器105的处理负担。因此，能够抑制印刷处理的延迟。

<1-10.关于错误发生时的处理>

如上所述，鼓存储器151能够存储错误历史。当鼓盒1中发生错误时，错误历史被写入鼓存储器151。下面，参照图14的流程图，对将该错误历史写入鼓存储器151的处理进行说明。

在以下的说明中，鼓盒1的四个感光鼓11被称为第一感光鼓11A、第二感光鼓11B、第三感光鼓11C以及第四感光鼓11D。

图14的处理与印刷处理并行进行。即，图14的处理与印刷处理同时开始，并与印刷处理同时结束。在执行印刷处理时，控制部102的处理器105始终监视是否有错误(步骤S501)。错误由主体外壳101内的传感器检测。当没有检测到错误时(步骤S501：否)，处理器105继续监视错误。

当发生错误时(步骤S501：是)，处理器105首先判定该错误是否与第一感光鼓11A相关联(步骤S502)。该判定例如通过检测出错误的传感器是否是与第一感光鼓11A对应的传感器来进行判定。在错误与第一感光鼓11A相关联的情况下(步骤S502：是)，处理器105将错误历史写入鼓存储器151的第一错误存储区域(步骤S503)。在错误历史中，例如包含错误的发生时刻及错误的种类中的至少一种。

另一方面，在发生的错误不与第一感光鼓11A相关联的情况下(步骤S502：否)，处理器105接着判定该错误是否与第二感光鼓11B相关联(步骤S504)。该判定例如通过检测出错误的传感器是否是与第二感光鼓11B对应的传感器来进行判定。在错误与第二感光鼓11B相关联的情况下(步骤S504：是)，处理器105将错误历史写入鼓存储器151的与第一错误存储区域不同的第二错误存储区域(步骤S505)。在错误历史中，例如包含错误的发生时刻及错误的种类中的至少一种。

另一方面，在发生的错误不与第二感光鼓11B相关联的情况下(步骤S504：否)，处理器105接着判定该错误是否与第三感光鼓11C相关联(步骤S506)。该判定例如通过检测出错误的传感器是否是与第三感光鼓11C对应的传感器来进行判定。在错误与第三感光鼓11C相关联的情况下(步骤S506：是)，处理器105将错误历史写入鼓存储器151的与第一错误存储区域及第二错误存储区域不同的第三错误存储区域(步骤S507)。在错误历史中，例如包含错误的发生时刻及错误的种类中的至少一种。

另一方面，在发生的错误不与第三感光鼓11C相关联的情况下(步骤S506：否)，处理器105接着判定该错误是否与第四感光鼓11D相关联(步骤S508)。该判定例如通过检测出错误的传感器是否是与第四感光鼓11D对应的传感器来进行判定。在错误与第四感光鼓11D相关联的情况下(步骤S508：是)，处理器105将错误历史写入鼓存储器151的与第一错误存储区域～第三错误存储区域不同的第四错误存储区域(步骤S509)。在错误历史中，例如包含错误的发生时刻及错误的种类中的至少一种。

如上所述，处理器105基于存储于鼓存储器151的鼓旋转次数、带电时间、错误历史等信息，执行印刷处理。例如，在判定为鼓旋转次数小于规定旋转次数的情况下，处理器105执行通常的印刷处理，在判定为鼓旋转次数为规定旋转次数以上的情况下，处理器105进行显示催促更换感光鼓11的消息的处理。

另外，在存储于色粉存储器241的鼓旋转次数、带电时间、错误历史等信息没有存储到鼓存储器151的情况下，处理器105也可以从色粉存储器241读取该信息，从而执行印刷处理。

在以下的实施方式中，仅对与第一实施方式不同的结构进行说明，并省略对与第一实施方式相同的结构的说明。

<2.第二实施方式>

图15是表示第二实施方式的控制部102、鼓电路基板15以及四个色粉电路基板24之间的电连接的框图。在图15的例子中，鼓盒1具备鼓电路基板15、鼓存储器151以及多路转换器34。鼓电路基板15具有主体侧端子31、色粉侧端子32以及中继线33。鼓存储器151及多路转换器34位于鼓电路基板15上。此外，鼓存储器151及多路转换器34可以不位于鼓电路基板15上。具体而言，鼓存储器151可以位于框架12的表面。

<2-1.关于主体侧端子>

在鼓盒1安装于主体外壳101的状态下，主体侧端子31经由上述第一电端子13(图4)与控制部102的端子104电连接。由此，鼓电路基板15与控制部102电连接。如图15所示，本实施方式的主体侧端子31的数量为多个，具体而言为七个。具体而言，主体侧电压端子31a的数量为一个，主体侧接地端子31b的数量为一个，主体侧时钟端子31c的数量为一个，主体侧信号端子31d的数量为四个。另外，信号端子104d的数量为四个。

在鼓盒1安装于主体外壳101的状态下，主体侧电压端子31a与电压端子104a电连接。由此，从控制部102向鼓电路基板15供给电源电压。

在鼓盒1安装于主体外壳101的状态下，主体侧接地端子31b与接地端子104b电连接。由此，从控制部102向鼓电路基板15供给接地电压。

在鼓盒1安装于主体外壳101的状态下，主体侧时钟端子31c与时钟端子104c电连接。由此，从控制部102向鼓电路基板15以恒定的时间间隔供给时钟信号。

在鼓盒1安装于主体外壳101的状态下，各主体侧信号端子31d与对应的信号端子104d电连接。由此，能够在控制部102与鼓电路基板15之间收发表示各种信息的信号。

<2-2.关于色粉侧端子>

在色粉盒2安装于框架12的状态下，色粉侧端子32经由上述的第二电端子14(图4)与该色粉盒2的色粉电路基板24电连接。由此，鼓电路基板15与色粉电路基板24电连接。如图15所示，本实施方式的色粉侧端子32的数量为多个，具体而言为十六个。

色粉侧端子32包含：第一组32A，该第一组32A具有四个色粉侧端子32；第二组32B，该第二组32B具有四个色粉侧端子32；第三组32C，该第三组32C具有四个色粉侧端子32；以及第四组32D，该第四组32D具有四个色粉侧端子32。

第一组32A的色粉侧端子32在第一色粉盒2A安装于框架12的状态下与第一色粉电路基板24A电连接。第二组32B的色粉侧端子32在第二色粉盒2B安装于框架12的状态下与第二色粉电路基板24B电连接。第三组32C的色粉侧端子32在第三色粉盒2C安装于框架12的状态下与第三色粉电路基板24C电连接。第四组32D的色粉侧端子32在第四色粉盒2D安装于框架12的状态下与第四色粉电路基板24D电连接。

各组的色粉侧端子32包含色粉侧电压端子32a、色粉侧接地端子32b、色粉侧时钟端子32c以及色粉侧信号端子32d。

各色粉侧电压端子32a经由后述的电压中继线33a与主体侧电压端子31a电连接。另外，在色粉盒2安装于框架12(图2)的状态下，对应的色粉侧电压端子32a与该色粉盒2的电压端子242a电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给电源电压。

各色粉侧接地端子32b经由后述的接地中继线33b与主体侧接地端子31b电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧接地端子32b与该色粉盒2的接地端子242b电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给接地电压。

各色粉侧时钟端子32c经由后述的时钟中继线33c与主体侧时钟端子31c电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧时钟端子32c与该色粉盒2的时钟端子242c电连接。由此，从控制部102经由鼓电路基板15以恒定的时间间隔向色粉电路基板24供给时钟信号。

各色粉侧信号端子32d经由对应的信号中继线33d(后述)与多路转换器34电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧信号端子32d与该色粉盒2的信号端子242d电连接。

<2-3.关于中继线>

如图15所示，本实施方式的中继线33包含电压中继线33a、接地中继线33b、时钟中继线33c以及信号中继线33d。具体而言，电压中继线33a的数量为一个，接地中继线33b的数量为一个，时钟中继线33c的数量为一个，信号中继线33d的数量为多个。

电压中继线33a的一个端部与主体侧电压端子31a电连接。电压中继线33a的另一端部分支为五个。具体而言，电压中继线33a的另一端部包含第一端部、第二端部、第三端部、第四端部以及第五端部。电压中继线33a的第一端部与第一组32A的色粉侧电压端子32a电连接。电压中继线33a的第二端部与第二组32B的色粉侧电压端子32a电连接。电压中继线33a的第三端部与第三组32C的色粉侧电压端子32a电连接。电压中继线33a的第四端部与第四组32D的色粉侧电压端子32a电连接。电压中继线33a的第五端部与鼓存储器151电连接。因此，在鼓电路基板15中，输入到主体侧电压端子31a的电源电压被供给到四个色粉侧电压端子32a及鼓存储器151。这样，通过共用主体侧电压端子31a，能够减少主体侧端子31的数量。

接地中继线33b的一个端部与主体侧接地端子31b电连接。接地中继线33b的另一端部分支为五个。具体而言，接地中继线33b的另一端部包含第一端部、第二端部、第三端部、第四端部以及第五端部。接地中继线33b的第一端部与第一组32A的色粉侧接地端子32b电连接。接地中继线33b的第二端部与第二组32B的色粉侧接地端子32b电连接。接地中继线33b的第三端部与第三组32C的色粉侧接地端子32b电连接。接地中继线33b的第四端部与第四组32D的色粉侧接地端子32b电连接。接地中继线33b的第五端部与鼓存储器151电连接。因此，在鼓电路基板15中，输入到主体侧接地端子31b的接地电压被供给到四个色粉侧接地端子32b及鼓存储器151。这样，通过共用主体侧接地端子31b，能够减少主体侧端子31的数量。

时钟中继线33c的一个端部与主体侧时钟端子31c电连接。时钟中继线33c的另一端部分支为五个。具体而言，时钟中继线33c的另一端部包括第一端部、第二端部、第三端部、第四端部以及第五端部。时钟中继线33c的第一端部与第一组32A的色粉侧时钟端子32c电连接。时钟中继线33c的第二端部与第二组32B的色粉侧时钟端子32c电连接。时钟中继线33c的第三端部与第三组32C的色粉侧时钟端子32c电连接。时钟中继线33c的第四端部与第四组32D的色粉侧时钟端子32c电连接。时钟中继线33c的第五端部与鼓存储器151电连接。因此，在鼓电路基板15中，输入到主体侧时钟端子31c的时钟信号被供给到四个色粉侧时钟端子32c及鼓存储器151。这样，通过共用主体侧时钟端子31c，能够减少主体侧端子31的数量。

信号中继线33d包含主体侧信号中继线331d、色粉侧信号中继线332d以及鼓信号线333d。本实施方式的主体侧信号中继线331d的数量为多个，具体而言为四个。色粉侧信号中继线332d的数量为多个，具体而言为四个。鼓信号线333d的数量为一个。主体侧信号中继线331d分别将主体侧信号端子31d与多路转换器34电连接。色粉侧信号中继线332d分别将多路转换器34与色粉侧信号端子32d电连接。鼓信号线333d将多路转换器34与鼓存储器151电连接。

<2-4.关于多路转换器>

多路转换器34是切换信号线的连接的开关电路。主体侧信号端子31d具有主体侧地址信号端子和主体侧数据信号端子。在本实施方式中，主体侧信号端子31d的数量为四个。具体而言，主体侧地址信号端子的数量为三个，主体侧数据信号端子的数量为一个。三个主体侧地址信号端子能够一次传送3bit的数据。可以通过这三个主体侧地址信号端子向多路转换器34发送能够指定多路转换器34的五个输出目标(一个鼓存储器151和四个色粉侧信号端子32d)的地址信号。

多路转换器34经由主体侧地址信号端子从控制部102接收地址信号。地址信号是用于指定通信目标的信号。多路转换器34根据经由主体侧地址信号端子接收到的地址信号，切换向鼓存储器151或色粉侧信号端子32d的通信。

另外，多路转换器34经由主体侧数据信号端子从控制部102接收数据信号。数据信号是表示应该向通信目标发送的各种信息的信号。多路转换器34将通过主体侧数据信号端子接收到的数据信号输出到鼓存储器151或色粉侧信号端子32d。

这样，如果使用多路转换器34，则能够从鼓存储器151和四个色粉存储器241中选择一个作为通信目标，并向该通信目标输出数据信号。另外，多路转换器34也可以从鼓存储器151和色粉存储器241中选择多个通信目标，并将数据信号集中发送到该多个通信目标。因此，不需要分别为鼓存储器151和色粉侧信号端子32d准备主体侧信号端子31d。因此，能够减少主体侧信号端子31d的数量。另外，还能够减少控制部102的信号端子104d的数量。

具体而言，在第一实施方式的图6的例子中，需要五个主体侧信号端子31d，与此相对，在本实施方式的图15的例子中，主体侧信号端子31d的数量为四个即可。另外，在第一实施方式中，控制部102需要五个信号端子104d，与此相对，在本实施方式中，控制部102的信号端子104d的数量为四个即可。

<2-5.关于基于鼓电路基板的信息中继>

在本实施方式中，控制部102和色粉电路基板24也由鼓电路基板15中继。因此，与将鼓电路基板15和色粉电路基板24分别与控制部102直接连接的情况相比，能够减少端子的数量。例如，如图15所示，能够经由共用的一个主体侧电压端子31a向鼓存储器151和色粉存储器241输出电源电压。另外，如图15所示，能够经由共用的一个主体侧接地端子31b向鼓存储器151和色粉存储器241输出接地电压。另外，如图15所示，能够经由共用的一个主体侧时钟端子31c向鼓存储器151和色粉存储器241输出时钟信号。由此，能够减少控制部102的端子104的数量。

特别是，在如本实施方式那样存在多个色粉电路基板24的情况下，通过由鼓电路基板15对控制部102和多个色粉电路基板24进行中继，能够进一步减少端子的数量。例如，如图15所示，能够经由共用的一个主体侧电压端子31a向四个色粉电路基板24输出电源电压。另外，如图15所示，能够经由共用的一个主体侧接地端子31b向四个色粉电路基板24输出接地电压。另外，如图15所示，能够经由共用的一个主体侧时钟端子31c向四个色粉电路基板24输出时钟信号。由此，能够进一步减少控制部102的端子104的数量。

<3.第三实施方式>

图16是表示第三实施方式的控制部102、鼓电路基板15以及四个色粉电路基板24之间的电连接的框图。在图16的实例中，鼓盒1具备鼓电路基板15、鼓存储器151以及多路转换器34。鼓电路基板15具有主体侧端子31、色粉侧端子32以及中继线33。鼓存储器151及多路转换器34位于鼓电路基板15上。此外，鼓存储器151及多路转换器34可以不位于鼓电路基板15上。具体而言，鼓存储器151可以位于框架12的表面。

<3-1.关于主体侧端子>

在鼓盒1安装于主体外壳101的状态下，主体侧端子31经由上述第一电端子13与控制部102的端子104电连接。由此，鼓电路基板15与控制部102电连接。如图16所示，本实施方式的主体侧端子31的数量为多个，具体而言为四个。更具体而言，主体侧电压端子31a的数量为一个，主体侧接地端子31b的数量为一个，主体侧时钟端子31c的数量为1一个，主体侧信号端子31d的数量为一个。在第三实施方式中，信号端子104d的数量为一个。

在鼓盒1安装于主体外壳101的状态下，主体侧电压端子31a与电压端子104a电连接。由此，从控制部102向鼓电路基板15供给电源电压。

在鼓盒1安装于主体外壳101的状态下，主体侧接地端子31b与接地端子104b电连接。由此，从控制部102向鼓电路基板15供给接地电压。

在鼓盒1安装于主体外壳101的状态下，主体侧时钟端子31c与时钟端子104c电连接。由此，从控制部102向鼓电路基板15以恒定的时间间隔供给时钟信号。

在鼓盒1安装于主体外壳101的状态下，主体侧信号端子31d与信号端子104d电连接。由此，能够在控制部102与鼓电路基板15之间收发表示各种信息的信号。

<3-2.关于色粉侧端子>

在色粉盒2安装于框架12的状态下，色粉侧端子32经由上述第二电端子14与该色粉盒2的色粉电路基板24电连接。由此，鼓电路基板15与色粉电路基板24电连接。如图16所示，本实施方式的色粉侧端子32的数量为多个，具体而言为十六个。

色粉侧端子32包含：第一组32A，该第一组32A具有四个色粉侧端子32；第二组32B，该第二组32B具有四个色粉侧端子32；第三组32C，该第三组32C具有四个色粉侧端子32；以及第四组32D，该第四组32D具有四个色粉侧端子32。

在第一色粉盒2A安装于框架12的状态下，第一组32A的色粉侧端子32与第一色粉电路基板24A电连接。在第二色粉盒2B安装于框架12的状态下，第二组32B的色粉侧端子32与第二色粉电路基板24B电连接。在第三色粉盒2C安装于框架12的状态下，第三组32C的色粉侧端子32与第三色粉电路基板24C电连接。在第四色粉盒2D安装于框架12的状态下，第四组32D的色粉侧端子32与第四色粉电路基板24D电连接。

各组的四个色粉侧端子32包含色粉侧电压端子32a、色粉侧接地端子32b、色粉侧时钟端子32c以及色粉侧信号端子32d。

各色粉侧电压端子32a经由后述的电压中继线33a与主体侧电压端子31a电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧电压端子32a与该色粉盒2的电压端子242a电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给电源电压。

各色粉侧接地端子32b经由后述的接地中继线33b与主体侧接地端子31b电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧接地端子32b与该色粉盒2的接地端子242b电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给接地电压。

各色粉侧时钟端子32c经由后述的时钟中继线33c与多路转换器34电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧时钟端子32c与该色粉盒2的时钟端子242c电连接。

各色粉侧信号端子32d经由后述的信号中继线33d与多路转换器34电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧信号端子32d与该色粉盒2的信号端子242d电连接。

<3-3.关于中继线>

如图16所示，本实施方式的中继线33包含电压中继线33a、接地中继线33b、时钟中继线33c以及信号中继线33d。

电压中继线33a的一个端部与主体侧电压端子31a电连接。电压中继线33a的另一端部分支为五个。具体而言，电压中继线33a的另一端部包含第一端部、第二端部、第三端部、第四端部以及第五端部。电压中继线33a的第一端部与第一组32A的色粉侧电压端子32a电连接。电压中继线33a的第二端部与第二组32B的色粉侧电压端子32a电连接。电压中继线33a的第三端部与第三组32C的色粉侧电压端子32a电连接。电压中继线33a的第四端部与第四组32D的色粉侧电压端子32a电连接。电压中继线33a的第五端部与鼓存储器151电连接。因此，在鼓电路基板15中，输入到主体侧电压端子31a的电源电压被供给到四个色粉侧电压端子32a及鼓存储器151。这样，通过共用主体侧电压端子31a，能够减少主体侧端子31的数量。

接地中继线33b的一个端部与主体侧接地端子31b电连接。接地中继线33b的另一端部分支为五个。具体而言，接地中继线33b的另一端部包含第一端部、第二端部、第三端部、第四端部以及第五端部。接地中继线33b的第一端部与第一组32A的色粉侧接地端子32b电连接。接地中继线33b的第二端部与第二组32B的色粉侧接地端子32b电连接。接地中继线33b的第三端部与第三组32C的色粉侧接地端子32b电连接。接地中继线33b的第四端部与第四组32D的色粉侧接地端子32b电连接。接地中继线33b的第五端部与鼓存储器151电连接。因此，在鼓电路基板15中，输入到主体侧接地端子31b的接地电压被供给到四个色粉侧接地端子32b及鼓存储器151。这样，通过共用主体侧接地端子31b，能够减少主体侧端子31的数量。

时钟中继线33c包含主体侧时钟中继线331c、色粉侧时钟中继线332c以及鼓时钟线333c。本实施方式的主体侧时钟中继线331c的数量为一个。色粉侧时钟中继线332c的数量为多个，具体而言为四个。鼓时钟线333c的数量为一个。主体侧时钟中继线331c将主体侧时钟端子31c与多路转换器34电连接。色粉侧时钟中继线332c分别将多路转换器34与色粉侧时钟端子32c电连接。鼓时钟线333c将多路转换器34与鼓存储器151电连接。

信号中继线33d包含主体侧信号中继线331d、色粉侧信号中继线332d以及鼓信号线333d。本实施方式的主体侧信号中继线331d的数量为一个。色粉侧信号中继线332d的数量为多个，具体而言为四个。鼓信号线333d的数量为一个。主体侧信号中继线331d将主体侧信号端子31d与多路转换器34电连接。色粉侧信号中继线332d分别将多路转换器34与色粉侧信号端子32d电连接。鼓信号线333d将多路转换器34与鼓存储器151电连接。

<3-4.关于多路转换器>

多路转换器34是切换信号线的连接的开关电路。多路转换器34经由主体侧时钟端子31c从控制部102接收时钟信号。另外，多路转换器34将得到的时钟信号经由色粉侧时钟端子32c供给到各色粉电路基板24，并且还供给到鼓存储器151。即，在该鼓电路基板15中，输入到主体侧时钟端子31c的时钟信号被供给到四个色粉侧时钟端子32c及鼓存储器151。这样，通过共用主体侧时钟端子31c，能够减少主体侧端子31的数量。

此外，多路转换器34经由主体侧信号端子31d从控制部102接收地址信号和数据信号。地址信号是用于指定通信目标的信号。数据信号是表示应该向通信目标发送的各种信息的信号。多路转换器34根据接收到的地址信号，切换向鼓存储器151或色粉侧信号端子32d的通信。另外，多路转换器34将接收到的数据信号输出到鼓存储器151或色粉侧信号端子32d。

这样，如果使用多路转换器34，则能够从鼓存储器151和四个色粉存储器241中选择一个作为通信目标，并向该通信目标输出数据信号。多路转换器34也可以从鼓存储器151和四个色粉存储器241中选择多个通信目标。因此，不需要分别为鼓存储器151和四个色粉侧信号端子32d准备主体侧信号端子31d。因此，能够减少主体侧信号端子31d的数量。另外，还能够减少控制部102的信号端子104d的数量。

特别是，本实施方式的多路转换器34经由一个主体侧信号端子31d接收地址信号和数据信号。由此，能够进一步减少主体侧信号端子31d的数量。另外，还能够进一步减少控制部102的信号端子104d的数量。

具体而言，在第一实施方式的图6的例子中，需要五个主体侧信号端子31d，与此相对，在本实施方式的图16的例子中，主体侧信号端子31d的数量为一个即可。另外，在第一实施方式中，需要五个控制部102的信号端子104d，与此相对，在本实施方式中，控制部102的信号端子104d的数量为一个即可。

<3-5.关于基于鼓电路基板的信息中继>

在本实施方式中，控制部102和色粉电路基板24也由鼓电路基板15中继。因此，与将鼓电路基板15和色粉电路基板24分别与控制部102直接连接的情况相比，能够减少端子的数量。例如，如图16所示，能够经由共用的一个主体侧电压端子31a向鼓存储器151和色粉存储器241输出电源电压。另外，如图16所示，能够经由共用的一个主体侧接地端子31b向鼓存储器151和色粉存储器241输出接地电压。另外，如图16所示，能够经由共用的一个主体侧时钟端子31c向鼓存储器151和色粉存储器241输出时钟信号。由此，能够减少控制部102的端子104的数量。

特别是，在如本实施方式那样存在多个色粉电路基板24的情况下，通过由鼓电路基板15对控制部102和多个色粉电路基板24进行中继，能够进一步减少端子的数量。例如，如图16所示，能够经由共用的一个主体侧电压端子31a向四个色粉电路基板24输出电源电压。另外，如图16所示，能够经由共用的一个主体侧接地端子31b向四个色粉电路基板24输出接地电压。另外，如图16所示，能够经由共用的一个主体侧时钟端子31c向四个色粉电路基板24输出时钟信号。由此，能够进一步减少控制部102的端子104的数量。

<4.第四实施方式>

图17是表示第四实施方式的控制部102、鼓电路基板15以及四个色粉电路基板24之间的电连接的框图。在图17的例子中，鼓盒1具备鼓电路基板15、鼓存储器151以及多路转换器34。鼓电路基板15具有多个主体侧端子31、多个色粉侧端子32以及多个中继线33。鼓存储器151和多路转换器34位于鼓电路基板15上。另外，鼓存储器151也可以不位于鼓电路基板15上。具体而言，鼓存储器151可以位于框架12的表面。

<4-1.关于主体侧端子>

在鼓盒1安装于主体外壳101的状态下，主体侧端子31经由上述第一电端子13与控制部102的端子104电连接。由此，鼓电路基板15与控制部102电连接。如图17所示，本实施方式的主体侧端子31的数量为多个，具体而言为四个。更具体而言，主体侧电压端子31a的数量为一个，主体侧接地端子31b的数量为一个，主体侧时钟端子31c的数量为一个，主体侧信号端子31d的数量为一个。在本实施方式中，信号端子104d的数量为一个。

在鼓盒1安装于主体外壳101的状态下，主体侧电压端子31a与电压端子104a电连接。由此，从控制部102向鼓电路基板15供给电源电压。

在鼓盒1安装于主体外壳101的状态下，主体侧接地端子31b与接地端子104b电连接。由此，从控制部102向鼓电路基板15供给接地电压。

在鼓盒1安装于主体外壳101的状态下，主体侧时钟端子31c与时钟端子104c电连接。由此，从控制部102向鼓电路基板15以恒定的时间间隔供给时钟信号。

在鼓盒1安装于主体外壳101的状态下，主体侧信号端子31d与信号端子104d电连接。由此，能够在控制部102与鼓电路基板15之间收发表示各种信息的信号。

<4-2.关于色粉侧端子>

在色粉盒2安装于框架12的状态下，色粉侧端子32经由上述第二电端子14与该色粉盒2的色粉电路基板24电连接。由此，鼓电路基板15与色粉电路基板24电连接。如图17所示，本实施方式的色粉侧端子32的数量为多个，具体而言为十六个。

色粉侧端子32包含：第一组32A，该第一组32A具有四个色粉侧端子32；第二组32B，该第三组32B具有四个色粉侧端子32；第三组32C，该第三组32C具有四个色粉侧端子32；以及第四组32D，该第四组32D具有四个色粉侧端子32。

在第一色粉盒2A安装于框架12的状态下，第一组32A的色粉侧端子32与第一色粉电路基板24A电连接。在第二色粉盒2B安装于框架12的状态下，第二组32B的色粉侧端子32与第二色粉电路基板24B电连接。在第三色粉盒2C安装于框架12的状态下，第三组32C的色粉侧端子32与第三色粉电路基板24C电连接。在第四色粉盒2D安装于框架12的状态下，第四组32D的色粉侧端子32与第四色粉电路基板24D电连接。

各组的色粉侧端子32包含色粉侧电压端子32a、色粉侧接地端子32b、色粉侧时钟端子32c以及色粉侧信号端子32d。

各色粉侧电压端子32a经由后述的电压中继线33a与主体侧电压端子31a电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧电压端子32a与该色粉盒2的电压端子242a电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给电源电压。

各色粉侧接地端子32b经由后述的接地中继线33b与主体侧接地端子31b电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧接地端子32b与该色粉盒2的接地端子242b电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给接地电压。

各色粉侧时钟端子32c经由后述的时钟中继线33c与多路转换器34电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧时钟端子32c与该色粉盒2的时钟端子242c电连接。

各色粉侧信号端子32d经由后述的信号中继线33d与多路转换器34电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧信号端子32d与该色粉盒2的信号端子242d电连接。

<4-3.关于中继线>

如图17所示，本实施方式的中继线33包含电压中继线33a、接地中继线33b、时钟中继线33c以及信号中继线33d。具体而言，电压中继线33a的数量为一个，接地中继线33b的数量为一个，时钟中继线33c的数量为多个，信号中继线33d的数量为多个。

电压中继线33a的一个端部与主体侧电压端子31a电连接。电压中继线33a的另一端部分支为五个。具体而言，电压中继线33a的另一端部包含第一端部、第二端部、第三端部、第四端部以及第五端部。电压中继线33a的第一端部与第一组32A的色粉侧电压端子32a电连接。电压中继线33a的第二端部与第二组32B的色粉侧电压端子32a电连接。电压中继线33a的第三端部与第三组32C的色粉侧电压端子32a电连接。电压中继线33a的第四端部与第四组32D的色粉侧电压端子32a电连接。电压中继线33a的第五端部与鼓存储器151电连接。因此，在鼓电路基板15中，输入到主体侧电压端子31a的电源电压被供给到四个色粉侧电压端子32a及鼓存储器151。这样，通过共用主体侧电压端子31a，能够减少主体侧端子31的数量。

接地中继线33b的一个端部与主体侧接地端子31b电连接。接地中继线33b的另一端部分支为五个。具体而言，接地中继线33b的另一端部包含第一端部、第二端部、第三端部、第四端部以及第五端部。接地中继线33b的第一端部与第一组32A的色粉侧接地端子32b电连接。接地中继线33b的第二端部与第二组32B的色粉侧接地端子32b电连接。接地中继线33b的第三端部与第三组32C的色粉侧接地端子32b电连接。接地中继线33b的第四端部与第四组32D的色粉侧接地端子32b电连接。接地中继线33b的第五端部与鼓存储器151电连接。因此，在鼓电路基板15中，输入到主体侧接地端子31b的接地电压被供给到四个色粉侧接地端子32b及鼓存储器151。这样，通过共用主体侧接地端子31b，能够减少主体侧端子31的数量。

时钟中继线33c包含主体侧时钟中继线331c和色粉侧时钟中继线332c。本实施方式的主体侧时钟中继线331c的数量为一个。色粉侧时钟中继线332c的数量为多个，具体而言为四个。主体侧时钟中继线331c的一个端部与主体侧时钟端子31c电连接。主体侧时钟中继线331c的另一端部分支为两个。具体而言，主体侧时钟中继线331c的另一端部包含第一端部和第二端部。主体侧时钟中继线331c的第一端部与鼓存储器151电连接。主体侧时钟中继线331c的第二端部与多路转换器34电连接。色粉侧时钟中继线332c分别将多路转换器34与色粉侧时钟端子32c电连接。

信号中继线33d包含主体侧信号中继线331d和色粉侧信号中继线332d。本实施方式的主体侧信号中继线331d的数量为一个。色粉侧信号中继线332d的数量为多个，具体而言为四个。主体侧信号中继线331d的一个端部与主体侧信号端子31d电连接。主体侧信号中继线331d的另一端部分支成两个。具体而言，主体侧信号中继线331d的另一端部包含第一端部和第二端部。主体侧信号中继线331d的第一端部与鼓存储器151电连接。主体侧信号中继线331d的第二端部与多路转换器34电连接。色粉侧信号中继线332d分别将多路转换器34与色粉侧信号端子32d电连接。

即，在本实施方式中，鼓存储器151不经由多路转换器34而与主体侧时钟端子31c连接。因此，鼓存储器151不经由多路转换器34而接收从控制部102向主体侧时钟端子31c输入的时钟信号。另外，在本实施方式中，鼓存储器151不经由多路转换器34而与主体侧信号端子31d连接。因此，鼓存储器151不经由多路转换器34而接收从控制部102向主体侧信号端子31d输入的数据信号。

<4-4.关于多路转换器>

多路转换器34是切换信号线的连接的开关电路。多路转换器34经由主体侧时钟端子31c从控制部102接收时钟信号。此外，多路转换器34将得到的时钟信号经由色粉侧时钟端子32c供给到各色粉电路基板24。即，在该鼓电路基板15中，输入到主体侧时钟端子31c的时钟信号被供给到四个色粉侧时钟端子32c及鼓存储器151。这样，通过共用主体侧时钟端子31c，能够减少主体侧端子31的数量。

另外，多路转换器34经由主体侧信号端子31d从控制部102接收地址信号和数据信号。地址信号是用于指定通信目标的信号。数据信号是表示应该向通信目标发送的各种信息的信号。多路转换器34根据接收到的地址信号，从四个色粉侧信号端子32d中选择一个作为通信目标。另外，多路转换器34也可以从四个色粉侧信号端子32d中选择多个通信目标。此外，多路转换器34将接收到的数据信号输出到被选择为通信目标的色粉侧信号端子32d。

这样，如果使用多路转换器34，则能够从四个色粉存储器241中选择成为通信目标的色粉存储器241，并输出数据信号。因此，不需要分别为四个色粉侧信号端子32d准备主体侧信号端子31d。因此，能够减少主体侧信号端子31d的数量。另外，还能够减少信号端子104d的数量。

特别是，本实施方式的多路转换器34经由一个主体侧信号端子31d接收地址信号和数据信号。由此，能够进一步减少主体侧信号端子31d的数量。另外，还能够进一步减少信号端子104d的数量。

具体而言，在第一实施方式的图6的例子中，需要五个主体侧信号端子31d，与此相对，在本实施方式的图17的例子中，主体侧信号端子31d的数量为一个即可。另外，在第一实施方式中，需要五个信号端子104d，与此相对，在本实施方式中，信号端子104d的数量为一个即可。

<4-5.关于基于鼓电路基板的信息中继>

在本实施方式中，控制部102和色粉电路基板24也由鼓电路基板15中继。因此，与将鼓电路基板15和色粉电路基板24分别与控制部102直接连接的情况相比，能够减少端子的数量。例如，如图17所示，能够经由共用的一个主体侧电压端子31a向鼓存储器151和色粉存储器241输出电源电压。另外，能够经由共用的一个主体侧接地端子31b向鼓存储器151和色粉存储器241输出接地电压。另外，能够经由共用的一个主体侧时钟端子31c向鼓存储器151和色粉存储器241输出时钟信号。由此，能够减少端子104的数量。

特别是，在如本实施方式那样存在多个色粉电路基板24的情况下，通过由鼓电路基板15对控制部102和多个色粉电路基板24进行中继，能够进一步减少端子的数量。例如，如图17所示，能够经由共用的一个主体侧电压端子31a向四个色粉电路基板24输出电源电压。另外，能够经由共用的一个主体侧接地端子31b向四个色粉电路基板24输出接地电压。另外，能够经由共用的一个主体侧时钟端子31c向四个色粉电路基板24输出时钟信号。由此，能够进一步减少控制部102的端子104的数量。

<4-6.关于异常的区分>

在第三实施方式(图16)中，在从控制部102向鼓存储器151发送认证信息，且没有来自鼓存储器151的响应的情况下，难以判定是鼓存储器151自身有异常，还是包含多路转换器34的通信路径有异常。

然而，在本实施方式中，鼓存储器151连接到主体侧时钟端子31c和主体侧信号端子31d，而不经由多路转换器34。即，主体侧时钟中继线331c将主体侧时钟端子31c与多路转换器34电连接，并且将主体侧时钟端子31c与鼓存储器151电连接。另外，主体侧信号中继线331d将主体侧信号端子31d与多路转换器34电连接，并且将主体侧信号端子31d与鼓存储器151电连接。

这样，从控制部102向鼓存储器151发送了认证信息后的异常判定变得容易。图18是表示从控制部102向鼓存储器151发送了认证信息后的异常判定的步骤的流程图。

在上述图8的步骤S14中，控制部102的处理器105向鼓存储器151发送了认证信息后，首先判定是否有来自鼓存储器151的响应(步骤S601)。

在有来自鼓存储器151的响应的情况下(步骤S601：是)，接着，处理器105判定是否有来自多路转换器34的响应(步骤S602)。

在有来自多路转换器34的响应的情况下(步骤S602：是)，鼓存储器151和多路转换器34都正常(步骤S603)。在该情况下，处理器105进入图8的步骤S17以后的处理。

另一方面，在步骤S602中，在没有来自多路转换器34的响应的情况下(步骤S602：否)，鼓存储器151正常且多路转换器34异常。在该情况下，处理器105输出错误(步骤S604)。具体而言，例如，处理器105读取存储于主体存储器106的鼓通信路径错误消息信息。然后，处理器105将读取的鼓通信路径错误消息信息显示在显示器103上。

另外，在步骤S601中，在没有来自鼓存储器151的响应的情况下(步骤S601：否)，接着，处理器105判定是否有来自多路转换器34的响应(步骤S605)。

在有来自多路转换器34的响应的情况下(步骤S605：是)，鼓存储器151异常且多路转换器34正常。在该情况下，处理器105输出错误(步骤S606)。具体而言，例如，处理器105读取存储于主体存储器106的鼓存储器错误消息信息。然后，处理器105将读取的鼓存储器错误消息信息显示在显示器103上。

另一方面，在步骤S605中，在没有来自多路转换器34的响应的情况下(步骤S605：否)，认为鼓存储器151和多路转换器34都异常，或者鼓盒1没有安装到主体外壳101。在该情况下，处理器105输出错误(步骤S607)。由于鼓存储器151和多路转换器34同时发生不良情况的可能性低，因此在步骤S607中，例如，处理器105读取存储于主体存储器106的鼓盒安装错误消息信息。然后，处理器105将读取的鼓盒安装错误信息显示在显示器103上。

<5.第五实施方式>

图19是表示第五实施方式的控制部102、鼓电路基板15以及四个色粉电路基板24之间的电连接的框图。在图19的例子中，鼓盒1具备鼓电路基板15、鼓存储器151、晶体管阵列35以及通用输入输出端口36。鼓电路基板15具有多个主体侧端子31、多个色粉侧端子32以及多个中继线33。鼓存储器151、晶体管阵列35以及通用输入输出端口36位于鼓电路基板15上。另外，鼓存储器151也可以不位于鼓电路基板15上。具体而言，鼓存储器151也可以位于框架12的表面。在本实施方式中，信号端子104d的数量为一个。

<5-1.关于主体侧端子>

在鼓盒1安装于主体外壳101的状态下，主体侧端子31经由上述第一电端子13与控制部102的端子104电连接。由此，鼓电路基板15与控制部102电连接。如图19所示，本实施方式的主体侧端子31的数量为多个，具体而言为四个。更具体而言，主体侧电压端子31a的数量为一个，主体侧接地端子31b的数量为一个，主体侧时钟端子31c的数量为一个，主体侧信号端子31d的数量为一个。

在鼓盒1安装于主体外壳101的状态下，主体侧电压端子31a与电压端子104a电连接。由此，从控制部102向鼓电路基板15供给电源电压。

在鼓盒1安装于主体外壳101的状态下，主体侧接地端子31b与接地端子104b电连接。由此，从控制部102向鼓电路基板15供给接地电压。

在鼓盒1安装于主体外壳101的状态下，主体侧时钟端子31c与时钟端子104c电连接。由此，从控制部102向鼓电路基板15以恒定的时间间隔供给时钟信号。

在鼓盒1安装于主体外壳101的状态下，主体侧信号端子31d与信号端子104d电连接。由此，能够在控制部102与鼓电路基板15之间收发表示各种信息的信号。

<5-2.关于色粉侧端子>

在色粉盒2安装于框架12的状态下，色粉侧端子32经由上述第二电端子14与该色粉盒2的色粉电路基板24电连接。由此，鼓电路基板15与色粉电路基板24电连接。如图19所示，本实施方式的色粉侧端子32的数量为多个，具体而言为十六个。

十六个色粉侧端子32包含：第一组32A，该第一组32A具有四个色粉侧端子32；第二组32B，该第二组32B具有其他四个色粉侧端子32；第三组32C，该第三组32C具有其他四个色粉侧端子32；以及第四组32D，该第四组32D具有其他四个色粉侧端子32。

在第一色粉盒2A安装于框架12的状态下，第一组32A的四个色粉侧端子32与第一色粉电路基板24A电连接。在第二色粉盒2B安装于框架12的状态下，第二组32B的四个色粉侧端子32与第二色粉电路基板24B电连接。在第三色粉盒2C安装于框架12的状态下，第三组32C的四个色粉侧端子32与第三色粉电路基板24C电连接。在第四色粉盒2D安装于框架12的状态下，第四组32D的四个色粉侧端子32与第四色粉电路基板24D电连接。

各组的四个色粉侧端子32包含一个色粉侧电压端子32a、一个色粉侧接地端子32b、一个色粉侧时钟端子32c以及一个色粉侧信号端子32d。

各色粉侧电压端子32a经由后述的电压中继线33a与晶体管阵列35电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧电压端子32a与该色粉盒2的电压端子242a电连接。

各色粉侧接地端子32b经由后述的接地中继线33b与主体侧接地端子31b电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧接地端子32b与该色粉盒2的接地端子242b电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给接地电压。

各色粉侧时钟端子32c经由后述的时钟中继线33c与主体侧时钟端子31c电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧时钟端子32c与该色粉盒2的时钟端子242c电连接。由此，从控制部102经由鼓电路基板15以恒定的时间间隔向色粉电路基板24供给时钟信号。

各色粉侧信号端子32d经由后述的信号中继线33d与主体侧信号端子31d电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧信号端子32d与该色粉盒2的信号端子242d电连接。由此，能够在控制部102与色粉电路基板24之间，经由鼓电路基板15收发表示各种信息的信号。

<5-3.中继线>

如图19所示，本实施方式的中继线33包含电压中继线33a、接地中继线33b、时钟中继线33c以及信号中继线33d。具体而言，电压中继线33a的数量为多个，接地中继线33b的数量为一个，时钟中继线33c的数量为一个，信号中继线33d的数量为一个。

电压中继线33a包含主体侧电压中继线331a、色粉侧电压中继线332a以及鼓电压线333a。本实施方式的主体侧电压中继线331a的数量为一个。色粉侧电压中继线332a的数量为多个，具体而言为四个。鼓电压线333a的数量为一个。主体侧电压中继线331a的一个端部与主体侧电压端子31a电连接。主体侧电压中继线331a的另一端部分支为两个。具体而言，主体侧电压中继线331a的另一端部包含第一端部和第二端部。主体侧电压中继线331a的第一端部与晶体管阵列35电连接。主体侧电压中继线331a的第二端部与通用输入输出端口36电连接。色粉侧电压中继线332a分别将晶体管阵列35与色粉侧电压端子32a电连接。鼓电压线333a将晶体管阵列35与鼓存储器151电连接。

接地中继线33b的一个端部与主体侧接地端子31b电连接。接地中继线33b的另一端部分支为六个。具体而言，接地中继线33b的另一端部包含第一端部、第二端部、第三端部、第四端部、第五端部以及第六端子。接地中继线33b的第一端部与第一组32A的色粉侧接地端子32b电连接。接地中继线33b的第二端部与第二组32B的色粉侧接地端子32b电连接。接地中继线33b的第三端部与第三组32C的色粉侧接地端子32b电连接。接地中继线33b的第四端部与第四组32D的色粉侧接地端子32b电连接。接地中继线33b的第五端部与鼓存储器151电连接。接地中继线33b的第六端部与通用输入输出端口36电连接。因此，在鼓电路基板15中，输入到主体侧接地端子31b的接地电压被供给到四个色粉侧接地端子32b、鼓存储器151以及通用输入输出端口36。这样，通过共用主体侧接地端子31b，能够减少主体侧端子31的数量。

时钟中继线33c的一个端部与主体侧时钟端子31c电连接。时钟中继线33c的另一端部分支为六个。具体而言，时钟中继线33c的另一端部包含第一端部、第二端部、第三端部、第四端部、第五端部以及第六端子。时钟中继线33c的第一端部与第一组32A的色粉侧时钟端子32c电连接。时钟中继线33c的第二端部与第二组32B的色粉侧时钟端子32c电连接。时钟中继线33c的第三端部与第三组32C的色粉侧时钟端子32c电连接。时钟中继线33c的第四端部与第四组32D的色粉侧时钟端子32c电连接。时钟中继线33c的第五端部与鼓存储器151电连接。时钟中继线33c的第六端部与通用输入输出端口36电连接。因此，在鼓电路基板15中，输入到主体侧时钟端子31c的时钟信号被供给到四个色粉侧时钟端子32c、鼓存储器151以及通用输入输出端口36。这样，通过共用主体侧时钟端子31c，能够减少主体侧端子31的数量。

信号中继线33d的一个端部与主体侧信号端子31d电连接。信号中继线33d的另一端部分支为六个。具体而言，信号中继线33d的另一端部包含第一端部、第二端部、第三端部、第四端部、第五端部以及第六端子。信号中继线33d的第一端部与第一组32A的色粉侧信号端子32d电连接。信号中继线33d的第二端部与第二组32B的色粉侧信号端子32d电连接。信号中继线33d的第三端部与第三组32C的色粉侧信号端子32d电连接。信号中继线33c的第四端部与第四组32D的色粉侧信号端子32d电连接。信号中继线33d的第五端部与鼓存储器151电连接。信号中继线33d的第六端部与通用输入输出端口36电连接。因此，在鼓电路基板15中，输入到主体侧信号端子31d的信号被供给到四个色粉侧信号端子32d、鼓存储器151以及通用输入输出端口36。这样，通过共用主体侧信号端子31d，能够减少主体侧端子31的数量。

<5-4.关于晶体管阵列>

晶体管阵列35是切换电压线的连接的开关电路。晶体管阵列35从控制部102经由主体侧电压端子31a接受电源电压的供给。另外，晶体管阵列35与通用输入输出端口36连接，并从控制部102经由主体侧信号端子31d及通用输入输出端口36接收地址信号。地址信号是用于指定通信目标的信号。晶体管阵列35根据接收到的地址信号，从鼓存储器151和四个色粉侧信号端子32d中选择一个作为通信目标。另外，晶体管阵列35也可以从鼓存储器151和四个色粉侧信号端子32d中选择多个通信目标。然后，晶体管阵列35将电源电压供给到被选择为通信目标的鼓存储器151或色粉侧信号端子32d。

更详细地说，晶体管阵列35从四个色粉侧电压中继线332a和一个鼓电压线333a中选择与主体侧电压端子31a导通的对象。由此，晶体管阵列35从四个色粉侧电压端子32a和鼓存储器151选择供给电源电压的对象。因此，晶体管阵列35仅向鼓存储器151和四个色粉存储器241中的被指定为通信目标的鼓存储器151或色粉存储器241供给电源电压。鼓存储器151和四个色粉存储器241分别仅在被供给电源电压时接收从信号端子242d输入的数据信号。因此，在鼓存储器151和四个色粉存储器241中，能够向指定的通信目标发送必要的数据信号。这样，不需要分别为四个色粉侧信号端子32d准备主体侧信号端子31d。因此，能够减少主体侧信号端子31d的数量。另外，还能够减少控制部102的信号端子104d的数量。

特别是，本实施方式的鼓电路基板15通过一个主体侧信号端子31d接收地址信号和数据信号。由此，能够进一步减少主体侧信号端子31d的数量。另外，还能够进一步减少控制部102的信号端子104d的数量。

具体而言，在第一实施方式的图6的例子中，需要五个主体侧信号端子31d，与此相对，在本实施方式的图19的例子中，主体侧信号端子31d的数量为一个即可。另外，在第一实施方式中，需要五个控制部102的信号端子104d，与此相对，在本实施方式中，控制部102的信号端子104d的数量为一个即可。

<5-5.关于基于鼓电路基板的信息中继>

在本实施方式中，控制部102和色粉电路基板24也由鼓电路基板15中继。因此，与将鼓电路基板15和色粉电路基板24分别与控制部102直接连接的情况相比，能够减少端子的数量。例如，如图19所示，能够经由共用的一个主体侧电压端子31a向鼓存储器151和色粉存储器241输出电源电压。另外，能够经由共用的一个主体侧接地端子31b向鼓存储器151和色粉存储器241输出接地电压。能够经由共用的一个主体侧时钟端子31c向鼓存储器151和色粉存储器241输出时钟信号。由此，能够减少控制部102的端子104的数量。

特别是，在如本实施方式那样存在多个色粉电路基板24的情况下，通过由鼓电路基板15对控制部102和多个色粉电路基板24进行中继，能够进一步减少端子的数量。例如，能够经由共用的一个主体侧电压端子31a向四个色粉电路基板24输出电源电压。另外，如图19所示，能够经由共用的一个主体侧接地端子31b向四个色粉电路基板24输出接地电压。另外，能够经由共用的一个主体侧时钟端子31c向四个色粉电路基板24输出时钟信号。由此，能够进一步减少控制部102的端子104的数量。

<6.第六实施方式>

图20是表示第六实施方式的控制部102、鼓电路基板15以及四个色粉电路基板24之间的电连接的框图。在图20的例子中，鼓盒1具有鼓电路基板15、CPU37以及电源电路38。鼓电路基板15具有多个主体侧端子31、多个色粉侧端子32以及多个中继线33。CPU37和电源电路38位于鼓电路基板15上。

<6-1.主体侧端子>

在鼓盒1安装于主体外壳101的状态下，主体侧端子31经由上述第一电端子13与控制部102的端子104电连接。由此，鼓电路基板15与控制部102电连接。如图20所示，本实施方式的主体侧端子31的数量为多个，具体而言为四个。更具体而言，主体侧电压端子31a的数量为一个，主体侧接地端子31b的数量为一个，主体侧信号端子31d的数量为两个。在本实施方式中，信号端子104d的数量为两个。

在鼓盒1安装于主体外壳101的状态下，主体侧电压端子31a与电压端子104a电连接。由此，从控制部102向鼓电路基板15供给电源电压。

在鼓盒1安装于主体外壳101的状态下，主体侧接地端子31b与接地端子104b电连接。由此，从控制部102向鼓电路基板15供给接地电压。

当鼓盒1安装于主体外壳101时，两个主体侧信号端子31d与对应的信号端子104d电连接。由此，能够在控制部102与鼓电路基板15之间收发表示各种信息的信号。

两个主体侧信号端子31d中的一个是发送端子。两个主体侧信号端子31d中的另一个是接收端子。在本实施方式中，通过同步式的串行通信进行信息的收发。因此，不需要用于接收时钟信号的主体侧时钟端子。由此，能够进一步减少主体侧端子31的数量。

<6-2.关于色粉侧端子>

在色粉盒2安装于框架12的状态下，色粉侧端子32经由上述的第二电端子14(图14)与该色粉盒2的色粉电路基板24电连接。由此，鼓电路基板15与色粉电路基板24电连接。如图20所示，本实施方式的色粉侧端子32的数量为多个，具体而言为十六个。

十六个色粉侧端子32包含：第一组32A，该第一组32A具有四个色粉侧端子32；第二组32B，该第二组32B具有其他四个色粉侧端子32；第三组32C，该第三组32C具有其他四个色粉侧端子32；以及第四组32D，该第四组32D具有其他四个色粉侧端子32。

在第一色粉盒2A安装于框架12的状态下，第一组32A的四个色粉侧端子32与第一色粉电路基板24A电连接。在第二色粉盒2B安装于框架12的状态下，第二组32B的四个色粉侧端子32与第二色粉电路基板24B电连接。在第三色粉盒2C安装于框架12的状态下，第三组32C的四个色粉侧端子32与第三色粉电路基板24C电连接。在第四色粉盒2D安装于框架12的状态下，第四组32D的四个色粉侧端子32与第四色粉电路基板24D电连接。

各组的四个色粉侧端子32包含一个色粉侧电压端子32a、一个色粉侧接地端子32b以及两个色粉侧信号端子32d。

各色粉侧电压端子32a经由后述的电压中继线33a、CPU37以及电源电路38与主体侧电压端子31a电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧电压端子32a与该色粉盒2的电压端子242a电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给电源电压。

各色粉侧接地端子32b经由后述的接地中继线33b与主体侧接地端子31b电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧接地端子32b与该色粉盒2的接地端子242b电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给接地电压。

各色粉侧信号端子32d经由后述的信号中继线33d与CPU37电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧信号端子32d与该色粉盒2的信号端子242d电连接。

各组的两个色粉侧信号端子32d中的一个是发送端子，另一个是接收端子。如上所述，在本实施方式中，通过同步式的串行通信来进行信息的收发。因此，不需要用于输出时钟信号的色粉侧时钟端子。

<6-6.关于中继线>

如图20所示，本实施方式的中继线33包含电压中继线33a、接地中继线33b以及信号中继线33d。具体而言，电压中继线33a的数量为多个，接地中继线33b的数量为一个，信号中继线33d的数量为多个。

电压中继线33a包含主体侧电压中继线331a和色粉侧电压中继线332a。本实施方式的主体侧电压中继线331a的数量为一个。色粉侧电压中继线332a的数量为一个。主体侧电压中继线331a的一个端部与主体侧电压端子31a电连接。主体侧电压中继线331a的另一端部分支为两个。具体而言，主体侧电压中继线331a的另一端部包含第一端部和第二端部。主体侧电压中继线331a的第一端部与CPU37电连接。主体侧电压中继线331a的第二端部与电源电路38电连接。因此，在鼓电路基板15中，输入到主体侧电压端子31a的电源电压被供给到CPU37及电源电路38。

CPU37与电源电路38电连接。另外，色粉侧电压中继线332a的一个端部与电源电路38电连接。色粉侧电压中继线332a的另一端部分支为四个。具体而言，色粉侧电压中继线332a的另一端部包含第一端部、第二端部、第三端部以及第四端部。色粉侧电压中继线332a的第一端部与第一组32A的色粉侧电压端子32a电连接。色粉侧电压中继线332a的第二端部与第二组32B的色粉侧电压端子32a电连接。色粉侧电压中继线332a的第三端部与第三组32C的色粉侧电压端子32a电连接。色粉侧电压中继线332a的第四端部与第四组32D的色粉侧电压端子32a电连接。因此，在鼓电路基板15中，从电源电路38输出的电源电压被供给到四个色粉侧电压端子32a。

接地中继线33b的一个端部与主体侧接地端子31b电连接。接地中继线33b的另一端部分支为五个。具体而言，接地中继线33b的另一端部包含第一端部、第二端部、第三端部、第四端部以及第五端部。接地中继线33b的第一端部与第一组32A的色粉侧接地端子32b电连接。接地中继线33b的第二端部与第二组32B的色粉侧接地端子32b电连接。接地中继线33b的第三端部与第三组32C的色粉侧接地端子32b电连接。接地中继线33b的第四端部与第四组32D的色粉侧接地端子32b电连接。接地中继线33b的第五端部与CPU37电连接。因此，在鼓电路基板15中，输入到主体侧接地端子31b的接地电压被供给到四个色粉侧接地端子32b和CPU37。这样，通过共用主体侧接地端子31b，能够减少主体侧端子31的数量。

信号中继线33d包含主体侧信号中继线331d和色粉侧信号中继线332d。本实施方式的主体侧信号中继线331d的数量为多个，具体而言为两个。色粉侧信号中继线332d的数量为多个，具体而言为八个。主体侧信号中继线331d的一个端部与主体侧信号端子31d电连接。主体侧信号中继线331d的另一端部与CPU37电连接。各色粉侧信号中继线332d的一个端部与CPU37电连接，另一端部与对应的色粉侧信号端子32d电连接。

<6-4.关于CPU>

CPU(Central Processing Unit，中央处理单元)37是根据程序来切换信号线的连接的处理器。在本实施方式中，CPU37与鼓存储器151被一体化为单个芯片。但是，CPU37与鼓存储器151也可以是分体的。在鼓存储器(存储器)151存储有能够由CPU37读取的程序。程序可以在作为鼓盒1的产品的出厂时已经存储于鼓存储器151。或者，程序也可以存储于主体存储器106，在接通图像形成装置100的电源时，从主体存储器106中读取，并存储到鼓存储器151。

CPU37经由主体侧信号端子31d从控制部102接收数据信号。数据信号是表示应该向通信目标发送的各种信息的信号。另外，CPU37根据从鼓存储器151读取的程序，从鼓存储器151和四个色粉侧信号端子32d中选择一个作为通信目标。CPU37也可以从鼓存储器151和四个色粉侧信号端子32d中选择多个通信目标。另外，CPU37将接收到的数据信号输出到被选择为通信目标的鼓存储器151或色粉侧信号端子32d。此外，CPU37也可以经由主体侧信号端子31d接收与地址相关的信号，并根据与该地址相关的信号和程序来选择通信目标。

这样，如果使用CPU37，则能够从鼓存储器151及四个色粉存储器241中选择成为通信目标的鼓存储器151或色粉存储器241，并输出数据信号。因此，不需要分别为鼓存储器151和四个色粉侧信号端子32d准备主体侧信号端子31d。因此，能够减少主体侧信号端子31d的数量。另外，还能够减少控制部102的信号端子104d的数量。

具体而言，在第一实施方式的图6的例子中，需要五个主体侧信号端子31d，与此相对，在本实施方式的图20的例子中，主体侧信号端子31d的数量为两个即可。另外，在第一实施方式中，需要五个控制部102的信号端子104d，与此相对，在本实施方式中，控制部102的信号端子104d的数量为两个即可。

<6-5.关于基于鼓电路基板的信息中继>

在本实施方式中，控制部102和色粉电路基板24也由鼓电路基板15中继。因此，与将鼓电路基板15和色粉电路基板24分别与控制部102直接连接的情况相比，能够减少端子的数量。例如，如图20所示，能够经由共用的一个主体侧电压端子31a向鼓存储器151和色粉存储器241输出电源电压。另外，能够经由共用的一个主体侧接地端子31b向鼓存储器151和色粉存储器241输出接地电压。

特别是，在如本实施方式那样存在多个色粉电路基板24的情况下，通过由鼓电路基板15对控制部102和多个色粉电路基板24进行中继，能够进一步减少端子的数量。例如，如图20所示，能够经由共用的一个主体侧电压端子31a向四个色粉电路基板24输出电源电压。另外，能够经由共用的一个主体侧接地端子31b向四个色粉电路基板24输出接地电压。

<7.第七实施方式>

图21是表示第七实施方式的控制部102、鼓电路基板15以及四个色粉电路基板24之间的电连接的框图。在图21的例子中，鼓盒1具有鼓电路基板15、多路转换器34、CPU37以及电源电路38。鼓电路基板15具有多个主体侧端子31、多个色粉侧端子32以及多个中继线33。多路转换器34、CPU37以及电源电路38位于鼓电路基板15上。

<7-1.关于主体侧端子>

在鼓盒1安装于主体外壳101的状态下，主体侧端子31经由上述第一电端子13与控制部102的端子104电连接。由此，鼓电路基板15与控制部102电连接。如图21所示，本实施方式的主体侧端子31的数量为多个，具体而言为四个。更具体而言，主体侧电压端子31a的数量为一个，主体侧接地端子31b的数量为一个，主体侧时钟端子31c的数量为一个，主体侧信号端子31d的数量为一个。在本实施方式中，信号端子104d的数量为一个。

在鼓盒1安装于主体外壳101的状态下，主体侧电压端子31a与电压端子104a电连接。由此，从控制部102向鼓电路基板15供给电源电压。

在鼓盒1安装于主体外壳101的状态下，主体侧接地端子31b与接地端子104b电连接。由此，从控制部102向鼓电路基板15供给接地电压。

在鼓盒1安装于主体外壳101的状态下，主体侧时钟端子31c与时钟端子104c电连接。由此，从控制部102向鼓电路基板15以恒定的时间间隔供给时钟信号。

在鼓盒1安装于主体外壳101的状态下，主体侧信号端子31d与信号端子104d电连接。由此，能够在控制部102与鼓电路基板15之间收发表示各种信息的信号。

<7-2.关于色粉侧端子>

在色粉盒2安装于框架12的状态下，色粉侧端子32经由上述第二电端子14与该色粉盒2的色粉电路基板24电连接。由此，鼓电路基板15与色粉电路基板24电连接。如图21所示，本实施方式的色粉侧端子32的数量为多个，具体而言为十六个。

十六个色粉侧端子32包括：第一组32A，该第一组32A具有四个色粉侧端子32；第二组32B，该第二组32B具有其他四个色粉侧端子32；第三组32C，该第三组32C具有其他四个色粉侧端子32；以及第四组32D，该第四组32D具有其他四个色粉侧端子32。

在第一色粉盒2A安装于框架12的状态下，第一组32A的四个色粉侧端子32与第一色粉电路基板24A电连接。在第二色粉盒2B安装于框架12的状态下，第二组32B的四个色粉侧端子32与第二色粉电路基板24B电连接。在第三色粉盒2C安装于框架12的状态下，第三组32C的四个色粉侧端子32与第三色粉电路基板24C电连接。在第四色粉盒2D安装于框架12的状态下，第四组32D的四个色粉侧端子32与第四色粉电路基板24D电连接。

各组的四个色粉侧端子32包含一个色粉侧电压端子32a、一个色粉侧接地端子32b、一个色粉侧时钟端子32c以及一个色粉侧信号端子32d。

各色粉侧电压端子32a经由后述的电压中继线33a、CPU37以及电源电路38与主体侧电压端子31a电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧电压端子32a与该色粉盒2的电压端子242a电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给电源电压。

各色粉侧接地端子32b经由后述的接地中继线33b与主体侧接地端子31b电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧接地端子32b与该色粉盒2的接地端子242b电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给接地电压。

各色粉侧时钟端子32c经由后述的时钟中继线33c与多路转换器34电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧时钟端子32c与该色粉盒2的时钟端子242c电连接。

各色粉侧信号端子32d经由后述的信号中继线33d与多路转换器34电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧信号端子32d与该色粉盒2的信号端子242d电连接。

<7-3.关于中继线>

如图21所示，本实施方式的中继线33包含电压中继线33a、接地中继线33b、时钟中继线33c以及信号中继线33d。具体而言，电压中继线33a的数量为多个，接地中继线33b的数量为一个，时钟中继线33c的数量为多个，信号中继线33d的数量为多个。

电压中继线33a包含主体侧电压中继线331a和色粉侧电压中继线332a。本实施方式的主体侧电压中继线331a的数量为一个。色粉侧电压中继线332a的数量为一个。主体侧电压中继线331a的一个端部与主体侧电压端子31a电连接。主体侧电压中继线331a的另一端部分支为两个。具体而言，主体侧电压中继线331a的另一端部包含第一端部和第二端部。主体侧电压中继线331a的第一端部与CPU37电连接。主体侧电压中继线331a的第二端部与电源电路38电连接。因此，在鼓电路基板15中，输入到主体侧电压端子31a的电源电压被供给到CPU37和电源电路38。

CPU37与电源电路38电连接。另外，色粉侧电压中继线332a的一个端部与电源电路38电连接。色粉侧电压中继线332a的另一端部分支为五个。具体而言，色粉侧电压中继线332a的另一端部包含第一端部、第二端部、第三端部、第四端部以及第五端部。色粉侧电压中继线332a的第一端部与第一组32A的色粉侧电压端子32a电连接。色粉侧电压中继线332a的第二端部与第二组32B的色粉侧电压端子32a电连接。色粉侧电压中继线332a的第三端部与第三组32C的色粉侧电压端子32a电连接。色粉侧电压中继线332a的第四端部与第四组32D的色粉侧电压端子32a电连接。色粉侧电压中继线332a的第五端部与多路转换器34电连接。因此，在鼓电路基板15中，从电源电路38输出的电源电压被供给到四个色粉侧电压端子32a及多路转换器34。

接地中继线33b的一个端部与主体侧接地端子31b电连接。接地中继线33b的另一端部分支为六个。具体而言，接地中继线33b的另一端部包含第一端部、第二端部、第三端部、第四端部、第五端部以及第六端部。接地中继线33b的第一端部与第一组32A的色粉侧接地端子32b电连接。接地中继线33b的第二端部与第二组32B的色粉侧接地端子32b电连接。接地中继线33b的第三端部与第三组32C的色粉侧接地端子32b电连接。接地中继线33b的第四端部与第四组32D的色粉侧接地端子32b电连接。接地中继线33b的第五端部与CPU37电连接。接地中继线33b的第六端部与多路转换器34电连接。因此，在鼓电路基板15中，输入到主体侧接地端子31b的接地电压被供给到四个色粉侧接地端子32b、CPU37以及多路转换器34。这样，通过共用主体侧接地端子31b，能够减少主体侧端子31的数量。

时钟中继线33c包含主体侧时钟中继线331c和色粉侧时钟中继线332c。本实施方式的主体侧时钟中继线331c的数量为一个。色粉侧时钟中继线332c的数量为多个，具体而言为四个。主体侧时钟中继线331c的一个端部与主体侧时钟端子31c电连接。主体侧时钟中继线331c的另一端部与CPU37电连接。色粉侧时钟中继线332c的一个端部与多路转换器34电连接。色粉侧时钟中继线332c的另一端部与色粉侧时钟端子32c电连接。

信号中继线33d包含主体侧信号中继线331d和色粉侧信号中继线332d。本实施方式的主体侧信号中继线331d的数量为一个。色粉侧信号中继线332d的数量为多个，具体而言为四个。主体侧信号中继线331d的一个端部与主体侧信号端子31d电连接。主体侧信号中继线331d的另一端部与CPU37电连接。色粉侧信号中继线332d的一个端部与多路转换器34电连接。色粉侧信号中继线332d的另一端部与色粉侧信号端子32d电连接。

CPU37与多路转换器34电连接。

<7-4.关于CPU及多路转换器>

CPU(Central Processing Unit，中央处理单元)37是根据程序输出地址信号的处理器。在本实施方式中，CPU37和鼓存储器151被一体化为单个芯片。但是，CPU37和鼓存储器151也可以是分体的。在鼓存储器151中，存储有能够由CPU37读取的程序。程序可以在作为鼓盒1的产品的出厂时已经存储于鼓存储器151。或者，程序也可以存储于主体存储器106，在接通图像形成装置100的电源时，从主体存储器106中读取，并存储到鼓存储器151。

CPU37经由主体侧信号端子31d从控制部102接收数据信号。另外，CPU37将接收到的数据信号发送到多路转换器34。数据信号是表示应该向通信目标发送的各种信息的信号。另外，CPU37根据从鼓存储器151读取的程序来生成地址信号。然后，CPU37将生成的地址信号发送到多路转换器34。地址信号是用于指定通信目标的信号。另外，CPU37也可以经由主体侧信号端子31d接收与地址有关的信号，并根据与该地址有关的信号和程序来生成地址信号。

多路转换器34是切换信号线的连接的开关电路。多路转换器34从CPU37接收地址信号。然后，多路转换器34根据接收到的地址信号，从四个色粉侧信号端子32d中选择一个作为通信目标。另外，多路转换器34也可以从四个色粉侧信号端子32d中选择多个通信目标。即，多路转换器34由CPU37控制。此外，多路转换器34从CPU37接收数据信号。然后，多路转换器34将接收到的数据信号输出到被指定为通信目标的色粉侧信号端子32d。

这样，如果使用CPU37及多路转换器34，则能够从四个色粉存储器241中选择成为通信目标的色粉存储器241，并输出数据信号。因此，不需要分别为四个色粉侧信号端子32d准备主体侧信号端子31d。因此，能够减少主体侧信号端子31d的数量。另外，还能够减少信号端子104d的数量。

具体而言，在第一实施方式的图6的例子中，需要五个主体侧信号端子31d，与此相对，在本实施方式的图21的例子中，主体侧信号端子31d的数量为一个即可。另外，在第一实施方式中，需要五个控制部102的信号端子104d，与此相对，在本实施方式中，控制部102的信号端子104d的数量为一个即可。

<7-5.关于基于鼓电路基板的信息中继>

在本实施方式中，控制部102和色粉电路基板24也由鼓电路基板15中继。因此，与将鼓电路基板15和色粉电路基板24分别与控制部102直接连接的情况相比，能够减少端子的数量。例如，如图21所示，能够经由共用的一个主体侧电压端子31a向鼓存储器151和色粉存储器241输出电源电压。另外，能够经由共用的一个主体侧接地端子31b向鼓存储器151和色粉存储器241输出接地电压。另外，能够经由共用的一个主体侧时钟端子31c向鼓存储器151和色粉存储器241输出时钟信号。由此，能够减少端子104的数量。

特别是，在如本实施方式那样存在多个色粉电路基板24的情况下，通过由鼓电路基板15对控制部102和多个色粉电路基板24进行中继，能够进一步减少端子的数量。例如，能够经由共用的一个主体侧电压端子31a向四个色粉电路基板24输出电源电压。另外，能够经由共用的一个主体侧接地端子31b向四个色粉电路基板24输出接地电压。能够通过共用的一个主体侧时钟端子31c向四个色粉电路基板24输出时钟信号。由此，能够进一步减少控制部102的端子104的数量。

<8.第八实施方式>

图22是表示第八实施方式的控制部102、鼓电路基板15以及四个色粉电路基板24之间的电连接的框图。在图22的实例中，鼓盒1具有鼓电路基板15、晶体管阵列35以及CPU37。鼓电路基板15具有多个主体侧端子31、多个色粉侧端子32以及多个中继线33。晶体管阵列35及CPU37位于鼓电路基板15上。

<8-1.关于主体侧端子>

在鼓盒1安装于主体外壳101的状态下，主体侧端子31经由上述第一电端子13与控制部102的端子104电连接。由此，鼓电路基板15与控制部102电连接。如图22所示，本实施方式的主体侧端子31的数量为多个，具体而言为四个。更具体而言，主体侧电压端子31a的数量为一个，主体侧接地端子31b的数量为一个，主体侧时钟端子31c的数量为一个，主体侧信号端子31d的数量为一个。在本实施方式中，信号端子104d的数量为一个。

在鼓盒1安装于主体外壳101的状态下，主体侧电压端子31a与电压端子104a电连接。由此，从控制部102向鼓电路基板15供给电源电压。

在鼓盒1安装于主体外壳101的状态下，主体侧接地端子31b与接地端子104b电连接。由此，从控制部102向鼓电路基板15供给接地电压。

在鼓盒1安装于主体外壳101的状态下，主体侧时钟端子31c与时钟端子104c电连接。由此，从控制部102向鼓电路基板15以恒定的时间间隔供给时钟信号。

在鼓盒1安装于主体外壳101的状态下，主体侧信号端子31d与信号端子104d电连接。由此，能够在控制部102与鼓电路基板15之间收发表示各种信息的信号。

<8-2.关于色粉侧端子>

在色粉盒2安装于框架12的状态下，色粉侧端子32经由上述第二电端子14与该色粉盒2的色粉电路基板24电连接。由此，鼓电路基板15与色粉电路基板24电连接。如图22所示，本实施方式的色粉侧端子32的数量为多个，具体而言为十六个。

十六个色粉侧端子32包括：第一组32A，该第一组32A具有四个色粉侧端子32；第二组32B，该第二组32B具有其他四个色粉侧端子32；第三组32C，该第三组32C具有其他四个色粉侧端子32；以及第四组32D，该第四组32D具有其他四个色粉侧端子32。

在第一色粉盒2A安装于框架12的状态下，第一组32A的四个色粉侧端子32与第一色粉电路基板24A电连接。在第二色粉盒2B安装于框架12的状态下，第二组32B的四个色粉侧端子32与第二色粉电路基板24B电连接。在第三色粉盒2C安装于框架12的状态下，第三组32C的四个色粉侧端子32与第三色粉电路基板24C电连接。在第四色粉盒2D安装于框架12的状态下，第四组32D的四个色粉侧端子32与第四色粉电路基板24D电连接。

各组的四个色粉侧端子32包含一个色粉侧电压端子32a、一个色粉侧接地端子32b、一个色粉侧时钟端子32c以及一个色粉侧信号端子32d。

各色粉侧电压端子32a经由后述的电压中继线33a与晶体管阵列35电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧电压端子32a与该色粉盒2的电压端子242a电连接。

各色粉侧接地端子32b经由后述的接地中继线33b与主体侧接地端子31b电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧接地端子32b与该色粉盒2的接地端子242b电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给接地电压。

各色粉侧时钟端子32c经由后述的时钟中继线33c与CPU37电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧时钟端子32c与该色粉盒2的时钟端子242c电连接。

各色粉侧信号端子32d经由后述的信号中继线33d与CPU37电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧信号端子32d与该色粉盒2的信号端子242d电连接。由此，能够在控制部102与色粉电路基板24之间，经由鼓电路基板15收发表示各种信息的信号。

<8-3.关于中继线>

如图22所示，本实施方式的中继线33包含电压中继线33a、接地中继线33b、时钟中继线33c以及信号中继线33d。具体而言，电压中继线33a的数量为多个，接地中继线33b的数量为一个，时钟中继线33c的数量为多个，信号中继线33d的数量为多个。

电压中继线33a包含主体侧电压中继线331a和色粉侧电压中继线332a。本实施方式的主体侧电压中继线331a的数量为一个。色粉侧电压中继线332a的数量为多个，具体而言为四个。主体侧电压中继线331a的一个端部与主体侧电压端子31a电连接。主体侧电压中继线331a的另一端部分支为两个。具体而言，主体侧电压中继线331a的另一端部包含第一端部和第二端部。主体侧电压中继线331a的第一端部与CPU37电连接。主体侧电压中继线331a的第二端部与晶体管阵列35电连接。因此，在鼓电路基板15中，输入到主体侧电压端子31a的电源电压被供给到CPU37及晶体管阵列35。各色粉侧电压中继线332a的一个端部与晶体管阵列35电连接，另一端部与对应的色粉侧电压端子32a电连接。另外，CPU37与晶体管阵列35电连接。

接地中继线33b的一个端部与主体侧接地端子31b电连接。接地中继线33b的另一端部分支为六个。具体而言，接地中继线33b的另一端部包含第一端部、第二端部、第三端部、第四端部、第五端部以及第六端部。接地中继线33b的第一端部与第一组32A的色粉侧接地端子32b电连接。接地中继线33b的第二端部与第二组32B的色粉侧接地端子32b电连接。接地中继线33b的第三端部与第三组32C的色粉侧接地端子32b电连接。接地中继线33b的第四端部与第四组32D的色粉侧接地端子32b电连接。接地中继线33b的第五端部与CPU37电连接。接地中继线33b的第六端部与晶体管阵列35电连接。因此，在鼓电路基板15中，输入到主体侧接地端子31b的接地电压被供给到四个色粉侧接地端子32b、CPU37以及晶体管阵列35。这样，通过共用主体侧接地端子31b，能够减少主体侧端子31的数量。

时钟中继线33c包含主体侧时钟中继线331c和色粉侧时钟中继线332c。本实施方式的主体侧时钟中继线331c的数量为一个。色粉侧时钟中继线332c的数量为一个。主体侧时钟中继线331c的一个端部与主体侧时钟端子31c电连接。主体侧时钟中继线331c的另一端部与CPU37电连接。色粉侧时钟中继线332c的一个端部与CPU37电连接。色粉侧时钟中继线332c的另一端部分支为四个。具体而言，色粉侧时钟中继线332c的另一端部包含第一端部、第二端部、第三端部以及第四端部。色粉侧时钟中继线332c的第一端部与第一组32A的色粉侧时钟端子32c电连接。色粉侧时钟中继线332c的第二端部与第二组32B的色粉侧时钟端子32c电连接。色粉侧时钟中继线332c的第三端部与第三组32C的色粉侧时钟端子32c电连接。色粉侧时钟中继线332c的第四端部与第四组32D的色粉侧时钟端子32c电连接。因此，在鼓电路基板15中，输入到主体侧时钟端子31c的时钟信号通过CPU37被供给到四个色粉侧时钟端子32c。这样，通过共用主体侧时钟端子31c，能够减少主体侧端子31的数量。

信号中继线33d包含主体侧信号中继线331d和色粉侧信号中继线332d。本实施方式的主体侧信号中继线331d的数量为一个。色粉侧信号中继线332d的数量为一个。主体侧信号中继线331d的一个端部与主体侧信号端子31d电连接。主体侧信号中继线331d的另一端部与CPU37电连接。色粉侧信号中继线332d的一个端部与CPU37电连接。色粉侧信号中继线332d的另一端部分支为四个。具体而言，色粉侧信号中继线332d的另一端部包含第一端部、第二端部、第三端部以及第四端部。色粉侧信号中继线332d的第一端部与第一组32A的色粉侧信号端子32d电连接。色粉侧信号中继线332d的第二端部与第二组32B的色粉侧信号端子32d电连接。色粉侧信号中继线332d的第三端部与第三组32C的色粉侧信号端子32d电连接。色粉侧信号中继线332d的第四端部与第四组32D的色粉侧信号端子32d电连接。因此，在鼓电路基板15中，输入到一个主体侧信号端子31d的信号通过CPU37被供给到四个色粉侧信号端子32d。这样，通过共用主体侧信号端子31d，能够减少主体侧端子31的数量。

<8-4.关于CPU及晶体管阵列>

CPU(Central Processing Unit，中央处理单元)37是根据程序输出地址信号的处理器。在本实施方式中，CPU37与鼓存储器151被一体化为单个芯片。但是，CPU37和鼓存储器151也可以是分体的。在鼓存储器151存储有能够由CPU37读取的程序。程序可以在作为鼓盒1的产品的出厂时已经存储于鼓存储器151。或者，程序也可以存储于主体存储器106，在接通图像形成装置100的电源时，从主体存储器106中读取，并存储到鼓存储器151。

CPU37经由主体侧信号端子31d从控制部102接收数据信号。另外，CPU37将接收到的数据信号发送到四个色粉侧信号端子32d。数据信号是表示应该向通信目标发送的各种信息的信号。另外，CPU37根据从鼓存储器151读取的程序来生成地址信号。然后，CPU37将生成的地址信号发送到晶体管阵列35。地址信号是用于指定通信目标的信号。另外，CPU37也可以经由主体侧信号端子31d接收与地址有关的信号，并根据与该地址有关的信号和程序来生成地址信号。

晶体管阵列35是切换电压线的连接的开关电路。晶体管阵列35从控制部102经由主体侧电压端子31a接受电源电压的供给。另外，晶体管阵列35从CPU37接收地址信号。晶体管阵列35根据接收到的地址信号，从四个色粉侧信号端子32d中选择一个作为通信目标。另外，晶体管阵列35也可以从四个色粉侧信号端子32d中选择多个通信目标。然后，晶体管阵列35向被选择为通信目标的色粉侧信号端子32d供给电源电压。

更详细地说，晶体管阵列35从四个色粉侧电压中继线332a中选择与主体侧电压端子31a导通的对象。由此，晶体管阵列35从四个色粉侧电压端子32a选择供给电源电压的对象。因此，晶体管阵列35仅向四个色粉存储器241中被指定为通信目标的色粉存储器241供给电源电压。四个色粉存储器241分别仅在被供给电源电压时，接收从CPU37发送的数据信号。因此，能够向四个色粉存储器241中的被指定的通信目标发送必要的数据信号。这样，不需要分别为四个色粉侧信号端子32d准备主体侧信号端子31d。因此，能够减少主体侧信号端子31d的数量。另外，还能够减少信号端子104d的数量。

特别是，本实施方式的鼓电路基板15经由一个主体侧信号端子31d接收地址信号和数据信号。由此，能够进一步减少主体侧信号端子31d的数量。另外，还能够进一步减少控制部102的信号端子104d的数量。

具体而言，在第一实施方式的图6的例子中，需要五个主体侧信号端子31d，与此相对，在本实施方式的图22的例子中，主体侧信号端子31d的数量为一个即可。另外，在第一实施方式中，需要五个控制部102的信号端子104d，与此相对，在本实施方式中，控制部102的信号端子104d的数量为一个即可。

<8-5.关于基于鼓电路基板的信息中继>

在本实施方式中，控制部102和色粉电路基板24也由鼓电路基板15中继。因此，与将鼓电路基板15和色粉电路基板24分别与控制部102直接连接的情况相比，能够减少端子的数量。例如，如图22所示，能够经由共用的一个主体侧电压端子31a向鼓存储器151和色粉存储器241输出电源电压。另外，能够经由共用的一个主体侧接地端子31b向鼓存储器151和色粉存储器241输出接地电压。另外，能够经由共用的一个主体侧时钟端子31c向鼓存储器151和色粉存储器241输出时钟信号。由此，能够减少端子104的数量。

特别是，在如本实施方式那样存在多个色粉电路基板24的情况下，通过由鼓电路基板15对控制部102和多个色粉电路基板24进行中继，能够进一步减少端子的数量。例如，能够经由共用的一个主体侧电压端子31a向四个色粉电路基板24输出电源电压。另外，能够经由共用的一个主体侧接地端子31b向四个色粉电路基板24输出。另外，能够经由共用的一个主体侧时钟端子31c向四个色粉电路基板24输出时钟信号。由此，能够进一步减少控制部102的端子104的数量。

<9.第九实施方式>

图23是表示第九实施方式的控制部102、鼓电路基板15以及四个色粉电路基板24之间的电连接的框图。在图23的实例中，鼓盒1具有鼓电路基板15、多路转换器34、CPU37以及电源电路38。鼓电路基板15具有多个主体侧端子31、多个色粉侧端子32、多个中继线33、多路转换器34、CPU37以及电源电路38。多路转换器34、CPU37以及电源电路38位于鼓电路基板15上。

<9-1.关于主体侧端子>

在鼓盒1安装于主体外壳101的状态下，主体侧端子31经由上述第一电端子13与端子104电连接。由此，鼓电路基板15与控制部102电连接。如图23所示，本实施方式的主体侧端子31的数量为多个，具体而言为四个。更具体而言，主体侧电压端子31a的数量为一个，主体侧接地端子31b的数量为一个，主体侧时钟端子31c的数量为一个，主体侧信号端子31d的数量为一个。

在鼓盒1安装于主体外壳101的状态下，主体侧电压端子31a与电压端子104a电连接。由此，从控制部102向鼓电路基板15供给电源电压。

在鼓盒1安装于主体外壳101的状态下，主体侧接地端子31b与接地端子104b电连接。由此，从控制部102向鼓电路基板15供给接地电压。

在鼓盒1安装于主体外壳101的状态下，主体侧时钟端子31c与时钟端子104c电连接。由此，从控制部102向鼓电路基板15以恒定的时间间隔供给时钟信号。

在鼓盒1安装于主体外壳101的状态下，主体侧信号端子31d与信号端子104d电连接。由此，能够在控制部102与鼓电路基板15之间收发表示各种信息的信号。

<9-2.关于色粉侧端子>

在色粉盒2安装于框架12的状态下，色粉侧端子32经由上述第二电端子14与该色粉盒2的色粉电路基板24电连接。由此，鼓电路基板15与色粉电路基板24电连接。如图23所示，本实施方式的色粉侧端子32的数量为多个，具体而言为十六个。

十六个色粉侧端子32包含：第一组32A，该第一组32A具有四个色粉侧端子32；第二组32B，该第二组32B具有其他四个色粉侧端子32；第三组32C，该第三组32C具有其他四个色粉侧端子32；以及第四组32D，该第四组32D具有其他四个色粉侧端子32。

在第一色粉盒2A安装于框架12的状态下，第一组32A的四个色粉侧端子32与第一色粉电路基板24A电连接。在第二色粉盒2B安装于框架12的状态下，第二组32B的四个色粉侧端子32与第二色粉电路基板24B电连接。在第三色粉盒2C安装于框架12的状态下，第三组32C的四个色粉侧端子32与第三色粉电路基板24C电连接。在第四色粉盒2D安装于框架12的状态下，第四组32D的四个色粉侧端子32与第四色粉电路基板24D电连接。

各组的四个色粉侧端子32包含一个色粉侧电压端子32a、一个色粉侧接地端子32b、一个色粉侧时钟端子32c以及一个色粉侧信号端子32d。

各色粉侧电压端子32a经由后述的电压中继线33a、CPU37以及电源电路38与主体侧电压端子31a电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧电压端子32a与该色粉盒2的电压端子242a电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给电源电压。

各色粉侧接地端子32b经由后述的接地中继线33b与主体侧接地端子31b电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧接地端子32b与该色粉盒2的接地端子242b电连接。由此，从控制部102经由鼓电路基板15向色粉电路基板24供给接地电压。

各色粉侧时钟端子32c经由后述的时钟中继线33c与CPU37电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧时钟端子32c与该色粉盒2的时钟端子242c电连接。

各色粉侧信号端子32d经由后述的信号中继线33d与多路转换器34电连接。另外，在色粉盒2安装于框架12的状态下，对应的色粉侧信号端子32d与该色粉盒2的信号端子242d电连接。

<9-3.关于中继线>

如图23所示，本实施方式的中继线33包含电压中继线33a、接地中继线33b、时钟中继线33c以及信号中继线33d。具体而言，电压中继线33a的数量为多个，接地中继线33b的数量为一个，时钟中继线33c的数量为多个，信号中继线33d的数量为多个。

电压中继线33a包含主体侧电压中继线331a和色粉侧电压中继线332a。本实施方式的主体侧电压中继线331a的数量为一个。色粉侧电压中继线332a的数量为一个。主体侧电压中继线331a的一个端部与主体侧电压端子31a电连接。主体侧电压中继线331a的另一端部分支为两个。具体而言，主体侧电压中继线331a的另一端部包含第一端部和第二端部。主体侧电压中继线331a的第一端部与CPU37电连接。主体侧电压中继线331a的第二端部与电源电路38电连接。因此，在鼓电路基板15中，输入到主体侧电压端子31a的电源电压被供给到CPU37和电源电路38。

CPU37与电源电路38电连接。另外，色粉侧电压中继线332a的一个端部与电源电路38电连接。色粉侧电压中继线332a的另一端部分支为五个。具体而言，色粉侧电压中继线332a的另一端部包含第一端部、第二端部、第三端部、第四端部以及第五端部。色粉侧电压中继线332a的第一端部与第一组32A的色粉侧电压端子32a电连接。色粉侧电压中继线332a的第二端部与第二组32B的色粉侧电压端子32a电连接。色粉侧电压中继线332a的第三端部与第三组32C的色粉侧电压端子32a电连接。色粉侧电压中继线332a的第四端部与第四组32D的色粉侧电压端子32a电连接。色粉侧电压中继线332a的第五端部与多路转换器34电连接。因此，在鼓电路基板15中，从电源电路38输出的电源电压被供给到四个色粉侧电压端子32a及多路转换器34。

接地中继线33b的一个端部与主体侧接地端子31b电连接。接地中继线33b的另一端部分支为六个。具体而言，接地中继线33b的另一端部包含第一端部、第二端部、第三端部、第四端部、第五端部以及第六端部。接地中继线33b的第一端部与第一组32A的色粉侧接地端子32b电连接。接地中继线33b的第二端部与第二组32B的色粉侧接地端子32b电连接。接地中继线33b的第三端部与第三组32C的色粉侧接地端子32b电连接。接地中继线33b的第四端部与第四组32D的色粉侧接地端子32b电连接。接地中继线33b的第五端部与CPU37电连接。接地中继线33b的第六端部与多路转换器34电连接。因此，在鼓电路基板15中，输入到主体侧接地端子31b的接地电压被供给到四个色粉侧接地端子32b、CPU37以及多路转换器34。这样，通过共用主体侧接地端子31b，能够减少主体侧端子31的数量。

时钟中继线33c包含主体侧时钟中继线331c和色粉侧时钟中继线332c。本实施方式的主体侧时钟中继线331c的数量为一个。色粉侧时钟中继线332c的数量为一个。主体侧时钟中继线331c的一个端部与主体侧时钟端子31c电连接。主体侧时钟中继线331c的另一端部与CPU37电连接。色粉侧时钟中继线332c的一个端部与CPU37电连接。色粉侧时钟中继线332c的另一端部分支为四个。具体而言，色粉侧时钟中继线332c的另一端部包含第一端部、第二端部、第三端部以及第四端部。色粉侧时钟中继线332c的第一端部与第一组32A的色粉侧时钟端子32c电连接。色粉侧时钟中继线332c的第二端部与第二组32B的色粉侧时钟端子32c电连接。色粉侧时钟中继线332c的第三端部与第三组32C的色粉侧时钟端子32c电连接。色粉侧时钟中继线332c的第四端部与第四组32D的色粉侧时钟端子32c电连接。因此，在鼓电路基板15中，从CPU37输出的时钟信号被供给到四个色粉侧时钟端子32c。

信号中继线33d包含主体侧信号中继线331d和色粉侧信号中继线332d。本实施方式的主体侧信号中继线331d的数量为一个。色粉侧信号中继线332d的数量为多个，具体而言为四个。主体侧信号中继线331d的一个端部与主体侧信号端子31d电连接。主体侧信号中继线331d的另一端部与CPU37电连接。色粉侧信号中继线332d的一个端部与多路转换器34电连接。色粉侧信号中继线332d的另一端部与色粉侧信号端子32d电连接。

CPU37与多路转换器34电连接。

<9-4.关于CPU及多路转换器>

CPU(Central Processing Unit，中央处理单元)37是根据程序输出地址信号的处理器。在本实施方式中，CPU37与鼓存储器151被一体化为单个芯片。但是，CPU37和鼓存储器151也可以是分体的。在鼓存储器151中存储有能够由CPU37读取的程序。程序可以在作为鼓盒1的产品的出厂时已经存储于鼓存储器151。或者，程序也可以存储于主体存储器106，在接通图像形成装置100的电源时，从主体存储器106中读取，并存储到鼓存储器151。

CPU37经由主体侧信号端子31d从控制部102接收数据信号。另外，CPU37将接收到的数据信号发送到多路转换器34。数据信号是表示应该向通信目标发送的各种信息的信号。另外，CPU37根据从鼓存储器151读取的程序来生成地址信号。然后，CPU37将生成的地址信号发送到多路转换器34。地址信号是用于指定通信目标的信号。另外，CPU37也可以经由主体侧信号端子31d接收与地址有关的信号，并根据与该地址有关的信号和程序来生成地址信号。

多路转换器34是切换信号线的连接的开关电路。多路转换器34从CPU37接收地址信号。然后，多路转换器34根据接收到的地址信号，从四个色粉侧信号端子32d中选择一个作为通信目标。另外，多路转换器34也可以从四个色粉侧信号端子32d中选择多个通信目标。即，多路转换器34由CPU37控制。此外，多路转换器34从CPU37接收数据信号。然后，多路转换器34将接收到的数据信号输出到被指定为通信目标的色粉侧信号端子32d。

这样，如果使用CPU37及多路转换器34，则能够从四个色粉存储器241中选择成为通信目标的色粉存储器241，并输出数据信号。因此，不需要分别为四个色粉侧信号端子32d准备主体侧信号端子31d。因此，能够减少主体侧信号端子31d的数量。另外，还能够减少控制部102的信号端子104d的数量。

具体而言，在第一实施方式的图6的例子中，需要五个主体侧信号端子31d，与此相对，在本实施方式的图23的例子中，主体侧信号端子31d的数量为一个即可。另外，在第一实施方式中，需要五个信号端子104d，与此相对，在本实施方式中，信号端子104d的数量为一个即可。

<9-5.关于基于鼓电路基板的信息中继>

在本实施方式中，控制部102和色粉电路基板24也由鼓电路基板15中继。因此，与将鼓电路基板15和色粉电路基板24分别与控制部102直接连接的情况相比，能够减少端子的数量。例如，如图23所示，能够经由共用的一个主体侧电压端子31a向鼓存储器151和色粉存储器241输出电源电压。另外，能够经由共用的一个主体侧接地端子31b向鼓存储器151和色粉存储器241输出接地电压。另外，能够经由共用的一个主体侧时钟端子31c向鼓存储器151和色粉存储器241输出时钟信号。由此，能够减少端子104的数量。

特别是，在如本实施方式那样存在多个色粉电路基板24的情况下，通过由鼓电路基板15对控制部102和多个色粉电路基板24进行中继，能够进一步减少端子的数量。例如，能够经由共用的一个主体侧电压端子31a向四个色粉电路基板24输出电源电压。另外，能够经由共用的一个主体侧接地端子31b向四个色粉电路基板24输出接地电压。另外，能够经由共用的一个主体侧时钟端子31c向四个色粉电路基板24输出时钟信号。由此，能够进一步减少端子104的数量。

<10.变形例>

以上，对本发明的第一实施方式～第九实施方式进行了说明，但本发明不限于上述实施方式。

上述各实施方式中的结构、电路结构以及处理步骤仅仅是例示。在不脱离本发明的宗旨的范围内，也可以将上述各实施方式中出现的各种要素置换为其他公知的要素。另外，在不产生矛盾的范围内，也可以适当组合上述各实施方式中出现的各种要素。

符号的说明

1 鼓盒

2、2A～2D 色粉盒

11，11A～11D 感光鼓

12 框架

13 第一电端子

14 第二电端子

15 鼓电路基板

16、17 线束

21 壳体

22 显影辊

23 齿轮部

24、24A～24D 色粉电路基板

25 支架

31 主体侧端子

31a 主体侧电压端子

31b 主体侧接地端子

31c 主体侧时钟端子

31d 主体侧信号端子

32 色粉侧端子

32a 色粉侧电压端子

32b 色粉侧接地端子

32c 色粉侧时钟端子

32d 色粉侧信号端子

33 中继线

33a 电压中继线

33b 接地中继线

33c 时钟中继线

33d 信号中继线

34 多路转换器

35 晶体管阵列

36 通用输入输出端口

37 CPU

38 电源电路

100 图像形成装置

101 主体外壳

102 控制部

103 显示器

104 端子

104a 电压端子

104b 接地端子

104c 时钟端子

104d 信号端子

121 色粉盒支架

131 第一端子

141 第二端子

151 鼓存储器

241 色粉存储器

242 端子

242a 电压端子

242b 接地端子

242c 时钟端子

242d 信号端子

331a 主体侧电压中继线

331c 主体侧时钟中继线

331d 主体侧信号中继线

332a 色粉侧电压中继线

332c 色粉侧时钟中继线

332d 色粉侧信号中继线

333a 鼓电压线

333c 鼓时钟线

333d 鼓信号线

Claims (44)

1.一种鼓盒，能够安装于图像形成装置，该鼓盒的特征在于，具备：

框架，该框架能够安装色粉盒，该色粉盒具有作为存储介质的色粉存储器；

感光鼓；

作为存储介质的鼓存储器；以及

鼓电路基板，在所述色粉盒安装于所述框架的状态下，该鼓电路基板将存储于所述色粉存储器的信息中继到所述图像形成装置。

2.根据权利要求1所述的鼓盒，其特征在于，

所述框架能够保持多个所述色粉盒，

所述鼓电路基板将存储于所述多个色粉盒各自所具有的色粉存储器的信息向所述图像形成装置中继。

3.根据权利要求2所述的鼓盒，其特征在于，

所述鼓电路基板具有：

多个主体侧端子，该多个主体侧端子能够与所述图像形成装置电连接；

多个色粉侧端子，该多个色粉侧端子能够与所述多个色粉盒各自所具有的所述色粉存储器电连接；以及

多个中继线，该多个中继线将所述主体侧端子与所述色粉侧端子连接。

4.根据权利要求3所述的鼓盒，其特征在于，

所述多个主体侧端子包含：

主体侧电压端子，该主体侧电压端子构成为能够与所述图像形成装置所具有的电压端子电连接，且从所述图像形成装置的电压端子被供给电压；以及

主体侧接地端子，该主体侧接地端子能够与所述图像形成装置的接地端子电连接，

所述多个色粉侧端子包含：

色粉侧电压端子，该色粉侧电压端子能够与所述色粉存储器所具有的电压端子电连接；以及

色粉侧接地端子，该色粉侧接地端子能够与所述色粉存储器所具有的接地端子电连接，

所述多个中继线包含：

电压中继线，该电压中继线将所述主体侧电压端子与所述色粉侧电压端子连接；以及

接地中继线，该接地中继线将所述主体侧接地端子与所述色粉侧接地端子连接。

5.根据权利要求4所述的鼓盒，其特征在于，

所述多个色粉盒包含：

第一色粉盒，该第一色粉盒具有第一色粉电路基板，该第一色粉电路基板具有第一电压端子和第一接地端子；以及

第二色粉盒，该第二色粉盒具有第二色粉电路基板，该第二色粉电路基板具有第二电压端子和第二接地端子，

所述多个色粉侧端子具有：

第一色粉侧电压端子，该第一色粉侧电压端子能够与所述第一电压端子电连接；

第二色粉侧电压端子，该第二色粉侧电压端子能够与所述第二电压端子电连接；

第一色粉侧接地端子，该第一色粉侧接地端子能够与所述第一接地端子电连接；以及

第二色粉侧接地端子，该第二色粉侧接地端子能够与所述第二接地端子电连接，

所述电压中继线将所述主体侧电压端子与所述第一色粉侧电压端子及所述第二色粉侧电压端子连接，

所述接地中继线将所述主体侧接地端子与所述第一色粉侧接地端子及所述第二色粉侧接地端子连接。

6.根据权利要求1所述的鼓盒，其特征在于，

所述鼓电路基板具有：

多个主体侧端子，该多个主体侧端子能够与所述图像形成装置电连接，且从所述图像形成装置的电压端子被供给电压；

多个色粉侧端子，该多个色粉侧端子能够与所述多个色粉存储器电连接；以及

多个中继线，该多个中继线将所述主体侧端子与所述多个色粉侧端子连接。

7.根据权利要求6所述的鼓盒，其特征在于，

所述多个主体侧端子包含：

主体侧电压端子，该主体侧电压端子能够与所述图像形成装置所具有的电压端子电连接，且从所述图像形成装置的电压端子被供给电压；以及

主体侧接地端子，该主体侧接地端子能够与所述图像形成装置所具有的接地端子电连接，

各色粉盒具有色粉电路基板，该色粉电路基板具备电压端子和接地端子，

所述多个色粉侧端子包含：

多个色粉侧电压端子，该多个色粉侧电压端子能够分别与所述多个色粉电路基板的电压端子电连接；以及

多个色粉侧接地端子，该多个色粉侧接地端子能够分别与所述多个色粉电路基板的接地端子电连接，

所述多个中继线包含：

电压中继线，该电压中继线将所述主体侧电压端子与所述多个色粉侧电压端子连接；以及

接地中继线，该接地中继线将所述主体侧接地端子与所述多个色粉侧接地端子连接。

8.根据权利要求6或7所述的鼓盒，其特征在于，

在所述鼓盒安装于所述图像形成装置的状态下，所述鼓电路基板将经由所述色粉侧端子输入的存储于所述色粉存储器的信息经由所述主体侧端子向所述图像形成装置输出。

9.根据权利要求3所述的鼓盒，其特征在于，

具有开关电路，该开关电路根据从所述主体侧端子得到的地址信号，从所述多个色粉侧端子中选择成为通信目标的色粉侧端子。

10.根据权利要求9所述的鼓盒，其特征在于，

所述多个主体侧端子包含主体侧信号端子，该主体侧信号端子能够与所述图像形成装置所具有的信号端子电连接，

所述多个色粉侧端子包含多个色粉侧信号端子,该多个色粉侧信号端子能够分别与设置于所述多个色粉存储器的信号端子电连接，

所述开关电路根据从所述主体侧信号端子得到的地址信号，从所述多个色粉侧信号端子中选择成为通信目标的色粉侧信号端子。

11.根据权利要求10所述的鼓盒，其特征在于，

所述多个中继线包含：

主体侧信号中继线，该主体侧信号中继线将所述主体侧信号端子与所述开关电路连接；以及

色粉侧信号中继线，该色粉侧信号中继线将所述色粉侧信号端子与所述开关电路连接。

12.根据权利要求9至11中任一项所述的鼓盒，其特征在于，

所述开关电路是多路转换器。

13.根据权利要求9所述的鼓盒，其特征在于，

所述多个主体侧端子包含主体侧电压端子，该主体侧电压端子能够与所述图像形成装置的电压端子电连接，且从所述图像形成装置的电压端子被供给电压，

所述多个色粉侧端子包含多个色粉侧电压端子，该多个色粉侧电压端子能够分别与设置于所述多个色粉存储器的电压端子电连接，

所述开关电路根据从所述主体侧端子得到的地址信号，从所述多个色粉侧电压端子中选择成为从所述主体侧电压端子输入的电压的供给目标的色粉侧电压端子。

14.根据权利要求13所述的鼓盒，其特征在于，

所述中继线包含：

主体侧电压中继线，该主体侧电压中继线将所述主体侧电压端子与所述开关电路连接；以及

色粉侧电压中继线，该色粉侧电压中继线将所述色粉侧电压端子与所述开关电路连接。

15.根据权利要求13或14所述的鼓盒，其特征在于，

所述开关电路是晶体管阵列。

16.根据权利要求9至15中任一项所述的鼓盒，其特征在于，

所述开关电路根据从所述主体侧端子得到的地址信号，从所述多个色粉侧端子及所述鼓存储器中选择通信目标。

17.根据权利要求16所述的鼓盒，其特征在于，

所述多个中继线具有鼓信号线，该鼓信号线将所述开关电路与所述鼓存储器连接。

18.根据权利要求16所述的鼓盒，其特征在于，

所述多个中继线将所述主体侧端子与所述开关电路连接，并且将所述主体侧端子与所述鼓存储器连接。

19.根据权利要求3所述的鼓盒，其特征在于，

具有处理器，

所述处理器根据存储于所述鼓存储器的程序，从所述多个色粉侧端子中选择成为通信目标的色粉侧端子，或者控制开关电路，该开关电路选择成为通信目标的色粉侧端子。

20.根据权利要求19所述的鼓盒，其特征在于，

所述处理器根据存储于所述鼓存储器的程序，从所述多个色粉侧端子中选择成为通信目标的色粉侧端子。

21.根据权利要求19所述的鼓盒，其特征在于，

所述处理器根据存储于所述鼓存储器的程序，控制开关电路，该开关电路从所述多个色粉侧端子中选择成为通信目标的色粉侧端子。

22.根据权利要求19至21中任一项所述的鼓盒，其特征在于，

所述处理器位于所述鼓电路基板上。

23.根据权利要求1所述的鼓盒，其特征在于，

所述鼓存储器存储有用于识别所述鼓盒的信息。

24.根据权利要求1至23中任一项所述的鼓盒，其特征在于，

所述鼓存储器存储有表示所述鼓盒的特性的信息。

25.根据权利要求1至24中任一项所述的鼓盒，其特征在于，

所述鼓存储器能够存储个体识别信息，该个体识别信息存储于安装在所述鼓盒的所述色粉盒的所述色粉存储器。

26.根据权利要求1至25中任一项所述的鼓盒，其特征在于，

所述鼓存储器能够存储所述色粉盒的使用历史的信息。

27.根据权利要求1至26中任一项所述的鼓盒，其特征在于，

所述鼓存储器具有：

第一存储区域，该第一存储区域存储不可重写信息；以及

第二存储区域，该第二存储区域存储可重写信息。

28.根据权利要求27所述的鼓盒，其特征在于，

所述第二存储区域能够存储所述鼓盒的使用状况。

29.根据权利要求28所述的鼓盒，其特征在于，

所述使用状况包含所述感光鼓的旋转次数。

30.根据权利要求28或29所述的鼓盒，其特征在于，

所述使用状况包含所述感光鼓的带电时间。

31.根据权利要求1至30中任一项所述的鼓盒，其特征在于，

所述鼓存储器位于所述鼓电路基板上。

32.一种图像形成装置，具备权利要求1至31中任一项所述的鼓盒，该图像形成装置的特征在于，

所述色粉存储器存储有用于识别所述色粉盒的信息。

33.一种图像形成装置，具备权利要求1至32中任一项所述的鼓盒，该图像形成装置的特征在于，

所述色粉存储器存储有表示所述色粉盒的特性的信息。

34.一种图像形成装置，具备：

权利要求1所述的鼓盒；以及

控制部，

该图像形成装置的特征在于，

所述鼓电路基板将存储于所述色粉存储器的信息中继到所述控制部。

35.根据权利要求34所述的图像形成装置，其特征在于，

所述控制部能够执行如下处理：

第一读取处理，该第一读取处理从所述鼓存储器读取信息；以及

动作处理，该动作处理根据由所述第一读取处理读取到的信息，使所述图像形成装置动作。

36.根据权利要求35所述的图像形成装置，其特征在于，

所述控制部能够执行如下处理：

第二读取处理，该第二读取处理从所述色粉盒的所述色粉存储器读取信息；以及

写入处理，该写入处理将在所述第二读取处理中读取到的信息写入到所述鼓存储器。

37.一种图像形成装置，具备：

权利要求1所述的鼓盒；以及

控制部，

该图像形成装置的特征在于，

所述控制部能够执行如下处理：

第一判定处理，该第一判定处理判定能否与所述鼓存储器进行通信；

第二判定处理，该第二判定处理判定能否与所述色粉存储器进行通信；

第一错误输出处理，该第一错误输出处理输出在所述第一判定处理中发生的第一错误；以及

第二错误输出处理，该第二错误输出处理输出在所述第二判定处理中发生的第二错误，

所述第二错误输出处理在所述第一错误输出处理之后执行。

38.根据权利要求37所述的图像形成装置，其特征在于，

所述第二判定处理在所述第一判定处理之后执行。

39.根据权利要求37所述的图像形成装置，其特征在于，

所述第二判定处理与所述第一判定处理并行执行。

40.根据权利要求37至39中任一项所述的图像形成装置，其特征在于，

在所述第一判定处理中，所述控制部向所述鼓存储器发送认证信息，并判定响应值是否与规定值一致，

在所述第二判定处理中，所述控制部向所述色粉存储器发送认证信息，并判定响应值是否与规定值一致。

41.根据权利要求37至39中任一项所述的图像形成装置，其特征在于，

还具备作为存储介质的主体存储器，

在所述第一判定处理中，所述控制部向所述主体存储器和所述鼓存储器发送认证信息，并判定来自所述主体存储器的响应值与来自所述鼓存储器的响应值是否一致，

在所述第二判定处理中，所述控制部向所述主体存储器和所述色粉存储器发送认证信息，并判定来自所述主体存储器的响应值与来自所述色粉存储器的响应值是否一致。

42.根据权利要求37至40中任一项所述的图像形成装置，其特征在于，

还具备能够显示信息的显示器，

所述显示器显示由所述第一错误输出处理输出的所述第一错误。

43.根据权利要求37至42中任一项所述的图像形成装置，其特征在于，

还具备能够显示信息的显示器，

所述显示器显示由所述第二错误输出处理输出的所述第二错误。

44.一种鼓盒，能够安装于图像形成装置，该鼓盒的特征在于，具备：

框架，该框架能够安装色粉盒，该色粉盒具有作为存储介质的色粉存储器；

感光鼓；

第一电端子；

第二电端子；以及

鼓电路基板，该鼓电路基板与所述第一电端子及所述第二电端子电连接，

所述第二电端子能够与所述色粉存储器电连接，

所述第一电端子将所述色粉存储器的信息向所述图像形成装置中继。

Images