WO2019130770A1

WO2019130770A1 - ドラムカートリッジおよび画像形成装置

Info

Publication number: WO2019130770A1
Application number: PCT/JP2018/039518
Authority: WO
Inventors: 智康矢吹; 貴史鈴木; 忠雄京谷
Original assignee: ブラザー工業株式会社
Priority date: 2017-12-27
Filing date: 2018-10-24
Publication date: 2019-07-04
Also published as: CN111527454A; US20210072697A1; EP3734371A1; US11829099B2; US20240118656A1; CN117289580A; US20190196394A1; US10845754B2; EP3734371A4; JP2019117346A

Abstract

ドラムメモリを搭載したドラムカートリッジにおいて、端子の数を減らすことができる構造を提供する。このドラムカートリッジは、トナーカートリッジが装着可能なフレームと、感光ドラムと、ドラム回路基板１５とを備える。ドラム回路基板１５は、フレームにトナーカートリッジが装着された状態において、トナーカートリッジが有するトナーメモリに記憶された情報を、画像形成装置に中継する。

Description

ドラムカートリッジおよび画像形成装置

　本発明は、ドラムカートリッジおよび画像形成装置に関する。

　従来、レーザプリンタ、ＬＥＤプリンタ等の電子写真方式の画像形成装置が知られている。画像形成装置は、ドラムカートリッジを有する。ドラムカートリッジは、複数の感光ドラムを有する。複数のトナーカートリッジは、ドラムカートリッジに対して着脱可能である。ドラムカートリッジにトナーカートリッジが装着されると、トナーカートリッジの現像ローラと、ドラムカートリッジの感光ドラムとが接触する。

　ドラムカートリッジを有する画像形成装置については、例えば、特許文献１に記載されている。

特開２０１０－１２８３３６号公報

　また、従来、記憶媒体であるトナーメモリを有するトナーカートリッジが知られている。トナーメモリには、トナーカートリッジに関する種々の情報が記憶される。近年では、画像形成装置において、トナーカートリッジだけではなく、ドラムカートリッジに関しても、多くの情報が扱われる。このため、ドラムカートリッジにも、記憶媒体であるドラムメモリを搭載することが求められている。

　しかしながら、トナーカートリッジにトナーメモリを搭載し、かつ、ドラムカートリッジにドラムメモリを搭載すると、画像形成装置には、トナーメモリと電気的に接続するための端子と、ドラムメモリと電気的に接続するための端子と、が必要になる。これにより、画像形成装置に、多くの端子が必要となる。

　本発明の目的は、ドラムカートリッジにドラムメモリを搭載し、かつ、端子の数を減らすことができる構造を提供することである。

　本願の第１発明は、画像形成装置に装着可能なドラムカートリッジであって、記憶媒体であるトナーメモリを有するトナーカートリッジが装着可能なフレームと、感光ドラムと、記憶媒体であるドラムメモリと、前記トナーカートリッジが前記フレームに装着された状態において、前記トナーメモリに記憶された情報を前記画像形成装置に中継するドラム回路基板と、を備えることを特徴とする。

　本願の第２発明は、本願の第１発明のドラムカートリッジであって、前記フレームは、複数の前記トナーカートリッジを保持可能であり、前記ドラム回路基板は、前記複数のトナーカートリッジのそれぞれが有する前記トナーメモリに記憶された前記情報を、前記画像形成装置へ中継することを特徴とする。

　本願の第３発明は、本願の第２発明のドラムカートリッジであって、前記ドラム回路基板は、前記画像形成装置と電気的に接続可能な複数の本体側端子と、前記複数のトナーカートリッジのそれぞれが有する前記トナーメモリと電気的に接続可能な複数のトナー側端子と、前記本体側端子と前記トナー側端子とを繋ぐ複数の中継線と、を有することを特徴とする。

　本願の第４発明は、本願の第３発明のドラムカートリッジであって、前記複数の本体側端子は、前記画像形成装置が有する電圧端子と電気的に接続可能であって、前記画像形成装置の電圧端子から電圧が供給されるように構成された本体側電圧端子と、前記画像形成装置の接地端子と電気的に接続可能な本体側接地端子と、を含み、前記複数のトナー側端子は、前記トナーメモリが有する電圧端子と電気的に接続可能なトナー側電圧端子と、前記トナーメモリが有する接地端子と電気的に接続可能なトナー側接地端子と、を含み、前記複数の中継線は、前記本体側電圧端子と前記トナー側電圧端子とを繋ぐ電圧中継線と、前記本体側接地端子と前記トナー側接地端子とを繋ぐ接地中継線と、を含むことを特徴とする。

　本願の第５発明は、本願の第４発明のドラムカートリッジであって、前記複数のトナーカートリッジは、第1電圧端子と第１接地端子とを備えた第１トナー回路基板を有する第１トナーカートリッジと、第２電圧端子と第２接地端子とを備えた第２トナー回路基板を有する第２トナーカートリッジと、を含み、前記複数のトナー側端子は、前記第１電圧端子と電気的に接続可能な第１トナー側電圧端子と、前記第２電圧端子と電気的に接続可能な第２トナー側電圧端子と、前記第１接地端子と電気的に接続可能な第１トナー側接地端子と、前記第２接地端子と電気的に接続可能な第２トナー側接地端子と、を有し、前記電圧中継線は、前記本体側電圧端子と、前記第１トナー側電圧端子および前記第２トナー側電圧端子とを繋ぎ、前記接地中継線は、前記本体側接地端子と、前記第１トナー側接地端子および前記第２トナー側接地端子とを繋ぐことを特徴とする。

　本願の第６発明は、本願の第１発明のドラムカートリッジであって、前記ドラム回路基板は、前記画像形成装置と電気的に接続可能であって、前記画像形成装置の電圧端子から電圧が供給されるように構成された複数の本体側端子と、前記複数のトナーメモリと電気的に接続可能な複数のトナー側端子と、前記本体側端子と前記複数のトナー側端子とを繋ぐ複数の中継線と、を有することを特徴とする。

　本願の第７発明は、本願の第６発明のドラムカートリッジであって、前記複数の本体側端子は、前記画像形成装置が有する電圧端子と電気的に接続可能であって、前記画像形成装置の電圧端子から電圧が供給されるように構成された本体側電圧端子と、前記画像形成装置が有する接地端子と電気的に接続可能な本体側接地端子と、を含み、各トナーカートリッジは、電圧端子と接地端子とを備えたトナー回路基板を有し、前記複数のトナー側端子は、前記複数のトナー回路基板の電圧端子とそれぞれ電気的に接続可能な複数のトナー側電圧端子と、前記複数のトナー回路基板の接地端子とそれぞれ電気的に接続可能な複数のトナー側接地端子と、を含み、前記複数の中継線は、前記本体側電圧端子と前記複数のトナー側電圧端子とを繋ぐ電圧中継線と、前記本体側接地端子と前記複数のトナー側接地端子とを繋ぐ接地中継線と、を含むことを特徴とする。

　本願の第８発明は、本願の第６または第７発明のドラムカートリッジであって、前記ドラム回路基板は、前記画像形成装置に前記ドラムカートリッジが装着された状態で、前記トナー側端子を介して入力された前記トナーメモリに記憶された情報を、前記本体側端子を介して前記画像形成装置へ出力することを特徴とする。

　本願の第９発明は、本願の第３発明のドラムカートリッジであって、前記本体側端子から得られるアドレス信号に応じて、前記複数のトナー側端子のうち、通信先となるトナー側端子を選択するスイッチ回路を有することを特徴とする。

　本願の第１０発明は、本願の第９発明のドラムカートリッジであって、前記複数の本体側端子は、前記画像形成装置が有する信号端子と電気的に接続可能な本体側信号端子を含み、前記複数のトナー側端子は、前記複数のトナーメモリに設けられた信号端子とそれぞれ電気的に接続可能な複数のトナー側信号端子を含み、前記スイッチ回路は、前記本体側信号端子から得られるアドレス信号に応じて、前記複数のトナー側信号端子のうち、通信先となるトナー側信号端子を選択することを特徴とする。

　本願の第１１発明は、本願の第１０発明のドラムカートリッジであって、前記複数の中継線は、前記本体側信号端子と前記スイッチ回路とを繋ぐ本体側信号中継線と、前記トナー側信号端子と前記スイッチ回路とを繋ぐトナー側信号中継線と、を含むことを特徴とする。

　本願の第１２発明は、本願の第９から第１１発明のいずれかのドラムカートリッジであって、前記スイッチ回路は、マルチプレクサであることを特徴とする。

　本願の第１３発明は、本願の第９発明のドラムカートリッジであって、前記複数の本体側端子は、前記画像形成装置の電圧端子と電気的に接続可能であって、前記画像形成装置の電圧端子から電圧が供給されるように構成されたな本体側電圧端子を含み、前記複数のトナー側端子は、前記複数のトナーメモリに設けられた電圧端子とそれぞれ電気的に接続可能な複数のトナー側電圧端子
を含み、前記スイッチ回路は、前記本体側端子から得られるアドレス信号に応じて、前記複数のトナー側電圧端子のうち、前記本体側電圧端子から入力される電圧の供給先となるトナー側電圧端子を選択することを特徴とする。

　本願の第１４発明は、本願の第１３発明のドラムカートリッジであって、前記中継線は、前記本体側電圧端子と前記スイッチ回路とを繋ぐ本体側電圧中継線と、前記トナー側電圧端子と前記スイッチ回路とを繋ぐトナー側電圧中継線と、を含むことを特徴とする。

　本願の第１５発明は、本願の第１３または第１４発明のドラムカートリッジであって、前記スイッチ回路は、トランジスタアレイであることを特徴とする。

　本願の第１６発明は、本願の第９から第１５発明のいずれかのドラムカートリッジであって、前記スイッチ回路は、前記本体側端子から得られるアドレス信号に応じて、前記複数のトナー側端子および前記ドラムメモリの中から、通信先を選択することを特徴とする。

　本願の第１７発明は、本願の第１６発明のドラムカートリッジであって、前記複数の中継線は、前記スイッチ回路と前記ドラムメモリとを繋ぐドラム信号線を有することを特徴とする。

　本願の第１８発明は、本願の第１６発明のドラムカートリッジであって、前記複数の中継線は、前記本体側端子と前記スイッチ回路とを繋ぐとともに、前記本体側端子と前記ドラムメモリとを繋ぐことを特徴とする。

　本願の第１９発明は、本願の第３発明のドラムカートリッジであって、プロセッサを有し、前記プロセッサは、前記ドラムメモリに記憶されたプログラムに従って、前記複数のトナー側端子のうち、通信先となるトナー側端子を選択するか、または、通信先となるトナー側端子を選択するスイッチ回路を制御することを特徴とする。

　本願の第２０発明は、本願の第１９発明のドラムカートリッジであって、前記プロセッサは、前記ドラムメモリに記憶されたプログラムに従って、前記複数のトナー側端子のうち、通信先となるトナー側端子を選択することを特徴とする。
本願の第２１発明は、本願の第１９発明のドラムカートリッジであって、前記プロセッサは、前記ドラムメモリに記憶されたプログラムに従って、前記複数のトナー側端子のうち、通信先となるトナー側端子を選択するスイッチ回路を制御することを特徴とする。

　本願の第２２発明は、本願の第１９から第２１発明のいずれかのドラムカートリッジであって、前記プロセッサは、前記ドラム回路基板上に位置することを特徴とする。

　本願の第２３発明は、本願の第１発明のドラムカートリッジであって、前記ドラムメモリに、前記ドラムカートリッジの識別のための情報が記憶されていることを特徴とする。

　本願の第２４発明は、本願の第１から第２３発明のいずれかのドラムカートリッジであって、前記ドラムメモリに、前記ドラムカートリッジの特性を示す情報が記憶されていることを特徴とする。

　本願の第２５発明は、本願の第１から第２４発明のいずれかのドラムカートリッジであって、前記ドラムメモリは、前記ドラムカートリッジに装着された前記トナーカートリッジの前記トナーメモリに記憶された個体識別情報を記憶可能であることを特徴とする。

　本願の第２６発明は、本願の第１から第２５発明のいずれかのドラムカートリッジであって、前記ドラムメモリは、前記トナーカートリッジの使用履歴の情報を記憶可能であることを特徴とする。

　本願の第２７発明は、本願の第１から第２６発明のいずれかのドラムカートリッジであって、前記ドラムメモリは、書き換え不能な情報を記憶する第１記憶領域と、書き換え可能な情報を記憶する第２記憶領域と、を有することを特徴とする。

　本願の第２８発明は、本願の第２７発明のドラムカートリッジであって、前記第２記憶領域は、前記ドラムカートリッジの使用状況を記憶可能であることを特徴とする。

　本願の第２９発明は、本願の第２８発明のドラムカートリッジであって、前記使用状況は、前記感光ドラムの回転数を含むことを特徴とする。

　本願の第３０発明は、本願の第２８または第２９発明のドラムカートリッジであって、前記使用状況は、前記感光ドラムの帯電時間を含むことを特徴とする。

　本願の第３１発明は、本願の第１から第３０発明のいずれかのドラムカートリッジであって、前記ドラムメモリは、前記ドラム回路基板上に位置することを特徴とする。

　本願の第３２発明は、本願の第１から第３１発明のいずれかのドラムカートリッジを備えた画像形成装置であって、前記トナーメモリに、前記トナーカートリッジの識別のための情報が記憶されていることを特徴とする。

　本願の第３３発明は、本願の第１から第３２発明のいずれかのドラムカートリッジを備えた画像形成装置であって、前記トナーメモリに、前記トナーカートリッジの特性を示す情報が記憶されていることを特徴とする。

　本願の第３４発明は、本願の第１発明のドラムカートリッジと、制御部と、
を備えた画像形成装置であって、前記ドラム回路基板は、前記トナーメモリに記憶された情報を、前記制御部に中継することを特徴とする。

　本願の第３５発明は、本願の第３４発明の画像形成装置であって、前記制御部は、前記ドラムメモリから情報を読み出す第１読出処理と、前記第１読出処理により読み出された情報に基づいて、前記画像形成装置を動作させる動作処理と、を実行可能であることを特徴とする。

　本願の第３６発明は、本願の第３５発明の画像形成装置であって、前記制御部は、前記トナーカートリッジの前記トナーメモリから情報を読み出す第２読出処理と、前記第２読出処理において読み出された情報を、前記ドラムメモリに書き込む書込処理と、を実行可能であることを特徴とする。

　本願の第３７発明は、本願の第１発明のドラムカートリッジと、制御部と、を備えた画像形成装置であって、前記制御部は、前記ドラムメモリと通信可能か否かを判定する第１判定処理と、前記トナーメモリと通信可能か否かを判定する第２判定処理と、前記第１判定処理において生じた第１エラーを出力する第１エラー出力処理と、前記第２判定処理において生じた第２エラーを出力する第２エラー出力処理と、を実行可能であり、前記第２エラー出力処理は、前記第１エラー出力処理よりも後に実行されることを特徴とする。

　本願の第３８発明は、本願の第３７発明の画像形成装置であって、前記第２判定処理は、前記第１判定処理よりも後に実行されることを特徴とする。

　本願の第３９発明は、本願の第３７発明の画像形成装置であって、前記第２判定処理は、前記第１判定処理と並行して実行されることを特徴とする。

　本願の第４０発明は、本願の第３７から第３９発明のいずれかの画像形成装置であって、前記制御部は、前記第１判定処理において、前記ドラムメモリに認証情報を送信し、応答値が所定値と一致するかを判定し、前記第２判定処理において、前記トナーメモリに認証情報を送信し、応答値が所定値と一致するかを判定することを特徴とする。

　本願の第４１発明は、本願の第３７から第３９発明のいずれかの画像形成装置であって、記憶媒体である本体メモリをさらに備え、前記制御部は、前記第１判定処理において、前記本体メモリと前記ドラムメモリとに認証情報を送信し、前記本体メモリからの応答値と、前記ドラムメモリからの応答値とが、一致するかを判定し、前記第２判定処理において、前記本体メモリと前記トナーメモリとに認証情報を送信し、前記本体メモリからの応答値と、前記トナーメモリからの応答値とが、一致するかを判定することを特徴とする。

　本願の第４２発明は、本願の第３７から第４０発明のいずれかの画像形成装置であって、情報を表示可能なディスプレイをさらに備え、前記ディスプレイは、前記第１エラー出力処理で出力される前記第１エラーを表示することを特徴とする。

　本願の第４３発明は、本願の第３７から第４２発明のいずれかの画像形成装置であって、情報を表示可能なディスプレイをさらに備え、前記ディスプレイは、前記第２エラー出力処理で出力される前記第２エラーを表示することを特徴とする。

　本願の第４４発明は、画像形成装置に装着可能なドラムカートリッジであって、記憶媒体であるトナーメモリを有するトナーカートリッジが装着可能なフレームと、感光ドラムと、第１電気端子と、第２電気端子と、前記第１電気端子および前記第２電気端子と電気的に接続されるドラム回路基板と、を備え、前記第２電気端子は、前記トナーメモリと電気的に接続可能であり、前記第１電気端子は、前記トナーメモリの情報を前記画像形成装置へ中継することを特徴とする。

　本発明によれば、端子の数を減らすことができる。

画像形成装置の概念図である。ドラムカートリッジの斜視図である。ドラムカートリッジの斜視図である。第１電気端子、第２電気端子、およびこれらを接続するハーネスの斜視図である。トナーカートリッジの斜視図である。制御部、ドラム回路基板、および４つのトナー回路基板の間の電気的接続を示したブロック図である。ドラムカートリッジ装着後の処理を示すフローチャートである。第１判定処理を示すフローチャートである。第２判定処理を示すフローチャートである。本体情報のドラムメモリへの書き込み処理を示すフローチャートである。トナー情報のドラムメモリへの書き込み処理を示すフローチャートある。感光ドラムの回転数の更新処理を示すフローチャートである。感光ドラムの帯電時間の更新処理を示すフローチャートである。エラー履歴のドラムメモリへの書き込み処理を示すフローチャートである。第２実施形態の制御部、ドラム回路基板、およびトナー回路基板の間の電気的接続を示したブロック図である。第３実施形態の制御部、ドラム回路基板、およびトナー回路基板の間の電気的接続を示したブロック図である。第４実施形態の制御部、ドラム回路基板、およびトナー回路基板の間の電気的接続を示したブロック図である。第４実施形態における異常判定処理を示すフローチャートである。第５実施形態の制御部、ドラム回路基板、およびトナー回路基板の間の電気的接続を示したブロック図である。第６実施形態の制御部、ドラム回路基板、およびトナー回路基板の間の電気的接続を示したブロック図である。第７実施形態の制御部、ドラム回路基板、およびトナー回路基板の間の電気的接続を示したブロック図である。第８実施形態の制御部、ドラム回路基板、およびトナー回路基板の間の電気的接続を示したブロック図である。第９実施形態の制御部、ドラム回路基板、およびトナー回路基板の間の電気的接続を示したブロック図である。

　以下、本発明の実施形態について、図面を参照しつつ説明する。

　なお、以下の説明においては、感光ドラムの回転軸が延びる方向を「第１方向」と称する。また、複数の感光ドラムが並ぶ方向を「第２方向」と称する。第１方向と第２方向とは、互いに交差（好ましくは直交）する。第１方向および第２方向と交差する方向を「第３方向」と称する。

　＜１．第１実施形態＞

　＜１－１．画像形成装置の構成について＞

　図１は、画像形成装置１００の概念図である。この画像形成装置１００は、電子写真方式のプリンタである。画像形成装置１００の例としては、レーザプリンタまたはＬＥＤプリンタが挙げられる。図１に示すように、画像形成装置１００は、本体ケーシング１０１、制御部１０２、ディスプレイ１０３、ドラムカートリッジ１、および複数のトナーカートリッジ２を有する。

　複数のトナーカートリッジ２は、ドラムカートリッジ１に対して、個別に装着可能である。また、複数のトナーカートリッジ２が装着されたドラムカートリッジ１は、本体ケーシング１０１に対して装着可能である。複数のトナーカートリッジ２は、互いに異なる色（例えば、シアン、マゼンタ、イエロー、およびブラックの各色）のトナー（現像剤）を収容する。画像形成装置１００は、複数のトナーカートリッジ２から供給されるトナーにより、印刷用紙の記録面に画像を形成する。本実施形態のドラムカートリッジ１に装着されるトナーカートリッジ２の数は、４つである。ただし、ドラムカートリッジ１に装着されるトナーカートリッジ２の数は、１～３つであってもよく、５つ以上であってもよい。

　ドラムカートリッジ１は、ドラム回路基板１５と、ドラムメモリ１５１と、を有する。ドラムメモリ１５１は、情報の読み出しおよび書き込みが可能な記憶媒体である。複数のトナーカートリッジ２は、それぞれ、トナー回路基板２４と、トナーメモリ２４１とを有する。トナーメモリ２４１は、情報の読み出しおよび書き込みが可能な記憶媒体である。

　制御部１０２は、画像形成装置１００の本体ケーシング１０１内に位置する。制御部１０２は、例えば、回路基板と、ＣＰＵ等のプロセッサ１０５と、記憶媒体である本体メモリ１０６とを有する。制御部１０２は、プログラムに従ってプロセッサ１０５が動作することにより、画像形成装置１００における諸処理を実行する。具体的には、制御部１０２は、本体メモリ１０６から情報を読み出す第１読出処理と、第１読出処理により読み出された情報に基づいて、画像形成装置１００を動作させる動作処理と、を実行する。

　ドラムカートリッジ１に複数のトナーカートリッジ２が装着されると、各トナーカートリッジ２のトナー回路基板２４と、ドラム回路基板１５とが、電気的に接続される。また、複数のトナーカートリッジ２が装着されたドラムカートリッジ１が本体ケーシング１０１に装着されると、制御部１０２とドラム回路基板１５とが、電気的に接続される。すなわち、各トナーカートリッジ２のトナー回路基板２４と、制御部１０２とが、ドラム回路基板１５を介して電気的に接続される。

　ディスプレイ１０３は、例えば、液晶ディスプレイまたは有機ＥＬディスプレイである。ディスプレイ１０３は、制御部１０２からの指令に従って、画像形成装置１００の動作に関する種々の情報を画面上に表示する。

　＜１－２．ドラムカートリッジの構成について＞

　続いて、ドラムカートリッジ１の構成について説明する。図２および図３は、ドラムカートリッジ１の斜視図である。

　図２および図３に示すように、ドラムカートリッジ１は、複数の感光ドラム１１、フレーム１２、第１電気端子１３、複数の第２電気端子１４、およびドラム回路基板１５を有する。本実施形態では、感光ドラム１１の数は４つである。また、第２電気端子１４の数は４つである。

　感光ドラム１１は、トナーカートリッジ２から供給されるトナーを、印刷用紙に転写するための部材である。複数の感光ドラム１１は、第２方向に間隔をあけて配列される。各感光ドラム１１は、第１方向に延びる円筒状の外周面を有する。各感光ドラム１１の外周面は、感光材料に被覆されている。また、各感光ドラム１１は、第１方向に延びる回転軸を中心にして回転可能である。

　フレーム１２は、複数の感光ドラム１１を保持する枠体である。フレーム１２は、複数のトナーカートリッジホルダ１２１を有する。複数のトナーカートリッジホルダ１２１は、第２方向に間隔をあけて配列される。トナーカートリッジ２は、トナーカートリッジホルダ１２１に装着される。したがって、このフレーム１２には、複数のトナーカートリッジ２が装着可能である。トナーカートリッジホルダ１２１にトナーカートリッジ２が装着されると、感光ドラム１１の外周面と、トナーカートリッジ２の後述する現像ローラ２２の外周面とが、接触する。

　図４は、第１電気端子１３、第２電気端子１４、ドラム回路基板１５、およびこれらを接続するハーネス１６，１７の斜視図である。

　第１電気端子１３は、ドラムカートリッジ１が本体ケーシング１０１に装着されたときに、本体ケーシング１０１内に設けられた端子と電気的に接続される。第１電気端子１３は、例えば、フレーム１２の表面に固定される。ただし、第１電気端子１３は、フレーム１２に対して移動不能であってもよく、僅かに移動可能であってもよい。第１電気端子１３は、複数の第１端子１３１を有する。各第１端子１３１は、露出した導体である。各第１端子１３１は、ドラム回路基板１５の後述する複数の本体側端子３１（図６）と電気的に接続される。

　第２電気端子１４は、トナーカートリッジホルダ１２１にトナーカートリッジ２が装着されたときに、後述するトナー回路基板２４の端子２４２（図６）と電気的に接続される部分である。第２電気端子１４は、トナーカートリッジホルダ１２１毎に設けられる。各第２電気端子１４は、トナーカートリッジホルダ１２１の第１方向の端部に位置する。また、各第２電気端子１４は、例えば、フレーム１２の表面に固定される。ただし、第２電気端子１４は、フレーム１２に対して移動不能であってもよく、僅かに移動可能であってもよい。各第２電気端子１４は、それぞれ、複数の第２端子１４１を有する。各第２端子１４１は、露出した導体である。各第２端子１４１は、ドラム回路基板１５の後述する複数のトナー側端子３２（図６）と電気的に接続される。

　ドラム回路基板１５は、第１電気端子１３および第２電気端子１４と電気的に接続された回路基板である。ドラム回路基板１５は、例えば、フレーム１２の表面に固定される。図４に示すように、ドラム回路基板１５と第１電気端子１３とは、第１ハーネス１６を介して、電気的に接続される。また、ドラム回路基板１５と第２電気端子１４とは、第２ハーネス１７を介して、電気的に接続される。第１ハーネス１６および第２ハーネス１７には、例えば、複数の導線を含むワイヤーハーネスが用いられる。

　また、図４に示すように、ドラムカートリッジ１は、記憶媒体であるドラムメモリ１５１を有する。ドラムメモリ１５１は、ドラム回路基板１５上に位置する。ドラムメモリ１５１には、ドラムカートリッジ１に関する種々の情報が記憶される。例えば、ドラムメモリ１５１には、ドラムカートリッジ１の識別のための情報およびドラムカートリッジ１の特性を示す情報の、少なくとも１つが記憶される。ドラムカートリッジ１の識別のための情報には、例えば、ドラムカートリッジ１の製造シリアル番号、純正品であることを示す識別コード、の少なくとも１つが含まれる。ドラムカートリッジ１の特性を示す情報には、例えば、ドラムカートリッジ１の適合機種、ドラムカートリッジ１の仕様、感光ドラム１１の寿命、感光ドラム１１の帯電特性、新品であるかどうかを示す情報、感光ドラム１１の回転数、感光ドラム１１の帯電時間、印刷枚数、エラー履歴、の少なくとも１つが含まれる。なお、ドラムメモリ１５１は、ドラム回路基板１５上に位置していなくても良い。具体的には、ドラムメモリ１５１は、フレーム１２の表面に位置していても良い。

　ドラムメモリ１５１は、書き換え不能な情報を記憶する第１記憶領域と、書き換え可能な情報を記憶する第２記憶領域と、を有する。第１記憶領域には、例えば、上述した製造シリアル番号、識別コード、適合機種、仕様、感光ドラム１１の寿命、感光ドラム１１の帯電特性、の少なくとも１つが記憶可能である。第２記憶領域には、例えば、ドラムカートリッジ１の使用状況が記憶可能である。ドラムカートリッジ１の使用状況には、例えば、上述した新品であるかどうかを示す情報、感光ドラム１１の回転数、感光ドラム１１の帯電時間、印刷枚数、エラー履歴、の少なくとも１つが含まれる。

　また、ドラムメモリ１５１は、トナーカートリッジ２に関する情報も記憶可能である。例えば、第２記憶領域は、ドラムカートリッジ１に装着されたトナーカートリッジ２の個体識別情報を記憶可能である。個体識別情報は、例えば、後述するトナーメモリ２４１から読み出されて、ドラム回路基板１５のドラムメモリ１５１に書き込まれる。このようにすれば、ドラムカートリッジ１に装着されたトナーカートリッジ２が、過去に装着されたものか、それとも初めて装着されたものかを、区別できる。ただし、ドラムメモリ１５１は、トナーカートリッジ２に関する情報を、記憶可能でなくてもよい。

　また、第２記憶領域は、ドラムカートリッジ１に装着されたトナーカートリッジ２の使用履歴の情報を記憶可能である。トナーカートリッジ２の使用履歴の情報には、例えば、現像ローラ２２の回転数、トナーの使用量、トナーカートリッジ２に関するエラー履歴、の少なくとも１つが含まれる。このように、トナーカートリッジ２の使用履歴の情報をドラムメモリ１５１に記憶させておけば、不具合が生じたときに、複数のトナーカートリッジ２のトナーメモリ２４１を１つ１つ確認することなく、ドラムメモリ１５１を確認するだけで、不具合の解析を行うことができる。ただし、ドラムメモリ１５１は、ドラムカートリッジ１に装着されたトナーカートリッジ２の使用履歴の情報を、記憶可能でなくてもよい。

　＜１－３．トナーカートリッジの構成について＞

　続いて、トナーカートリッジ２の構成について説明する。以下では、ドラムカートリッジ１に装着された状態におけるトナーカートリッジ２の構成を、上述した第１方向および第２方向を用いて説明する。

　図５は、トナーカートリッジ２の斜視図である。図５に示すように、トナーカートリッジ２は、ケーシング２１、現像ローラ２２、複数のギア、カップリング２３１、ギアカバー２３２、ホルダ２５、トナー回路基板２４およびトナーメモリ２４１（図６）を有する。

　ケーシング２１は、トナーを収容可能な筐体である。ケーシング２１には、第１方向に略垂直な第１外表面２１１と、第１方向に略垂直な第２外表面２１２とが間隔を隔てて形成されている。ケーシング２１は、第１外表面２１１と第２外表面２１２との間で、第１方向に延びる。ケーシング２１の内部には、収容室２１３が設けられている。トナーは、収容室２１３に収容される。また、ケーシング２１には、開口２１４が形成されている。開口２１４は、第３方向における、ケーシング２１の一端に位置する。収容室２１３とケーシング２１の外部空間とは、開口２１４を介して連通する。

　現像ローラ２２は、第１方向に延びる回転軸を中心にして回転可能なローラである。現像ローラ２２は、ケーシング２１の開口２１４に位置する。すなわち、現像ローラ２２は、第３方向におけるケーシング２１の一端に位置する。トナーカートリッジ２がドラムカートリッジ１に装着されたときには、現像ローラ２２の外周面が、感光ドラム１１の外周面に接触する。

　トナーは、収容室２１３から、現像ローラ２２を介して、感光ドラム１１の外周面に供給される。その際、現像ローラ２２の外周面に担持されたトナーは、感光ドラム１１の外周面に形成された静電潜像に応じて、現像ローラ２２から感光ドラム１１へ移動する。その結果、感光ドラム１１の外周面において、静電潜像が可視像化される。

　複数のギア、カップリング２３１およびギアカバー２３２は、第１外表面２１１の第１方向に関する外側に位置する。ギアカバー２３２は、ケーシング２１の第１外表面２１１に、例えばねじ止めで固定される。複数のギアの少なくとも一部は、ケーシング２１の第１外表面２１１とギアカバー２３２との間に位置する。カップリング２３１は、ギアカバー２３２から露出する。トナーカートリッジ２が装着されたドラムカートリッジ１が画像形成装置１００に装着されると、画像形成装置１００の駆動シャフトがカップリング２３１に接続される。そして、駆動シャフトの回転が、カップリング２３１および複数のギアを介して、現像ローラ２２等に伝達される。

　トナー回路基板２４は、ホルダ２５に保持される。ホルダ２５は、第１方向において、ケーシング２１の第１外表面２１１とギアカバー２３２との間に位置する。ただし、ホルダ２５は、トナーカートリッジ２の他の位置に配置されていてもよい。また、ホルダ２５は、ケーシング２１およびギアカバー２３２に対して、第２方向に移動可能であることが好ましい。

　トナー回路基板２４は、複数の端子２４２を有する。各端子２４２は、露出した導体である。ドラムカートリッジ１のトナーカートリッジホルダ１２１（図３）にトナーカートリッジ２が装着されると、各端子２４２が、対応する第２端子１４１（図４）に接触する。本実施形態では、端子２４２の数は４つであり、第２端子１４１の数は４つである。

　また、トナーカートリッジ２は、記憶媒体であるトナーメモリ２４１（図５では図示省略。図６参照）を有する。トナーメモリ２４１は、トナー回路基板２４上に位置する。トナーメモリ２４１には、トナーカートリッジ２に関する種々の情報が記憶される。例えば、トナーメモリ２４１には、トナーカートリッジ２の識別のための情報およびトナーカートリッジ２の特性を示す情報の、少なくとも１つが記憶される。トナーカートリッジ２の識別のための情報には、例えば、トナーカートリッジ２の製造シリアル番号および純正品であることを示す識別コードの、少なくとも１つが含まれる。トナーカートリッジ２の特性を示す情報には、例えば、トナーカートリッジ２の適合機種、トナーカートリッジ２の仕様、トナーの容量、現像ローラ２２の寿命、新品であるかどうかを示す情報、現像ローラ２２の総回転数（以下、単に回転数と記載する）、印刷枚数、エラー履歴、の少なくとも１つが含まれる。なお、トナーメモリ２４１は、トナー回路基板２４上に位置していなくても良い。具体的には、トナーメモリ２４１は、ケーシング２１上に位置していても良い。

　＜１－４．ドラム回路基板について＞

　続いて、ドラム回路基板１５のより詳細な構成について、説明する。図６は、制御部１０２、ドラム回路基板１５、およびトナー回路基板２４の間の電気的接続を示したブロック図である。図６に示すように、ドラム回路基板１５は、本体側端子３１と、トナー側端子３２と、中継線３３とを有する。

　＜１－４－１．本体側端子について＞

　本体側端子３１は、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、上述した第１電気端子１３（図４）を介して、制御部１０２の端子１０４と、電気的に接続される。尚、図６では端子３１と端子１０４との接続を中継する第１電気端子１３などの部材は省略されている。これにより、ドラム回路基板１５と制御部１０２とが、電気的に接続される。本体側端子３１は、本体側電圧端子３１ａ、本体側接地端子３１ｂ、本体側クロック端子３１ｃ、および本体側信号端子３１ｄを含む。なお、図６に示すように、本実施形態の本体側端子３１の数は複数であり、具体的には８つである。より具体的には、本体側電圧端子３１ａの数は１つであり、本体側接地端子３１ｂの数は１つであり、本体側クロック端子３１ｃの数は１つであり、本体側信号端子３１ｄの数は５つである。また、制御部１０２の端子１０４の数は複数であり、具体的には８つである。端子１０４は、電圧端子１０４ａと、接地端子１０４ｂと、クロック端子１０４ｃと、信号端子１０４ｄとを有している。

　本体側電圧端子３１ａは、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、電圧端子１０４ａと、電気的に接続される。これにより、制御部１０２からドラム回路基板１５に、電源電圧が供給される。

　本体側接地端子３１ｂは、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、接地端子１０４ｂと、電気的に接続される。これにより、制御部１０２からドラム回路基板１５に、接地電圧が供給される。

　本体側クロック端子３１ｃは、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、クロック端子１０４ｃと、電気的に接続される。これにより、制御部１０２からドラム回路基板１５に、一定の時間間隔でクロック信号が供給される。

　本体側信号端子３１ｄは、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、信号端子１０４ｄと、電気的に接続される。これにより、制御部１０２とドラム回路基板１５との間において、種々の情報を示す信号を送受信することが可能となる。本実施形態では、シリアル通信により情報の送受信を行う。なお、本実施形態の本体側信号端子３１ｄの数は５つであり、信号端子１０４ｄの数は５つである。５つの本体側信号端子３１ｄは、５つの信号端子１０４ｄと１対１で対応しており、各本体側信号端子３１ｄは、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、対応する信号端子１０４ｄと電気的に接続される。

　＜１－４－２．トナー側端子について＞

　トナー側端子３２は、フレーム１２にトナーカートリッジ２が装着された状態において、上述した第２電気端子１４（図４）を介して、トナーカートリッジ２のトナー回路基板２４と電気的に接続される。これにより、ドラム回路基板１５は、トナー回路基板２４と電気的に接続される。図６に示すように、本実施形態のトナー側端子３２の数は１６個である。尚、図６では端子３２と端子２４２との接続を中継する第２電気端子１４などの部材は省略されている。

　以下では、ドラムカートリッジ１に装着される４つのトナーカートリッジ２を、第１トナーカートリッジ２Ａ、第２トナーカートリッジ２Ｂ、第３トナーカートリッジ２Ｃ、および第４トナーカートリッジ２Ｄと称する。そして、第１トナーカートリッジ２Ａのトナー回路基板２４を第１トナー回路基板２４Ａと称し、第２トナーカートリッジ２Ｂのトナー回路基板２４を第２トナー回路基板２４Ｂと称し、第３トナーカートリッジ２Ｃのトナー回路基板２４を第３トナー回路基板２４Ｃと称し、第４トナーカートリッジ２Ｄのトナー回路基板２４を第４トナー回路基板２４Ｄと称する。

　トナー側端子３２は、４つのトナー側端子３２を有する第１グループ３２Ａと、４つのトナー側端子３２を有する第２グループ３２Ｂと、４つのトナー側端子３２を有する第３グループ３２Ｃと、４つのトナー側端子３２を有する第４グループ３２Ｄと、を含む。

　第１グループ３２Ａのトナー側端子３２は、フレーム１２に第１トナーカートリッジ２Ａが装着された状態において、第１トナー回路基板２４Ａと電気的に接続される。第２グループ３２Ｂのトナー側端子３２は、フレーム１２に第２トナーカートリッジ２Ｂが装着された状態において、第２トナー回路基板２４Ｂと電気的に接続される。第３グループ３２Ｃのトナー側端子３２は、フレーム１２に第３トナーカートリッジ２Ｃが装着された状態において、第３トナー回路基板２４Ｃと電気的に接続される。第４グループ３２Ｄのトナー側端子３２は、フレーム１２に第４トナーカートリッジ２Ｄが装着された状態において、第４トナー回路基板２４Ｄと電気的に接続される。

　各グループの４つのトナー側端子３２は、トナー側電圧端子３２ａ、トナー側接地端子３２ｂ、トナー側クロック端子３２ｃ、およびトナー側信号端子３２ｄを含む。

　各トナー側電圧端子３２ａは、後述する電圧中継線３３ａを介して、本体側電圧端子３１ａと電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側電圧端子３２ａは、当該トナーカートリッジ２の電圧端子２４２ａと電気的に接続される。これにより、制御部１０２からドラム回路基板１５を介してトナー回路基板２４に、電源電圧が供給される。

　各トナー側接地端子３２ｂは、後述する接地中継線３３ｂを介して、本体側接地端子３１ｂと電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側接地端子３２ｂは、当該トナーカートリッジ２の接地端子２４２ｂと電気的に接続される。これにより、制御部１０２からドラム回路基板１５を介してトナー回路基板２４に、接地電圧が供給される。

　各トナー側クロック端子３２ｃは、後述するクロック中継線３３ｃを介して、本体側クロック端子３１ｃと電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側クロック端子３２ｃは、当該トナーカートリッジ２のクロック端子２４２ｃと、電気的に接続される。これにより、制御部１０２からドラム回路基板１５を介してトナー回路基板２４に、一定の時間間隔でクロック信号が供給される。

　各トナー側信号端子３２ｄは、後述する信号中継線３３ｄを介して、本体側信号端子３１ｄのいずれか１つと、電気的に接続される。第１グループ３２Ａのトナー側信号端子３２ｄ、第２グループ３２Ｂのトナー側信号端子３２ｄ、第３グループ３２Ｃのトナー側信号端子３２ｄ、および第４グループ３２Ｄのトナー側信号端子３２ｄは、それぞれ異なる本体側信号端子３１ｄと、電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側信号端子３２ｄは、当該トナーカートリッジ２の信号端子２４２ｄと電気的に接続される。これにより、制御部１０２とトナー回路基板２４との間で、ドラム回路基板１５を介して、種々の情報を示す信号を送受信することが可能となる。

　＜１－４－３．中継線について＞

　中継線３３は、電圧中継線３３ａ、接地中継線３３ｂ、クロック中継線３３ｃ、および信号中継線３３ｄを含む。図６に示すように、本実施形態の中継線３３の数は複数であり、具体的には８つである。より具体的には、電圧中継線３３ａの数は１つであり、接地中継線３３ｂの数は１つであり、クロック中継線３３ｃの数は１つであり、信号中継線３３ｄの数は５つである。

　電圧中継線３３ａの一方の端部は、本体側電圧端子３１ａと電気的に接続される。電圧中継線３３ａの他方の端部は、５つに分岐する。具体的には、電圧中継線３３ａの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部と、第５端部とを含む。電圧中継線３３ａの第１端部は、第１グループ３２Ａのトナー側電圧端子３２ａと電気的に接続される。電圧中継線３３ａの第２端部は、第２グループ３２Ｂのトナー側電圧端子３２ａと電気的に接続される。電圧中継線３３ａの第３端部は、第３グループ３２Ｃのトナー側電圧端子３２ａと電気的に接続される。電圧中継線３３ａの第４端部は、第４グループ３２Ｄのトナー側電圧端子３２ａと電気的に接続される。電圧中継線３３ａの第５端部は、ドラムメモリ１５１と電気的に接続される。したがって、ドラム回路基板１５では、本体側電圧端子３１ａに入力された電源電圧が、４つのトナー側電圧端子３２ａおよびドラムメモリ１５１へ供給される。このように、本体側電圧端子３１ａを共通化することによって、本体側端子３１の数を低減できる。

　接地中継線３３ｂの一方の端部は、本体側接地端子３１ｂと電気的に接続される。接地中継線３３ｂの他方の端部は、５つに分岐する。具体的には、接地中継線３３ｂの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部と、第５端部とを含む。接地中継線３３ｂの第１端部は、第１グループ３２Ａのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第２端部は、第２グループ３２Ｂのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第３端部は、第３グループ３２Ｃのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第４端部は、第４グループ３２Ｄのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第５端部は、ドラムメモリ１５１と電気的に接続される。したがって、ドラム回路基板１５では、本体側接地端子３１ｂに入力された接地電圧が、４つのトナー側接地端子３２ｂおよびドラムメモリ１５１へ供給される。このように、本体側接地端子３１ｂを共通化することによって、本体側端子３１の数を低減できる。

　クロック中継線３３ｃの一方の端部は、本体側クロック端子３１ｃと電気的に接続される。クロック中継線３３ｃの他方の端部は、５つに分岐する。具体的には、クロック中継線３３ｃの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部と、第５端部とを含む。クロック中継線３３ｃの第１端部は、第１グループ３２Ａのトナー側クロック端子３２ｃと電気的に接続される。クロック中継線３３ｃの第２端部は、第２グループ３２Ｂのトナー側クロック端子３２ｃと電気的に接続される。クロック中継線３３ｃの第３端部は、第３グループ３２Ｃのトナー側クロック端子３２ｃと電気的に接続される。クロック中継線３３ｃの第４端部は、第４グループ３２Ｄのトナー側クロック端子３２ｃと電気的に接続される。クロック中継線３３ｃの第５端部は、ドラムメモリ１５１と電気的に接続される。したがって、ドラム回路基板１５では、本体側クロック端子３１ｃに入力されたクロック信号が、４つのトナー側クロック端子３２ｃおよびドラムメモリ１５１へ供給される。このように、本体側クロック端子３１ｃを共通化することによって、本体側端子３１の数を低減できる。

　信号中継線３３ｄの数は、５つである。信号中継線３３ｄの一方の端部は、本体側信号端子３１ｄと電気的に接続される。信号中継線３３ｄの他方の端部は、第１端部と、第２端部との何れか１つを含む。信号中継線３３ｄの第１端部は、トナー側信号端子３２ｄと電気的に接続される。信号中継線３３ｄの第２端部は、ドラムメモリ１５１と電気的に接続される。第１端部を有する信号中継線３３ｄの数は４つであり、第２端部を有する信号中継線３３ｄの数は１つである。すなわち、４つの本体側信号端子３１ｄと、４つのトナー側信号端子３２ｄとは、第１端部を有する信号中継線３３ｄによって、１対１に接続される。また、１つの本体側信号端子３１ｄと、ドラムメモリ１５１とは、第２端部を有する信号中継線３３ｄによって、１対１に接続される。

　＜１－４－４．ドラム回路基板による情報の中継について＞

　このように、トナーカートリッジ２が装着されたドラムカートリッジ１が、本体ケーシング１０１に装着された状態において、制御部１０２とトナー回路基板２４とは、ドラム回路基板１５を介して電気的に接続される。このため、ドラム回路基板１５は、制御部１０２とトナー回路基板２４との間で、情報を中継することが可能である。例えば、ドラム回路基板１５は、各トナーメモリ２４１に記憶された情報を、第２ハーネス１７（図４）およびトナー側端子３２を介して取得し、取得した情報を、本体側端子３１および第１ハーネス１６（図４）を介して制御部１０２へ出力することができる。また、ドラム回路基板１５は、制御部１０２から供給される情報を、第１ハーネス１６および本体側端子３１を介して取得し、取得した情報を、トナー側端子３２および第２ハーネス１７を介してトナー回路基板２４へ出力することもできる。

　なお、後述の第２実施形態～第９実施形態のように、ドラムカートリッジ１は、マルチプレクサ３４、トランジスタアレイ３５、ＣＰＵ３７等を有する場合がある。そして、ドラム回路基板１５は、制御部１０２とトナー回路基板２４との間で、これらのマルチプレクサ３４、トランジスタアレイ３５、ＣＰＵ３７を介して、情報を中継する場合がある。

　このように、制御部１０２とトナー回路基板２４とを、ドラム回路基板１５により中継すれば、制御部１０２に対して、ドラム回路基板１５とトナー回路基板２４とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図６のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。ドラムメモリ１５１とトナーメモリ２４１とへクロック信号を、共通する１つの本体側クロック端子３１ｃを介して出力できる。これにより、制御部１０２の端子１０４の数を減らすことができる。

　特に、本実施形態のように、トナー回路基板２４が複数存在する場合、制御部１０２と複数のトナー回路基板２４とを、ドラム回路基板１５により中継することによって、端子の数をより減らすことができる。例えば、図６のように、複数のトナー回路基板２４へ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、図６のように、複数のトナー回路基板２４へ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。また、図６のように、複数のトナー回路基板２４へ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、制御部１０２の端子１０４の数をより減らすことができる。

　＜１－５．ドラムカートリッジ装着後の処理について＞

　続いて、本体ケーシング１０１にドラムカートリッジ１が装着された後に、制御部１０２が行う処理について、説明する。図７は、制御部１０２による当該処理を示したフローチャートである。

　本体ケーシング１０１にドラムカートリッジ１が装着されて、本体ケーシング１０１の前面のカバーが閉じられると、制御部１０２は、まず、第１判定処理を行う（ステップＳ１）。第１判定処理は、制御部１０２が、ドラムメモリ１５１と通信可能であるか否かを判定するとともに、ドラムメモリの認証を行う処理である。

　図８は、第１判定処理の詳細を示したフローチャートである。第１判定処理においては、まず、制御部１０２のプロセッサ１０５は、本体メモリ１０６に、認証情報（第２ドラム認証情報）を送信する（ステップＳ１１）（第３送信処理）。例えば、プロセッサ１０５は、本体メモリ１０６のある記憶領域に記憶された認証情報（第２ドラム認証情報）を読み出す。その後、プロセッサ１０５は、読み出した認証情報（第２ドラム認証情報）を、本体メモリ１０６の他の領域に送信することで当該認証情報を本体メモリ１０６の他の領域に記憶させる。認証情報をプロセッサ１０５より受信すると、本体メモリ１０６は、応答値（第３応答値）をプロセッサ１０５に送信する。そして、プロセッサ１０５は、本体メモリ１０６からの応答値（第３応答値）を受信したかを判定する（ステップＳ１２）。

　プロセッサ１０５が本体メモリ１０６からの応答値を受信しなかった場合、プロセッサ１０５と本体メモリ１０６との間の通信は有効でない（ステップＳ１２：ｎｏ）。その場合、プロセッサ１０５は、エラーを出力する（ステップＳ１３）。具体的には、例えば、プロセッサ１０５は、本体メモリ１０６に記憶された本体通信エラーメッセージ情報を読み出す。その後、プロセッサ１０５は、読み出した本体通信エラーメッセージ情報をディスプレイ１０３に表示する。

　一方、プロセッサ１０５が本体メモリ１０６からの応答値を受信した場合、プロセッサ１０５と本体メモリ１０６との間の通信は有効である（ステップＳ１２：ｙｅｓ）。その場合、プロセッサ１０５は、ドラムメモリ１５１に、認証情報（Ｓ１１において他の領域に記憶した認証情報）（第１ドラム認証情報）を送信する（ステップＳ１４）（第１送信処理）。例えば、プロセッサ１０５は、本体メモリ１０６に記憶された認証情報を読み出す。その後、プロセッサ１０５は、読み出された認証情報を、ドラムメモリ１５１へ送信する。その後、プロセッサ１０５は、その認証情報を、ドラムメモリ１５１に記憶させる。認証情報をプロセッサ１０５より受信すると、本体メモリ１０６は、応答値（第１応答値）をプロセッサ１０５に送信する。そして、プロセッサ１０５は、ドラムメモリ１５１からの応答値（第１応答値）を受信したかを判定する。

　プロセッサ１０５がドラムメモリ１５１からの応答値を受信しなかった場合、プロセッサ１０５とドラムメモリ１５１との間の通信は有効でない（ステップＳ１５：ｎｏ）。その場合、プロセッサ１０５は、エラーを出力する（ステップＳ１６）（第１エラー出力処理）。具体的には、例えば、プロセッサ１０５は、本体メモリ１０６に記憶されたドラム通信エラーメッセージ情報を読み出す。その後、プロセッサ１０５は、読み出したドラム通信エラーメッセージ情報をディスプレイ１０３に表示する。

　一方、プロセッサ１０５がドラムメモリ１５１からの応答値を受信した（第１受信処理）場合、プロセッサ１０５とドラムメモリ１５１との間の通信は有効である（ステップＳ１５：ｙｅｓ）。その場合、プロセッサ１０５は、次に、本体メモリ１０６からの応答値（第３応答値）と、ドラムメモリ１５１からの応答値（第１応答値）とを、比較する（ステップＳ１７）（第１比較処理）。プロセッサ１０５は、本体メモリ１０６からの応答値（第３応答値）と、ドラムメモリ１５１からの応答値（第１応答値）とが、一致するか否かを判定する（ステップＳ１８）。

　本体メモリ１０６からの応答値（第３応答値）と、ドラムメモリ１５１からの応答値（第１応答値）とが、一致しない場合（ステップＳ１８：ｎｏ）、第１判定処理におけるドラムメモリ１５１の認証は失敗である。その場合、プロセッサ１０５は、エラーを出力する（ステップＳ１９）（第１エラー出力処理）。具体的には、例えば、プロセッサ１０５は、本体メモリ１０６に記憶されたドラム認証エラーメッセージ情報を読み出す。その後、プロセッサ１０５は、読み出したドラム認証エラーメッセージ情報をディスプレイ１０３に表示する。

　一方、本体メモリ１０６からの応答値（第３応答値）と、ドラムメモリ１５１からの応答値（第１応答値）とが、一致した場合（ステップＳ１８：ｙｅｓ）、第１判定処理におけるドラムメモリ１５１の認証は成功である。その場合、プロセッサ１０５は、ステップＳ２の処理へ進む。

　なお、制御部１０２は、本体メモリ１０６に、第１所定値を記憶しておいてもよい。そして、ステップＳ１７（第１比較処理）において、プロセッサ１０５は、ドラムメモリ１５１からの応答値（第１応答値）と、第１所定値とを比較してもよい。具体的には、プロセッサ１０５は、ドラムメモリ１５１からの応答値（第１応答値）と、第１所定値と、が一致するか否かを判定してもよい。

　その場合、ドラムメモリ１５１からの応答値と第１所定値とが一致しなければ、ドラムメモリ１５１の認証は失敗である。したがって、プロセッサ１０５は、エラーを出力する。また、ドラムメモリ１５１からの応答値と第１所定値とが一致すれば、ドラムメモリ１５１の認証は成功である。したがって、プロセッサ１０５は、ステップＳ２の処理へ進む。

　図７を再び参照する。ドラムメモリ１５１の認証が成功すると、次に、プロセッサ１０５は、ドラムメモリ１５１に記憶された情報を読み込む（ステップＳ２）。ここで読み込まれる情報には、例えば、上述したドラムカートリッジ１の製造シリアル番号、純正品であることを示す識別コード、ドラムカートリッジ１の適合機種、ドラムカートリッジ１の仕様、感光ドラム１１の寿命、感光ドラム１１の帯電特性、新品であるかどうかを示す情報、感光ドラム１１の回転数、感光ドラム１１の帯電時間、印刷枚数、エラー履歴、の少なくとも１つが含まれる。

　その後、プロセッサ１０５は、ドラムメモリ１５１から読み出された情報が、正常か否かを判定する（ステップＳ３）。具体的には、ドラムメモリ１５１から読み出された情報が、所定の条件に合致しているか否かを判定する。

　ドラムメモリ１５１から読み出された情報が正常でない場合、その情報は、所定の条件に合致しない（ステップＳ４：ｎｏ）。その場合、プロセッサ１０５は、エラーを出力する（ステップＳ５）。具体的には、例えば、プロセッサ１０５は、本体メモリ１０６に記憶されたドラムエラーメッセージ情報を、読み出す。その後、プロセッサ１０５は、読み出したドラムエラーメッセージ情報を、ディスプレイ１０３に表示する。

　一方、ドラムメモリ１５１から読み出された情報が正常な場合、その情報は、所定の条件に合致する（ステップＳ４：ｙｅｓ）。その場合、プロセッサ１０５は、第２判定処理を行う（ステップＳ６）。第２判定処理は、制御部１０２が、トナーメモリ２４１と通信可能であるか否かを判定するとともに、トナーメモリ２４１の認証を行う処理である。

　図９は、第２判定処理の詳細を示したフローチャートである。第２判定処理においては、まず、プロセッサ１０５は、本体メモリ１０６に、認証情報（第２トナー認証情報）を送信する（ステップＳ６１）（第４送信処理）。例えば、プロセッサ１０５は、本体メモリ１０６のある記憶領域に記憶された認証情報を、本体メモリ１０６の他の領域に送信することで、当該認証情報を、本体メモリ１０６の他の領域に記憶させる。認証情報をプロセッサ１０５から受信すると、本体メモリ１０６は、応答値（第４応答値）をプロセッサ１０５に送信する。そして、プロセッサ１０５は、本体メモリ１０６からの応答値（第４応答値）を受信したかを判定する（ステップＳ６２）。

　プロセッサ１０５が本体メモリ１０６からの応答値を受信しなかった場合、プロセッサ１０５と本体メモリ１０６との間の通信は有効でない（ステップＳ６２：ｎｏ）。その場合、プロセッサ１０５は、エラーを出力する（ステップＳ６３）。具体的には、例えば、プロセッサ１０５は、本体メモリ１０６に記憶された本体通信エラーメッセージ情報を読み出す。その後、プロセッサ１０５は、読み出した本体通信エラーメッセージ情報をディスプレイ１０３に表示する。

　一方、プロセッサ１０５が本体メモリ１０６からの応答値を受信した場合、プロセッサ１０５と本体メモリ１０６との間の通信は有効である（ステップＳ６２：ｙｅｓ）。その場合、プロセッサ１０５は、次に、トナーメモリ２４１に、認証情報（Ｓ６１で他の領域に記憶した認証情報）（第１トナー認証情報）を送信する（ステップＳ６４）（第２送信処理）。例えば、プロセッサ１０５は、本体メモリ１０６に記憶された認証情報を読み出して、読み出された認証情報を、トナーメモリ２４１へ送信することで当該認証情報を、トナーメモリ２４１に記憶させる。認証情報をプロセッサ１０５より受信すると、トナーメモリ２４１は応答値（第２応答値）をプロセッサ１０５に送信する。そして、プロセッサ１０５は、トナーメモリ２４１からの応答値（第２応答値）を受信したかを判定する（ステップＳ６５）。

　プロセッサ１０５がドラムメモリ１５１からの応答値を受信しなかった場合、プロセッサ１０５とトナーメモリ２４１との間の通信は有効でない（ステップＳ６５：ｎｏ）。その場合、プロセッサ１０５は、エラーを出力する（ステップＳ６６）（第２エラー出力処理）。具体的には、例えば、プロセッサ１０５は、本体メモリ１０６に記憶されたトナー通信エラーメッセージ情報を読み出す。その後、プロセッサ１０５は、読み出したトナー通信エラーメッセージ情報をディスプレイ１０３に表示する。

　一方、プロセッサ１０５がドラムメモリ１５１からの応答値を受信した（第２受信処理）場合、プロセッサ１０５とトナーメモリ２４１との間の通信は有効である（ステップＳ６５：ｙｅｓ）。その場合、プロセッサ１０５は、次に、本体メモリ１０６からの応答値（第４応答値）と、トナーメモリ２４１からの応答値（第２応答値）とを、比較する（ステップＳ６７）（第２比較処理）。具体的には、プロセッサ１０５は、本体メモリ１０６からの応答値（第４応答値）と、トナーメモリ２４１からの応答値（第２応答値）とが、一致するか否かを判定する。

　本体メモリ１０６からの応答値と、トナーメモリ２４１からの応答値とが、一致しない場合（ステップＳ６８：ｎｏ）、第２判定処理におけるトナーメモリ２４１の認証は失敗である。その場合、プロセッサ１０５は、エラーを出力する（ステップＳ６９）（第２エラー出力処理）。具体的には、例えば、プロセッサ１０５は、本体メモリ１０６に記憶されたトナー認証エラーメッセージ情報を読み出す。その後、プロセッサ１０５は、読み出したトナー認証エラーメッセージ情報をディスプレイ１０３に表示する。ディスプレイ１０３に、エラーを示すメッセージを表示する。

　一方、本体メモリ１０６からの応答値と、トナーメモリ２４１からの応答値とが、一致した場合（ステップＳ６８：ｙｅｓ）、第２判定処理におけるトナーメモリ２４１の認証は成功である。その場合、プロセッサ１０５は、ステップＳ７の処理へ進む。

　なお、制御部１０２は、本体メモリ１０６に、第２所定値を記憶しておいてもよい。そして、ステップＳ６７（第２比較処理）において、プロセッサ１０５は、トナーメモリ２４１からの応答値（第２応答値）と、第２所定値とを比較してもよい。具体的には、プロセッサ１０５は、トナーメモリ２４１からの応答値（第２応答値）と、第２所定値と、が一致するか否かを判定してもよい。

　その場合、トナーメモリ２４１からの応答値と第２所定値とが一致しなければ、トナーメモリ２４１の認証は失敗である。したがって、プロセッサ１０５は、エラーを出力する。また、トナーメモリ２４１からの応答値と第２所定値とが一致すれば、トナーメモリ２４１の認証は成功である。したがって、プロセッサ１０５は、ステップＳ７の処理へ進む。

　図７を再び参照する。トナーメモリ２４１の認証が成功すると、次に、プロセッサ１０５は、トナーメモリ２４１に記憶された情報を読み込む（ステップＳ７）。ここで読み込まれる情報には、例えば、上述したトナーカートリッジ２の製造シリアル番号、純正品であることを示す識別コード、トナーカートリッジ２の適合機種、トナーカートリッジ２の仕様、トナーの容量、現像ローラ２２の寿命、新品であるかどうかを示す情報、現像ローラ２２の回転数、印刷枚数、エラー履歴、の少なくとも１つが含まれる。

　その後、プロセッサ１０５は、トナーメモリ２４１から読み出された情報が、正常か否かを判定する（ステップＳ８）。具体的には、トナーメモリ２４１から読み出された情報が、所定の条件に合致しているか否かを判定する。

　トナーメモリ２４１から読み出された情報が正常でない場合、その情報は、所定の条件に合致しない（ステップＳ９：ｎｏ）。その場合、プロセッサ１０５は、エラーを出力する（ステップＳ１０）。具体的には、例えば、プロセッサ１０５は、本体メモリ１０６に記憶されたトナーエラーメッセージ情報を、読み出す。その後、プロセッサ１０５は、読み出したトナーエラーメッセージ情報を、ディスプレイ１０３に表示する。

　一方、トナーメモリ２４１から読み出された情報が正常な場合、その情報は、所定の条件に合致する（ステップＳ９：ｙｅｓ）。その場合、プロセッサ１０５は、印刷指示の入力を待つ待機状態となる。

　なお、ステップＳ６～Ｓ１０の処理は、複数のトナーカートリッジ２のトナーメモリ２４１のそれぞれについて、実行される。

　以上のように、この画像形成装置１００では、本体ケーシング１０１へのドラムカートリッジ１の装着後に、まず、ドラムメモリ１５１に対する第１判定処理（ステップＳ１）を行い、その後に、トナーメモリ２４１に対する第２判定処理（ステップＳ２）を行う。これにより、ドラムメモリ１５１に対する第１判定処理と、トナーメモリ２４１に対する第２判定処理とを、効率よく行うことができる。

　すなわち、この画像形成装置１００では、制御部１０２とトナー回路基板２４とが、ドラム回路基板１５を介して接続される。このため、仮に、第２判定処理を第１判定処理よりも先に行ったとすると、第２判定処理の結果がエラーの場合に、制御部１０２とドラム回路基板１５との間の通信に問題があるのか、それとも、ドラム回路基板１５とトナー回路基板２４との間の通信に問題があるのかが分からない。このため、エラーの切り分けのために、引き続き第１判定処理も行う必要がある。これに対し、上記のように、第２判定処理よりも先に第１判定処理を行えば、第１判定処理の結果がエラーの場合には、第２判定処理も必ずエラーとなるため、第２判定処理を省略できる。これにより、不要な判定処理を省略して、第１判定処理および第２判定処理を効率化できる。

　また、プロセッサ１０５は、第１判定処理のステップＳ１６またはステップＳ１９のエラー（第１エラー）を、第２判定処理のステップＳ６６またはステップＳ１９のエラー（第２エラー）よりも優先的に出力する。具体的には、例えば、プロセッサ１０５は、ディスプレイ１０３に、第１エラーを示すメッセージを、第２エラーを示すメッセージよりも先に表示する。このようにすれば、画像形成装置１００のユーザは、トナー回路基板２４に対する通信不良よりも先にドラム回路基板１５に対する通信不良について、対処を行うことができる。これにより、エラーの対処を効率よく行うことができる。

　すなわち、仮に、第２エラーを第１エラーよりも優先的に出力したとすると、その第２エラーが、制御部１０２とドラム回路基板１５との間の通信不良に起因するものであるのか、それとも、ドラム回路基板１５とトナー回路基板２４との間の通信不良に起因するものであるのかが分からない。このため、ユーザの対処に無駄が生じる場合がある。これに対し、上記のように、第２エラーよりも優先的に第１エラーを出力すれば、その第１エラーは、必ず制御部１０２とドラム回路基板１５との間の通信不良に起因するものであると考えられる。また、第１エラーが出力されることなく第２エラーが出力された場合には、その第２エラーは、必ずドラム回路基板１５とトナー回路基板２４との間の通信不良に起因するものであると考えられる。したがって、画像形成装置１００のユーザは、対処すべき部位を適切に判断できる。

　なお、上記の例では、プロセッサ１０５は、第１判定処理（ステップＳ１）よりも後に、第２判定処理（ステップＳ６）を実行していた。しかしながら、プロセッサ１０５は、第１判定処理および第２判定処理を並行して実行しつつ、第１エラーを、第２エラーよりも優先的に出力してもよい。具体的には、プロセッサ１０５は、第１エラーを、上記の例のように、第２エラーよりも先に、ディスプレイ出力してもよい。あるいは、プロセッサ１０５は、第１エラーと第２エラーとを同時に出力しつつ、第１エラーを第２エラーより視認性の高い態様で表示してもよい。例えば、プロセッサ１０５は、第１エラーを、第２エラーよりも大きくまたは濃く表示してもよい。

　また、上記の例では、第１判定処理および第２判定処理において、制御部１０２は、認証情報を送信した後に応答情報を受信していた。すなわち、第１判定処理および第２判定処理において、制御部１０２は、通信の往復による認証を行っていた。しかしながら、第１判定処理および第２判定処理は、一方的な通信による判定処理であってもよい。

　＜１－６．本体情報のドラムメモリへの書き込みついて＞

　図１０は、図７の処理に追加可能な処理の例を示したフローチャートである。図１０の例では、ステップＳ４で、ドラムメモリ１５１から読み出された情報が正常な場合、プロセッサ１０５は、まず、本体メモリ１０６に記憶された情報（以下「本体情報」と称する）が更新されているか否かを確認する（ステップＳ１０１）。そして、本体情報が更新されていない場合には（ステップＳ１０１：ｎｏ）、そのままステップＳ６の処理へ進む。

　一方、本体情報が更新されていた場合には（ステップＳ１０１：ｙｅｓ）、プロセッサ１０５は、本体メモリ１０６に記憶された本体情報を、ドラムメモリ１５１に書き込む（ステップＳ１０２）。具体的には、プロセッサ１０５は、本体メモリ１０６から本体情報を読み出す読出処理と、読み出された本体情報をドラムメモリ１５１へ書き込む書込処理と、を実行する。

　本体情報には、例えば、画像形成装置１００の識別のための情報および画像形成装置１００の特性を示す情報の、少なくとも１つが含まれる。画像形成装置１００の識別のための情報には、例えば、画像形成装置１００の製造シリアル番号が含まれる。画像形成装置１００の特性を示す情報には、例えば、画像形成装置１００の機種コード、画像形成装置１００の仕様、画像形成装置１００の部品の特性、画像形成装置１００の使用履歴、画像形成装置１００のエラー履歴、の少なくとも１つが含まれる。

　このように、画像形成装置１００に関する情報の一部をドラムメモリ１５１に記憶させておけば、ドラムメモリ１５１に記憶された情報に基づいて、画像形成装置１００の状態を知ることができる。したがって、画像形成装置１００に不具合が発生したときに、製造者は、画像形成装置１００を回収することなく、ドラムメモリ１５１のみを回収して、ドラムメモリ１５１に記憶された本体情報に基づいて、不具合の解析を行うことができる。

　＜１－７．トナー情報のドラムメモリへの書き込みについて＞

　図１１は、図７の処理に付加可能な処理の例を示したフローチャートである。図１１の例では、ステップＳ９で、トナーメモリ２４１から読み出された情報が正常な場合、プロセッサ１０５は、まず、トナーメモリ２４１に記憶された情報（以下「トナー情報」と称する）が更新されているか否かを確認する（ステップＳ２０１）。そして、トナー情報が更新されていない場合には（ステップＳ２０１：ｎｏ）、そのまま印刷指示の入力を待つ待機状態となる。

　一方、トナー情報が更新されていた場合には（ステップＳ２０１：ｙｅｓ）、プロセッサ１０５は、トナーメモリ２４１に記憶されたトナー情報を、ドラムメモリ１５１に書き込む（ステップＳ２０２）。具体的には、プロセッサ１０５は、トナーメモリ２４１からトナー情報を読み出す読出処理と、読み出されたトナー情報をドラムメモリ１５１へ書き込む書込処理と、を実行する。

　なお、ステップＳ２０１では、４つのトナーカートリッジ２のトナーメモリ２４１のそれぞれについて、トナー情報が更新されているか否かを確認する。そして、少なくとも１つのトナーメモリ２４１においてトナー情報が更新されている場合には、ステップＳ２０２を実行する。そして、更新が確認された全てのトナーメモリ２４１のトナー情報を、ドラムメモリ１５１に書き込む。

　トナー情報には、例えば、上述したトナーカートリッジ２の製造シリアル番号、純正品であることを示す識別コード、トナーカートリッジ２の適合機種、トナーカートリッジ２の仕様、トナーの容量、現像ローラ２２の寿命、新品であるかどうかを示す情報、現像ローラ２２の回転数、印刷枚数、エラー履歴、の少なくとも１つが含まれる。

　このように、トナーカートリッジ２に関する情報の一部をドラムメモリ１５１に記憶させておけば、ドラムメモリ１５１に記憶された情報に基づいて、ドラムカートリッジ１に装着されたトナーカートリッジ２の情報を知ることができる。したがって、ドラムカートリッジ１および４つのトナーカートリッジ２のどこかに不具合が発生したときに、製造者は、ドラムカートリッジ１および４つのトナーカートリッジ２の全てを回収することなく、ドラムメモリ１５１のみを回収して、ドラムメモリ１５１に記憶されたトナー情報に基づいて、不具合の解析を行うことができる。

　また、ドラムカートリッジ１に対してトナーカートリッジ２を装着したときに、そのトナーカートリッジ２が過去に装着されたものかどうかを、ドラムメモリ１５１に記憶された情報に基づいて、判断できる。

　＜１－８．ドラム回転数の更新処理について＞

　上述の通り、ドラムメモリ１５１は、感光ドラム１１の回転数を記憶可能である。感光ドラム１１の回転数は、感光ドラム１１の使用を開始した後に、感光ドラム１１が回転した累計数である。ドラムメモリ１５１に記憶される感光ドラム１１の回転数は、画像形成装置１００における印刷処理の実行に伴い、更新される。以下では、この感光ドラム１１の回転数の更新処理について、図１２のフローチャートを参照しつつ説明する。

　画像形成装置１００は、感光ドラム１１の回転を検知するセンサ（図示省略）を有する。センサは、感光ドラム１１の１回転毎に、検出信号を出力する。図１２の処理は印刷処理と並行して行われる。すなわち、図１２の処理は、印刷処理と同時に開始し、印刷処理と同時に終了する。印刷処理の実行時には、制御部１０２のプロセッサ１０５は、まず、ドラムメモリ１５１から、感光ドラム１１の回転数を読み出す。そして、プロセッサ１０５は、検出信号の有無を監視する（ステップＳ３０１）。検出信号が無いときには（ステップＳ３０１：ｎｏ）、プロセッサ１０５は、引き続き検出信号の監視を継続する。感光ドラム１１が１回転すると、センサから検出信号が出力される（ステップＳ３０１：ｙｅｓ）。そうすると、プロセッサ１０５は、感光ドラム１１の回転数を、１回転だけインクリメントする（ステップＳ３０２）。

　続いて、プロセッサ１０５は、ドラムメモリ１５１から読み出された回転数（前回更新後の回転数）と、インクリメントされた回転数との差が、所定回数に達したか否かを判定する（ステップＳ３０３）。所定回数は、例えば、本体メモリ１０６に記憶させておけばよい。前回更新後の回転数と、インクリメントされた回転数との差が、所定回数に満たない場合は（ステップＳ３０３：ｎｏ）、プロセッサ１０５は、引き続き、ステップＳ３０１～Ｓ３０３の処理を繰り返す。

　やがて、前回更新後の回転数と、インクリメントされた回転数との差が、所定回数に達すると（ステップＳ３０３：ｙｅｓ）、プロセッサ１０５は、その時点でのインクリメントされた回転数を、ドラムメモリ１５１に書き込む。すなわち、プロセッサ１０５は、ドラムメモリ１５１に記憶された感光ドラム１１の回転数を更新する（ステップＳ３０４）。

　なお、プロセッサ１０５は、４つの感光ドラム１１のそれぞれについて、ステップＳ３０１～Ｓ３０４の処理を実行する。

　このように、ドラムメモリ１５１に記憶される感光ドラム１１の回転数を、所定時間毎に更新すれば、感光ドラム１１の回転数の情報を画像形成装置１００の本体メモリ１０６において管理する必要がない。複数の画像形成装置１００の間で、ドラムカートリッジ１を入れ替えて使用したとしても、ドラムカートリッジ１毎に、感光ドラム１１の回転数を適切に管理できる。したがって、ドラムメモリ１５１に記憶された感光ドラム１１の回転数に基づいて、感光ドラム１１の寿命を適切に判断できる。

　特に、図１２の例では、ドラムメモリ１５１に記憶される感光ドラム１１の回転数を１回転ごとに更新するのではなく、所定回数毎に更新する。このようにすれば、プロセッサ１０５の処理負担を軽減できる。したがって、印刷処理の遅延を抑制できる。

　＜１－９．帯電時間の更新処理について＞

　上述の通り、ドラムメモリ１５１は、感光ドラム１１の帯電時間を記憶可能である。感光ドラム１１の帯電時間は、感光ドラム１１の使用を開始した後に、感光ドラム１１が帯電器（図示省略）により帯電された累計時間である。ドラムメモリ１５１に記憶される感光ドラム１１の帯電時間は、画像形成装置１００における印刷処理の実行に伴い更新される。以下では、この感光ドラム１１の帯電時間の更新処理について、図１３のフローチャートを参照しつつ、説明する。

　図１３の処理は印刷処理と並行して行われる。すなわち、図１３の処理は、印刷処理と同時に開始し、印刷処理と同時に終了する。印刷処理の実行時には、制御部１０２のプロセッサ１０５は、まず、ドラムメモリ１５１から、感光ドラム１１の帯電時間を読み出す。そして、プロセッサ１０５は、感光ドラム１１が帯電しているか否かを監視する（ステップＳ４０１）。ドラムメモリ１５１が帯電していないときには（ステップＳ４０１：ｎｏ）、プロセッサ１０５は、引き続き、感光ドラム１１が帯電しているか否かの監視を継続する。感光ドラム１１が帯電すると（ステップＳ４０１：ｙｅｓ）、プロセッサ１０５は、感光ドラム１１の帯電時間を計測する。（ステップＳ４０２）。そして、ドラムメモリ１５１から読み出された帯電時間を、計測された帯電時間だけインクリメントする。

　続いて、プロセッサ１０５は、ドラムメモリ１５１から読み出された帯電時間（前回更新後の帯電時間）と、インクリメントされた帯電時間との差が、所定時間に達したか否かを判定する（ステップＳ４０３）。所定時間は、例えば、本体メモリ１０６に記憶させておけばよい。前回更新後の帯電時間と、インクリメントされた帯電時間との差が、所定時間に満たない場合は（ステップＳ４０３：ｎｏ）、プロセッサ１０５は、引き続き、ステップＳ４０１～Ｓ４０３の処理を繰り返す。

　前回更新後の帯電時間と、インクリメントされた帯電時間との差が、所定時間に達すると（ステップＳ４０３：ｙｅｓ）、プロセッサ１０５は、その時点でのインクリメントされた帯電時間を、ドラムメモリ１５１に書き込む。すなわち、プロセッサ１０５は、ドラムメモリ１５１に記憶された感光ドラム１１の帯電時間を更新する（ステップＳ４０４）。

　なお、プロセッサ１０５は、４つの感光ドラム１１のそれぞれについて、ステップＳ４０１～Ｓ４０４の処理を実行する。

　このように、ドラムメモリ１５１に記憶される感光ドラム１１の帯電時間を所定時間毎に更新すれば、感光ドラム１１の帯電時間の情報を本体メモリ１０６において管理する必要がない。複数の画像形成装置１００の間で、ドラムカートリッジ１を入れ替えて使用したとしても、ドラムカートリッジ１毎に感光ドラム１１の帯電時間を適切に管理できる。したがって、ドラムメモリ１５１に記憶された感光ドラム１１の帯電時間に基づいて、感光ドラム１１の寿命を適切に判断できる。

　特に、図１３の例では、ドラムメモリ１５１に記憶される感光ドラム１１の帯電時間を、連続的に更新するのではなく、所定時間毎に更新する。このようにすれば、プロセッサ１０５の処理負担を軽減できる。したがって、印刷処理の遅延を抑制できる。

　＜１－１０．エラー発生時の処理について＞

　上述の通り、ドラムメモリ１５１は、エラー履歴を記憶可能である。エラー履歴は、ドラムカートリッジ１においてエラーが発生したときに、ドラムメモリ１５１に書き込まれる。以下では、このエラー履歴のドラムメモリ１５１への書き込み処理について、図１４のフローチャートを参照しつつ、説明する。

　なお、以下の説明においては、ドラムカートリッジ１の４つの感光ドラム１１を、第１感光ドラム１１Ａ、第２感光ドラム１１Ｂ、第３感光ドラム１１Ｃ、および第４感光ドラム１１Ｄと称する。

　図１４の処理は印刷処理と並行して行われる。すなわち、図１４の処理は、印刷処理と同時に開始し、印刷処理と同時に終了する。印刷処理の実行時には、制御部１０２のプロセッサ１０５は、エラーの有無を常に監視する（ステップＳ５０１）。エラーは、本体ケーシング１０１内のセンサにより、検出される。エラーの検出がないときには（ステップＳ５０１：ｎｏ）、プロセッサ１０５は、引き続き、エラーの監視を継続する。

　エラーが発生すると（ステップＳ５０１：ｙｅｓ）、プロセッサ１０５は、まず、そのエラーが第１感光ドラム１１Ａに関連するものであるか否かを判定する（ステップＳ５０２）。この判定は、例えば、エラーを検出したセンサが、第１感光ドラム１１Ａに対応するセンサであるか否かにより、判定される。エラーが第１感光ドラム１１Ａに関連するものである場合（ステップＳ５０２：ｙｅｓ）、プロセッサ１０５は、ドラムメモリ１５１の第１エラー記憶領域に、エラー履歴を書き込む（ステップＳ５０３）。エラー履歴には、例えば、エラーの発生時刻およびエラーの種類の、少なくとも１つが含まれる。

　一方、発生したエラーが第１感光ドラム１１Ａに関連するものでない場合（ステップＳ５０２：ｎｏ）、プロセッサ１０５は、次に、そのエラーが第２感光ドラム１１Ｂに関連するものであるか否かを判定する（ステップＳ５０４）。この判定は、例えば、エラーを検出したセンサが、第２感光ドラム１１Ｂに対応するセンサであるか否かにより、判定される。エラーが第２感光ドラム１１Ｂに関連するものである場合（ステップＳ５０４：ｙｅｓ）、プロセッサ１０５は、ドラムメモリ１５１の第１エラー記憶領域とは異なる第２エラー記憶領域に、エラー履歴を書き込む（ステップＳ５０５）。エラー履歴には、例えば、エラーの発生時刻およびエラーの種類の、少なくとも１つが含まれる。

　一方、発生したエラーが第２感光ドラム１１Ｂに関連するものでない場合（ステップＳ５０４：ｎｏ）、プロセッサ１０５は、次に、そのエラーが第３感光ドラム１１Ｃに関連するものであるか否かを判定する（ステップＳ５０６）。この判定は、例えば、エラーを検出したセンサが、第３感光ドラム１１Ｃに対応するセンサであるか否かにより、判定される。エラーが第３感光ドラム１１Ｃに関連するものである場合（ステップＳ５０６：ｙｅｓ）、プロセッサ１０５は、ドラムメモリ１５１の第１エラー記憶領域および第２エラー記憶領域とは異なる第３エラー記憶領域に、エラー履歴を書き込む（ステップＳ５０７）。エラー履歴には、例えば、エラーの発生時刻およびエラーの種類の、少なくとも１つが含まれる。

　一方、発生したエラーが第３感光ドラム１１Ｃに関連するものでない場合（ステップＳ５０６：ｎｏ）、プロセッサ１０５は、次に、そのエラーが第４感光ドラム１１Ｄに関連するものであるか否かを判定する（ステップＳ５０８）。この判定は、例えば、エラーを検出したセンサが、第４感光ドラム１１Ｄに対応するセンサであるか否かにより、判定される。エラーが第４感光ドラム１１Ｄに関連するものである場合（ステップＳ５０８：ｙｅｓ）、プロセッサ１０５は、ドラムメモリ１５１の第１エラー記憶領域～第３エラー記憶領域とは異なる第４エラー記憶領域に、エラー履歴を書き込む（ステップＳ５０９）。エラー履歴には、例えば、エラーの発生時刻およびエラーの種類の、少なくとも１つが含まれる。

　以上のようにドラムメモリ１５１に記憶されたドラム回転数、帯電時間、エラー履歴などの情報に基づき、プロセッサ１０５は、印刷処理を実行する。例えば、ドラム回転数が所定の回転数未満であると判定した場合にプロセッサ１０５は通常の印刷処理を実行し、ドラム回転数が所定の回転数以上であると判定した場合にプロセッサ１０５は、感光ドラム１１の交換を促すメッセージを表示する処理を行う。

　尚、トナーメモリ２４１に記憶されたドラム回転数、帯電時間、エラー履歴などの情報がドラムメモリ１５１に記憶されない場合には、プロセッサ１０５は、当該情報をトナーメモリ２４１から読み出して、印刷処理を実行してもよい。

　以下の実施形態においては、第１の実施形態と異なる構成についてのみ説明し、第１の実施の形態と同様の構成についてはその説明を省略する。

　＜２．第２実施形態＞

　図１５は、第２実施形態の制御部１０２、ドラム回路基板１５、および４つのトナー回路基板２４の間の電気的接続を示したブロック図である。図１５の例では、ドラムカートリッジ１は、ドラム回路基板１５と、ドラムメモリ１５１と、マルチプレクサ３４と、を備える。ドラム回路基板１５は、本体側端子３１と、トナー側端子３２と、中継線３３と、を有する。ドラムメモリ１５１およびマルチプレクサ３４は、ドラム回路基板１５上に位置する。なお、ドラムメモリ１５１およびマルチプレクサ３４は、ドラム回路基板１５上に位置していなくても良い。具体的には、ドラムメモリ１５１は、フレーム１２の表面に位置していても良い。

　＜２－１．本体側端子について＞

　本体側端子３１は、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、上述した第１電気端子１３（図４）を介して、制御部１０２の端子１０４と、電気的に接続される。これにより、ドラム回路基板１５と制御部１０２とが、電気的に接続される。図１５に示すように、本実施形態の本体側端子３１の数は複数であり、具体的には７つである。具体的には、本体側電圧端子３１ａの数は１つであり、本体側接地端子３１ｂの数は１つであり、本体側クロック端子３１ｃの数は１つであり、本体側信号端子３１ｄの数は４つである。また、信号端子１０４ｄの数は４つである。

　各本体側信号端子３１ｄは、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、対応する信号端子１０４ｄと、電気的に接続される。これにより、制御部１０２とドラム回路基板１５との間において、種々の情報を示す信号を送受信することが可能となる。

　＜２－２．トナー側端子について＞

　トナー側端子３２は、フレーム１２にトナーカートリッジ２が装着された状態において、上述した第２電気端子１４（図４）を介して、当該トナーカートリッジ２のトナー回路基板２４と電気的に接続される。これにより、ドラム回路基板１５とトナー回路基板２４とが、電気的に接続される。図１５に示すように、本実施形態のトナー側端子３２の数は複数であり、具体的には１６個である。

　各グループのトナー側端子３２は、トナー側電圧端子３２ａ、トナー側接地端子３２ｂ、トナー側クロック端子３２ｃ、およびトナー側信号端子３２ｄを含む。

　各トナー側電圧端子３２ａは、後述する電圧中継線３３ａを介して、本体側電圧端子３１ａと電気的に接続される。また、フレーム１２にトナーカートリッジ２（図２）が装着された状態において、対応するトナー側電圧端子３２ａは、当該トナーカートリッジ２の電圧端子２４２ａと電気的に接続される。これにより、制御部１０２からドラム回路基板１５を介してトナー回路基板２４に、電源電圧が供給される。

　各トナー側クロック端子３２ｃは、後述するクロック中継線３３ｃを介して、本体側クロック端子３１ｃと電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側クロック端子３２ｃは、当該トナーカートリッジ２のクロック端子２４２ｃと電気的に接続される。これにより、制御部１０２からドラム回路基板１５を介してトナー回路基板２４に、一定の時間間隔でクロック信号が供給される。

　各トナー側信号端子３２ｄは、対応する信号中継線３３ｄ（後述）を介して、マルチプレクサ３４と電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側信号端子３２ｄは、当該トナーカートリッジ２の信号端子２４２ｄと電気的に接続される。

　＜２－３．中継線について＞

　図１５に示すように、本実施形態の中継線３３は、電圧中継線３３ａ、接地中継線３３ｂ、クロック中継線３３ｃ、および信号中継線３３ｄを含む。具体的には、電圧中継線３３ａの数は１つであり、接地中継線３３ｂの数は１つであり、クロック中継線３３ｃの数は１つであり、信号中継線３３ｄの数は複数ある。

　信号中継線３３ｄは、本体側信号中継線３３１ｄと、トナー側信号中継線３３２ｄと、ドラム信号線３３３ｄとを含む。本実施形態の本体側信号中継線３３１ｄの数は複数であり、具体的には４つである。トナー側信号中継線３３２ｄの数は複数であり、具体的には、４つである。ドラム信号線３３３ｄの数は１つである。本体側信号中継線３３１ｄは、それぞれ、本体側信号端子３１ｄとマルチプレクサ３４とを、電気的に接続する。トナー側信号中継線３３２ｄは、それぞれ、マルチプレクサ３４とトナー側信号端子３２ｄとを、電気的に接続する。ドラム信号線３３３ｄは、マルチプレクサ３４とドラムメモリ１５１とを、電気的に接続する。

　＜２－４．マルチプレクサについて＞

　マルチプレクサ３４は、信号線の接続を切り替えるスイッチ回路である。本体側信号端子３１ｄは、本体側アドレス信号端子と、本体側データ信号端子とを有する。本実施形態において、本体側信号端子３１ｄの数は４つである。具体的には、本体側アドレス信号端子の数は３つであり、本体側データ信号端子の数は１つである。３つの本体側アドレス信号端子は、３ｂｉｔのデータを一度に転送可能である。かかる３つの本体側アドレス信号端子によってマルチプレクサ３４の５つの出力先（１つのドラムメモリ１５１と４つのトナー側信号端子３２ｄ）を指定可能なアドレス信号をマルチプレクサ３４に送信することが可能である。

　マルチプレクサ３４は、制御部１０２から、本体側アドレス信号端子を介して、アドレス信号を受信する。アドレス信号は、通信先を指定するための信号である。マルチプレクサ３４は、本体側アドレス信号端子を介して受信したアドレス信号に応じて、ドラムメモリ１５１またはトナー側信号端子３２ｄへの通信を切り替える。

　また、マルチプレクサ３４は、制御部１０２から、本体側データ信号端子を介して、データ信号を受信する。データ信号は、通信先へ送るべき種々の情報を示す信号である。マルチプレクサ３４は、本体側データ信号端子を介して受信したデータ信号を、ドラムメモリ１５１またはトナー側信号端子３２ｄへ出力する。

　このように、マルチプレクサ３４を用いれば、ドラムメモリ１５１と４つのトナーメモリ２４１とから１つを通信先として選択して、当該通信先にデータ信号を出力できる。尚、マルチプレクサ３４は、ドラムメモリ１５１とトナーメモリ２４１とから複数の通信先を選択し、当該複数の通信先にデータ信号をまとめて送信してもよい。このため、ドラムメモリ１５１およびトナー側信号端子３２ｄのそれぞれに対して、本体側信号端子３１ｄを個別に用意する必要がない。したがって、本体側信号端子３１ｄの数を減らすことができる。また、制御部１０２の信号端子１０４ｄの数も、減らすことができる。

　具体的には、第１実施形態の図６の例では、本体側信号端子３１ｄが５つ必要であったのに対し、本実施形態の図１５の例では、本体側信号端子３１ｄの数が４つで済む。また、第１実施形態では、制御部１０２の信号端子１０４ｄが５つ必要であったのに対し、本実施形態では、制御部１０２の信号端子１０４ｄの数が４つで済む。

　＜２－５．ドラム回路基板による情報の中継について＞

　本実施形態においても、制御部１０２とトナー回路基板２４とは、ドラム回路基板１５により中継される。このため、制御部１０２に対して、ドラム回路基板１５とトナー回路基板２４とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図１５のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、図１５のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。また、図１５のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、制御部１０２の端子１０４の数を減らすことができる。

　特に、本実施形態のように、トナー回路基板２４が複数存在する場合、制御部１０２と複数のトナー回路基板２４とを、ドラム回路基板１５により中継することによって、端子の数をより減らすことができる。例えば、図１５のように、４つのトナー回路基板２４へ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、図１５のように、４つのトナー回路基板２４へ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。また、図１５のように、４つのトナー回路基板２４へ共通する１つの１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、制御部１０２の端子１０４の数をより減らすことができる。

　＜３．第３実施形態＞

　図１６は、第３実施形態の制御部１０２、ドラム回路基板１５、および４つのトナー回路基板２４の間の電気的接続を示したブロック図である。図１６の例では、ドラムカートリッジ１は、ドラム回路基板１５と、ドラムメモリ１５１と、マルチプレクサ３４と、を備える。ドラム回路基板１５は、本体側端子３１と、トナー側端子３２と、中継線３３とを有する。ドラムメモリ１５１およびマルチプレクサ３４は、ドラム回路基板１５上に位置する。なお、ドラムメモリ１５１およびマルチプレクサ３４は、ドラム回路基板１５上に位置していなくても良い。具体的には、ドラムメモリ１５１は、フレーム１２の表面に位置していても良い。

　＜３－１．本体側端子について＞

　本体側端子３１は、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、上述した第１電気端子１３を介して、制御部１０２の端子１０４と、電気的に接続される。これにより、ドラム回路基板１５と制御部１０２とが、電気的に接続される。図１６に示すように、本実施形態の本体側端子３１の数は複数であり、具体的には４つである。より具体的には、本体側電圧端子３１ａの数は１つであり、本体側接地端子３１ｂの数は１つであり、本体側クロック端子３１ｃの数は１つであり、本体側信号端子３１ｄの数は１つである。第３実施形態では、信号端子１０４ｄの数は１つである。

　本体側電圧端子３１ａは、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、電圧端子１０４ａと電気的に接続される。これにより、制御部１０２からドラム回路基板１５に、電源電圧が供給される。

　本体側接地端子３１ｂは、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、接地端子１０４ｂと電気的に接続される。これにより、制御部１０２からドラム回路基板１５に、接地電圧が供給される。

　本体側クロック端子３１ｃは、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、クロック端子１０４ｃと電気的に接続される。これにより、制御部１０２からドラム回路基板１５に、一定の時間間隔でクロック信号が供給される。

　本体側信号端子３１ｄは、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、信号端子１０４ｄと電気的に接続される。これにより、制御部１０２とドラム回路基板１５との間において、種々の情報を示す信号を送受信することが可能となる。

　＜３－２．トナー側端子について＞

　トナー側端子３２は、フレーム１２にトナーカートリッジ２が装着された状態において、上述した第２電気端子１４を介して、当該トナーカートリッジ２のトナー回路基板２４と電気的に接続される。これにより、ドラム回路基板１５とトナー回路基板２４とが、電気的に接続される。図１６に示すように、本実施形態のトナー側端子３２の数は複数であり、具体的には１６個である。

　各トナー側電圧端子３２ａは、後述する電圧中継線３３ａを介して、本体側電圧端子３１ａと電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側電圧端子３２ａは、当該トナーカートリッジ２の電圧端子２４２ａと、電気的に接続される。これにより、制御部１０２からドラム回路基板１５を介してトナー回路基板２４に電源電圧が供給される。

　各トナー側接地端子３２ｂは、後述する接地中継線３３ｂを介して、本体側接地端子３１ｂと電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側接地端子３２ｂは、当該トナーカートリッジ２の接地端子２４２ｂと、電気的に接続される。これにより、制御部１０２からドラム回路基板１５を介してトナー回路基板２４に接地電圧が供給される。

　各トナー側クロック端子３２ｃは、後述するクロック中継線３３ｃを介して、マルチプレクサ３４と電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側クロック端子３２ｃは、当該トナーカートリッジ２のクロック端子２４２ｃと電気的に接続される。

　各トナー側信号端子３２ｄは、後述する信号中継線３３ｄを介して、マルチプレクサ３４と電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側信号端子３２ｄは、当該トナーカートリッジ２の信号端子２４２ｄと電気的に接続される。

　＜３－３．中継線について＞

　図１６に示すように、本実施形態の中継線３３は、電圧中継線３３ａ、接地中継線３３ｂ、クロック中継線３３ｃ、および信号中継線３３ｄを含む。

　クロック中継線３３ｃは、本体側クロック中継線３３１ｃと、トナー側クロック中継線３３２ｃと、ドラムクロック線３３３ｃとを含む。本実施形態の本体側クロック中継線３３１ｃの数は１つである。トナー側クロック中継線３３２ｃの数は複数であり、具体的には４つである。ドラムクロック線３３３ｃの数は１つである。本体側クロック中継線３３１ｃは、本体側クロック端子３１ｃとマルチプレクサ３４とを、電気的に接続する。トナー側クロック中継線３３２ｃは、それぞれ、マルチプレクサ３４とトナー側クロック端子３２ｃとを、電気的に接続する。ドラムクロック線３３３ｃは、マルチプレクサ３４とドラムメモリ１５１とを、電気的に接続する。

　信号中継線３３ｄは、本体側信号中継線３３１ｄと、トナー側信号中継線３３２ｄと、ドラム信号線３３３ｄとを含む。本実施形態の本体側信号中継線３３１ｄの数は１つである。トナー側信号中継線３３２ｄの数は複数であり、具体的には、４つである。ドラム信号線３３３ｄの数は１つである。本体側信号中継線３３１ｄは、本体側信号端子３１ｄとマルチプレクサ３４とを、電気的に接続する。トナー側信号中継線３３２ｄは、それぞれ、マルチプレクサ３４とトナー側信号端子３２ｄとを、電気的に接続する。ドラム信号線３３３ｄは、マルチプレクサ３４とドラムメモリ１５１とを、電気的に接続する。

　＜３－４．マルチプレクサについて＞

　マルチプレクサ３４は、信号線の接続を切り替えるスイッチ回路である。マルチプレクサ３４は、制御部１０２から、本体側クロック端子３１ｃを介して、クロック信号を受信する。また、マルチプレクサ３４は、得られたクロック信号を、トナー側クロック端子３２ｃを介して、各トナー回路基板２４へ供給するとともに、ドラムメモリ１５１にも供給する。すなわち、このドラム回路基板１５では、本体側クロック端子３１ｃに入力されたクロック信号が、４つのトナー側クロック端子３２ｃおよびドラムメモリ１５１へ供給される。このように、本体側クロック端子３１ｃを共通化することによって、本体側端子３１の数を低減できる。

　また、マルチプレクサ３４は、制御部１０２から、本体側信号端子３１ｄを介して、アドレス信号およびデータ信号を受信する。アドレス信号は、通信先を指定するための信号である。データ信号は、通信先へ送るべき種々の情報を示す信号である。マルチプレクサ３４は、受信したアドレス信号に応じて、ドラムメモリ１５１またはトナー側信号端子３２ｄへの通信を切り替える。また、マルチプレクサ３４は、受信したデータ信号を、ドラムメモリ１５１またはトナー側信号端子３２ｄへ出力する。

　このように、マルチプレクサ３４を用いれば、ドラムメモリ１５１と４つのトナーメモリ２４１とから１つを通信先として選択して、当該通信先にデータ信号を出力できる。尚、マルチプレクサ３４は、ドラムメモリ１５１および４つのトナーメモリ２４１とから複数の通信先を選択してもよい。このため、ドラムメモリ１５１および４つのトナー側信号端子３２ｄのそれぞれに対して、本体側信号端子３１ｄを個別に用意する必要がない。したがって、本体側信号端子３１ｄの数を減らすことができる。また、制御部１０２の信号端子１０４ｄの数も、減らすことができる。

　特に、本実施形態のマルチプレクサ３４は、アドレス信号とデータ信号とを、１つの本体側信号端子３１ｄを介して受信する。これにより、本体側信号端子３１ｄの数を、より減らすことができる。また、制御部１０２の信号端子１０４ｄの数も、より減らすことができる。

　具体的には、第１実施形態の図６の例では、本体側信号端子３１ｄが５つ必要であったのに対し、本実施形態の図１６の例では、本体側信号端子３１ｄの数が１つで済む。また、第１実施形態では、制御部１０２の信号端子１０４ｄが５つ必要であったのに対し、本実施形態では、制御部１０２の信号端子１０４ｄの数が１つで済む。

　＜３－５．ドラム回路基板による情報の中継について＞

　本実施形態においても、制御部１０２とトナー回路基板２４とは、ドラム回路基板１５により中継される。このため、制御部１０２に対して、ドラム回路基板１５とトナー回路基板２４とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図１６のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、図１６のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。また、図１６のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、制御部１０２の端子１０４の数を減らすことができる。

　特に、本実施形態のように、トナー回路基板２４が複数存在する場合、制御部１０２と複数のトナー回路基板２４とを、ドラム回路基板１５により中継することによって、端子の数をより減らすことができる。例えば、図１６のように、４つのトナー回路基板２４へ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、図１６のように、４つのトナー回路基板２４へ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。また、図１６のように、４つのトナー回路基板２４へ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、制御部１０２の端子１０４の数をより減らすことができる。

　＜４．第４実施形態＞

　図１７は、第４実施形態の制御部１０２、ドラム回路基板１５、および４つのトナー回路基板２４の間の電気的接続を示したブロック図である。図１７の例では、ドラムカートリッジ１は、ドラム回路基板１５と、ドラムメモリ１５１と、マルチプレクサ３４と、を備える。ドラム回路基板１５は、複数の本体側端子３１と、複数のトナー側端子３２と、複数の中継線３３とを有する。ドラムメモリ１５１およびマルチプレクサ３４は、ドラム回路基板１５上に位置する。なお、ドラムメモリ１５１は、ドラム回路基板１５上に位置していなくても良い。具体的には、ドラムメモリ１５１は、フレーム１２の表面に位置していても良い。

　＜４－１．本体側端子について＞

　本体側端子３１は、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、上述した第１電気端子１３を介して、制御部１０２の端子１０４と、電気的に接続される。これにより、ドラム回路基板１５と制御部１０２とが、電気的に接続される。図１７に示すように、本実施形態の本体側端子３１の数は複数であり、具体的には４つである。より具体的には、本体側電圧端子３１ａの数は１つであり、本体側接地端子３１ｂの数は１つであり、本体側クロック端子３１ｃの数は１つであり、本体側信号端子３１ｄの数は１つである。本実施の形態では、信号端子１０４ｄの数は１つである。

　＜４－２．トナー側端子について＞

　トナー側端子３２は、フレーム１２にトナーカートリッジ２が装着された状態において、上述した第２電気端子１４を介して、当該トナーカートリッジ２のトナー回路基板２４と電気的に接続される。これにより、ドラム回路基板１５とトナー回路基板２４とが、電気的に接続される。図１７に示すように、本実施形態のトナー側端子３２の数は複数であり、具体的には１６個である。

　各トナー側電圧端子３２ａは、後述する電圧中継線３３ａを介して、本体側電圧端子３１ａと電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側電圧端子３２ａは、当該トナーカートリッジ２の電圧端子２４２ａと、電気的に接続される。これにより、制御部１０２からドラム回路基板１５を介してトナー回路基板２４に、電源電圧が供給される。

　＜４－３．中継線について＞

　図１７に示すように、本実施形態の中継線３３は、電圧中継線３３ａ、接地中継線３３ｂ、クロック中継線３３ｃ、および信号中継線３３ｄを含む。具体的には、電圧中継線３３ａの数は１つであり、接地中継線３３ｂの数は１つであり、クロック中継線３３ｃの数は複数であり、信号中継線３３ｄの数は複数である。

　クロック中継線３３ｃは、本体側クロック中継線３３１ｃと、トナー側クロック中継線３３２ｃとを含む。本実施形態の本体側クロック中継線３３１ｃの数は１つである。トナー側クロック中継線３３２ｃの数は複数であり、具体的には４つである。本体側クロック中継線３３１ｃの一方の端部は、本体側クロック端子３１ｃと電気的に接続される。本体側クロック中継線３３１ｃの他方の端部は、２つに分岐する。具体的には、本体側クロック中継線３３１ｃの他方の端部は、第１端部と、第２端部とを含む。本体側クロック中継線３３１ｃの第１端部は、ドラムメモリ１５１と電気的に接続される。本体側クロック中継線３３１ｃの第２端部は、マルチプレクサ３４と電気的に接続される。トナー側クロック中継線３３２ｃは、それぞれ、マルチプレクサ３４とトナー側クロック端子３２ｃとを、電気的に接続する。

　信号中継線３３ｄは、本体側信号中継線３３１ｄと、トナー側信号中継線３３２ｄとを含む。本実施形態の本体側信号中継線３３１ｄの数は１つである。トナー側信号中継線３３２ｄの数は複数であり、具体的には、４つである。本体側信号中継線３３１ｄの一方の端部は、本体側信号端子３１ｄと電気的に接続される。本体側信号中継線３３１ｄの他方の端部は、２つに分岐する。具体的には、本体側信号中継線３３１ｄの他方の端部は、第１端部と、第２端部とを含む。本体側信号中継線３３１ｄの第１端部は、ドラムメモリ１５１と電気的に接続される。本体側信号中継線３３１ｄの第２端部は、マルチプレクサ３４と電気的に接続される。トナー側信号中継線３３２ｄは、それぞれ、マルチプレクサ３４とトナー側信号端子３２ｄとを、電気的に接続する。

　すなわち、本実施形態では、ドラムメモリ１５１は、マルチプレクサ３４を介することなく、本体側クロック端子３１ｃと接続されている。このため、ドラムメモリ１５１は、制御部１０２から本体側クロック端子３１ｃへ入力されるクロック信号を、マルチプレクサ３４を介することなく受信する。また、本実施形態では、ドラムメモリ１５１は、マルチプレクサ３４を介することなく、本体側信号端子３１ｄと接続されている。このため、ドラムメモリ１５１は、制御部１０２から本体側信号端子３１ｄへ入力されるデータ信号を、マルチプレクサ３４を介することなく受信する。

　＜４－４．マルチプレクサについて＞

　マルチプレクサ３４は、信号線の接続を切り替えるスイッチ回路である。マルチプレクサ３４は、制御部１０２から、本体側クロック端子３１ｃを介して、クロック信号を受信する。また、マルチプレクサ３４は、得られたクロック信号を、トナー側クロック端子３２ｃを介して、各トナー回路基板２４へ供給する。すなわち、このドラム回路基板１５では、本体側クロック端子３１ｃに入力されたクロック信号が、４つのトナー側クロック端子３２ｃおよびドラムメモリ１５１へ供給される。このように、本体側クロック端子３１ｃを共通化することによって、本体側端子３１の数を低減できる。

　また、マルチプレクサ３４は、制御部１０２から、本体側信号端子３１ｄを介して、アドレス信号およびデータ信号を受信する。アドレス信号は、通信先を指定するための信号である。データ信号は、通信先へ送るべき種々の情報を示す信号である。マルチプレクサ３４は、受信したアドレス信号に応じて、４つのトナー側信号端子３２ｄから１つを通信先として選択する。尚、マルチプレクサ３４は、４つのトナー側信号端子３２ｄから複数の通信先を選択してもよい。また、マルチプレクサ３４は、受信したデータ信号を、通信先として選択されたトナー側信号端子３２ｄへ出力する。

　このように、マルチプレクサ３４を用いれば、４つのトナーメモリ２４１から通信先となるトナーメモリ２４１を選択して、データ信号を出力できる。このため、４つのトナー側信号端子３２ｄのそれぞれに対して、本体側信号端子３１ｄを個別に用意する必要がない。したがって、本体側信号端子３１ｄの数を減らすことができる。また、信号端子１０４ｄの数も、減らすことができる。

　特に、本実施形態のマルチプレクサ３４は、アドレス信号とデータ信号とを、１つの本体側信号端子３１ｄを介して受信する。これにより、本体側信号端子３１ｄの数を、より減らすことができる。また、信号端子１０４ｄの数も、より減らすことができる。

　具体的には、第１実施形態の図６の例では、本体側信号端子３１ｄが５つ必要であったのに対し、本実施形態の図１７の例では、本体側信号端子３１ｄの数が１つで済む。また、第１実施形態では、信号端子１０４ｄが５つ必要であったのに対し、本実施形態では、信号端子１０４ｄの数が１つで済む。

　＜４－５．ドラム回路基板による情報の中継について＞

　本実施形態においても、制御部１０２とトナー回路基板２４とは、ドラム回路基板１５により中継される。このため、制御部１０２に対して、ドラム回路基板１５とトナー回路基板２４とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図１７のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。また、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、端子１０４の数を減らすことができる。

　特に、本実施形態のように、トナー回路基板２４が複数存在する場合、制御部１０２と複数のトナー回路基板２４とを、ドラム回路基板１５により中継することによって、端子の数をより減らすことができる。例えば、図１７のように、４つのトナー回路基板２４へ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、４つのトナー回路基板２４へ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。また、４つのトナー回路基板２４へ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、制御部１０２の端子１０４の数をより減らすことができる。

　＜４－６．異常の切り分けについて＞

　第３実施形態（図１６）では、制御部１０２からドラムメモリ１５１へ認証情報を送信して、ドラムメモリ１５１からの応答が無い場合、ドラムメモリ１５１自体に異常があるのか、それとも、マルチプレクサ３４を含む通信経路に異常があるのかを判定しにくい。

　しかしながら、本実施形態では、ドラムメモリ１５１は、マルチプレクサ３４を介することなく、本体側クロック端子３１ｃおよび本体側信号端子３１ｄと接続されている。すなわち、本体側クロック中継線３３１ｃは、本体側クロック端子３１ｃとマルチプレクサ３４とを電気的に接続するとともに、本体側クロック端子３１ｃとドラムメモリ１５１とを電気的に接続する。また、本体側信号中継線３３１ｄは、本体側信号端子３１ｄとマルチプレクサ３４とを電気的に接続するとともに、本体側信号端子３１ｄとドラムメモリ１５１とを電気的に接続する。

　このようにすれば、制御部１０２からドラムメモリ１５１へ認証情報を送信した後の、異常判定が容易となる。図１８は、制御部１０２からドラムメモリ１５１へ認証情報を送信した後の異常判定の手順を示したフローチャートである。

　制御部１０２のプロセッサ１０５は、上述した図８のステップＳ１４において、ドラムメモリ１５１へ認証情報を送信した後、まず、ドラムメモリ１５１からの応答があるか否かを判定する（ステップＳ６０１）。

　ドラムメモリ１５１からの応答がある場合（ステップＳ６０１：ｙｅｓ）、次に、プロセッサ１０５は、マルチプレクサ３４からの応答があるか否かを判定する（ステップＳ６０２）。

　マルチプレクサ３４からの応答がある場合（ステップＳ６０２：ｙｅｓ）、ドラムメモリ１５１も、マルチプレクサ３４も正常である（ステップＳ６０３）。この場合、プロセッサ１０５は、図８のステップＳ１７以降の処理へ進む。

　一方、ステップＳ６０２において、マルチプレクサ３４からの応答が無い場合（ステップＳ６０２：ｎｏ）、ドラムメモリ１５１が正常であり、マルチプレクサ３４が異常である。この場合、プロセッサ１０５は、エラーを出力する（ステップＳ６０４）。具体的には、例えば、プロセッサ１０５は、本体メモリ１０６に記憶されたドラム通信経路エラーメッセージ情報を、読み出す。その後、プロセッサ１０５は、読み出したドラム通信経路エラーメッセージ情報を、ディスプレイ１０３に表示する。

　また、ステップＳ６０１において、ドラムメモリ１５１からの応答が無い場合（ステップＳ６０１：ｎｏ）、次に、プロセッサ１０５は、マルチプレクサ３４からの応答があるか否かを判定する（ステップＳ６０５）。

　マルチプレクサ３４からの応答がある場合（ステップＳ６０５：ｙｅｓ）、ドラムメモリ１５１は異常であり、マルチプレクサ３４は正常である。この場合、プロセッサ１０５は、エラーを出力する（ステップＳ６０６）。具体的には、例えば、プロセッサ１０５は、本体メモリ１０６に記憶されたドラムメモリエラーメッセージ情報を読み出す。その後、プロセッサ１０５は、読み出したドラムメモリエラーメッセージ情報をディスプレイ１０３に表示する。

　一方、ステップＳ６０５において、マルチプレクサ３４からの応答が無い場合（ステップＳ６０５：ｎｏ）、ドラムメモリ１５１およびマルチプレクサ３４の双方が異常であるか、あるいは、本体ケーシング１０１にドラムカートリッジ１が装着されていないと考えられる。この場合、プロセッサ１０５は、エラーを出力する（ステップＳ６０７）。ドラムメモリ１５１とマルチプレクサ３４とが同時に故障する可能性は低いので、ステップＳ６０７では、例えば、プロセッサ１０５は、本体メモリ１０６に記憶されたドラムカートリッジ装着エラーメッセージ情報を、読み出す。その後、プロセッサ１０５は、読み出したドラムカートリッジ装着エラーメッセージ情報をディスプレイ１０３に表示する。

　＜５．第５実施形態＞

　図１９は、第５実施形態の制御部１０２、ドラム回路基板１５、および４つのトナー回路基板２４の間の電気的接続を示したブロック図である。図１９の例では、ドラムカートリッジ１は、ドラム回路基板１５と、ドラムメモリ１５１と、トランジスタアレイ３５と、汎用入出力ポート３６とを備える。ドラム回路基板１５は、複数の本体側端子３１と、複数のトナー側端子３２と、複数の中継線３３とを有する。ドラムメモリ１５１、トランジスタアレイ３５および汎用入出力ポート３６は、ドラム回路基板１５上に位置する。なお、ドラムメモリ１５１は、ドラム回路基板１５上に位置していなくても良い。具体的には、ドラムメモリ１５１は、フレーム１２の表面に位置していても良い。本実施の形態では、信号端子１０４ｄの数は１つである。

　＜５－１．本体側端子について＞

　本体側端子３１は、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、上述した第１電気端子１３を介して、制御部１０２の端子１０４と、電気的に接続される。これにより、ドラム回路基板１５と制御部１０２とが、電気的に接続される。図１９に示すように、本実施形態の本体側端子３１の数は複数であり、具体的には４つである。より具体的には、本体側電圧端子３１ａの数は１つであり、本体側接地端子３１ｂの数は１つであり、本体側クロック端子３１ｃの数は１つであり、本体側信号端子３１ｄの数は１つである。

　＜５－２．トナー側端子について＞

　トナー側端子３２は、フレーム１２にトナーカートリッジ２が装着された状態において、上述した第２電気端子１４を介して、当該トナーカートリッジ２のトナー回路基板２４と電気的に接続される。これにより、ドラム回路基板１５とトナー回路基板２４とが、電気的に接続される。図１９に示すように、本実施形態のトナー側端子３２の数は複数であり、具体的には１６個である。

　１６個のトナー側端子３２は、４つのトナー側端子３２を有する第１グループ３２Ａと、他の４つのトナー側端子３２を有する第２グループ３２Ｂと、他の４つのトナー側端子３２を有する第３グループ３２Ｃと、他の４つのトナー側端子３２を有する第４グループ３２Ｄと、を含む。

　第１グループ３２Ａの４つのトナー側端子３２は、フレーム１２に第１トナーカートリッジ２Ａが装着された状態において、第１トナー回路基板２４Ａと電気的に接続される。第２グループ３２Ｂの４つのトナー側端子３２は、フレーム１２に第２トナーカートリッジ２Ｂが装着された状態において、第２トナー回路基板２４Ｂと電気的に接続される。第３グループ３２Ｃの４つのトナー側端子３２は、フレーム１２に第３トナーカートリッジ２Ｃが装着された状態において、第３トナー回路基板２４Ｃと電気的に接続される。第４グループ３２Ｄの４つのトナー側端子３２は、フレーム１２に第４トナーカートリッジ２Ｄが装着された状態において、第４トナー回路基板２４Ｄと電気的に接続される。

　各グループの４つのトナー側端子３２は、１つのトナー側電圧端子３２ａ、１つのトナー側接地端子３２ｂ、１つのトナー側クロック端子３２ｃ、および１つのトナー側信号端子３２ｄを含む。

　各トナー側電圧端子３２ａは、後述する電圧中継線３３ａを介して、トランジスタアレイ３５と電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側電圧端子３２ａは、当該トナーカートリッジ２の電圧端子２４２ａと電気的に接続される。

　各トナー側信号端子３２ｄは、後述する信号中継線３３ｄを介して、本体側信号端子３１ｄと電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側信号端子３２ｄは、当該トナーカートリッジ２の信号端子２４２ｄと電気的に接続される。これにより、制御部１０２とトナー回路基板２４との間で、ドラム回路基板１５を介して、種々の情報を示す信号を送受信することが可能となる。

　＜５－３．中継線について＞

　図１９に示すように、本実施形態の中継線３３は、電圧中継線３３ａ、接地中継線３３ｂ、クロック中継線３３ｃ、および信号中継線３３ｄを含む。具体的には、電圧中継線３３ａの数は複数であり、接地中継線３３ｂの数は１つであり、クロック中継線３３ｃの数は１つであり、信号中継線３３ｄの数は１つである。

　電圧中継線３３ａは、本体側電圧中継線３３１ａと、トナー側電圧中継線３３２ａと、ドラム電圧線３３３ａとを含む。本実施形態の本体側電圧中継線３３１ａの数は１つである。トナー側電圧中継線３３２ａの数は複数であり、具体的には、４つである。ドラム電圧線３３３ａの数は１つである。本体側電圧中継線３３１ａの一方の端部は、本体側電圧端子３１ａと電気的に接続される。本体側電圧中継線３３１ａの他方の端部は、２つに分岐する。具体的には、本体側電圧中継線３３１ａの他方の端部は、第１端部と、第２端部とを含む。本体側電圧中継線３３１ａの第１端部は、トランジスタアレイ３５と電気的に接続される。本体側電圧中継線３３１ａの第２端部は、汎用入出力ポート３６と電気的に接続される。トナー側電圧中継線３３２ａは、それぞれ、トランジスタアレイ３５とトナー側電圧端子３２ａとを、電気的に接続する。ドラム電圧線３３３ａは、トランジスタアレイ３５とドラムメモリ１５１とを、電気的に接続する。

　接地中継線３３ｂの一方の端部は、本体側接地端子３１ｂと電気的に接続される。接地中継線３３ｂの他方の端部は、６つに分岐する。具体的には、接地中継線３３ｂの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部と、第５端部と、第６端子とを含む。接地中継線３３ｂの第１端部は、第１グループ３２Ａのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第２端部は、第２グループ３２Ｂのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第３端部は、第３グループ３２Ｃのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第４端部は、第４グループ３２Ｄのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第５端部は、ドラムメモリ１５１と電気的に接続される。接地中継線３３ｂの第６端部は、汎用入出力ポート３６と電気的に接続される。したがって、ドラム回路基板１５では、本体側接地端子３１ｂに入力された接地電圧が、４つのトナー側接地端子３２ｂ、ドラムメモリ１５１、および汎用入出力ポート３６へ供給される。このように、本体側接地端子３１ｂを共通化することによって、本体側端子３１の数を低減できる。

　クロック中継線３３ｃの一方の端部は、本体側クロック端子３１ｃと電気的に接続される。クロック中継線３３ｃの他方の端部は、６つに分岐する。具体的には、クロック中継線３３ｃの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部と、第５端部と、第６端子とを含む。クロック中継線３３ｃの第１端部は、第１グループ３２Ａのトナー側クロック端子３２ｃと電気的に接続される。クロック中継線３３ｃの第２端部は、第２グループ３２Ｂのトナー側クロック端子３２ｃと電気的に接続される。クロック中継線３３ｃの第３端部は、第３グループ３２Ｃのトナー側クロック端子３２ｃと電気的に接続される。クロック中継線３３ｃの第４端部は、第４グループ３２Ｄのトナー側クロック端子３２ｃと電気的に接続される。クロック中継線３３ｃの第５端部は、ドラムメモリ１５１と電気的に接続される。クロック中継線３３ｃの第６端部は、汎用入出力ポート３６と電気的に接続される。したがって、ドラム回路基板１５では、本体側クロック端子３１ｃに入力されたクロック信号が、４つのトナー側クロック端子３２ｃ、ドラムメモリ１５１、および汎用入出力ポート３６へ供給される。このように、本体側クロック端子３１ｃを共通化することによって、本体側端子３１の数を低減できる。

　信号中継線３３ｄの一方の端部は、本体側信号端子３１ｄと電気的に接続される。信号中継線３３ｄの他方の端部は、６つに分岐する。具体的には、信号中継線３３ｄの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部と、第５端部と、第６端子とを含む。信号中継線３３ｄの第１端部は、第１グループ３２Ａのトナー側信号端子３２ｄと電気的に接続される。信号中継線３３ｄの第２端部は、第２グループ３２Ｂのトナー側信号端子３２ｄと電気的に接続される。信号中継線３３ｄの第３端部は、第３グループ３２Ｃのトナー側信号端子３２ｄと電気的に接続される。信号中継線３３ｃの第４端部は、第４グループ３２Ｄのトナー側信号端子３２ｄと電気的に接続される。信号中継線３３ｄの第５端部は、ドラムメモリ１５１と電気的に接続される。信号中継線３３ｄの第６端部は、汎用入出力ポート３６と電気的に接続される。したがって、ドラム回路基板１５では、本体側信号端子３１ｄに入力された信号が、４つのトナー側信号端子３２ｄ、ドラムメモリ１５１、および汎用入出力ポート３６へ供給される。このように、本体側信号端子３１ｄを共通化することによって、本体側端子３１の数を低減できる。

　＜５－４．トランジスタアレイについて＞

　トランジスタアレイ３５は、電圧線の接続を切り替えるスイッチ回路である。トランジスタアレイ３５は、制御部１０２から、本体側電圧端子３１ａを介して、電源電圧の供給を受ける。また、トランジスタアレイ３５は、汎用入出力ポート３６と接続されており、制御部１０２から本体側信号端子３１ｄおよび汎用入出力ポート３６を介して、アドレス信号を受信する。アドレス信号は、通信先を指定するための信号である。トランジスタアレイ３５は、受信したアドレス信号に応じて、ドラムメモリ１５１と４つのトナー側信号端子３２ｄとから１つを通信先として選択する。尚、トランジスタアレイ３５は、ドラムメモリ１５１と４つのトナー側信号端子３２ｄとから複数の通信先を選択してもよい。そして、トランジスタアレイ３５は、通信先として選択されたドラムメモリ１５１またはトナー側信号端子３２ｄへ、電源電圧を供給する。

　より詳細には、トランジスタアレイ３５は、４つのトナー側電圧中継線３３２ａおよび１つのドラム電圧線３３３ａから本体側電圧端子３１ａと導通される対象を選択する。これによって、トランジスタアレイ３５は、４つのトナー側電圧端子３２ａとドラムメモリ１５１とから電源電圧を供給する対象を選択する。従って、トランジスタアレイ３５は、ドラムメモリ１５１および４つのトナーメモリ２４１のうち、通信先として指定されたドラムメモリ１５１またはトナーメモリ２４１にのみ、電源電圧を供給する。ドラムメモリ１５１および４つのトナーメモリ２４１は、それぞれ、電源電圧の供給時にのみ、信号端子２４２ｄから入力されるデータ信号を受信する。したがって、ドラムメモリ１５１および４つのトナーメモリ２４１のうち、指定された通信先に必要なデータ信号を送ることができる。このようにすれば、４つのトナー側信号端子３２ｄのそれぞれに対して、本体側信号端子３１ｄを個別に用意する必要がない。したがって、本体側信号端子３１ｄの数を減らすことができる。また、制御部１０２の信号端子１０４ｄの数も、減らすことができる。

　特に、本実施形態のドラム回路基板１５は、アドレス信号とデータ信号とを、１つの本体側信号端子３１ｄを介して受信する。これにより、本体側信号端子３１ｄの数を、より減らすことができる。また、制御部１０２の信号端子１０４ｄの数も、より減らすことができる。

　具体的には、第１実施形態の図６の例では、本体側信号端子３１ｄが５つ必要であったのに対し、本実施形態の図１９の例では、本体側信号端子３１ｄの数が１つで済む。また、第１実施形態では、制御部１０２の信号端子１０４ｄが５つ必要であったのに対し、本実施形態では、制御部１０２の信号端子１０４ｄの数が１つで済む。

　＜５－５．ドラム回路基板による情報の中継について＞

　本実施形態においても、制御部１０２とトナー回路基板２４とは、ドラム回路基板１５により中継される。このため、制御部１０２に対して、ドラム回路基板１５とトナー回路基板２４とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図１９のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、制御部１０２の端子１０４の数を減らすことができる。

　特に、本実施形態のように、トナー回路基板２４が複数存在する場合、制御部１０２と複数のトナー回路基板２４とを、ドラム回路基板１５により中継することによって、端子の数をより減らすことができる。例えば、４つのトナー回路基板２４へ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、図１９のように、４つのトナー回路基板２４へ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。また、４つのトナー回路基板２４へ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、制御部１０２の端子１０４の数をより減らすことができる。

　＜６．第６実施形態＞

　図２０は、第６実施形態の制御部１０２、ドラム回路基板１５、および４つのトナー回路基板２４の間の電気的接続を示したブロック図である。図２０の例では、ドラムカートリッジ１は、ドラム回路基板１５と、ＣＰＵ３７と、電源回路３８とを有する。ドラム回路基板１５は、複数の本体側端子３１と、複数のトナー側端子３２と、複数の中継線３３とを有する。ＣＰＵ３７および電源回路３８は、ドラム回路基板１５上に位置する。

　＜６－１．本体側端子について＞

　本体側端子３１は、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、上述した第１電気端子１３を介して、制御部１０２の端子１０４と、電気的に接続される。これにより、ドラム回路基板１５と制御部１０２とが、電気的に接続される。図２０に示すように、本実施形態の本体側端子３１の数は複数であり、具体的には４つである。より具体的には、本体側電圧端子３１ａの数は１つであり、本体側接地端子３１ｂの数は１つであり、本体側信号端子３１ｄの数は２つである。本実施の形態では、信号端子１０４ｄの数は２つである。

　２つの本体側信号端子３１ｄは、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、対応する信号端子１０４ｄと電気的に接続される。これにより、制御部１０２とドラム回路基板１５との間において、種々の情報を示す信号を送受信することが可能となる。

　２つの本体側信号端子３１ｄの一方は、送信端子である。２つの本体側信号端子３１ｄの他方は、受信端子である。本実施形態では、調歩同期式のシリアル通信により、情報の送受信を行う。このため、クロック信号を受けるための本体側クロック端子は不要である。これにより、本体側端子３１の数をより減らすことができる。

　＜６－２．トナー側端子について＞

　トナー側端子３２は、フレーム１２にトナーカートリッジ２が装着された状態において、上述した第２電気端子１４（図１４）を介して、当該トナーカートリッジ２のトナー回路基板２４と電気的に接続される。これにより、ドラム回路基板１５とトナー回路基板２４とが、電気的に接続される。図２０に示すように、本実施形態のトナー側端子３２の数は複数であり、具体的には１６個である。

　各グループの４つのトナー側端子３２は、１つのトナー側電圧端子３２ａ、１つのトナー側接地端子３２ｂ、および２つのトナー側信号端子３２ｄを含む。

　各トナー側電圧端子３２ａは、後述する電圧中継線３３ａ、ＣＰＵ３７、および電源回路３８を介して、本体側電圧端子３１ａと電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側電圧端子３２ａは、当該トナーカートリッジ２の電圧端子２４２ａと電気的に接続される。これにより、制御部１０２からドラム回路基板１５を介してトナー回路基板２４に、電源電圧が供給される。

　各トナー側信号端子３２ｄは、後述する信号中継線３３ｄを介して、ＣＰＵ３７と電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側信号端子３２ｄは、当該トナーカートリッジ２の信号端子２４２ｄと、電気的に接続される。

　各グループの２つのトナー側信号端子３２ｄのうちの一方は送信端子であり、他方は受信端子である。上述の通り、本実施形態では、調歩同期式のシリアル通信により、情報の送受信を行う。このため、クロック信号を出力するためのトナー側クロック端子は不要である。

　＜６－３．中継線について＞

　図２０に示すように、本実施形態の中継線３３は、電圧中継線３３ａ、接地中継線３３ｂ、および信号中継線３３ｄを含む。具体的には、電圧中継線３３ａの数は複数であり、接地中継線３３ｂの数は１つであり、信号中継線３３ｄの数は複数である。

　電圧中継線３３ａは、本体側電圧中継線３３１ａと、トナー側電圧中継線３３２ａとを含む。本実施形態の本体側電圧中継線３３１ａの数は１つである。トナー側電圧中継線３３２ａの数は１つである。本体側電圧中継線３３１ａの一方の端部は、本体側電圧端子３１ａと電気的に接続される。本体側電圧中継線３３１ａの他方の端部は、２つに分岐する。具体的には、本体側電圧中継線３３１ａの他方の端部は、第１端部と、第２端部とを含む。本体側電圧中継線３３１ａの第１端部は、ＣＰＵ３７と電気的に接続される。本体側電圧中継線３３１ａの第２端部は、電源回路３８と電気的に接続される。したがって、ドラム回路基板１５では、本体側電圧端子３１ａに入力された電源電圧が、ＣＰＵ３７および電源回路３８へ供給される。

　ＣＰＵ３７と電源回路３８とは、電気的に接続されている。また、トナー側電圧中継線３３２ａの一方の端部は、電源回路３８と電気的に接続される。トナー側電圧中継線３３２ａの他方の端部は、４つに分岐する。具体的には、トナー側電圧中継線３３２ａの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部とを含む。トナー側電圧中継線３３２ａの第１端部は、第１グループ３２Ａのトナー側電圧端子３２ａと電気的に接続される。トナー側電圧中継線３３２ａの第２端部は、第２グループ３２Ｂのトナー側電圧端子３２ａと電気的に接続される。トナー側電圧中継線３３２ａの第３端部は、第３グループ３２Ｃのトナー側電圧端子３２ａと電気的に接続される。トナー側電圧中継線３３２ａの第４端部は、第４グループ３２Ｄのトナー側電圧端子３２ａと電気的に接続される。したがって、ドラム回路基板１５では、電源回路３８から出力される電源電圧が、４つのトナー側電圧端子３２ａへ供給される。

　接地中継線３３ｂの一方の端部は、本体側接地端子３１ｂと電気的に接続される。接地中継線３３ｂの他方の端部は、５つに分岐する。具体的には、接地中継線３３ｂの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部と、第５端部とを含む。接地中継線３３ｂの第１端部は、第１グループ３２Ａのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第２端部は、第２グループ３２Ｂのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第３端部は、第３グループ３２Ｃのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第４端部は、第４グループ３２Ｄのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第５端部は、ＣＰＵ３７と電気的に接続される。したがって、ドラム回路基板１５では、本体側接地端子３１ｂに入力された接地電圧が、４つのトナー側接地端子３２ｂおよびＣＰＵ３７へ供給される。このように、本体側接地端子３１ｂを共通化することによって、本体側端子３１の数を低減できる。

　信号中継線３３ｄは、本体側信号中継線３３１ｄと、トナー側信号中継線３３２ｄとを含む。本実施形態の本体側信号中継線３３１ｄの数は複数であり、具体的には２つである。トナー側信号中継線３３２ｄの数は複数であり、具体的には８つである。本体側信号中継線３３１ｄの一方の端部は、本体側信号端子３１ｄと電気的に接続される。本体側信号中継線３３１ｄの他方の端部は、ＣＰＵ３７と電気的に接続される。各トナー側信号中継線３３２ｄの一方の端部はＣＰＵ３７と電気的に接続され、他方の端部は対応するトナー側信号端子３２ｄと電気的に接続される。

　＜６－４．ＣＰＵについて＞

　ＣＰＵ（Central Processing Unit）３７は、プログラムに従って信号線の接続を切り替えるプロセッサである。本実施形態では、ＣＰＵ３７とドラムメモリ１５１とが、単一のチップとして一体化されている。ただし、ＣＰＵ３７とドラムメモリ１５１とは、別体であってもよい。ドラムメモリ（メモリ）１５１には、ＣＰＵ３７により読み取り可能なプログラムが、記憶されている。プログラムは、ドラムカートリッジ１の製品としての出荷時に、既にドラムメモリ１５１に記憶されていてもよい。あるいは、プログラムは、本体メモリ１０６に記憶されていて、画像形成装置１００の電源を入れたときに、本体メモリ１０６から読み出されて、ドラムメモリ１５１に記憶されてもよい。

　ＣＰＵ３７は、制御部１０２から、本体側信号端子３１ｄを介して、データ信号を受信する。データ信号は、通信先へ送るべき種々の情報を示す信号である。また、ＣＰＵ３７は、ドラムメモリ１５１から読み出されたプログラムに従って、ドラムメモリ１５１と４つのトナー側信号端子３２ｄとから１つを通信先として選択する。尚、ＣＰＵ３７は、ドラムメモリ１５１と４つのトナー側信号端子３２ｄとから複数の通信先を選択してもよい。また、ＣＰＵ３７は、受信したデータ信号を、通信先として選択されたドラムメモリ１５１またはトナー側信号端子３２ｄへ出力する。尚、ＣＰＵ３７は、本体側信号端子３１ｄを介して、アドレスに関する信号を受信し、当該アドレスに関する信号と、プログラムに従って、通信先を選択してもよい。

　このように、ＣＰＵ３７を用いれば、ドラムメモリ１５１および４つのトナーメモリ２４１の中から、通信先となるドラムメモリ１５１またはトナーメモリ２４１を選択して、データ信号を出力できる。このため、ドラムメモリ１５１および４つのトナー側信号端子３２ｄのそれぞれに対して、本体側信号端子３１ｄを個別に用意する必要がない。したがって、本体側信号端子３１ｄの数を減らすことができる。また、制御部１０２の信号端子１０４ｄの数も、減らすことができる。

　具体的には、第１実施形態の図６の例では、本体側信号端子３１ｄが５つ必要であったのに対し、本実施形態の図２０の例では、本体側信号端子３１ｄの数が２つで済む。また、第１実施形態では、制御部１０２の信号端子１０４ｄが５つ必要であったのに対し、本実施形態では、制御部１０２の信号端子１０４ｄの数が２つで済む。

　＜６－５．ドラム回路基板による情報の中継について＞

　本実施形態においても、制御部１０２とトナー回路基板２４とは、ドラム回路基板１５により中継される。このため、制御部１０２に対して、ドラム回路基板１５とトナー回路基板２４とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図２０のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。

　特に、本実施形態のように、トナー回路基板２４が複数存在する場合、制御部１０２と複数のトナー回路基板２４とを、ドラム回路基板１５により中継することによって、端子の数をより減らすことができる。例えば、図２０のように、４つのトナー回路基板２４へ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、４つのトナー回路基板２４へ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。

　＜７．第７実施形態＞

　図２１は、第７実施形態の制御部１０２、ドラム回路基板１５、および４つのトナー回路基板２４の間の電気的接続を示したブロック図である。図２１の例では、ドラムカートリッジ１は、ドラム回路基板１５と、マルチプレクサ３４と、ＣＰＵ３７と、電源回路３８とを有する。ドラム回路基板１５は、複数の本体側端子３１と、複数のトナー側端子３２と、複数の中継線３３とを有する。マルチプレクサ３４、ＣＰＵ３７、および、電源回路３８は、ドラム回路基板１５上に位置する。

　＜７－１．本体側端子について＞

　本体側端子３１は、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、上述した第１電気端子１３を介して、制御部１０２の端子１０４と、電気的に接続される。これにより、ドラム回路基板１５と制御部１０２とが、電気的に接続される。図２１に示すように、本実施形態の本体側端子３１の数は複数であり、具体的には４つである。より具体的には、本体側電圧端子３１ａの数は１つであり、本体側接地端子３１ｂの数は１つであり、本体側クロック端子３１ｃの数は１つであり、本体側信号端子３１ｄの数は１つである。本実施の形態では、信号端子１０４ｄの数は１つである。

　本体側信号端子３１ｄは、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、信号端子１０４ｄと、電気的に接続される。これにより、制御部１０２とドラム回路基板１５との間において、種々の情報を示す信号を送受信することが可能となる。

　＜７－２．トナー側端子について＞

　トナー側端子３２は、フレーム１２にトナーカートリッジ２が装着された状態において、上述した第２電気端子１４を介して、当該トナーカートリッジ２のトナー回路基板２４と電気的に接続される。これにより、ドラム回路基板１５とトナー回路基板２４とが、電気的に接続される。図２１に示すように、本実施形態のトナー側端子３２の数は複数であり、具体的には１６個である。

　＜７－３．中継線について＞

　図２１に示すように、本実施形態の中継線３３は、電圧中継線３３ａ、接地中継線３３ｂ、クロック中継線３３ｃ、および信号中継線３３ｄを含む。具体的には、電圧中継線３３ａの数は複数であり、接地中継線３３ｂの数は１つであり、クロック中継線３３ｃの数は複数であり、信号中継線３３ｄの数は複数である。

　ＣＰＵ３７と電源回路３８とは、電気的に接続されている。また、トナー側電圧中継線３３２ａの一方の端部は、電源回路３８と電気的に接続される。トナー側電圧中継線３３２ａの他方の端部は、５つに分岐する。具体的には、トナー側電圧中継線３３２ａの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部と、第５端部とを含む。トナー側電圧中継線３３２ａの第１端部は、第１グループ３２Ａのトナー側電圧端子３２ａと電気的に接続される。トナー側電圧中継線３３２ａの第２端部は、第２グループ３２Ｂのトナー側電圧端子３２ａと電気的に接続される。トナー側電圧中継線３３２ａの第３端部は、第３グループ３２Ｃのトナー側電圧端子３２ａと電気的に接続される。トナー側電圧中継線３３２ａの第４端部は、第４グループ３２Ｄのトナー側電圧端子３２ａと電気的に接続される。トナー側電圧中継線３３２ａの第５端部は、マルチプレクサ３４と電気的に接続される。したがって、ドラム回路基板１５では、電源回路３８から出力される電源電圧が、４つのトナー側電圧端子３２ａおよびマルチプレクサ３４へ供給される。

　接地中継線３３ｂの一方の端部は、本体側接地端子３１ｂと電気的に接続される。接地中継線３３ｂの他方の端部は、６つに分岐する。具体的には、接地中継線３３ｂの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部と、第５端部と、第６端部とを含む。接地中継線３３ｂの第１端部は、第１グループ３２Ａのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第２端部は、第２グループ３２Ｂのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第３端部は、第３グループ３２Ｃのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第４端部は、第４グループ３２Ｄのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第５端部は、ＣＰＵ３７と電気的に接続される。接地中継線３３ｂの第６端部は、マルチプレクサ３４と電気的に接続される。したがって、ドラム回路基板１５では、本体側接地端子３１ｂに入力された接地電圧が、４つのトナー側接地端子３２ｂ、ＣＰＵ３７、およびマルチプレクサ３４へ供給される。このように、本体側接地端子３１ｂを共通化することによって、本体側端子３１の数を低減できる。

　クロック中継線３３ｃは、本体側クロック中継線３３１ｃと、トナー側クロック中継線３３２ｃとを含む。本実施形態の本体側クロック中継線３３１ｃの数は１つである。トナー側クロック中継線３３２ｃの数は複数であり、具体的には４つである。本体側クロック中継線３３１ｃの一方の端部は、本体側クロック端子３１ｃと電気的に接続される。本体側クロック中継線３３１ｃの他方の端部は、ＣＰＵ３７と電気的に接続される。トナー側クロック中継線３３２ｃの一方の端部は、マルチプレクサ３４と電気的に接続される。トナー側クロック中継線３３２ｃの他方の端部は、トナー側クロック端子３２ｃと電気的に接続される。

　信号中継線３３ｄは、本体側信号中継線３３１ｄと、トナー側信号中継線３３２ｄとを含む。本実施形態の本体側信号中継線３３１ｄの数は１つである。トナー側信号中継線３３２ｄの数は複数であり、具体的には４つである。本体側信号中継線３３１ｄの一方の端部は、本体側信号端子３１ｄと電気的に接続される。本体側信号中継線３３１ｄの他方の端部は、ＣＰＵ３７と電気的に接続される。トナー側信号中継線３３２ｄの一方の端部は、マルチプレクサ３４と電気的に接続される。トナー側信号中継線３３２ｄの他方の端部は、トナー側信号端子３２ｄと電気的に接続される。

　ＣＰＵ３７とマルチプレクサ３４とは、電気的に接続されている。

　＜７－４．ＣＰＵおよびマルチプレクサについて＞

　ＣＰＵ（Central Processing Unit）３７は、プログラムに従ってアドレス信号を出力するプロセッサである。本実施形態では、ＣＰＵ３７とドラムメモリ１５１とが、単一のチップとして一体化されている。ただし、ＣＰＵ３７とドラムメモリ１５１とは、別体であってもよい。ドラムメモリ１５１には、ＣＰＵ３７により読み取り可能なプログラムが、記憶されている。プログラムは、ドラムカートリッジ１の製品としての出荷時に、既にドラムメモリ１５１に記憶されていてもよい。あるいは、プログラムは、本体メモリ１０６に記憶されていて、画像形成装置１００の電源を入れたときに、本体メモリ１０６から読み出されて、ドラムメモリ１５１に記憶されてもよい。

　ＣＰＵ３７は、制御部１０２から、本体側信号端子３１ｄを介して、データ信号を受信する。また、ＣＰＵ３７は、受信したデータ信号を、マルチプレクサ３４へ送信する。データ信号は、通信先へ送るべき種々の情報を示す信号である。また、ＣＰＵ３７は、ドラムメモリ１５１から読み出されたプログラムに従って、アドレス信号を生成する。そして、ＣＰＵ３７は、生成されたアドレス信号を、マルチプレクサ３４へ送信する。アドレス信号は、通信先を指定するための信号である。尚、ＣＰＵ３７は、本体側信号端子３１ｄを介して、アドレスに関する信号を受信し、当該アドレスに関する信号と、プログラムに従って、アドレス信号を生成してもよい。

　マルチプレクサ３４は、信号線の接続を切り替えるスイッチ回路である。マルチプレクサ３４は、ＣＰＵ３７からアドレス信号を受信する。そして、マルチプレクサ３４は、受信したアドレス信号に応じて、４つのトナー側信号端子３２ｄから１つを通信先として選択する。尚、マルチプレクサ３４は、４つのトナー側信号端子３２ｄから複数の通信先を選択してもよい。すなわち、マルチプレクサ３４は、ＣＰＵ３７によって制御される。また、マルチプレクサ３４は、ＣＰＵ３７からデータ信号を受信する。そして、マルチプレクサ３４は、受信したデータ信号を、通信先として指定されたトナー側信号端子３２ｄへ出力する。

　このように、ＣＰＵ３７およびマルチプレクサ３４を用いれば、４つのトナーメモリ２４１の中から、通信先となるトナーメモリ２４１を選択して、データ信号を出力できる。このため、４つのトナー側信号端子３２ｄのそれぞれに対して、本体側信号端子３１ｄを個別に用意する必要がない。したがって、本体側信号端子３１ｄの数を減らすことができる。また、信号端子１０４ｄの数も、減らすことができる。

　具体的には、第１実施形態の図６の例では、本体側信号端子３１ｄが５つ必要であったのに対し、本実施形態の図２１の例では、本体側信号端子３１ｄの数が１つで済む。また、第１実施形態では、制御部１０２の信号端子１０４ｄが５つ必要であったのに対し、本実施形態では、制御部１０２の信号端子１０４ｄの数が１つで済む。

　＜７－５．ドラム回路基板による情報の中継について＞

　本実施形態においても、制御部１０２とトナー回路基板２４とは、ドラム回路基板１５により中継される。このため、制御部１０２に対して、ドラム回路基板１５とトナー回路基板２４とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図２１のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。また、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、端子１０４の数を減らすことができる。

　特に、本実施形態のように、トナー回路基板２４が複数存在する場合、制御部１０２と複数のトナー回路基板２４とを、ドラム回路基板１５により中継することによって、端子の数をより減らすことができる。例えば、４つのトナー回路基板２４へ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、４つのトナー回路基板２４へ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。４つのトナー回路基板２４へ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、制御部１０２の端子１０４の数をより減らすことができる。

　＜８．第８実施形態＞

　図２２は、第８実施形態の制御部１０２、ドラム回路基板１５、および４つのトナー回路基板２４の間の電気的接続を示したブロック図である。図２２の例では、ドラムカートリッジ１は、ドラム回路基板１５と、トランジスタアレイ３５と、ＣＰＵ３７とを有する。ドラム回路基板１５は、複数の本体側端子３１と、複数のトナー側端子３２と、複数の中継線３３とを有する。トランジスタアレイ３５およびＣＰＵ３７は、ドラム回路基板１５上に位置する。

　＜８－１．本体側端子について＞

　本体側端子３１は、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、上述した第１電気端子１３を介して、制御部１０２の端子１０４と、電気的に接続される。これにより、ドラム回路基板１５と制御部１０２とが、電気的に接続される。図２２に示すように、本実施形態の本体側端子３１の数は複数であり、具体的には４つである。より具体的には、本体側電圧端子３１ａの数は１つであり、本体側接地端子３１ｂの数は１つであり、本体側クロック端子３１ｃの数は１つであり、本体側信号端子３１ｄの数は１つである。本実施の形態では、信号端子１０４ｄの数は１つである。

　＜８－２．トナー側端子について＞

　トナー側端子３２は、フレーム１２にトナーカートリッジ２が装着された状態において、上述した第２電気端子１４を介して、当該トナーカートリッジ２のトナー回路基板２４と電気的に接続される。これにより、ドラム回路基板１５とトナー回路基板２４とが、電気的に接続される。図２２に示すように、本実施形態のトナー側端子３２の数は複数であり、具体的には１６個である。

　各トナー側クロック端子３２ｃは、後述するクロック中継線３３ｃを介して、ＣＰＵ３７と電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側クロック端子３２ｃは、当該トナーカートリッジ２のクロック端子２４２ｃと電気的に接続される。

　各トナー側信号端子３２ｄは、後述する信号中継線３３ｄを介して、ＣＰＵ３７と電気的に接続される。また、フレーム１２にトナーカートリッジ２が装着された状態において、対応するトナー側信号端子３２ｄは、当該トナーカートリッジ２の信号端子２４２ｄと電気的に接続される。これにより、制御部１０２とトナー回路基板２４との間で、ドラム回路基板１５を介して、種々の情報を示す信号を送受信することが可能となる。

　＜８－３．中継線について＞

　図２２に示すように、本実施形態の中継線３３は、電圧中継線３３ａ、接地中継線３３ｂ、クロック中継線３３ｃ、および信号中継線３３ｄを含む。具体的には、電圧中継線３３ａの数は複数であり、接地中継線３３ｂの数は１つであり、クロック中継線３３ｃの数は複数であり、信号中継線３３ｄの数は複数である。

　電圧中継線３３ａは、本体側電圧中継線３３１ａと、トナー側電圧中継線３３２ａとを含む。本実施形態の本体側電圧中継線３３１ａの数は１つである。トナー側電圧中継線３３２ａの数は複数であり、具体的には４つである。本体側電圧中継線３３１ａの一方の端部は、本体側電圧端子３１ａと電気的に接続される。本体側電圧中継線３３１ａの他方の端部は、２つに分岐する。具体的には、本体側電圧中継線３３１ａの他方の端部は、第１端部と、第２端部とを含む。本体側電圧中継線３３１ａの第１端部は、ＣＰＵ３７と電気的に接続される。本体側電圧中継線３３１ａの第２端部は、トランジスタアレイ３５と電気的に接続される。したがって、ドラム回路基板１５では、本体側電圧端子３１ａに入力された電源電圧が、ＣＰＵ３７およびトランジスタアレイ３５へ供給される。各トナー側電圧中継線３３２ａの一方の端部はトランジスタアレイ３５と電気的に接続され、他方の端部は対応するトナー側電圧端子３２ａと電気的に接続される。また、ＣＰＵ３７とトランジスタアレイ３５とは、電機的に接続される。

　接地中継線３３ｂの一方の端部は、本体側接地端子３１ｂと電気的に接続される。接地中継線３３ｂの他方の端部は、６つに分岐する。具体的には、接地中継線３３ｂの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部と、第５端部と、第６端部とを含む。接地中継線３３ｂの第１端部は、第１グループ３２Ａのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第２端部は、第２グループ３２Ｂのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第３端部は、第３グループ３２Ｃのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第４端部は、第４グループ３２Ｄのトナー側接地端子３２ｂと電気的に接続される。接地中継線３３ｂの第５端部は、ＣＰＵ３７と電気的に接続される。接地中継線３３ｂの第６端部は、トランジスタアレイ３５と電気的に接続される。したがって、ドラム回路基板１５では、本体側接地端子３１ｂに入力された接地電圧が、４つのトナー側接地端子３２ｂ、ＣＰＵ３７、およびトランジスタアレイ３５へ供給される。このように、本体側接地端子３１ｂを共通化することによって、本体側端子３１の数を低減できる。

　クロック中継線３３ｃは、本体側クロック中継線３３１ｃと、トナー側クロック中継線３３２ｃとを含む。本実施形態の本体側クロック中継線３３１ｃの数は１つである。トナー側クロック中継線３３２ｃの数は１つである。本体側クロック中継線３３１ｃの一方の端部は、本体側クロック端子３１ｃと電気的に接続される。本体側クロック中継線３３１ｃの他方の端部は、ＣＰＵ３７と電気的に接続される。トナー側クロック中継線３３２ｃの一方の端部は、ＣＰＵ３７と電気的に接続される。トナー側クロック中継線３３２ｃの他方の端部は、４つに分岐する。具体的には、トナー側クロック中継線３３２ｃの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部とを含む。トナー側クロック中継線３３２ｃの第１端部は、第１グループ３２Ａのトナー側クロック端子３２ｃと電気的に接続される。トナー側クロック中継線３３２ｃの第２端部は、第２グループ３２Ｂのトナー側クロック端子３２ｃと電気的に接続される。トナー側クロック中継線３３２ｃの第３端部は、第３グループ３２Ｃのトナー側クロック端子３２ｃと電気的に接続される。トナー側クロック中継線３３２ｃの第４端部は、第４グループ３２Ｄのトナー側クロック端子３２ｃと電気的に接続される。したがって、ドラム回路基板１５では、本体側クロック端子３１ｃに入力されたクロック信号が、ＣＰＵ３７を介して、４つのトナー側クロック端子３２ｃへ供給される。このように、本体側クロック端子３１ｃを共通化することによって、本体側端子３１の数を低減できる。

　信号中継線３３ｄは、本体側信号中継線３３１ｄと、トナー側信号中継線３３２ｄとを含む。本実施形態の本体側信号中継線３３１ｄの数は１つである。トナー側信号中継線３３２ｄの数は１つである。本体側信号中継線３３１ｄの一方の端部は、本体側信号端子３１ｄと電気的に接続される。本体側信号中継線３３１ｄの他方の端部は、ＣＰＵ３７と電気的に接続される。トナー側信号中継線３３２ｄの一方の端部は、ＣＰＵ３７と電気的に接続される。トナー側信号中継線３３２ｄの他方の端部は、４つに分岐する。具体的には、トナー側信号中継線３３２ｄの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部とを含む。トナー側信号中継線３３２ｄの第１端部は、第１グループ３２Ａのトナー側信号端子３２ｄと電気的に接続される。トナー側信号中継線３３２ｄの第２端部は、第２グループ３２Ｂのトナー側信号端子３２ｄと電気的に接続される。トナー側信号中継線３３２ｄの第３端部は、第３グループ３２Ｃのトナー側信号端子３２ｄと電気的に接続される。トナー側信号中継線３３２ｄの第４端部は、第４グループ３２Ｄのトナー側信号端子３２ｄと電気的に接続される。したがって、ドラム回路基板１５では、１つの本体側信号端子３１ｄに入力された信号が、ＣＰＵ３７を介して、４つのトナー側信号端子３２ｄへ供給される。このように、本体側信号端子３１ｄを共通化することによって、本体側端子３１の数を低減できる。

　＜８－４．ＣＰＵおよびトランジスタアレイについて＞

　ＣＰＵ３７は、制御部１０２から、本体側信号端子３１ｄを介して、データ信号を受信する。また、ＣＰＵ３７は、受信したデータ信号を、４つのトナー側信号端子３２ｄへ送信する。データ信号は、通信先へ送るべき種々の情報を示す信号である。また、ＣＰＵ３７は、ドラムメモリ１５１から読み出されたプログラムに従って、アドレス信号を生成する。そして、ＣＰＵ３７は、生成されたアドレス信号を、トランジスタアレイ３５へ送信する。アドレス信号は、通信先を指定するための信号である。尚、ＣＰＵ３７は、本体側信号端子３１ｄを介して、アドレスに関する信号を受信し、当該アドレスに関する信号と、プログラムに従って、アドレス信号を生成してもよい。

　トランジスタアレイ３５は、電圧線の接続を切り替えるスイッチ回路である。トランジスタアレイ３５は、制御部１０２から、本体側電圧端子３１ａを介して、電源電圧の供給を受ける。また、トランジスタアレイ３５は、ＣＰＵ３７から、アドレス信号を受信する。トランジスタアレイ３５は、受信したアドレス信号に応じて、４つのトナー側信号端子３２ｄから１つを通信先として選択する。尚、トランジスタアレイ３５は、４つのトナー側信号端子３２ｄから複数の通信先を選択してもよい。そして、トランジスタアレイ３５は、通信先として選択されたトナー側信号端子３２ｄへ、電源電圧を供給する。

　より詳細には、トランジスタアレイ３５は、本体側電圧端子３１ａと導通される対象を４つのトナー側電圧中継線３３２ａから選択する。これによって、トランジスタアレイ３５は、４つのトナー側電圧端子３２ａから電源電圧を供給する対象を選択する。従って、トランジスタアレイ３５は、４つのトナーメモリ２４１のうち、通信先として指定されたトナーメモリ２４１にのみ、電源電圧を供給する。４つのトナーメモリ２４１は、それぞれ、電源電圧の供給時にのみ、ＣＰＵ３７から送信されるデータ信号を受信する。したがって、４つのトナーメモリ２４１のうち、指定された通信先に必要なデータ信号を送ることができる。このようにすれば、４つのトナー側信号端子３２ｄのそれぞれに対して、本体側信号端子３１ｄを個別に用意する必要がない。したがって、本体側信号端子３１ｄの数を減らすことができる。また、信号端子１０４ｄの数も、減らすことができる。

　具体的には、第１実施形態の図６の例では、本体側信号端子３１ｄが５つ必要であったのに対し、本実施形態の図２２の例では、本体側信号端子３１ｄの数が１つで済む。また、第１実施形態では、制御部１０２の信号端子１０４ｄが５つ必要であったのに対し、本実施形態では、制御部１０２の信号端子１０４ｄの数が１つで済む。

　＜８－５．ドラム回路基板による情報の中継について＞

　本実施形態においても、制御部１０２とトナー回路基板２４とは、ドラム回路基板１５により中継される。このため、制御部１０２に対して、ドラム回路基板１５とトナー回路基板２４とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図２２のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。また、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、端子１０４の数を減らすことができる。

　特に、本実施形態のように、トナー回路基板２４が複数存在する場合、制御部１０２と複数のトナー回路基板２４とを、ドラム回路基板１５により中継することによって、端子の数をより減らすことができる。例えば、４つのトナー回路基板２４へ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、４つのトナー回路基板２４へ共通する１つの本体側接地端子３１ｂを介してから出力できる。また、４つのトナー回路基板２４へ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、制御部１０２の端子１０４の数をより減らすことができる。

　＜９．第９実施形態＞

　図２３は、第９実施形態の制御部１０２、ドラム回路基板１５、および４つのトナー回路基板２４の間の電気的接続を示したブロック図である。図２３の例では、ドラムカートリッジ１は、ドラム回路基板１５と、マルチプレクサ３４と、ＣＰＵ３７と、電源回路３８とを有する。ドラム回路基板１５は、複数の本体側端子３１と、複数のトナー側端子３２と、複数の中継線３３と、マルチプレクサ３４と、ＣＰＵ３７と、電源回路３８とを有する。マルチプレクサ３４、ＣＰＵ３７、および、電源回路３８は、ドラム回路基板１５上に位置する。

　＜９－１．本体側端子について＞

　本体側端子３１は、本体ケーシング１０１にドラムカートリッジ１が装着された状態において、上述した第１電気端子１３を介して端子１０４と電気的に接続される。これにより、ドラム回路基板１５と制御部１０２とが、電気的に接続される。図２３に示すように、本実施形態の本体側端子３１の数は複数であり、具体的には４つである。より具体的には、本体側電圧端子３１ａの数は１つであり、本体側接地端子３１ｂの数は１つであり、本体側クロック端子３１ｃの数は１つであり、本体側信号端子３１ｄの数は１つである。

　＜９－２．トナー側端子について＞

　トナー側端子３２は、フレーム１２にトナーカートリッジ２が装着された状態において、上述した第２電気端子１４を介して、当該トナーカートリッジ２のトナー回路基板２４と電気的に接続される。これにより、ドラム回路基板１５とトナー回路基板２４とが、電気的に接続される。図２３に示すように、本実施形態のトナー側端子３２の数は複数であり、具体的には１６個である。

　＜９－３．中継線について＞

　図２３に示すように、本実施形態の中継線３３は、電圧中継線３３ａ、接地中継線３３ｂ、クロック中継線３３ｃ、および信号中継線３３ｄを含む。具体的には、電圧中継線３３ａの数は複数であり、接地中継線３３ｂの数は１つであり、クロック中継線３３ｃの数は複数であり、信号中継線３３ｄの数は複数である。

　クロック中継線３３ｃは、本体側クロック中継線３３１ｃと、トナー側クロック中継線３３２ｃとを含む。本実施形態の本体側クロック中継線３３１ｃの数は１つである。トナー側クロック中継線３３２ｃの数は１つである。本体側クロック中継線３３１ｃの一方の端部は、本体側クロック端子３１ｃと電気的に接続される。本体側クロック中継線３３１ｃの他方の端部は、ＣＰＵ３７と電気的に接続される。トナー側クロック中継線３３２ｃの一方の端部は、ＣＰＵ３７と電気的に接続される。トナー側クロック中継線３３２ｃの他方の端部は、４つに分岐する。具体的には、トナー側クロック中継線３３２ｃの他方の端部は、第１端部と、第２端部と、第３端部と、第４端部とを含む。トナー側クロック中継線３３２ｃの第１端部は、第１グループ３２Ａのトナー側クロック端子３２ｃと電気的に接続される。トナー側クロック中継線３３２ｃの第２端部は、第２グループ３２Ｂのトナー側クロック端子３２ｃと電気的に接続される。トナー側クロック中継線３３２ｃの第３端部は、第３グループ３２Ｃのトナー側クロック端子３２ｃと電気的に接続される。トナー側クロック中継線３３２ｃの第４端部は、第４グループ３２Ｄのトナー側クロック端子３２ｃと電気的に接続される。したがって、ドラム回路基板１５では、ＣＰＵ３７から出力されたクロック信号が、４つのトナー側クロック端子３２ｃへ供給される。

　＜９－４．ＣＰＵおよびマルチプレクサについて＞

　このように、ＣＰＵ３７およびマルチプレクサ３４を用いれば、４つのトナーメモリ２４１の中から、通信先となるトナーメモリ２４１を選択して、データ信号を出力できる。このため、４つのトナー側信号端子３２ｄのそれぞれに対して、本体側信号端子３１ｄを個別に用意する必要がない。したがって、本体側信号端子３１ｄの数を減らすことができる。また、制御部１０２の信号端子１０４ｄの数も、減らすことができる。

　具体的には、第１実施形態の図６の例では、本体側信号端子３１ｄが５つ必要であったのに対し、本実施形態の図２３の例では、本体側信号端子３１ｄの数が１つで済む。また、第１実施形態では、信号端子１０４ｄが５つ必要であったのに対し、本実施形態では、信号端子１０４ｄの数が１つで済む。

　＜９－５．ドラム回路基板による情報の中継について＞

　本実施形態においても、制御部１０２とトナー回路基板２４とは、ドラム回路基板１５により中継される。このため、制御部１０２に対して、ドラム回路基板１５とトナー回路基板２４とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図２３のように、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。また、ドラムメモリ１５１とトナーメモリ２４１とへ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、端子１０４の数を減らすことができる。

　特に、本実施形態のように、トナー回路基板２４が複数存在する場合、制御部１０２と複数のトナー回路基板２４とを、ドラム回路基板１５により中継することによって、端子の数をより減らすことができる。例えば、４つのトナー回路基板２４へ共通する１つの本体側電圧端子３１ａを介して電源電圧を出力できる。また、４つのトナー回路基板２４へ共通する１つの本体側接地端子３１ｂを介して接地電圧を出力できる。また、４つのトナー回路基板２４へ共通する１つの本体側クロック端子３１ｃを介してクロック信号を出力できる。これにより、端子１０４の数をより減らすことができる。

　＜１０．変形例＞

　以上、本発明の第１実施形態～第９実施形態について説明したが、本発明は上記の実施形態に限定されるものではない。

　上記の各実施形態における構造、回路構成、および処理手順は、あくまで例示である。上記の各実施形態に登場した種々の要素を、本発明の趣旨を逸脱しない範囲で、他の公知の要素に置き換えてもよい。また、上記の各実施形態に登場した種々の要素を、矛盾が生じない範囲で、適宜に組み合わせてもよい。

　１　ドラムカートリッジ
　２，２Ａ～２Ｄ　トナーカートリッジ
　１１，１１Ａ～１１Ｄ　感光ドラム
　１２　フレーム
　１３　第１電気端子
　１４　第２電気端子
　１５　ドラム回路基板
　１６，１７　ワイヤーハーネス
　２１　ケーシング
　２２　現像ローラ
　２３　ギア部
　２４，２４Ａ～２４Ｄ　トナー回路基板
　２５　ホルダ
　３１　本体側端子
　３１ａ　本体側電圧端子
　３１ｂ　本体側接地端子
　３１ｃ　本体側クロック端子
　３１ｄ　本体側信号端子
　３２　トナー側端子
　３２ａ　トナー側電圧端子
　３２ｂ　トナー側接地端子
　３２ｃ　トナー側クロック端子
　３２ｄ　トナー側信号端子
　３３　中継線
　３３ａ　電圧中継線
　３３ｂ　接地中継線
　３３ｃ　クロック中継線
　３３ｄ　信号中継線
　３４　マルチプレクサ
　３５　トランジスタアレイ
　３６　汎用入出力ポート
　３７　ＣＰＵ
　３８　電源回路
　１００　画像形成装置
　１０１　本体ケーシング
　１０２　制御部
　１０３　ディスプレイ
　１０４　端子
　１０４ａ　電圧端子
　１０４ｂ　接地端子
　１０４ｃ　クロック端子
　１０４ｄ　信号端子
　１２１　トナーカートリッジホルダ
　１３１　第１端子
　１４１　第２端子
　１５１　ドラムメモリ
　２４１　トナーメモリ
　２４２　端子
　２４２ａ　電圧端子
　２４２ｂ　接地端子
　２４２ｃ　クロック端子
　２４２ｄ　信号端子
　３３１ａ　本体側電圧中継線
　３３１ｃ　本体側クロック中継線
　３３１ｄ　本体側信号中継線
　３３２ａ　トナー側電圧中継線
　３３２ｃ　トナー側クロック中継線
　３３２ｄ　トナー側信号中継線
　３３３ａ　ドラム電圧線
　３３３ｃ　ドラムクロック線
　３３３ｄ　ドラム信号線

Claims

　画像形成装置に装着可能なドラムカートリッジであって、
　記憶媒体であるトナーメモリを有するトナーカートリッジが装着可能なフレームと、
　感光ドラムと、
　記憶媒体であるドラムメモリと、
　前記トナーカートリッジが前記フレームに装着された状態において、前記トナーメモリに記憶された情報を前記画像形成装置に中継するドラム回路基板と、
を備えることを特徴とするドラムカートリッジ。
　請求項１に記載のドラムカートリッジであって、
　前記フレームは、複数の前記トナーカートリッジを保持可能であり、
　前記ドラム回路基板は、前記複数のトナーカートリッジのそれぞれが有する前記トナーメモリに記憶された前記情報を、前記画像形成装置へ中継することを特徴とするドラムカートリッジ。
　請求項２に記載のドラムカートリッジであって、
　前記ドラム回路基板は、
　　前記画像形成装置と電気的に接続可能な複数の本体側端子と、
　　前記複数のトナーカートリッジのそれぞれが有する前記トナーメモリと電気的に接続可能な複数のトナー側端子と、
　　前記本体側端子と前記トナー側端子とを繋ぐ複数の中継線と、
を有することを特徴とするドラムカートリッジ。
　請求項３に記載のドラムカートリッジであって、
　前記複数の本体側端子は、
　　前記画像形成装置が有する電圧端子と電気的に接続可能であって、前記画像形成装置の電圧端子から電圧が供給されるように構成された本体側電圧端子と、
　　前記画像形成装置の接地端子と電気的に接続可能な本体側接地端子と、
を含み、
　前記複数のトナー側端子は、
　　前記トナーメモリが有する電圧端子と電気的に接続可能なトナー側電圧端子と、
　　前記トナーメモリが有する接地端子と電気的に接続可能なトナー側接地端子と、
を含み、
　前記複数の中継線は、
　　前記本体側電圧端子と前記トナー側電圧端子とを繋ぐ電圧中継線と、
　　前記本体側接地端子と前記トナー側接地端子とを繋ぐ接地中継線と、
を含むことを特徴とするドラムカートリッジ。
　請求項４に記載のドラムカートリッジであって、
　前記複数のトナーカートリッジは、
　　第1電圧端子と第１接地端子とを備えた第１トナー回路基板を有する第１トナーカートリッジと、
　　第２電圧端子と第２接地端子とを備えた第２トナー回路基板を有する第２トナーカートリッジと、
を含み、
　前記複数のトナー側端子は、
　　前記第１電圧端子と電気的に接続可能な第１トナー側電圧端子と、
　　前記第２電圧端子と電気的に接続可能な第２トナー側電圧端子と、
　　前記第１接地端子と電気的に接続可能な第１トナー側接地端子と、
　　前記第２接地端子と電気的に接続可能な第２トナー側接地端子と、
を有し、
　前記電圧中継線は、前記本体側電圧端子と、前記第１トナー側電圧端子および前記第２トナー側電圧端子とを繋ぎ、
　前記接地中継線は、前記本体側接地端子と、前記第１トナー側接地端子および前記第２トナー側接地端子とを繋ぐことを特徴とするドラムカートリッジ。
　請求項１に記載のドラムカートリッジであって、
　前記ドラム回路基板は、
　　前記画像形成装置と電気的に接続可能であって、前記画像形成装置の電圧端子から電圧が供給されるように構成された複数の本体側端子と、
　　前記複数のトナーメモリと電気的に接続可能な複数のトナー側端子と、
　　前記本体側端子と前記複数のトナー側端子とを繋ぐ複数の中継線と、
を有することを特徴とするドラムカートリッジ。
　請求項６に記載のドラムカートリッジであって、
　前記複数の本体側端子は、
　　前記画像形成装置が有する電圧端子と電気的に接続可能であって、前記画像形成装置の電圧端子から電圧が供給されるように構成された本体側電圧端子と、
　　前記画像形成装置が有する接地端子と電気的に接続可能な本体側接地端子と、
を含み、
　各トナーカートリッジは、電圧端子と接地端子とを備えたトナー回路基板を有し、
　前記複数のトナー側端子は、
　　前記複数のトナー回路基板の電圧端子とそれぞれ電気的に接続可能な複数のトナー側電圧端子と、
　　前記複数のトナー回路基板の接地端子とそれぞれ電気的に接続可能な複数のトナー側接地端子と、
を含み、
　前記複数の中継線は、
　　前記本体側電圧端子と前記複数のトナー側電圧端子とを繋ぐ電圧中継線と、
　　前記本体側接地端子と前記複数のトナー側接地端子とを繋ぐ接地中継線と、
を含むことを特徴とするドラムカートリッジ。
　請求項６または請求項７に記載のドラムカートリッジであって、
　前記ドラム回路基板は、前記画像形成装置に前記ドラムカートリッジが装着された状態で、前記トナー側端子を介して入力された前記トナーメモリに記憶された情報を、前記本体側端子を介して前記画像形成装置へ出力することを特徴とするドラムカートリッジ。
　請求項３に記載のドラムカートリッジであって、
　前記本体側端子から得られるアドレス信号に応じて、前記複数のトナー側端子のうち、通信先となるトナー側端子を選択するスイッチ回路を有することを特徴とするドラムカートリッジ。
　請求項９に記載のドラムカートリッジであって、
　前記複数の本体側端子は、
　　前記画像形成装置が有する信号端子と電気的に接続可能な本体側信号端子
を含み、
　前記複数のトナー側端子は、
　　前記複数のトナーメモリに設けられた信号端子とそれぞれ電気的に接続可能な複数のトナー側信号端子
を含み、
　前記スイッチ回路は、前記本体側信号端子から得られるアドレス信号に応じて、前記複数のトナー側信号端子のうち、通信先となるトナー側信号端子を選択することを特徴とするドラムカートリッジ。
　請求項１０に記載のドラムカートリッジであって、
　前記複数の中継線は、
　　前記本体側信号端子と前記スイッチ回路とを繋ぐ本体側信号中継線と、
　　前記トナー側信号端子と前記スイッチ回路とを繋ぐトナー側信号中継線と、
を含むことを特徴とするドラムカートリッジ。
　請求項９から請求項１１のいずれか１項に記載のドラムカートリッジであって、
　前記スイッチ回路は、マルチプレクサであることを特徴とするドラムカートリッジ。
　請求項９に記載のドラムカートリッジであって、
　前記複数の本体側端子は、
　　前記画像形成装置の電圧端子と電気的に接続可能であって、前記画像形成装置の電圧端子から電圧が供給されるように構成されたな本体側電圧端子
を含み、
　前記複数のトナー側端子は、
　　前記複数のトナーメモリに設けられた電圧端子とそれぞれ電気的に接続可能な複数のトナー側電圧端子
を含み、
　前記スイッチ回路は、前記本体側端子から得られるアドレス信号に応じて、前記複数のトナー側電圧端子のうち、前記本体側電圧端子から入力される電圧の供給先となるトナー側電圧端子を選択することを特徴とするドラムカートリッジ。
　請求項１３に記載のドラムカートリッジであって、
　前記中継線は、
　　前記本体側電圧端子と前記スイッチ回路とを繋ぐ本体側電圧中継線と、
　　前記トナー側電圧端子と前記スイッチ回路とを繋ぐトナー側電圧中継線と、
を含むことを特徴とするドラムカートリッジ。
　請求項１３または請求項１４に記載のドラムカートリッジであって、
　前記スイッチ回路は、トランジスタアレイであることを特徴とするドラムカートリッジ。
　請求項９から請求項１５のいずれか一項に記載のドラムカートリッジであって、
　前記スイッチ回路は、前記本体側端子から得られるアドレス信号に応じて、前記複数のトナー側端子および前記ドラムメモリの中から、通信先を選択することを特徴とするドラムカートリッジ。
　請求項１６に記載のドラムカートリッジであって、
　前記複数の中継線は、
　　前記スイッチ回路と前記ドラムメモリとを繋ぐドラム信号線を有することを特徴とするドラムカートリッジ。
　請求項１６に記載のドラムカートリッジであって、
　前記複数の中継線は、前記本体側端子と前記スイッチ回路とを繋ぐとともに、前記本体側端子と前記ドラムメモリとを繋ぐことを特徴とするドラムカートリッジ。
　請求項３に記載のドラムカートリッジであって、
　プロセッサ
を有し、
　前記プロセッサは、前記ドラムメモリに記憶されたプログラムに従って、前記複数のトナー側端子のうち、通信先となるトナー側端子を選択するか、または、通信先となるトナー側端子を選択するスイッチ回路を制御することを特徴とするドラムカートリッジ。
　請求項１９に記載のドラムカートリッジであって、
　前記プロセッサは、前記ドラムメモリに記憶されたプログラムに従って、前記複数のトナー側端子のうち、通信先となるトナー側端子を選択することを特徴とするドラムカートリッジ。
　請求項１９に記載のドラムカートリッジであって、
　前記プロセッサは、前記ドラムメモリに記憶されたプログラムに従って、前記複数のトナー側端子のうち、通信先となるトナー側端子を選択するスイッチ回路を制御することを特徴とするドラムカートリッジ。
　請求項１９から請求項２１のいずれか一項に記載のドラムカートリッジであって、
　前記プロセッサは、前記ドラム回路基板上に位置することを特徴とするドラムカートリッジ。
　請求項１に記載のドラムカートリッジであって、
　前記ドラムメモリに、前記ドラムカートリッジの識別のための情報が記憶されていることを特徴とするドラムカートリッジ。
　請求項１から請求項２３のいずれか一項に記載のドラムカートリッジであって、
　前記ドラムメモリに、前記ドラムカートリッジの特性を示す情報が記憶されていることを特徴とするドラムカートリッジ。
　請求項１から請求項２４のいずれか１項に記載のドラムカートリッジであって、
　前記ドラムメモリは、前記ドラムカートリッジに装着された前記トナーカートリッジの前記トナーメモリに記憶された個体識別情報を記憶可能であることを特徴とするドラムカートリッジ。
　請求項１から請求項２５のいずれか１項に記載のドラムカートリッジであって、
　前記ドラムメモリは、前記トナーカートリッジの使用履歴の情報を記憶可能であることを特徴とするドラムカートリッジ。
　請求項１から請求項２６のいずれか１項に記載のドラムカートリッジであって、
　前記ドラムメモリは、
　　書き換え不能な情報を記憶する第１記憶領域と、
　　書き換え可能な情報を記憶する第２記憶領域と、
を有することを特徴とするドラムカートリッジ。
　請求項２７に記載のドラムカートリッジであって、
　前記第２記憶領域は、前記ドラムカートリッジの使用状況を記憶可能であることを特徴とするドラムカートリッジ。
　請求項２８に記載のドラムカートリッジであって、
　前記使用状況は、前記感光ドラムの回転数を含むことを特徴とするドラムカートリッジ。
　請求項２８または請求項２９に記載のドラムカートリッジであって、
　前記使用状況は、前記感光ドラムの帯電時間を含むことを特徴とするドラムカートリッジ。
　請求項１から請求項３０のいずれか１項に記載のドラムカートリッジであって、
　前記ドラムメモリは、前記ドラム回路基板上に位置することを特徴とするドラムカートリッジ。
　請求項１から請求項３１のいずれか１項に記載のドラムカートリッジを備えた画像形成装置であって、
　前記トナーメモリに、前記トナーカートリッジの識別のための情報が記憶されていることを特徴とする画像形成装置。
　請求項１から請求項３２のいずれか１項に記載のドラムカートリッジを備えた画像形成装置であって、
　前記トナーメモリに、前記トナーカートリッジの特性を示す情報が記憶されていることを特徴とする画像形成装置。
　請求項１に記載のドラムカートリッジと、
　制御部と、
を備えた画像形成装置であって、
　前記ドラム回路基板は、前記トナーメモリに記憶された情報を、前記制御部に中継することを特徴とする画像形成装置。
　請求項３４に記載の画像形成装置であって、
　前記制御部は、
　　前記ドラムメモリから情報を読み出す第１読出処理と、
　　前記第１読出処理により読み出された情報に基づいて、前記画像形成装置を動作させる動作処理と、
を実行可能であることを特徴とする画像形成装置。
　請求項３５に記載の画像形成装置であって、
　前記制御部は、
　　前記トナーカートリッジの前記トナーメモリから情報を読み出す第２読出処理と、
　　前記第２読出処理において読み出された情報を、前記ドラムメモリに書き込む書込処理と、
を実行可能であることを特徴とする画像形成装置。
　請求項１に記載のドラムカートリッジと、
　制御部と、
を備えた画像形成装置であって、
　前記制御部は、
　　前記ドラムメモリと通信可能か否かを判定する第１判定処理と、
　　前記トナーメモリと通信可能か否かを判定する第２判定処理と、
　　前記第１判定処理において生じた第１エラーを出力する第１エラー出力処理と、
　　前記第２判定処理において生じた第２エラーを出力する第２エラー出力処理と、
を実行可能であり、
　前記第２エラー出力処理は、前記第１エラー出力処理よりも後に実行されることを特徴とする画像形成装置。
　請求項３７に記載の画像形成装置であって、
　前記第２判定処理は、前記第１判定処理よりも後に実行されることを特徴とする画像形成装置。
　請求項３７に記載の画像形成装置であって、
　前記第２判定処理は、前記第１判定処理と並行して実行されることを特徴とする画像形成装置。
　請求項３７から請求項３９のいずれか１項に記載の画像形成装置であって、
　前記制御部は、
　　前記第１判定処理において、前記ドラムメモリに認証情報を送信し、応答値が所定値と一致するかを判定し、
　　前記第２判定処理において、前記トナーメモリに認証情報を送信し、応答値が所定値と一致するかを判定することを特徴とする画像形成装置。
　請求項３７から請求項３９のいずれか１項に記載の画像形成装置であって、
　記憶媒体である本体メモリをさらに備え、
　前記制御部は、
　　前記第１判定処理において、前記本体メモリと前記ドラムメモリとに認証情報を送信し、前記本体メモリからの応答値と、前記ドラムメモリからの応答値とが、一致するかを判定し、
　　前記第２判定処理において、前記本体メモリと前記トナーメモリとに認証情報を送信し、前記本体メモリからの応答値と、前記トナーメモリからの応答値とが、一致するかを判定することを特徴とする画像形成装置。
　請求項３７から請求項４０のいずれか１項に記載の画像形成装置であって、
　情報を表示可能なディスプレイ
をさらに備え、
　前記ディスプレイは、前記第１エラー出力処理で出力される前記第１エラーを表示することを特徴とする画像形成装置。
　請求項３７から請求項４２のいずれか１項に記載の画像形成装置であって、
　情報を表示可能なディスプレイをさらに備え、
　前記ディスプレイは、前記第２エラー出力処理で出力される前記第２エラーを表示することを特徴とする画像形成装置。
　画像形成装置に装着可能なドラムカートリッジであって、
　記憶媒体であるトナーメモリを有するトナーカートリッジが装着可能なフレームと、
　感光ドラムと、
　第１電気端子と、
　第２電気端子と、
　前記第１電気端子および前記第２電気端子と電気的に接続されるドラム回路基板と、
を備え、
　前記第２電気端子は、前記トナーメモリと電気的に接続可能であり、
　前記第１電気端子は、前記トナーメモリの情報を前記画像形成装置へ中継することを特徴とするドラムカートリッジ。