JP2017196842A - 画像形成装置、及び装着確認装置 - Google Patents
画像形成装置、及び装着確認装置 Download PDFInfo
- Publication number
- JP2017196842A JP2017196842A JP2016090972A JP2016090972A JP2017196842A JP 2017196842 A JP2017196842 A JP 2017196842A JP 2016090972 A JP2016090972 A JP 2016090972A JP 2016090972 A JP2016090972 A JP 2016090972A JP 2017196842 A JP2017196842 A JP 2017196842A
- Authority
- JP
- Japan
- Prior art keywords
- image forming
- unit
- storage means
- eeprom
- forming apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】機能を損なうことなく、制御手段の入出力ポート資源を節約することができる画像形成装置を提供する。
【解決手段】画像形成装置100は、着脱自在のプロセスカートリッジ10に搭載されたEEPROM113と、着脱自在のトナーボトル20に搭載されたEEPROM114と、EEPROM113及びEEPROM114を制御するCPU110と、CPU110とEEPROM113及びEEPROM114とをそれぞれ接続する通信ラインに設けられ、セレクト信号200に従ってスイッチ動作を実行するスイッチングユニット115とを備え、CPU110からスイッチングユニット115を介してEEPROM113に送信されるセレクト信号と、CPU110からスイッチングユニット115を介してEEPROM114に送信されるセレクト信号を共通にしてCPU110の入出力ポートを共用させた。
【選択図】図5
【解決手段】画像形成装置100は、着脱自在のプロセスカートリッジ10に搭載されたEEPROM113と、着脱自在のトナーボトル20に搭載されたEEPROM114と、EEPROM113及びEEPROM114を制御するCPU110と、CPU110とEEPROM113及びEEPROM114とをそれぞれ接続する通信ラインに設けられ、セレクト信号200に従ってスイッチ動作を実行するスイッチングユニット115とを備え、CPU110からスイッチングユニット115を介してEEPROM113に送信されるセレクト信号と、CPU110からスイッチングユニット115を介してEEPROM114に送信されるセレクト信号を共通にしてCPU110の入出力ポートを共用させた。
【選択図】図5
Description
本発明は、不揮発性メモリが搭載された着脱可能なプロセスカートリッジ及びトナーボトルを備えた画像形成装置、及び構成部材の装着確認装置に関する。
従来から、画像形成装置に着脱可能なプロセスカートリッジ及びトナーボトルにそれぞれ搭載された不揮発性メモリと装置本体との間でデータ送信が行われている。例えば、カラーの画像形成装置は、4色分のプロセスカートリッジ及びトナーボトルを備えており、これらが正しい色の画像形成ステーションに装着されているか否かをCPUが不揮発性メモリにアクセスすることによって判定している。このような画像形成装置に関する文献として、特許文献1が挙げられる。
画像形成装置のCPUから不揮発性メモリへのアクセスは、例えば、I2Cバス方式で行われ、2本の信号線のシリアルクロック(SCL)、シリアルデータ(SDA)には、複数の不揮発性メモリデバイスが接続されている。SCL、SDAの同一信号ラインに複数の不揮発性メモリデバイスが接続されていることから、誤って他の色のステーションにプロセスカートリッジが装着されても、CPUは、正しく通信ができてしまう。そして、不揮発性メモリ内のデータを参照することも可能となる。
しかし、誤って他の色の画像形成ステーションにプロセスカートリッジが装着されていると、トナーボトルからプロセスカートリッジにトナー補給された場合、別の色のトナーによる混色が発生し、出力画像が混色した不良画像となってしまうことがある。
そこで、従来からCPUと各ステーションの不揮発性メモリとの間に、セレクト信号によるスイッチングユニットが配置されている。そして、画像形成装置のCPUはアクセスしたい色の画像形成ステーションのセレクト信号のみを有効にし、その色のステーションのみをアクセス可能とし、不揮発性メモリ内の色情報を参照している。CPUがアクセスしたい色の画像形成ステーションとプロセスカートリッジに搭載された不揮発性メモリの色情報を確認することにより、ユーザーが誤ったステーションにプロセスカートリッジを装着していないかどうか装着確認を行うことができるようになっている。
しかしながら、上記従来技術には、各ステーションに対応する数多くのセレクト信号が必要となり、CPUの汎用IOポート(入出力ポート)資源が大量に消費されるという問題がある。
本発明は、機能を損なうことなく、制御手段の入出力ポート資源を節約することができる画像形成装置、及び画像形成装置の構成部材が正規の場所に装着されていることを確認する装着確認装置を提供することを目的とする。
上記課題を解決するために、本発明に係る画像形成装置は、装置本体に対して着脱自在の画像形成ユニットに搭載された第1の記憶手段と、前記装置本体に対して着脱自在のトナー収容ユニットに搭載された第2の記憶手段と、前記第1の記憶手段及び前記第2の記憶手段を制御する制御手段と、前記制御手段と前記第1の記憶手段及び前記第2の記憶手段とをそれぞれ接続する通信ラインに設けられ、スイッチング信号に従ってスイッチ動作を実行するスイッチ手段と、を備え、前記制御手段から前記スイッチ手段を介して前記第1の記憶手段に送信されるスイッチング信号と、前記制御手段から前記スイッチ手段を介して前記第2の記憶手段に送信されるスイッチング信号を共通にして前記制御手段における前記スイッチング信号の入出力ポートを共用させたことを特徴とする。
本発明によれば、画像形成ユニットの第1の記憶手段とトナー収容ユニットの第2の記憶手段に対して、スイッチング信号を共通にして制御手段の入出力ポートを共用させたので、機能を損なうことなく、制御手段の入出力ポート資源を節約することができる。
以下、実施の形態について、図面を参照しつつ詳細に説明する。
図1は、実施の形態に係る画像形成装置の主要部の概略構成を示す断面図である。
図1において、画像形成装置100は、電子写真プロセスを用いた画像形成装置であって、イエロー(Y)、マゼンタ(M)、シアン(C)、ブラック(Bk)のトナー像を形成するための4つの画像形成部30a、30b、30c、30dを備えている。画像形成部30a〜30dは、それぞれ画像形成ユニットとしてのプロセスカートリッジ10a〜10dを備えている。プロセスカートリッジ10a〜10dは、それぞれ感光体ドラム1a〜1d、一次帯電部2a〜2d、現像部4a〜4d、及びクリーナ6a〜6dを備えている。プロセスカートリッジ10a〜10dは、画像形成装置100の装置本体から着脱可能な構成となっている。
また、画像形成部30a〜30dは、プロセスカートリッジ10a〜10dの感光体ドラム1a〜1dを露光する露光部3a〜3d、及びトナーボトル20a〜20dを備えている。トナー収容ユニットとしてのトナーボトル20a〜20dは、バッファ21a〜21dを経由して現像部4a〜4dにトナーを補給する。
プロセスカートリッジ10a〜10dの感光体ドラム1a〜1dとそれぞれ摺接して回転するように、プロセスカートリッジ10a〜10dの下方に中間転写ベルト51が配置されている。中間転写ベルト51は、複数のローラによって回転可能に支持されている。中間転写ベルト51を介して感光体ドラム1a〜1dとそれぞれ当接するように転写ローラ53a〜53dが配置されている。感光体ドラム1a〜1dとに転写ローラ53a〜53dの当接部が一次転写部Ta〜Tdとなる。
中間転写ベルト51を支持する支持ローラ56に当該中間転写ベルト51を介して当接するように転写ローラ57が配置されている。支持ローラ56と転写ローラ57との当接部が二次転写部Teとなる。中間転写ベルト51の回転方向における二次転写部Teの下流側に配置された別の支持ローラ58と対向するように中間転写ベルトクリーナ55が配置されている。中間転写ベルトクリーナ55は、中間転写ベルト51に残留する転写残トナーを回収する。
中間転写ベルト51の下方には、シートPを収容するカセット91が配置されている。カセット91に収容されたシートPを二次転写部Teまで搬送する搬送路80が設けられている。搬送路80には、搬送ローラ81、82、83、及びレジストレーションローラ84が配置されている。搬送路80における二次転写部Teの下流側に定着器7が配置されている。
次に、画像形成装置100の装置本体内に着脱自在に設けられたプロセスカートリッジについて説明する。
図2は、プロセスカートリッジ10の斜視図である。画像形成ステーション30a〜30dにおけるプロセスカートリッジ10a〜10dは、同様の構成をしている。以下、代表して一のプロセスカートリッジについて、プロセスカートリッジ10としてその構成を説明する。
図2において、プロセスカートリッジ10は、プロセスカートリッジ基板11を備えている。プロセスカートリッジ基板11には、第1の記憶手段としてEEPROM(Electrically Erasable And Programmable Read−Only Memory)113が搭載されている。EEPROM113は、不揮発性メモリである。
プロセスカートリッジ10a〜10dは、それぞれ同一形状及び構成であるために、プロセスカートリッジ10a〜10d間で、入れ替わって装着される虞がある。プロセスカートリッジ10a〜10dのプロセスカートリッジ基板11a〜11dにおいて、それぞれの基板内のEEPROM113a〜113dのスレーブアドレス設定端子は、固有のスレーブアドレスに設定されている。
次に、画像形成装置100の装置本体に着脱自在に設けられたトナーボトルについて説明する。
図3は、トナーボトル20の斜視図である。画像形成ステーション30a〜30dにおけるトナーボトル20a〜20dは、同様の構成をしている。以下、代表して一のトナーボトルについて、トナーボトル20としてその構成を説明する。
図3において、トナーボトル20は、後端部にトナーボトル基板28を搭載している。トナーボトル基板28には、第2の記憶手段としてEEPROM114が搭載されている。トナーボトル20a〜20dは、それぞれで同一形状であるために、トナーボトル20a〜20d間で入れ替わって装着される虞がある。トナーボトル基板28a〜28dにおいて、それぞれの基板内のEEPROM114a〜114dのスレーブアドレス設定端子は、固有のスレーブアドレスに設定されている。
図2と図3から明らかなように、プロセスカートリッジ10a〜10dとトナーボトル20a〜20dは、別形状であり、プロセスカートリッジ10a〜10dとトナーボトル20a〜20dとの間で入れ替わって装着される虞はない。
なお、以下、複数ある同一構成の構成部材について、添え字a〜dを付さない符号によって代表的に説明する場合がある。
次に、図1の画像形成装置100の制御構成について説明する。図4は、図1の画像形成装置100の制御構成を示すブロック図である。
図4において、画像形成装置100は、制御構成としてCPU110を備えている。CPU110は、アドレスバス又はデータバスを介してROM111及びRAM112と接続されている。また、CPU110は、モータ101、センサ106、高圧制御部107、及び定着器7とそれぞれ接続されており、プロセスカートリッジ10のEEPROM113及びトナーボトル20のEEPROM114とも接続されている。
モータ101は、感光体ドラム1a〜1d及び現像部4a〜4dを駆動する。CPU110は、モータ101を駆動するための制御信号を出力する。また、CPU110は、センサ106、高圧制御部107、定着器7等を制御して画像形成処理を実行する。ROM111は、制御プログラムを格納し、RAM112は、画像を形成するための制御に必要な制御値、カウンタ値等を記憶する。
画像形成装置100の装置本体に着脱可能なプロセスカートリッジ10に搭載されたEEPROM113は、CPU110によって制御される。EEPROM113には、プロセスカートリッジ10に関する情報、制御値、カウンタ値、色情報等がバックアップされている。同様に、画像形成装置100の装置本体に着脱可能なトナーボトル20に内蔵されたEEPROM114は、CPU110によって制御される。EEPROM114には、トナーボトル20に関する情報、制御値、カウンタ値、色情報等がバックアップされている。
EEPROM113及びEEPROM114は、それぞれI2Cバスのスレーブアドレスを設定する端子を備えている。I2CバスのマスターとなるCPU110は、スレーブアドレスを設定し、指定したEEPROM113、EEPROM114に対してI2Cバス通信を行う。
このような構成の画像形成装置100において、一次帯電部2a〜2dによって感光体ドラム1a〜1dが一様に帯電される。その後、画像信号に応じた、例えばレーザ光が露光部3a〜3dによって露光されることにより、感光体ドラム1a〜1d上に静電潜像が形成される。静電潜像は、現像部4a〜4dからトナーが供給されることによって現像されてトナー像になる。感光体ドラム1a〜1d上に形成されたトナー像は転写部53a〜53dによって、中間転写ベルト51に多重転写されてカラー画像となる。
中間転写ベルト51に形成されたカラー画像は、二次転写部TeによってシートPに転写される。カラー画像が転写されたシートPは、定着器7によってシートPに定着され、機外に排紙される。感光体ドラム1a〜1d上に残った転写残トナーはクリーナ6a〜6dによって回収される。中間転写ベルト51上に残った転写残トナーは、中間転写ベルトクリーナ55によって回収される。
次に、本実施の形態の特徴部分である画像形成装置100におけるプロセスカートリッジ10及びトナーボトル20に対する詳細な制御構成について説明する。
図5は、プロセスカートリッジ10及びトナーボトル20に対する詳細な制御構成を示すブロック図である。
図5において、EEPROMを備えたプロセスカートリッジ10及びトナーボトル20が複数設けられている。プロセスカートリッジ10a〜10dに搭載されたEEPROM113a〜113dは、それぞれスイッチングユニット115a〜115dを介して通信ラインによってCPU110に接続されている。
CPU110から出力されるI2Cバスのシリアルクロック信号は、シリアルクロック通信によってスイッチングユニット115a〜115dを介してプロセスカートリッジ10a〜10dに搭載されたEEPROM113a〜113dに送信される。スイッチングユニット115a〜115dは、例えば、Hi−Z制御付バッファやバスSWで構成されている。スイッチングユニット115a〜115dは、それぞれセレクト信号(スイッチング信号)200a〜200dによって、スイッチ動作としてHi−Z制御をする。
ここで、スイッチングユニット115とセレクト信号200が必要な理由について説明する。
先ず、スイッチングユニット115とセレクト信号200が無い場合を考える。
仮に、イエローのプロセスカートリッジ10aと、マゼンダのプロセスカートリッジ10bが入れ間違えて装着されていたとする。I2Cバス構成の場合、CPU110は、イエローのプロセスカートリッジ10aのEEPROM113a(スレーブアドレス0x0)にアクセスした際、通常通りアクセスできてしまう。このため、CPU110は、プロセスカートリッジ10aとプロセスカートリッジ10bが間違って装着されていることに気付くことができない。その結果、イエローのトナーボトル20a側と、マゼンダのトナーボトル20b側の色が合わずに、イエローとマゼンダがプロセスカートリッジ10内で混色を生じることになる。
そこで、スイッチングユニット115とセレクト信号200を追加した。これによって、CPU110がアクセスしたい色のEEPROM113をセレクト信号200(a〜d)で指定し、対応したスレーブアドレスが設定されたEEPROM113にアクセスしているか否かを確認することができるようになる。従って、プロセスカートリッジ10が対応する正規の画像形成ステーション30に正しく装着されているか否かを確認して誤装着を防止することができる。なお、この場合、図5に示した各構成部材の組み合わせは、画像形成装置における構成部材の装着確認装置として機能する。
また、図5において、トナーボトル20a〜20dに搭載されたEEPROM114a〜114dは、それぞれスイッチングユニット116a〜116dを介して通信ラインによってCPU110に接続されている。
CPU110から出力されるI2Cバスのシリアルクロック(SCL)信号は、スイッチングユニット116a〜116dを介してトナーボトル20a〜20dに搭載されたEEPROM114a〜114dに接続される。スイッチングユニット116a〜116dは、例えば、Hi−Z制御付バッファやバスSWで構成されている。スイッチングユニット116a〜116dは、それぞれセレクト信号200a〜200dによって、スイッチ動作としてHi−Z制御をする。
スイッチングユニット116とセレクト信号200が必要な理由は、上記した理由と同じである。
先ず、スイッチングユニット116とセレクト信号200が無い場合を考える。
仮に、イエローのトナーボトル20aと、マゼンダのトナーボトル20bが入れ間違えて装着されていたとする。I2Cバス構成の場合、CPU110は、イエローのトナーボトル20aのEEPROM114a(スレーブアドレス0x4)にアクセスした際、通常通りアクセスできてしまう。このため、CPU110は、トナーボトル20aとトナーボトル20bが間違って装着されていることに気付くことができない。その結果、本来イエローのトナーボトル20aであるはずのマゼンタのトナーボトル20bからイエローのプロセスカートリッジ10aにマゼンタ色のトナーが供給されてしまう。従って、イエローのプロセスカートリッジ10a内で、イエローとマゼンダによる混色が生じる。
そこで、スイッチングユニット116とセレクト信号200を追加した。これによって、CPU110がアクセスしたい色のEEPROM114をセレクト信号200(a〜d)で指定し、対応したスレーブアドレスが設定されたEEPROM114をアクセスしているかを確認することができるようになる。従って、トナーボトル20が対応する正規の画像形成ステーション30に装着されているか否かを確認して誤装着を防止することができる。なお、上述したように、図5に示した各構成部材の組み合わせは、画像形成装置における構成部材の装着確認装置として機能する。
図5から明らかなように、プロセスカートリッジ10aとトナーボトル20aに対して、セレクト信号200aが共通に使用されている。換言すれば、プロセスカートリッジ10aに搭載されたEEPROM113aとトナーボトル20aに搭載されたEEPROM114aに対してCPU110の入出力ポートである汎用IOポートが共用されている。
すなわち、同一の画像形成ステーション30a〜30dにおけるプロセスカートリッジ10a〜10d及びトナーボトル20a〜20dに対して、それぞれ対応するセレクト信号200a〜200dが共通に使用されている。また、同一の画像形成ステーション30a〜30dにおけるプロセスカートリッジに搭載されたEEPROM113a〜113d及びトナーボトルに搭載されたEEPROM114a〜114dに対して汎用IOポートが共用されている。これによって、機能を損なうことなく、CPU110の汎用IOポート資源を節約することができる。
なお、図5では、I2Cバスのシリアルデータ(SDA)信号は、図示省略されている。シリアルデータ信号は、シリアルデータ通信によってスイッチングユニットを介してEEPROM113、EEPROM114に接続されても良いし、スイッチングユニットを介さずにEEPROM113、EEPROM114に接続されてもよい。本実施の形態では、シリアルデータ信号(SDA)は、スイッチングユニットを介さないでEEPROM113、EEPROM114に接続されているものとする。
ここで、図5の制御構成を従来装置の制御構成と比較する。
図6は、装置本体に対して着脱自在に構成されたプロセスカートリッジ及びトナーボトルにおける従来の制御構成を示すブロック図である。
図6において、プロセスカートリッジ10a〜10dに対応するスイッチングユニット115a〜115dに、それぞれ独立したセレクト信号200a〜200dが接続されている。また、トナーボトル20a〜20dに対応するスイッチングユニット116a〜116dに、それぞれ独立したセレクト信号201a〜201dが接続されている。
図5及び図6から、明らかなように、本実施の形態では、従来例と比較して独立したセレクト信号201a〜201dの4本に対応するCPU110の汎用IOポート資源が不要となり、汎用IOポート資源が節約されていることが分かる。
次に、図1の画像形成装置100で実行されるスタンバイ処理について説明する。
図7は、図1の画像形成装置100で実行されるスタンバイ処理の手順を示すフローチャートである。このスタンバイ処理は、画像形成装置100のCPU110がROM111に格納されたスタンバイ処理プログラムに従って実行する。
図7において、画像形成装置100に電源が投入された後、またはスリープモードからの復帰した後、CPU110は、前ドア(前扉)、右ドアをはじめとする全てのドアが閉じているか否か判定し、全てのドアが閉じるまで待機する(ステップS501)。ステップS501の判定の結果、全てのドアが閉じている場合(ステップS501で「YES」)、CPU110は、処理をステップS502に進める。すなわち、CPU110は、プロセスカートリッジ10が接続されていることを確認して、例えば、プロセスカートリッジ10a内のEEPROM113aにアクセスを開始し、プロセスカートリッジ10a内のデータを取り出す(ステップS502)。
次いで、CPU110は、プロセスカートリッジ10aの誤装着検知処理を実行する(ステップS503)。誤装着検知処理の詳細については、後述する。次いで、CPU110は、所定の画像形成ステーション30に所定のプロセスカートリッジ10及びトナーボトル20が正しく装着されており、誤装着が無かったか否か判定する(ステップS504)。ステップS504の判定の結果、誤装着が無かったか場合(ステップS504で「YES」)、CPU110は、処理をステップS505に進める。すなわち、CPU110は、露光部3の調整、トナー像の濃度に関する調整等を行い(ステップS505)、其の後、本処理を終了する。
一方、ステップS504の判定の結果、誤装着が検出された場合(ステップS504で「NO」)、CPU110は、処理をステップS506に進める。すなわち、CPU110は、図示省略した表示部にアラーム表示を行ってユーザに対して誤装着があったことを通知し(ステップS506)、その後、処理をステップS501に戻す。
図7の処理によれば、全てのEEPROM113a〜113d及び全てのEEPROM114a〜114dについて誤装着検知(ステップS503)を繰り返し、誤装着が検知された場合は、ユーザにアラームで報知する。これによって、画像形成装置100へのプロセスカートリッジ10a〜10d及びトナーボトル20a〜20dの誤装着をなくしてスタンバイ状態を形成することができる。
次に、図7のステップS503で実行される誤装着検知処理について説明する。
図8は、図7のステップS503で実行される誤装着検知処理の手順を示すフローチャートである。誤装着検知処理は、画像形成装置100のCPU110がROM111に格納された誤装着検知プログラムに従って実行する。
図8において、誤装着検知処理が開始されるとCPU110は、セレクト信号200aをオンにし、セレクト信号200b、200c、200dをオフにする(ステップS601)。次いで、CPU110は、EEPROM113aにアクセスし、EEPROM113a内の色情報、例えば、Y(イエロー)と、セレクト信号200aの色情報とが一致しているか否か判定する(ステップS602)。
ここで、CPUによる記憶部材へのアクセスタイミングについて説明する。
図9は、CPUによる記憶部材へのアクセスタイミングを表すタイミングチャートである。
図9において、図5のEEPROM113a、113b、EEPROM114a、114bに対するシリアルクロック(SCL)、シリアルデータ(SDA)、セレクト信号200a及び200bのタイミングチャートが示されている。
CPU110が、EEPROM113aにアクセスする時には、セレクト信号200aを“L”(L:アクティブ)にし、EEPROM113aに対してのシリアルクロック(SCL)信号を有効にする。EEPROM113aは、CPU110からのSDAに設定されたスレーブアドレス0x0に応答し、通信を行う。この時、EEPROM114aは、セレクト信号200aが“L”であるために、シリアルクロック(SCL)信号は有効となるが、CPU110からのシリアルデータ(SDA)信号に設定されたスレーブアドレスが異なるため、応答しない。すなわち、シリアルデータ(SDA)信号に設定されたスレーブアドレスと、EEPROM113側に設定されたスレーブアドレスが合致した場合のみ通信を行うことができる。
同様に、CPU110が、EEPROM114aにアクセスする時には、セレクト信号200aを“L”にし、EEPROM114aに対してのシリアルクロック(SCL)信号を有効にする。EEPROM114aはCPU110からのシリアルデータ(SDA)に設定されたスレーブアドレス0x4に応答し、通信を行う。この時、EEPROM113aは、セレクト信号200aが“L”であるために、シリアルクロック(SCL)信号は有効となるが、CPU110からのシリアルデータ(SDA)信号に設定されたスレーブアドレスが異なるため、応答しない。
このようにして、CPU110は、アクセスしたい特定の記憶部材(EEPROM)にアクセスして情報を取得する。
図8に戻り、ステップS602の判定の結果、色情報が一致している場合(ステップS602で「YES」)、CPU110は、セレクト信号200bをオンにし、セレクト信号200a、200c、200dをオフにする(ステップS603)。次いで、CPU110は、EEPROM113bにアクセスし、EEPROM113b内の色情報がセレクト信号200bの色情報、例えば、M(マゼンタ)と一致しているか否か確認する(ステップS604)。
ステップS604の判定の結果、色情報が一致していれば(ステップS604で「YES」)、CPU110は、セレクト信号200cをオンにし、セレクト信号200a、200b、200dをオフにする(ステップS605)。次いで、CPU110は、EEPROM113cにアクセスし、EEPROM113c内の色情報がセレクト信号200cの色情報、例えば、C(シアン)と一致しているか否か確認する(ステップS606)。
ステップS606の判定の結果、色情報が、一致していれば(ステップS606で「YES」)、CPU110は、セレクト信号200dをオンにし、セレクト信号200a、200b、200cをオフにする(ステップS607)。次いで、CPU110は、EEPROM113dにアクセスし、EEPROM113dの色情報がセレクト信号200dの色情報、例えば、K(ブラック)と一致しているか否か確認する(ステップS608)。
ステップS608の判定の結果、色情報が一致していれば(ステップS608で「YES」)、CPU110は、、全色の画像形成ステーションについて、対応するプロセスカートリッジが正しく装着していると判断し(S609)、本処理を終了する。
一方、ステップS602、ステップS604、ステップS606、ステップS608の判定の結果、色情報が一致していない場合(ステップS602、S604、S606、S608で「NO」)、CPU110は、誤装着と判断する(ステップS610)。そして、その後、CPU110は、本処理を終了する。
なお、全てのプロセスカートリッジの誤装着検知処理を実行した後、CPU110は、全てのトナーボトルについても同様にして誤装着検知処理を実行する。
図8の処理によれば、CPU110は、所定のセレクト信号、例えば、200aをオンにし、その他のセレクト信号200b〜dをオフにして(ステップS601)、所望のEEPROM113にアクセスする。そして、EEPROM113又はEEPROM114に設定された色情報と、セレクト信号200aの色情報が一致しているか否か判定する(ステップS602)。これによって、画像形成装置に装着されたプロセスカートリッジ及びトナーボトルの誤装着を検知することができる。
また、本実施の形態によれば、同一の画像形成ステーション30におけるプロセスカートリッジに搭載されたEEPROM113とトナーボトルに内蔵されたEEPROM114に対してセレクト信号用の汎用IOポートが共用されている。これによって、機能を損なうことなく、CPU110の汎用IOポート資源を節約することができる。
本実施の形態において、記憶部材としてEEPROMを適用した場合について説明したが、記憶部材としてHDD、FRAM(登録商標)等の不揮発性の記憶部材を用いることもできる。また、バッテリーなどのバックアップ電源を備えていれば、記憶部材として、揮発性のSRAM等を用いることもできる。
次に、第2の実施の形態について説明する。
図10は、第2の実施の形態におけるプロセスカートリッジ10及びトナーボトル20に対する詳細な制御構成を示すブロック図である。
図10において、プロセスカートリッジ10a〜10dに搭載されたEEPROM113a〜113dは、それぞれスイッチングユニット115a〜115dを介してCPU110に接続されている。また、トナーボトル20a〜20dに搭載されたEEPROM114a〜114dは、それぞれスイッチングユニット116a〜116dを介してCPU110に接続されている。
CPU110から出力されるI2Cバスのシリアルクロック1(SCL1)信号が、スイッチングユニット115a〜115dを介してプロセスカートリッジ10a〜10dに搭載されたEEPROM113a〜113dに接続されている。スイッチングユニット115a〜115dは、それぞれセレクト信号200a〜200dによって、Hi−Z制御をする。
また、CPU110から出力されるI2Cバスのシリアルクロック2(SCL2)信号が、スイッチングユニット116a〜116dを介してトナーボトル20a〜20dに搭載されたEEPROM114a〜114dに接続されている。スイッチングユニット116a〜116dは、それぞれセレクト信号200a〜200dによって、Hi−Z制御をする。
図10から明らかなように、プロセスカートリッジ10aとトナーボトル20aに対して、それぞれセレクト信号200aが共通に使用されている。換言すれば、プロセスカートリッジ10aに搭載されたEEPROM113aとトナーボトル20aに搭載されたEEPROM114aに対して、CPU110の汎用IOポートが共用されている。
すなわち、同一の画像形成ステーション30a〜30dにおけるプロセスカートリッジ10a〜10dとトナーボトル20a〜20dに対して、それぞれセレクト信号200a〜200dが共通に使用されている。また、同一の画像形成ステーション30a〜30dにおけるプロセスカートリッジに搭載されたEEPROM113a〜113d、とトナーボトルに搭載されたEEPROM114a〜114dに対して汎用IOポートが共用されている。これによって、機能を損なうことなく、CPU110の汎用IOポートの資源を節約することができる。
なお、図10に示すように、CPU110の資源に複数のI2Cバス制御ピンがあれば、それぞれの系統(SCL1及びSCL2)にEEPROM113とEEPROM114がそれぞれ接続されるようにしても良い。このような構成にすることにより、EEPROM113とEEPROM114に対して、パラレルにアクセスすることが可能になり、アクセス速度の向上につながる。
このような構成のプロセスカートリッジ10a〜10dのEEPROM113a〜113d、トナーボトル20a〜20dのEEPROM114a〜114dを備えた画像形成装置において、図7及び図8に準じてスタンバイ処理、誤装着検知処理が実行される。
図10のプロセスカートリッジ10a〜10dにおけるプロセスカートリッジ基板11a〜11dには、電源が入った状態で挿抜される活電挿抜に対応していない(括電挿抜特性を有していない)回路が搭載されている。トナーボトル20a〜20dにおけるトナーボトル基板28a〜28dには、活電挿抜に対応した(括電挿抜特性を有している)回路が搭載されている。
これによって、プロセスカートリッジ10a〜10dの基板11a〜11dは、電源を停止した状態でなければ挿抜できないが、トナーボトル20a〜20dの基板28a〜28dは、電源が入った状態でも挿抜することができる。
なお、プロセスカートリッジ10a〜10d、トナーボトル20a〜20dは、ユーザが前扉である前ドアを開けることにより、挿抜(着脱)可能な構成になっている。
プロセスカートリッジ基板11a〜11dの電源である電源1(VCC1)は、活電挿抜に対応していないので、前ドアが開かれている時に、電源停止状態になる構成(図示しない)となっている。トナーボトル基板28a〜28dの電源である電源2(VCC2)は、活電挿抜に対応しているため、前ドアの状態に関わらず、電源が供給される構成(図示しない)となっている。
また、CPU110のI2CバスのI/Fは、オープンドレイン構成(図示しない)なので、EEPROM113とEEPROM114の電源系統を電源1(VCC1)と電源2(VCC2)のように別系統としても構成的には問題ない。
図11は、本実施の形態における電源状態を示すタイミングチャートである。
図11において、メインSWにより、電源1(VCC1)、電源2(VCC2)、電源3(VCC3)が投入される。電源1(VCC1)は、前ドアに連動して、電源がオフ/オンされる構成になっている。電源2(VCC2)は、前ドアに関係なく供給される。電源3(VCC3)は、CPU110の電源であり、電源3(VCC3)は、本実施の形態では、電源2(VCC2)と同様、前ドアに関係なく供給される。
図12は、本実施の形態におけるCPUによる記憶部材へのアクセスタイミングを表すタイミングチャートである。
図12において、電源は、電源1(VCC1)と電源2(VCC2)とに分けて供給されている。
図12において、図10のEEPROM113a、EEPROM113b、EEPROM114a、EEPROM114bに対する各種信号のタイミングが示されている。すなわち、図12には、シリアルクロック1(SCL1)信号、シリアルクロック2(SCL2)信号、シリアルデータ1(SDA1)信号、シリアルデータ2(SDA2)信号、セレクト信号200a、セレクト信号200bのタイミングが示されている。
CPU110が、EEPROM113aにアクセスする時には、スイッチング信号であるセレクト信号200aを“L”(L:アクティブ)にし、EEPROM113aに対してのシリアルクロック1(SCL1)信号を有効にする。EEPROM113aは、CPU110からのシリアルデータ1(SDA1)に設定されたスレーブアドレス0x0に応答し、通信を行う。この時、EEPROM114aは、セレクト信号200aが“L”であるために、シリアルクロック2(SCL2)信号は有効となり、CPU110からのシリアルデータ2(SDA2)信号に設定されたスレーブアドレス0x4に応答し、通信を行う。
同様に、CPU110が、EEPROM114bにアクセスする時には、セレクト信号200bを“L”にし、EEPROM114bに対してのシリアルクロック2(SCL2)信号を有効にする。EEPROM114bはCPU110からのシリアルデータ2(SDA2)に設定されたスレーブアドレス0x5に応答し、通信を行う。この時、EEPROM113bは、セレクト信号200bが“L”であり、シリアルクロック1(SCL1)信号は有効となり、CPU110からのシリアルデータ1(SDA1)信号に設定されたスレーブアドレス0x1に応答し、通信を行う。
本実施の形態によれば、CPU110は、所定のセレクト信号をオンにして所望のEEPROM113にアクセスする。そして、EEPROM113内の色情報と、セレクト信号200aの色情報が一致しているか否か判定することによって、所望の画像形成装置に装着されたプロセスカートリッジ及びトナーボトルの誤装着を検知することができる。
また、本実施の形態において、プロセスカートリッジ基板11a〜11dの電源1(VCC1)と、トナーボトル基板28a〜28dの電源(VCC2)を分け、電源(VCC2)を活電挿抜に対応しているものとした。これによって、トナーボトル基板28a〜28dには、前ドアの状態に関わらず、電源が供給される構成とし、トナー補給等が可能になる。
また、本実施の形態によれば、同一の画像形成ステーション30におけるプロセスカートリッジに搭載されたEEPROM113とトナーボトルに搭載されたEEPROM114に対してそれぞれセレクト信号用の汎用IOポートが共用されている。これによって、機能を損なうことなく、CPU110の汎用IOポートの資源を節約することができる。
本実施の形態においても、第1の実施の形態と同様、記憶部材としてHDD、FRAM(登録商標)等の不揮発性の記憶部材を用いることもできる。また、バッテリーなどのバックアップ電源を備えていれば、記憶部材として、揮発性のSRAM等を用いることもできる。
1a〜1d 感光体ドラム
2a〜2d 一次帯電部
3a〜3d 露光部
4a〜4d 現像部
6a〜6d クリーナ
7 定着器
10a〜10d プロセスカートリッジ
20a〜20d トナーボトル
113a〜113d EEPROM
114a〜114d EEPROM
115a〜115d スイッチングユニット
116a〜116d スイッチングユニット
2a〜2d 一次帯電部
3a〜3d 露光部
4a〜4d 現像部
6a〜6d クリーナ
7 定着器
10a〜10d プロセスカートリッジ
20a〜20d トナーボトル
113a〜113d EEPROM
114a〜114d EEPROM
115a〜115d スイッチングユニット
116a〜116d スイッチングユニット
Claims (14)
- 装置本体に対して着脱自在の画像形成ユニットに搭載された第1の記憶手段と、
前記装置本体に対して着脱自在のトナー収容ユニットに搭載された第2の記憶手段と、
前記第1の記憶手段及び前記第2の記憶手段を制御する制御手段と、
前記制御手段と前記第1の記憶手段及び前記第2の記憶手段とをそれぞれ接続する通信ラインに設けられ、スイッチング信号に従ってスイッチ動作を実行するスイッチ手段と、を備え、
前記制御手段から前記スイッチ手段を介して前記第1の記憶手段に送信されるスイッチング信号と、前記制御手段から前記スイッチ手段を介して前記第2の記憶手段に送信されるスイッチング信号を共通にして前記制御手段における前記スイッチング信号の入出力ポートを共用させた
ことを特徴とする画像形成装置。 - 前記画像形成ユニット及び前記トナー収容ユニットは、前記装置本体内の同一の画像形成ステーションに対して着脱自在であり、複数の画像形成ステーションに対応して複数設けられていることを特徴とする請求項1記載の画像形成装置。
- 前記制御手段と前記記憶手段とは、シリアルデータ通信によっても接続されており、前記制御手段は、シリアルデータ信号に設定されたアドレスに合致するアドレスが設定された記憶手段にアクセスして情報を取得することを特徴とする請求項1又は2記載の画像形成装置。
- 前記制御手段と前記第1の記憶手段とを接続するシリアルデータ通信と、前記制御手段と前記第2の記憶手段とを接続するシリアルデータ通信とを別系統としたことを特徴とする請求項3記載の画像形成装置。
- 前記制御手段と前記記憶手段とは、シリアルクロック通信によっても接続されており、前記制御手段は、シリアルクロック信号が有効であっても前記アドレスが異なる記憶手段からは、情報を取得できないことを特徴とする請求項3又は4記載の画像形成装置。
- 前記制御手段と前記第1の記憶手段とを接続するシリアルクロック通信と、前記制御手段と前記第2の記憶手段とを接続するシリアルクロック通信とを別系統としたことを特徴とする請求項5記載の画像形成装置。
- 前記第1の記憶手段には、第1の電源が接続されており、前記第1の電源は、前記画像形成ユニットを前記装置本体から着脱する時に電源停止状態になることを特徴とする請求項1乃至6のいずれか1項に記載の画像形成装置。
- 前記第1の電源は、前記装置本体の前扉が開かれている時、電源停止状態になることを特徴とする請求項7記載の画像形成装置。
- 前記第2の記憶手段には、第2の電源が接続されており、前記第2の電源は、前記トナー収容ユニットを着脱する時には、電源停止状態にならないことを特徴とする請求項1乃至8のいずれか1項に記載の画像形成装置。
- 前記第2の電源は、前記装置本体の前扉が開かれている時、電源停止状態にならないことを特徴とする請求項9記載の画像形成装置。
- 前記画像形成ユニットの基板には、電源が入った状態で挿抜することができる特性を備えていない回路が搭載されていることを特徴とする請求項1乃至10のいずれか1項に記載の画像形成装置。
- 前記トナー収容ユニットの基板には、電源が入った状態で挿抜することができる特性を備えた回路が搭載されていることを特徴とする請求項1乃至11のいずれか1項に記載の画像形成装置。
- 装置本体に対して着脱自在の第1の部材に搭載された第1の記憶手段と、
前記装置本体に対して着脱自在の第2の部材に搭載された第2の記憶手段と、
前記第1の記憶手段及び前記第2の記憶手段を制御する制御手段と、
前記制御手段と前記第1の記憶手段及び前記第2の記憶手段とをそれぞれ接続する通信ラインに設けられ、スイッチング信号に従ってスイッチ動作を実行するスイッチ手段と、を備え、
前記制御手段から前記スイッチ手段を介して前記第1の記憶手段に送信されるスイッチング信号と、前記制御手段から前記スイッチ手段を介して前記第2の記憶手段に送信されるスイッチング信号を共通にして前記制御手段における前記スイッチング信号の入出力ポートを共用させた
ことを特徴とする構成部材の装着確認装置。 - 前記第1の部材は、画像形成ユニットであり、
前記第2の部材は、トナー収容ユニットであり、
前記装置本体は、画像形成装置の装置本体であることを特徴とする請求項13記載の構成部材の装着確認装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016090972A JP2017196842A (ja) | 2016-04-28 | 2016-04-28 | 画像形成装置、及び装着確認装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016090972A JP2017196842A (ja) | 2016-04-28 | 2016-04-28 | 画像形成装置、及び装着確認装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017196842A true JP2017196842A (ja) | 2017-11-02 |
Family
ID=60237060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016090972A Pending JP2017196842A (ja) | 2016-04-28 | 2016-04-28 | 画像形成装置、及び装着確認装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017196842A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019130770A1 (ja) * | 2017-12-27 | 2019-07-04 | ブラザー工業株式会社 | ドラムカートリッジおよび画像形成装置 |
JP2022507643A (ja) * | 2018-12-03 | 2022-01-18 | ヒューレット-パッカード デベロップメント カンパニー エル.ピー. | 論理回路 |
US11250146B2 (en) | 2018-12-03 | 2022-02-15 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
US11292261B2 (en) | 2018-12-03 | 2022-04-05 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
US11298950B2 (en) | 2018-12-03 | 2022-04-12 | Hewlett-Packard Development Company, L.P. | Print liquid supply units |
US11312146B2 (en) | 2018-12-03 | 2022-04-26 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
US11338586B2 (en) | 2018-12-03 | 2022-05-24 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
US11364716B2 (en) | 2018-12-03 | 2022-06-21 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
US11407229B2 (en) | 2019-10-25 | 2022-08-09 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
US11429554B2 (en) | 2018-12-03 | 2022-08-30 | Hewlett-Packard Development Company, L.P. | Logic circuitry package accessible for a time period duration while disregarding inter-integrated circuitry traffic |
US11479047B2 (en) | 2018-12-03 | 2022-10-25 | Hewlett-Packard Development Company, L.P. | Print liquid supply units |
-
2016
- 2016-04-28 JP JP2016090972A patent/JP2017196842A/ja active Pending
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019130770A1 (ja) * | 2017-12-27 | 2019-07-04 | ブラザー工業株式会社 | ドラムカートリッジおよび画像形成装置 |
JP2019117346A (ja) * | 2017-12-27 | 2019-07-18 | ブラザー工業株式会社 | ドラムカートリッジおよび画像形成装置 |
CN111527454A (zh) * | 2017-12-27 | 2020-08-11 | 兄弟工业株式会社 | 鼓盒及图像形成装置 |
US10845754B2 (en) | 2017-12-27 | 2020-11-24 | Brother Kogyo Kabushiki Kaisha | Drum cartridge and image forming apparatus |
US11829099B2 (en) | 2017-12-27 | 2023-11-28 | Brother Kogyo Kabushiki Kaisha | Drum cartridge and image forming apparatus |
US11345158B2 (en) | 2018-12-03 | 2022-05-31 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
US11364724B2 (en) | 2018-12-03 | 2022-06-21 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
US11292261B2 (en) | 2018-12-03 | 2022-04-05 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
US11298950B2 (en) | 2018-12-03 | 2022-04-12 | Hewlett-Packard Development Company, L.P. | Print liquid supply units |
US11312146B2 (en) | 2018-12-03 | 2022-04-26 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
US11312145B2 (en) | 2018-12-03 | 2022-04-26 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
US11318751B2 (en) | 2018-12-03 | 2022-05-03 | Hewlett-Packard Development Company, L.P. | Sensor circuitry |
US11331925B2 (en) | 2018-12-03 | 2022-05-17 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
US11331924B2 (en) | 2018-12-03 | 2022-05-17 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
US11338586B2 (en) | 2018-12-03 | 2022-05-24 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
US11345159B2 (en) | 2018-12-03 | 2022-05-31 | Hewlett-Packard Development Company, L.P. | Replaceable print apparatus component |
US11250146B2 (en) | 2018-12-03 | 2022-02-15 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
US11345157B2 (en) | 2018-12-03 | 2022-05-31 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
US11345156B2 (en) | 2018-12-03 | 2022-05-31 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
US11351791B2 (en) | 2018-12-03 | 2022-06-07 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
JP7041324B2 (ja) | 2018-12-03 | 2022-03-23 | ヒューレット-パッカード デベロップメント カンパニー エル.ピー. | 論理回路 |
US11364716B2 (en) | 2018-12-03 | 2022-06-21 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
US11366913B2 (en) | 2018-12-03 | 2022-06-21 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
US11407228B2 (en) | 2018-12-03 | 2022-08-09 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
JP2022507643A (ja) * | 2018-12-03 | 2022-01-18 | ヒューレット-パッカード デベロップメント カンパニー エル.ピー. | 論理回路 |
US11427010B2 (en) | 2018-12-03 | 2022-08-30 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
US11429554B2 (en) | 2018-12-03 | 2022-08-30 | Hewlett-Packard Development Company, L.P. | Logic circuitry package accessible for a time period duration while disregarding inter-integrated circuitry traffic |
US11479046B2 (en) | 2018-12-03 | 2022-10-25 | Hewlett-Packard Development Company, L.P. | Logic circuitry for sensor data communications |
US11479047B2 (en) | 2018-12-03 | 2022-10-25 | Hewlett-Packard Development Company, L.P. | Print liquid supply units |
US11511546B2 (en) | 2018-12-03 | 2022-11-29 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
US11625493B2 (en) | 2018-12-03 | 2023-04-11 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
US11738562B2 (en) | 2018-12-03 | 2023-08-29 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
US11787194B2 (en) | 2018-12-03 | 2023-10-17 | Hewlett-Packard Development Company, L.P. | Sealed interconnects |
US11407229B2 (en) | 2019-10-25 | 2022-08-09 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017196842A (ja) | 画像形成装置、及び装着確認装置 | |
US11579542B2 (en) | Image forming apparatus including toner cartridge having toner memory and drum cartridge having drum memory | |
US11822263B2 (en) | Consumable chip and control method of consumable chip, consumable material, and image formation device | |
JP2010244049A (ja) | 画像形成装置、制御パラメータ補正方法 | |
CN112740114B (zh) | 通过显影墨盒和主体之间的接口连接到主体的墨粉补充墨盒 | |
JP6111689B2 (ja) | トナー補給装置 | |
US9170545B2 (en) | Image forming apparatus and control method thereof | |
JP5622878B2 (ja) | 画像形成装置及び画像形成装置の制御方法 | |
JPH0635309A (ja) | 画像形成装置 | |
JP2007164622A (ja) | メモリ制御システム及び画像形成装置 | |
JP4284842B2 (ja) | プロセスカートリッジおよびプリンタシステム | |
JP6637389B2 (ja) | メモリ制御装置、メモリ装置、及び画像形成装置 | |
JP2021026198A (ja) | 画像形成装置 | |
JP3729022B2 (ja) | 画像形成装置および画像形成装置の制御方法 | |
JP4224934B2 (ja) | プロセスカートリッジおよびプリンタシステム | |
JP2010276638A (ja) | 画像形成装置 | |
JP3979320B2 (ja) | 画像形成装置および画像形成装置の管理制御方法 | |
JP3698013B2 (ja) | 記憶媒体付カートリッジおよび画像形成装置 | |
JP4579020B2 (ja) | 画像形成装置 | |
JP6516535B2 (ja) | 画像形成システム及びオプション装置 | |
JP2007121928A (ja) | 画像形成装置およびそのユニット | |
JP2017129626A (ja) | 着脱可能装置、電子機器及びgnd外れ検出方法 | |
JP2001318573A (ja) | 記憶媒体付カートリッジおよび画像形成装置 | |
US9261839B2 (en) | Image forming system and option device | |
JP2023152169A (ja) | 画像形成装置及び制御方法 |