CN111508853B - 在半导体管芯上形成支撑层的半导体器件和方法 - Google Patents

在半导体管芯上形成支撑层的半导体器件和方法 Download PDF

Info

Publication number
CN111508853B
CN111508853B CN202010198703.5A CN202010198703A CN111508853B CN 111508853 B CN111508853 B CN 111508853B CN 202010198703 A CN202010198703 A CN 202010198703A CN 111508853 B CN111508853 B CN 111508853B
Authority
CN
China
Prior art keywords
semiconductor die
layer
encapsulant
support layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010198703.5A
Other languages
English (en)
Other versions
CN111508853A (zh
Inventor
林耀剑
陈康
顾煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Priority to CN202010198703.5A priority Critical patent/CN111508853B/zh
Publication of CN111508853A publication Critical patent/CN111508853A/zh
Application granted granted Critical
Publication of CN111508853B publication Critical patent/CN111508853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及在半导体管芯上形成支撑层的半导体器件和方法。一种制造半导体器件的方法，包括：提供半导体管芯；在半导体管芯上方形成第一支撑层；在半导体管芯周围和第一支撑层的侧表面周围形成密封剂；以及在半导体管芯和密封剂上方形成与所述第一支撑层相对的互连结构。

Description

在半导体管芯上形成支撑层的半导体器件和方法
本申请是国家申请号为201310385249.4的发明专利申请的分案申请，该发明专利申请的申请日为2013年8月30日，发明名称为“在半导体管芯上形成支撑层的半导体器件和方法”。
技术领域
本发明一般涉及半导体器件，且更具体地涉及一种在薄扇出晶片级芯片尺度封装中在半导体管芯上形成支撑层的半导体器件和方法。
背景技术
常常在现代电子产品中见到半导体器件的存在。半导体器件在电部件的数目和密度方面变化。分立的半导体器件一般包含一种类型的电部件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件典型地包含几百个到数百万的电部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池以及数字微镜器件(DMD)。
半导体器件执行各种的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转变为电力以及产生用于电视显示的视觉投影。在娱乐、通信、功率转换、网络、计算机以及消费产品的领域中见到半导体器件的存在。还在军事应用、航空、汽车、工业控制器和办公设备中也见到半导体器件的存在。
半导体器件利用半导体材料的电属性。半导体材料的原子结构允许通过施加电场或基电流(base current)或通过掺杂工艺来操纵其导电性。掺杂向半导体材料引入杂质以操纵和控制半导体器件的导电性。
半导体器件包含有源和无源电结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平和施加电场或基电流，晶体管要么促进要么限制电流的流动。包括电阻器、电容器和电感器的无源结构创建为执行各种电功能所必须的电压和电流之间的关系。将无源和有源结构电连接以形成电路，这使得半导体器件能够执行高速计算和其它有用功能。
半导体器件一般使用两个复杂的制造工艺来制造，即，前端制造和和后端制造，每一个均可能涉及成百个步骤。前端制造涉及在半导体晶片的表面上形成多个管芯。每个半导体管芯典型地是相同的且包含通过电连接有源和无源部件而形成的电路。后端制造涉及从完成的晶片单片化(singulate)单个半导体管芯且封装管芯以提供结构支撑和环境隔离。本文中使用的术语“半导体管芯”指该措词的单数以及复数形式，并且因此可以指单个半导体器件以及多个半导体器件。
半导体制造的一个目的是生产较小的半导体器件。较小的器件典型地消耗较少的功率、具有较高的性能且可以更高效地生产。另外，较小的半导体器件具有较小的占位区(footprint)，这对于较小的终端产品而言是所希望的。较小的半导体管芯尺寸可以通过前端工艺中的改进来实现，该前端工艺中的改进导致半导体管芯具有较小、较高密度的有源和无源部件。后端工艺中的改进也可以通过改进电互连和封装材料来导致具有较小占位区的半导体器件封装。
针对具有更小占位区的半导体器件的封装改进包括努力来制作包括小于或等于450微米(µm)的厚度以及改进的温度循环(TC)性能的薄扇出晶片级芯片尺度封装(fo-WLCSP)。然而，利用背研磨来露出半导体管芯的后表面来制作厚度小于或等于450µm的封装可能损伤半导体管芯，降低性能并且降低封装强度，该封装强度包括在后续表面安装技术(SMT)工艺中用于安装该fo-WLCSP所需的强度。另外，具有比fo-WLCSP的最终厚度的厚度小的厚度的半导体管芯导致封装翘曲，封装翘曲引起在封装加工期间基板处置的问题。与薄fo-WLCSP关联的另一个挑战包括利用固定密封剂材料形成封装，这导致调节封装整体的有效热膨胀系数(CTE)的能力有限。
发明内容
存在对一种在薄fo-WLCSP中在半导体管芯上形成支撑层的工艺的需求。因此，在一个实施例中，本发明为一种制作半导体器件的方法，该方法包括步骤：提供半导体管芯，在半导体管芯周围形成密封剂，在半导体管芯的第一表面和密封剂上形成堆积(build-up)互连结构，在半导体管芯的后表面上将第一支撑层形成为与堆积互连结构相对布置的支撑基板或硅晶片，以及在第一支撑层上形成第二支撑层。
在另一实施例中，本发明为一种制作半导体器件的方法，该方法包括步骤：提供半导体管芯，在半导体管芯周围形成密封剂，在半导体管芯和密封剂上形成互连结构，在半导体管芯上形成与互连结构相对布置的第一支撑层，以及在第一支撑层上形成第二支撑层。
在另一实施例中，本发明为一种制作半导体器件的方法，该方法包括步骤：提供半导体管芯，在半导体管芯上形成互连结构，以及在半导体管芯上形成与互连结构相对布置的第一支撑层。
在另一实施例中，本发明为一种半导体器件，该半导体器件包括半导体管芯。密封剂在半导体管芯周围形成。互连结构在半导体管芯和密封剂上形成。与互连结构相对的第一支撑层在半导体管芯上形成。
附图说明
图1示出具有不同类型的封装安装到其表面的印刷电路板(PCB)；
图2a-2c示出安装到PCB的代表性半导体封装的进一步细节；
图3a-3h示出具有通过锯道分离的多个半导体管芯的半导体晶片；
图4a-4j示出在薄fo-WLCSP中在半导体管芯上形成支撑层的工艺；
图5a和5b示出在薄fo-WLCSP中在半导体管芯上形成的支撑层的实施例；
图6a-6d示出在薄fo-WLCSP中在半导体管芯上形成的支撑层的实施例；
图7a-7j示出在薄fo-WLCSP中在半导体管芯上形成支撑层的工艺；
图8示出在薄fo-WLCSP中在半导体管芯上形成的支撑层的实施例；
图9示出在薄fo-WLCSP中在半导体管芯上形成的支撑层的另一实施例；
图10a-10k示出在薄fo-WLCSP中在半导体管芯上形成支撑层的工艺；
图11示出在薄fo-WLCSP中在半导体管芯上形成的支撑层的另一实施例；
图12a和12b示出在薄fo-WLCSP中在半导体管芯上形成的支撑层的实施例；以及
图13a和13b示出在薄fo-WLCSP中在半导体管芯上形成的支撑层的实施例。
具体实施方式
在下面的描述中，参考图以一个或更多实施例描述本发明，在这些图中相似的标号表示相同或类似的元件。尽管就实现本发明目的的最佳模式描述本发明，但是本领域技术人员应当理解，其旨在覆盖可以包括在如下面的公开和图支持的所附权利要求及其等效物限定的本发明的精神和范围内的替换、修改和等效物。
半导体器件一般使用两种复杂制造工艺来制造：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含有源和无源电部件，它们被电连接以形成功能电路。诸如晶体管和二极管的有源电部件具有控制电流流动的能力。诸如电容器、电感器、电阻器和变压器的无源电部件创建为执行电路功能所必须的电压和电流之间的关系。
通过包括掺杂、沉积、光刻、蚀刻和平坦化的一系列工艺步骤在半导体晶片的表面上形成无源和有源部件。掺杂通过诸如离子注入或热扩散的技术将杂质引入到半导体材料中。掺杂工艺修改了有源器件中半导体材料的导电性，将半导体材料转变为绝缘体、导体，或者响应于电场或基电流而动态地改变半导体材料的导电性。晶体管包含不同类型和掺杂程度的区域，其按照需要被布置为使得当施加电场或基电流时晶体管能够促进或限制电流的流动。
由具有不同电属性的材料层形成有源和无源部件。层可以通过部分由被沉积的材料类型确定的各种沉积技术来形成。例如，薄膜沉积可能涉及化学汽相沉积(CVD)、物理汽相沉积(PVD)、电解镀覆和化学镀覆工艺。一般将每层图案化以形成有源部件、无源部件或部件之间的电连接的部分。
可以使用光刻对层进行图案化，光刻涉及例如光致抗蚀剂的光敏材料在待被图案化的层上的沉积。使用光来将图案从光掩模转印到光致抗蚀剂上。在一个实施例中，受光影响的光致抗蚀剂图案的部分使用溶剂来去除，露出待被图案化的底层的部分。在另一实施例中，不受光影响的光致抗蚀剂图案的部分，即负光致抗蚀剂，使用溶剂来去除，露出待图案化的底层的部分。光致抗蚀剂的剩余部分被去除，留下图案化层。替换地，一些类型的材料通过使用诸如化学镀覆和电解镀覆这样的技术来直接向原先沉积/蚀刻工艺形成的区域或空位沉积材料而被图案化。
图案化是移除半导体晶片表面上的顶层的部分的基础操作。可以使用光刻、光掩模、掩模、氧化物或金属移除、摄影和模板印刷、以及显微光刻来移除半导体晶片的部分。光刻包括在中间掩模或光掩模中形成图案以及将图案转移到半导体晶片的表面层中。光刻以两步工艺在半导体晶片的表面上形成有源和无源部件的水平维度。首先，将中间掩模或掩模上的图案转移到光致抗蚀剂层中。光致抗蚀剂是当曝光于光时经历结构和属性变化的光敏感材料。改变光致抗蚀剂的结构和属性的过程作为负性作用光致抗蚀剂或者作为正性作用光致抗蚀剂发生。第二，将光致抗蚀剂层转移到晶片表面中。当蚀刻移除半导体晶片的顶层不被光致抗蚀剂覆盖的部分时，发生该转移。光致抗蚀剂的化学性质使得光致抗蚀剂保持基本上完整并且耐受通过化学蚀刻溶液的移除，而半导体晶片的顶层不被光致抗蚀剂覆盖的部分被移除。形成、曝光和移除光致抗蚀剂的过程以及移除一部分半导体晶片的过程可以根据所使用的具体抗蚀剂和期望的结果来修改。
在负性作用光致抗蚀剂中，光致抗蚀剂曝光于光并且在称为聚合的过程中从可溶解状态改变为不可溶解状态。在聚合中，未聚合材料曝光于光或能量源并且聚合物形成具有抗蚀刻性的交联材料。在大多数负性抗蚀剂中，聚合物为聚异戊二烯。利用化学溶剂或显影剂移除可溶解部分(即，不曝光于光的部分)在抗蚀剂层中留下对应于中间掩模上不透明图案的孔。其图案存在于不透明区域中的掩模称为亮场掩模。
在正性作用光致抗蚀剂中，光致抗蚀剂暴露于光并且在称为光溶解的过程中从相对不可溶解状态改变为溶解度高得多的状态。在光溶解中，相对不可溶解的抗蚀剂暴露于适当的光能量并且被转化到溶解度高得多的状态。抗蚀剂的光溶解部分可以在显影过程中由溶剂移除。基本的正光致抗蚀剂聚合物为苯酚甲醛聚合物，也称为苯酚甲醛清漆树脂。利用化学溶剂或显影剂来移除可溶解部分(即，暴露于光的部分)在抗蚀剂层中留下对应于中间掩模上透明图案的孔。其图案存在于透明区域中的掩模称为暗场掩模。
在移除半导体晶片的不被光致抗蚀剂覆盖的顶部部分之后，其余的光致抗蚀剂被移除，留下图案化层。替换地，使用诸如化学镀覆和电解镀覆的技术，一些类型的材料通过将材料直接沉积在由先前沉积/蚀刻过程形成的区域或空位中而被图案化。
在现有图案上沉积材料的薄膜可以放大底层图案且形成不均匀的平坦表面。需要均匀的平坦表面来生产更小且更致密堆叠的有源和无源部件。平坦化可以用于从晶片的表面去除材料且产生均匀的平坦表面。平坦化涉及使用抛光垫对晶片的表面进行抛光。研磨材料和腐蚀化学物在抛光期间被添加到晶片的表面。研磨物的机械作用结合化学物的腐蚀作用来去除任何不规则表面形貌，导致均匀的平坦表面。
后端制造指将完成的晶片切割或单片化为单个半导体管芯且然后封装半导体管芯以用于结构支撑和环境隔离。为了单片化半导体管芯，晶片沿着称为锯道或划线的晶片的非功能区域被划片且折断。使用激光切割工具或锯条来使晶片单片化。在单片化之后，单个半导体管芯被安装到封装基板，该封装基板包括引脚或接触焊盘以用于与其它系统部件互连。然后将在半导体管芯上形成的接触焊盘连接到封装内的接触焊盘。电连接可以使用焊料凸块、柱形凸块、导电胶或引线接合来制成。密封剂或其它成型材料沉积在封装上以提供物理支撑和电隔离。完成的封装然后被插入到电系统中且使得半导体器件的功能性对于其它系统部件可用。
图1示出具有芯片载板基板或PCB 52的电子器件50，该芯片载板基板或印刷电路板(PCB)52具有安装在其表面上的多个半导体封装。取决于应用，电子器件50可以具有一种类型的半导体封装或多种类型的半导体封装。出于说明的目的，在图1中示出了不同类型的半导体封装。
电子器件50可以是使用半导体封装来执行一个或更多电功能的单机系统。替换地，电子器件50可以是较大系统的子部件。例如，电子器件50可以是蜂窝电话、个人数字助理(PDA)、数码摄像机(DVC)或其它电子通信器件的一部分。替换地，电子器件50可以是图形卡、网络接口卡或可以被插入到计算机中的其它信号处理卡。半导体封装可以包括微处理器、存储器、专用集成电路(ASIC)、逻辑电路、模拟电路、RF电路、分立器件或其它半导体管芯或电部件。微型化和重量减小对于上述产品被市场接受是至关重要的。必须减小半导体器件之间的距离以实现更高的密度。
在图1中，PCB 52提供用于安装到PCB上的半导体封装的结构支撑和电互连的一般性基板。使用蒸发、电解镀覆、化学镀覆、丝网印刷或者其它合适的金属沉积工艺，导电信号迹线54在PCB 52的表面上或其层内形成。信号迹线54提供半导体封装、安装的部件以及其它外部系统部件中的每一个之间的电通信。迹线54还向半导体封装中的每一个提供功率和接地连接。
在一些实施例中，半导体器件具有两个封装级别。第一级封装是用于机械和电附连半导体管芯到中间载板的技术。第二级封装涉及机械和电附连中间载板到PCB。在其它实施例中，半导体器件可以仅具有第一级封装，其中管芯被直接机械和电地安装到PCB。
出于说明的目的，在PCB 52上示出包括接合引线封装56和倒装芯片58的若干类型的第一级封装。另外，示出在PCB 52上安装的若干类型的第二级封装，包括球栅阵列(BGA)60、凸块芯片载板(BCC)62、双列直插式封装(DIP)64、岸面栅格阵列(LGA)66、多芯片模块(MCM)68、四方扁平无引脚封装(QFN)70以及方形扁平封装72。取决于系统需求，使用第一和第二级封装类型的任何组合配置的半导体封装以及其它电子部件的任何组合可以连接到PCB 52。在一些实施例中，电子器件50包括单一附连的半导体封装，而其它实施例需要多个互连封装。通过在单个基板上组合一个或更多半导体封装，制造商可以将预制部件结合到电子器件和系统中。因为半导体封装包括复杂的功能性，可以使用较不昂贵的部件和流水线制造工艺来制造电子器件。所得到的器件较不易发生故障且对于制造而言较不昂贵，导致针对消费者的较低的成本。
图2a-2c示出示例性半导体封装。图2a说明安装在PCB 52上的DIP 64的进一步细节。半导体管芯74包括有源区域，该有源区域包含实现为根据管芯的电设计而在管芯内形成且电互连的有源器件、无源器件、导电层以及电介质层的模拟或数字电路。例如，电路可以包括一个或更多晶体管、二极管、电感器、电容器、电阻器以及在半导体管芯74的有源区域内形成的其它电路元件。接触焊盘76是诸如铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)或银(Ag)的一层或多层导电材料，且电连接到半导体管芯74内形成的电路元件。在DIP 64的组装期间，半导体管芯74使用金-硅共熔层或者诸如热环氧物或环氧树脂的粘合剂材料而安装到中间载板78。封装体包括诸如聚合物或陶瓷的绝缘封装材料。导线80和接合引线82提供半导体管芯74和PCB 52之间的电互连。密封剂84沉积在封装上，以通过防止湿气和颗粒进入封装且污染半导体管芯74或接合引线82而进行环境保护。
图2b示出安装在PCB 52上的BCC 62的进一步细节。半导体管芯88使用底层填料或者环氧树脂粘合剂材料92而安装在载板90上。接合引线94提供接触焊盘96和98之间的第一级封装互连。模塑料或密封剂100沉积在半导体管芯88和接合引线94上，从而为器件提供物理支撑和电隔离。接触焊盘102使用诸如电解镀覆或化学镀覆之类的合适的金属沉积工艺而在PCB 52的表面上形成以防止氧化。接触焊盘102电连接到PCB 52中的一个或更多导电信号迹线54。凸块104在BCC 62的接触焊盘98和PCB 52的接触焊盘102之间形成。
在图2c中，使用倒装芯片类型第一级封装将半导体管芯58面朝下地安装到中间载板106。半导体管芯58的有源区域108包含实现为根据管芯的电设计而形成的有源器件、无源器件、导电层以及电介质层的模拟或数字电路。例如，电路可以包括一个或更多晶体管、二极管、电感器、电容器、电阻器以及有源区域108内的其它电路元件。半导体管芯58通过凸块110电和机械连接到载板106。
使用利用凸块112的BGA类型第二级封装，BGA 60电且机械地连接到PCB 52。半导体管芯58通过凸块110、信号线114和凸块112电连接到PCB 52中的导电信号迹线54。模塑料或密封剂116被沉积在半导体管芯58和载板106上从而为器件提供物理支撑和电隔离。倒装芯片半导体器件提供从半导体管芯58上的有源器件到PCB 52上的导电轨迹的短导电路径以便减小信号传播距离、降低电容且改善整体电路性能。在另一实施例中，半导体管芯58可以使用倒装芯片类型第一级封装来直接机械和电地连接到PCB 52而不使用中间载板106。
图3a示出具有用于结构支撑的基底基板材料122的半导体晶片120，该基底基板材料诸如是硅、锗、砷化镓、磷化铟或者碳化硅。如上所述，在半导体晶片120上形成如上所述通过非有源的管芯间晶片区域或者锯道126分离的多个半导体管芯或部件124。锯道126提供切割区域以将半导体晶片120单片化成多条半导体管芯或者单个半导体管芯124。
图3b示出半导体晶片120的一部分的剖面图。每个半导体管芯124具有后表面128和有源表面130，该有源表面包含实现为根据管芯的电设计和功能而在管芯内形成且电互连的有源器件、无源器件、导电层以及电介质层的模拟或数字电路。例如，电路可以包括一个或更多个晶体管、二极管以及在有源表面130内形成的其它电路元件以实现诸如数字信号处理器(DSP)、ASIC、存储器或其它信号处理电路之类的模拟电路或数字电路。半导体管芯124还可以包含诸如电感器、电容器和电阻器的集成无源器件(IPD)以用于RF信号处理。
使用PVD、CVD、电解镀覆、化学镀覆工艺或其它合适的金属沉积工艺而在有源表面130上形成导电层132。导电层132可以是Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料中的一层或更多层。导电层132操作为电连接到有源表面130上的电路的接触焊盘。导电层132可以形成为距离半导体管芯124的边缘第一距离并排布置的接触焊盘，如图3b所示。替换地，导电层132可以形成为在多个行中偏移的接触焊盘，使得第一行接触焊盘距离管芯的边缘第一距离布置，并且与第一行交替的第二行接触焊盘距离管芯的边缘第二距离布置。
利用PVD、CVD、丝网印刷、旋涂、喷涂、烧结或热氧化，绝缘或钝化层134共形应用到有源表面130和导电层132。绝缘层134包含二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)或具有类似绝缘和结构属性的其它材料的一层或多层。绝缘层134包括循着有源表面130和导电层132的轮廓的第一表面和与第一表面校对的基本上平坦的第二表面。通过使用激光直接消融(LDA)的激光135或其它合适工艺，移除绝缘层134的一部分，从而在导电层132上形成开口。
图3c示出半导体晶片120的后表面128利用研磨机136进行研磨操作。研磨机136移除半导体晶片120的基底基板材料122并且露出半导体晶片和半导体管芯124的后表面138。化学蚀刻、抛光、湿法或干法CMP或其它合适工艺也可以用于移除包括机械损伤和背研磨损伤的基底基板材料122，并且平坦化半导体晶片120。从半导体晶片120和半导体管芯124移除多余基底基板材料122导致平坦后表面138和减小的晶片厚度。在一个实施例中，半导体晶片120包括小于或等于450µm的厚度。晶片120的减小的厚度促进了减小整体封装高度以用于需要减小的封装尺寸的应用。
在图3d中，来自图3c的半导体晶片120采用后表面138朝向基板的方式安装到支撑基板、支撑层或硅赝晶片140。支撑基板140包含基底材料，诸如金属、硅、聚合物、聚合复合物、陶瓷、玻璃、环氧树脂玻璃、氧化铍或用于结构支撑的其它合适的低成本刚性材料或体半导体材料。在一个实施例中，支撑基板140包括选择为具有非常接近硅的CTE的CTE的材料，例如CTE小于10ppm/K的调谐玻璃。替换地，支撑基板140包括选择为具有类似于或远高于硅的CTE的材料，例如CTE在4-150ppm/K范围内的聚合复合物材料。支撑基板140的CTE根据最终封装结构和应用的配置和设计来选择，使得基板的CTE产生针对最终半导体封装的调谐效应。支撑基板140的包括厚度、机械强度、热属性和绝缘的属性根据最终封装结构和应用的配置和设计来选择。支撑基板140为减薄的半导体晶片120提供附加支撑并且保护半导体管芯124的后表面138。支撑基板140在后续形成的半导体封装的处置和加工期间防止减薄的基底基板材料122的破损。支撑基板140还协助半导体晶片和半导体管芯124的基底基板材料122的翘曲控制。
可选的粘合剂或界面层142可以形成于支撑基板140上作为临时粘合接合膜、双面胶带或蚀刻停止层。粘合剂142为管芯附连粘合剂、环氧树脂或其它粘合剂材料，并且在一个实施例中，具有在5-20µm范围内的厚度并且层叠到支撑基板140。当粘合剂142存在于支撑基板140上时，半导体晶片120的后表面138安装到该粘合剂，使得粘合剂142布置在半导体晶片120和支撑基板之间。替换地，半导体晶片120的后表面138直接安装到支撑基板140，而不是直接安装到粘合剂142。
在图3e中，减薄的半导体晶片120、支撑基板140以及粘合剂142通过锯道126被单片化为单个半导体管芯124。支撑基板140与半导体管芯124有同等的范围，使得支撑基板的占位区的面积等于半导体管芯的占位区的面积。具有支撑基板140的减薄的半导体管芯124提供了用于需要减小的封装高度的封装的减小的高度，并且还提供附加结构支撑，降低封装翘曲以及促进后续加工和处置。
从图3c继续，图3f示出减薄的半导体晶片120使用锯条或激光切割工具148通过锯道126被单片化为多条半导体管芯或单个半导体管芯124。
从图3f继续，图3g示出采用后表面138朝向基板的方式安装到支撑基板150的单个半导体管芯124。与来自图3d的支撑基板140类似，支撑基板150包含基底材料，诸如金属、硅、聚合物、聚合复合物、陶瓷、玻璃、环氧树脂玻璃、氧化铍或用于结构支撑的其它合适的低成本刚性材料或体半导体材料。在一个实施例中，支撑基板150包括利用环氧树脂和玻璃纤维形成的核心材料。基板150包括选择为具有非常接近硅的CTE的CTE的材料，例如CTE小于10ppm/K的调谐玻璃。替换地，支撑基板150包括选择为具有类似于或远高于硅的CTE的材料，例如CTE在4-150ppm/K范围内的聚合复合物材料。支撑基板150的CTE设计成使得基板的CTE产生针对最终半导体封装的调谐效应。基板150的包括厚度、机械强度、热属性和绝缘的属性根据最终封装结构和应用的配置和设计来选择。支撑基板150为减薄的半导体管芯124提供附加支撑并且保护半导体管芯的后表面138。支撑基板150在后续形成的半导体封装的处置和加工期间防止减薄的基底基板材料122的破损。支撑基板150还协助半导体管芯124的基底基板材料122的翘曲控制。
可选地粘合剂或界面层152可以形成于载板150上作为临时粘合接合膜、双面胶带或蚀刻停止层。粘合剂152为管芯附连粘合剂、环氧树脂或其它粘合剂材料，并且在一个实施例中，粘合剂152具有在5-20µm范围内的厚度并且层叠到支撑基板150。当粘合剂152存在于支撑基板150上时，半导体管芯124的后表面138安装到该粘合剂，使得粘合剂152布置在半导体管芯124和支撑基板之间。替换地，半导体管芯124的后表面138直接安装到支撑基板150，而不是直接安装到粘合剂152。
在图3h中，支撑基板150使用锯条或激光切割工具154在半导体管芯124之间被单片化。单片化在位于半导体管芯124的占位区外部且在相邻半导体管芯之间的外围区域156中进行。单片化贯穿基板150和粘合剂152二者，或者替换地仅仅贯穿基板150。当单片化仅仅贯穿支撑基板150时，不在整个外围区域156上布置粘合剂152。通过最初不沉积在整个基板上，或者例如利用LDA、蚀刻或其它合适工艺通过移除粘合剂的一部分，不在整个外围区域156中布置粘合剂152。单片化可以在粘合剂152进行可选的固化工艺之前或之后进行。通过贯穿外围区域156单片化支撑基板150，支撑基板包括比半导体管芯124的面积或占位区大的面积或占位区。换言之，半导体管芯124包括比附连到半导体管芯的支撑基板150的被单片化部分的面积或占位区小的面积或占位区。在另一实施例中，支撑基板150的面积或占位区等于半导体管芯124的面积或占位区。被单片化的支撑基板的尺寸和CTE保护半导体管芯124的后表面138并且对后续形成的半导体封装产生调谐效应以控制封装翘曲。支撑基板150形成为实心面板或形成为具有开口或孔洞的面板，使得支撑基板中的孔洞降低整体封装翘曲并且还促进支撑基板和半导体管芯124的后续成型。当支撑基板包括比半导体管芯124的面积或占位区大的面积或占位区时，支撑基板150中的开口形成于外围区域156中并且布置在半导体管芯的占位区的外部和周围。因而，被单片化的半导体管芯124与支撑基板150一起提供用于需要减小的封装高度的封装的减小的高度，并且还提供附加结构支撑以降低封装翘曲并且促进后续加工和处置。
与图1和2a-2c关联，图4a-4j示出在薄fo-WLCSP中在半导体管芯上形成支撑层的工艺。图4a示出载板或临时基板160的一部分的截面视图，该载板或临时基板包含牺牲基底材料，诸如硅、聚合物、氧化铍、玻璃或用于结构支撑的其它合适的低成本刚性材料。界面层或双面胶带162形成于载板160上作为临时粘合接合膜、蚀刻停止层或热释放层。
在图4b中，来自图3e或3h的半导体管芯124利用例如拾放操作以有源表面130朝向载板的方式安装到界面层162并且安装在载板160上。半导体管芯124被压到界面层162中，使得绝缘层134或半导体管芯124的一部分布置在界面层内并且被界面层围绕。
在图4c中，载板160和半导体管芯124放置于具有多个入口168和170以及腔体172的对开模具(chase mold)166中。载板160放置在对开模具166中，使得半导体管芯124布置在腔体172内。一定量的密封剂或模塑料174在提升的温度和压力下从分配器176通过入口168被注入到腔体172中，注入到半导体管芯124上及周围，以及注入到载板160上。入口170可以是具有用于多余密封剂174的可选真空辅助部178的排气口。密封剂174可以是聚合复合物材料，诸如具有填料的环氧树脂，具有填料的环氧丙烯酸酯，或具有适当填料的聚合物。密封剂174是不导电的，提供物理支撑，并且在环境上保护半导体管芯124免受外部要素和污染物的影响。根据减去半导体管芯124占据的区域后腔体172的空间要求，一定量的密封剂174被测量。密封剂174在提升的温度下均匀地分散且均匀地分布在腔体172内和半导体管芯124周围。
图4d示出由密封剂174覆盖的复合基板或重构造晶片180。密封剂174可以在图4c说明的对开模具中并且如支持文本中所述形成为复合基板180的一部分。替换地，使用膏料印刷、压缩成型、转移成型、液体密封剂成型、真空层叠或其它合适涂料器，密封剂174可以形成为复合基板180的一部分。密封剂174形成于支撑基板140和半导体管芯124的后表面138上，并且可以在后续背研磨步骤中被减薄。密封剂174也可以被沉积，使得密封剂与后表面138或支撑基板140共平面，并且不覆盖后表面或支撑基板。无论哪种情况，密封剂174促进在密封剂174和半导体管芯124上后续形成扇出堆积互连结构。
在图4e中，通过化学蚀刻、机械剥离、化学机械平坦化(CMP)、机械研磨、热烘烤、UV光、激光扫描或湿法剥落，载板160和界面层162从复合基板180移除，从而促进在半导体管芯124的有源表面130和密封剂174上形成互连结构。
图4e还示出扇出堆积互连结构或RDL的第一部分是通过沉积和图案化绝缘或钝化层184而形成。绝缘层184被共形应用到密封剂174、绝缘层134、半导体管芯124和导电层132，并且具有遵从密封剂174、绝缘层134、半导体管芯124和导电层132的轮廓的第一表面。绝缘层184具有与第一表面相对的第二平坦表面。绝缘层184包含SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构属性的其它材料的一个或多个层。利用PVD、CVD、印刷、旋涂、喷涂、烧结、热氧化或其它合适工艺来沉积绝缘层184。绝缘层184的一部分通过曝光或显影工艺、LDA、蚀刻或其它合适工艺被移除，从而在导电层132上形成开口。该开口露出半导体管芯124的导电层132以用于后续电互连。
导电层186被图案化并且沉积在绝缘层184上和半导体管芯124上，并且布置在绝缘层184中的开口内以填充开口并且接触导电层132。导电层186为包括种子层的一个或多个层，所述种子层包括Al、Cu、Sn、Ni、Au、Ag、钛(Ti)/Cu、钛钨(TiW)/Cu、Ti/镍钒(NiV)/Cu、TiW/NiV/Cu或其它合适的导电材料。导电层186的沉积利用PVD、CVD、电解镀覆、化学镀覆或其它合适工艺。在一个实施例中，导电层186的沉积包括利用种子层的选择性镀覆和光刻。导电层186操作为RDL将来自半导体管芯124的电连接扇出和延伸到半导体管芯124外部的点。
在图4f中，绝缘或钝化层188被共形应用到绝缘层184和导电层186，并且遵从绝缘层184和导电层186的轮廓。绝缘层188包含SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构属性的其它材料的一个或多个层。利用PVD、CVD、印刷、旋涂、喷涂、烧结、热氧化或其它合适工艺来沉积绝缘层188。绝缘层188的一部分通过曝光或显影工艺、LDA、蚀刻或其它合适工艺来移除，从而在绝缘层中形成开口，该开口露出导电层186的部分以用于后续电互连。
图4f还示出，利用蒸发、电解镀覆、化学镀覆、球滴或丝网印刷工艺，导电凸块材料沉积在导电层186上以及绝缘层188中的开口内。凸块材料可以是具有可选助焊剂溶液的Al、Sn、Ni、Au、Ag、铅(Pb)、Bi、Cu、焊料及其组合。例如，凸块材料可以是共熔Sn/Pb、高铅焊料或无铅焊料。利用合适的附连或接合工艺，凸块材料接合到导电层186。在一个实施例中，凸块材料通过将材料加热到其熔点之上而进行回流以形成球面球或凸块190。在一些应用中，凸块190被二次回流以改善与导电层186的电接触。在一个实施例中，凸块190形成于具有润湿层、阻挡层和粘合剂层的UBM上。凸块也可以压缩接合或热压接合到导电层186。凸块190代表可以形成于导电层186上的一种类型的互连结构。互连结构也可以利用接合引线、导电膏料、柱形凸块、微凸块或其它电互连。
合在一起，绝缘层184和188以及导电层186和导电凸块190形成堆积互连结构192。互连结构192内包括的绝缘和导电层的数目取决于电路路由设计的复杂度并且随其变化。因此，互连结构192可以包括任意数目的绝缘和导电层以促进针对半导体管芯124的电互连。在一个实施例中，互连结构192包括在10-300µm范围内的厚度。
在图4g中，可选的载板或临时基板194布置在互连结构192上。载板194包括背研磨胶带、支撑胶带以及包含牺牲基底材料的其它载板，该牺牲基底材料为诸如硅、聚合物、氧化铍、玻璃或用于结构支撑的其它合适的低成本刚性材料。载板194可以包括配置成接收复合基板180和互连结构192的界面层、双面胶带和开口。载板194可选地为图4g-4j所示半导体器件的后续加工步骤提供附加支撑。替换地，在没有载板194的情况下执行半导体器件的后续加工步骤，并且后续加工所需的附加支撑由诸如密封剂174的其它部件提供。
图4g还示出与互连结构192相对的密封剂174的表面198利用研磨机200进行研磨操作，从而平坦化表面并且降低密封剂的厚度。可选地，该研磨操作也移除支撑基板140的一部分。化学蚀刻或CMP工艺也可以用于移除由研磨操作造成的机械损伤并且平坦化密封剂174和支撑基板140。在一个实施例中，支撑基板140包括在100-775µm范围内的厚度。
图4h示出重构造晶片202，其包括半导体管芯124、密封剂174、堆积互连结构192和载板194。支撑基板140或粘合剂142从密封剂174部分地露出并且与密封剂174的与互连结构192相对的表面204共平面。在一个实施例中，支撑基板140或粘合剂142也被露出成为最终半导体封装的一部分。因此，重构造晶片202和载板194利用锯条或激光切割器件被单片化以形成包括露出的支撑基板140或粘合剂142的单个扇出半导体封装。单片化是在载板194通过化学蚀刻、机械剥离、CMP、机械研磨、热烘烤、UV光、激光扫描、湿法剥落或其它合适工艺被移除之前进行。替换地，载板194在完成密封剂174的研磨之后但是在单片化之前被移除。
图4i示出附加支撑层208，其形成在整个重构造晶片202上，包括形成在与互连结构192相对的密封剂174的表面204以及支撑基板140上。支撑层208为纤维增强聚合物基体复合材料或者包括酚醛棉纸、环氧树脂、树脂、玻璃织物、毛面玻璃、碳纤维、聚酯纤维以及例如以交叉或短切格式布置的其它强化纤维或织物的其它合适材料的一个或多个层。支撑层208的纤维增强减小了利用仅仅具有圆形二氧化硅填料的模塑料的结构导致的封装弱点的问题。支撑层208包括核心层并且形成为预制复合板，该预制复合板在一个实施例中包括在约20-80µm范围内的厚度。替换地，支撑层208也作为板、带或膏料应用在重构造晶片202上。支撑层208选择为具有提供翘曲控制和增强封装强度二者的厚度、CTE、机械强度、热属性和绝缘属性。调节支撑层208的各种性质实现了在保护支撑基板140或半导体管芯的后表面138中以及在调节整体fo-WLCSP的有效CTE中的灵活性。
图4i还示出支撑层208，其利用粘合剂或接合层210可选地附连到重构造晶片202。粘合剂层210为环氧树脂或其它粘合剂材料，并且在一个实施例中，具有在5-20µm范围内的厚度并且在重构造晶片202的与互连结构192相对的表面上层叠到支撑基板140和密封剂174。支撑层208和粘合剂层210可选地进行固化工艺。载板194在固化工艺之前或之后移除。
图4j示出来自图4i的不具有可选粘合剂层210的重构造晶片202。图4j另外示出复合基板180、互连结构192、载板194和支撑层208利用锯条或激光切割器件212被单片化成单个薄fo-WLCSP 214。fo-WLCSP 214在载板194通过化学蚀刻、机械剥离、CMP、机械研磨、热烘烤、UV光、激光扫描、湿法剥落或其它合适工艺移除之前被单片化。替换地，载板194在完成密封剂174的研磨之后但是在单片化之前被移除。
图5a示出从单片化图4j所示重构造晶片202得到的，没有载板194的单个fo-WLCSP214。fo-WLCSP 214为薄封装，其为半导体管芯124提供扇出水平电互连并且与现有技术中已知的封装相比提供许多优点。例如，半导体管芯124包括小于或等于450µm的厚度并且促进减小整体封装高度以用于需要减小的封装尺寸的应用。半导体管芯124的最终厚度比fo-WLCSP 214的总厚度与互连结构192和支撑层208的厚度之间的差小至少1µm。支撑基板140布置在半导体管芯124的后表面上并且包括选择为具有非常接近硅的CTE的CTE的材料，例如CTE小于10ppm/K的调谐玻璃。替换地，支撑基板140包括选择为具有类似于或远高于硅的CTE的材料，例如CTE在4-150ppm/K范围内的聚合复合物材料。支撑基板140为半导体管芯124提供支撑。支撑基板140帮助防止减薄的基底基板材料122的破损并且协助半导体管芯124和fo-WLCSP 214的翘曲控制。密封剂174沉积在半导体管芯124周围，并且扇出堆积互连结构形成于密封剂和半导体管芯上。密封剂174的与互连结构192相对的表面198利用研磨机200进行研磨操作，从而平坦化表面并且降低密封剂的厚度，并且可选地移除支撑基板140的一部分。与互连结构192相对的附加支撑层208形成于密封剂174和支撑基板140上，该附加支撑层208保护支撑基板140或半导体管芯的后表面138并且调节fo-WLCSP 214整体的有效CTE。支撑层208的占位区的面积大于半导体管芯124的占位区的面积。与粘合剂层210类似的粘合剂层可选地附连在支撑层208和重构造晶片202之间。
图5b示出从单片化图4h中的重构造晶片202得到的，没有载板194的单个fo-WLCSP216。fo-WLCSP 216不同于图5a的fo-WLCSP 214，因为fo-WLCSP 216不包括可选支撑层208或粘合剂层210。因而，支撑基板140相对于密封剂174露出成为fo-WLCSP 216的外表面的一部分。在密封剂174的一部分在与图4g关联描述的研磨工艺中移除之后，支撑基板140露出。半导体管芯124的最终厚度比fo-WLCSP 216的总厚度与互连结构192的厚度之间的差异小至少1µm。
图6a示出单个fo-WLCSP 220，其类似于在上文与图5a关联描述的、由图4a-4j所描述工艺形成的来自图5a的fo-WLCSP 214。fo-WLCSP 220包括在薄封装内的半导体管芯124，该薄封装为半导体管芯提供扇出水平电互连。fo-WLCSP 220不同于fo-WLCSP 214在于包括与图3f-3h关联如前文所述利用粘合剂152安装到支撑基板150的半导体管芯124，而不是利用支撑基板140和粘合剂142封装半导体管芯124。支撑基板150的面积或占位区大于半导体管芯124的面积或占位区。换言之，半导体管芯124的面积或占位区小于附连到半导体管芯的支撑基板150的单片化部分的面积或占位区。支撑基板150的尺寸和CTE设计成不仅保护半导体管芯124的后表面138，而且产生对fo-WLCSP 220控制封装翘曲的调谐效应。在图6a中支撑基板150形成为实心面板以降低整体封装翘曲并且还促进支撑基板和半导体管芯124的后续成型。因而，单片化的半导体管芯124与支撑基板150一起提供fo-WLCSP 220的减小的高度，并且还提供附加结构支撑以降低封装翘曲并且也促进后续加工和处置。
图6a还示出附加支撑层208，其形成于与互连结构192相对地的密封剂174的表面204上以及支撑基板150上。支撑层208为纤维增强聚合物基体复合材料或者包括酚醛棉纸、环氧树脂、树脂、玻璃织物、毛面玻璃、碳纤维、聚酯纤维以及例如以交叉或短切格式布置的其它强化纤维或织物的其它合适材料的一个或多个层。支撑层208包括核心层并且形成为预制复合板，该预制复合板在一个实施例中包括在约20-80µm范围内的厚度。替换地，支撑层208也作为板、带或膏料应用在重构造晶片202上。支撑层208选择为具有提供翘曲控制和增强封装强度二者的厚度、CTE、机械强度、热属性和绝缘属性。调节支撑层208的各种性质实现了在保护支撑载板150中以及在调节fo-WLCSP 220的有效CTE中的灵活性。如前文参考图4i所述，与粘合剂210类似的可选粘合剂或接合层也布置在支撑层208和支撑基板150之间以及支撑层和密封剂174之间。半导体管芯124的最终厚度比fo-WLCSP 220的总厚度与互连结构192和支撑层208的厚度之间的差异小至少1µm。
图6b示出单个fo-WLCSP 224，其类似于图6a中的fo-WLCSP 220。fo-WLCSP 224不同于fo-WLCSP 220在于，在图6b中支撑基板150形成为具有在外围区域156中形成的开口或孔洞226的面板。开口226布置在半导体管芯的占位区外部并且围绕占位区。开口226延伸完全贯穿位于支撑基板150的相对的第一和第二表面之间的该支撑基板，或者替换地，开口226延伸仅仅部分地贯穿该支撑基板。开口226通过允许密封剂布置在开口内而起作用来降低整体封装翘曲并且促进形成密封剂174。因而，单片化的半导体管芯124与支撑基板150和开口226一起提供fo-WLCSP 224的减小的高度，并且还提供附加结构支撑以降低封装翘曲和促进封装加工和处置。半导体管芯124的最终厚度比fo-WLCSP 224的总厚度与互连结构192和支撑层208的厚度之间的差异小至少1µm。
图6c示出单个fo-WLCSP 230，其类似于图6a中的fo-WLCSP 220。fo-WLCSP 230不同于fo-WLCSP 220在于，fo-WLCSP 230不包括可选支撑层208或粘合剂层210。没有支撑层208，支撑基板150相对于密封剂174露出成为fo-WLCSP 230的外表面的一部分。在密封剂174的一部分在与图4g关联描述的研磨工艺中被移除之后，支撑基板150露出。这样，单片化的半导体管芯124与支撑基板150一起提供fo-WLCSP 230的减小的高度，并且还提供附加结构支撑以降低封装翘曲和促进封装加工和处置。半导体管芯124的最终厚度比fo-WLCSP230的总厚度与互连结构192的厚度之间的差异小至少1µm。
图6d示出单个fo-WLCSP 234，其类似于图6b中的fo-WLCSP 224。fo-WLCSP 234不同于fo-WLCSP 224在于，fo-WLCSP 234不包括可选支撑层208。没有支撑层208，支撑基板150相对于密封剂174露出成为fo-WLCSP 234的外表面的一部分。在密封剂174的一部分在与图4g关联描述的研磨工艺中被移除之后，支撑基板150露出。这样，单片化的半导体管芯124与支撑基板150一起提供fo-WLCSP 234的减小的高度，并且还提供附加结构支撑以降低封装翘曲和促进封装加工和处置。半导体管芯124的最终厚度比fo-WLCSP 234的总厚度与互连结构192的厚度之间的差异小至少1µm。
与图1和2a-2c关联，图7a-7j示出在薄fo-WLCSP中在半导体管芯上形成支撑层的工艺。图7a示出载板或临时基板240的一部分的截面视图，该载板或临时基板包含牺牲基底材料，诸如硅、聚合物、氧化铍、玻璃或用于结构支撑的其它合适的低成本刚性材料。界面层或双面胶带242形成于载板240上作为临时粘合接合膜、蚀刻停止层或热释放层。
在图7b中，来自图3f的半导体管芯124利用例如拾放操作以有源表面130朝向载板的方式安装到界面层242并且安装在载板240上。半导体管芯124被压到界面层242中，使得绝缘层134或半导体管芯124的一部分布置在界面层内并且被界面层围绕。
在图7c中，载板240和半导体管芯124放置于具有多个入口248和250以及腔体252的对开模具246中。载板240放置在对开模具246中，使得半导体管芯124布置在腔体252内。一定量的密封剂或模塑料254在提升的温度和压力下从分配器256通过入口248被注入到腔体252中，注入到半导体管芯124上及周围，以及注入到载板240上。入口250可以是具有用于多余密封剂254的可选真空辅助部258的排气口。密封剂254可以是聚合复合物材料，诸如具有填料的环氧树脂，具有填料的环氧丙烯酸酯，或具有适当填料的聚合物。密封剂254是不导电的，提供物理支撑，并且在环境上保护半导体管芯124免受外部要素和污染物的影响。根据减去半导体管芯124占据的区域后的腔体252的空间要求，一定量的密封剂254被测量。密封剂254在提升的温度下均匀地分散且均匀地分布在腔体252内和半导体管芯124周围。
图7d示出由密封剂254覆盖的复合基板或重构造晶片260。密封剂254可以在图7c说明的对开模具中并且如支持文本中所述形成为复合基板260的一部分。替换地，使用膏料印刷、压缩成型、转移成型、液体密封剂成型、真空层叠或其它合适涂料器，密封剂254可以形成为复合基板260的一部分。密封剂254形成于半导体管芯124的后表面138上，并且可以在后续背研磨步骤中被减薄。密封剂254也可以被沉积，使得密封剂与半导体管芯124的后表面138共平面并且不覆盖后表面。无论哪种情况，密封剂254促进在密封剂254上以及在半导体管芯124的占位区外部后续形成扇出堆积互连结构。
在图7e中，通过化学蚀刻、机械剥离、CMP、机械研磨、热烘烤、UV光、激光扫描或湿法剥落，载板240和界面层242从复合基板260移除，从而促进在半导体管芯124的有源表面130和密封剂254上形成互连结构。
图7e还示出扇出堆积互连结构或RDL的第一部分是通过沉积和图案化绝缘或钝化层264而形成。绝缘层264被共形应用到密封剂254、绝缘层134、半导体管芯124和导电层132，并且具有遵从密封剂254、绝缘层134、半导体管芯124和导电层132的轮廓的第一表面。绝缘层264具有与第一表面相对的第二平坦表面。绝缘层264包含SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构属性的其它材料的一个或多个层。利用PVD、CVD、印刷、旋涂、喷涂、烧结、热氧化或其它合适工艺来沉积绝缘层264。绝缘层264的一部分通过曝光或显影工艺、LDA、蚀刻或其它合适工艺被移除，从而在导电层132上形成开口。该开口露出半导体管芯124的导电层132以用于后续电互连。
导电层266被图案化并且沉积在绝缘层264上和半导体管芯124上，并且布置在绝缘层264中的开口内以填充开口并且接触导电层132。导电层266为包括种子层的一个或多个层，所述种子层包括Al、Cu、Sn、Ni、Au、Ag、Ti/Cu、TiW/Cu、Ti/NiV/Cu、TiW/NiV/Cu或其它合适的导电材料。导电层266的沉积利用PVD、CVD、电解镀覆、化学镀覆或其它合适工艺。在一个实施例中，导电层266的沉积包括利用种子层的选择性镀覆和光刻。导电层266操作为RDL将来自半导体管芯124的电连接扇出和延伸到半导体管芯124外部的点。
在图7f中，绝缘或钝化层268被共形应用到绝缘层264和导电层266，并且遵从
绝缘层264和导电层266的轮廓。绝缘层268包含SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构属性的其它材料的一个或多个层。利用PVD、CVD、印刷、旋涂、喷涂、烧结、热氧化或其它合适工艺来沉积绝缘层268。绝缘层268的一部分通过曝光或显影工艺、LDA、蚀刻或其它合适工艺来移除从而在绝缘层中形成开口，该开口露出导电层266的部分以用于后续电互连。
图7f还示出，利用蒸发、电解镀覆、化学镀覆、球滴或丝网印刷工艺，导电凸块材料沉积在导电层266上以及绝缘层268中的开口内。凸块材料可以是具有可选助焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如，凸块材料可以是共熔Sn/Pb、高铅焊料或无铅焊料。利用合适的附连或接合工艺，凸块材料接合到导电层266。在一个实施例中，凸块材料通过将材料加热到其熔点之上而进行回流以形成球面球或凸块270。在一些应用中，凸块270被二次回流以改善与导电层266的电接触。在一个实施例中，凸块270形成于具有润湿层、阻挡层和粘合剂层的UBM上。凸块也可以压缩接合到导电层266。凸块270代表可以形成于导电层266上的一种类型的互连结构。互连结构也可以利用接合引线、导电膏料、柱形凸块、微凸块或其它电互连。
合在一起，绝缘层264和268以及导电层266和导电凸块270形成互连结构272。互连结构272内包括的绝缘和导电层的数目取决于电路路由设计的复杂度并且随其变化。因此，互连结构272可以包括任意数目的绝缘和导电层以促进针对半导体管芯124的电互连。
在图7g中，可选的载板或临时基板274布置在互连结构272上。载板274包括背研磨胶带、支撑胶带以及包含牺牲基底材料的其它载板，该牺牲基底材料为诸如硅、聚合物、氧化铍、玻璃或用于结构支撑的其它合适的低成本刚性材料。载板274可以包括配置成接收复合基板或重构造晶片260和互连结构272的界面层、双面胶带和开口。载板274可选地为图7g-7j所示半导体器件的后续加工步骤提供附加支撑。替换地，在没有载板274的情况下执行半导体器件的后续加工步骤，并且后续加工所需的附加支撑由诸如密封剂254的其它部件提供。
图7g还示出与互连结构272相对的密封剂254的表面278利用研磨机280进行研磨操作，从而平坦化表面并且降低密封剂的厚度。可选地，该研磨操作也移除半导体管芯124的一部分。化学蚀刻或CMP工艺也可以用于移除由研磨操作造成的机械损伤并且平坦化密封剂254和半导体管芯124。
图7h示出重构造晶片282，其包括半导体管芯124、密封剂254、堆积互连结构272和载板274。半导体管芯124的后表面，例如后表面138或者由图7g的研磨操作露出的后表面从密封剂254部分地露出并且与密封剂254的与互连结构272相对的表面284共平面。
图7i示出支撑层288，其形成在整个重构造晶片282上，包括形成在与互连结构272相对的密封剂254的表面284以及半导体管芯124的后表面上。支撑层288为纤维增强聚合物基体复合材料或者包括酚醛棉纸、环氧树脂、树脂、玻璃织物、毛面玻璃、碳纤维、聚酯纤维以及例如以交叉或短切格式布置的其它强化纤维或织物的其它合适材料的一个或多个层。支撑层288包括核心层并且形成为预制复合板，该预制复合板在一个实施例中包括在约20-80µm范围内的厚度。替换地，支撑层288也作为板、带或膏料应用在重构造晶片282上。支撑层288选择为具有提供翘曲控制和增强封装强度二者的厚度、CTE、机械强度、热属性和绝缘属性。调节支撑层288的各种性质实现了在保护半导体管芯124的后表面中以及在调节整体fo-WLCSP的有效CTE中的灵活性。
图7i还示出支撑层288，其利用粘合剂或接合层290可选地附连到重构造晶片282。粘合剂层290为环氧树脂或其它粘合剂材料，并且在一个实施例中，具有在5-20µm范围内的厚度，包括在10-300ppm/K范围内的CTE，并且在重构造晶片282的与互连结构272相对的表面上层叠到半导体管芯124的后表面和密封剂254。支撑层288和粘合剂层290可选地进行固化工艺。载板274在固化工艺之前或之后移除。
从图7i继续，图7j示出重构造晶片282、互连结构272、载板274、支撑层288和粘合剂290利用锯条或激光切割器件292被单片化成单个薄fo-WLCSP 294。fo-WLCSP 294在载板274通过化学蚀刻、机械剥离、CMP、机械研磨、热烘烤、UV光、激光扫描、湿法剥落或其它合适工艺移除之前被单片化。替换地，载板274在完成密封剂254的研磨之后并且在形成支撑层288之后但是在单片化之前被移除。
图8示出从单片化图7j所示重构造晶片282得到的，没有载板274的单个fo-WLCSP294。fo-WLCSP 294为薄封装，其为半导体管芯124提供扇出水平电互连并且与现有技术中已知的封装相比提供许多优点。例如，半导体管芯124包括小于或等于450µm的厚度并且促进减小整体封装高度以用于需要减小的封装尺寸的应用。密封剂254沉积在半导体管芯124周围，并且扇出堆积互连结构272形成于密封剂和半导体管芯上。密封剂254的与互连结构272相对的表面278利用研磨机280进行研磨操作，从而平坦化表面并且降低密封剂的厚度，并且可选地移除半导体管芯124的一部分。
支撑层288形成于与互连结构272相对的密封剂254和半导体管芯124上从而保护半导体管芯并且帮助防止减薄的基底基板材料122的破损。支撑层288为纤维增强聚合物基体复合材料或者包括酚醛棉纸、环氧树脂、树脂、玻璃织物、毛面玻璃、碳纤维、聚酯纤维以及例如以交叉或短切格式布置的其它强化纤维或织物的其它合适材料的一个或多个层。支撑层288包括核心层并且形成为预制复合板，该预制复合板在一个实施例中包括在约20-80µm范围内的厚度。替换地，支撑层288也作为板、带或膏料应用在重构造晶片282上。支撑层288选择为具有提供翘曲控制和增强封装强度二者的厚度、CTE、机械强度、热属性和绝缘属性。调节支撑层288的各种性质实现了在保护半导体管芯124的后表面中以及在调节整体fo-WLCSP的有效CTE中的灵活性。粘合剂层290可选地附连在支撑层288和重构造晶片282之间。粘合剂层290为环氧树脂或其它粘合剂材料，并且在一个实施例中具有在5-20µm范围内的厚度，在10-300ppm/K范围内的CTE，并且在重构造晶片282的与互连结构272相对的表面上层叠到半导体管芯124的后表面和密封剂254。
图9示出单个fo-WLCSP 298，其类似于图8中的fo-WLCSP 294。fo-WLCSP 298不同于fo-WLCSP 294在于包括粘合剂层300而不是粘合剂层290。粘合剂层300为具有或不具有填料的环氧树脂或其它接合或粘合剂层、膜或膏料，并且在一个实施例中具有在10-50µm范围内的厚度，并且在粘合剂层固化期间在大约1-30%之间收缩。粘合剂层300布置在半导体管芯124和密封剂254的表面284上，使得粘合剂层的第一表面302接触半导体管芯和密封剂。支撑层288形成于粘合剂层300上并且接触粘合剂层的与第一表面302相对的第二表面304，使得粘合剂层布置在支撑层288以及粘合剂和半导体管芯之间，并且附连到支撑层288以及粘合剂和半导体管芯。这样，粘合剂层300在第一表面302和第二表面304两处起到粘合剂作用，以将支撑层288的纤维增强聚合物基体复合板与复合基板260接合。粘合剂层300也起到翘曲平衡层的作用并且被选择为平衡fo-WLCSP 298整体的翘曲。
与图1和2a-2c关联，图10a-10k示出在薄fo-WLCSP中在半导体管芯上形成支撑层的工艺。图10a示出载板或临时基板310的一部分的截面视图，该载板或临时基板包含牺牲基底材料，诸如硅、聚合物、氧化铍、玻璃或用于结构支撑的其它合适的低成本刚性材料。界面层或双面胶带312形成于载板310上作为临时粘合接合膜、蚀刻停止层或热释放层。
图10a还示出在界面层312上形成的支撑层314。支撑层314为纤维增强聚合物基体复合材料或者包括酚醛棉纸、环氧树脂、树脂、玻璃织物、毛面玻璃、碳纤维、聚酯纤维以及例如以交叉或短切格式布置的其它强化纤维或织物的其它合适材料的一个或多个层。支撑层314形成为预制纤维增强复合板，其包括多个冲压式开口或腔体315，并且在一个实施例中支撑层314具有在约20-80µm范围内的厚度。开口315形成为完全贯穿支撑层314并且从支撑层的第一表面延伸到支撑层的与第一表面相对的第二表面。开口315是方形、矩形、圆形、椭圆形、多边形或任何其它形状。开口315的尺寸提供布置在开口之间的支撑层314的宽度。当支撑层314被安装或层叠到载板310上的界面层312时，部分的界面层通过开口315露出，从而为后续安装半导体管芯提供空间。开口315之间的支撑层314的宽度使得后续形成的fo-WLCSP包括从fo-WLCSP的外边缘延伸到开口315并且增强封装的支撑材料的宽度。在一个实施例中，从fo-WLCSP的外边缘延伸到开口315的支撑材料的宽度为至少50µm。支撑层314选择为具有提供翘曲控制和增强封装强度二者的厚度、CTE、机械强度、热属性和绝缘属性。调节支撑层314的各种性质实现了在调节整体fo-WLCSP的有效CTE中的灵活性。
在图10b中，来自图3f的半导体管芯124利用例如拾放操作以有源表面130朝向载板的方式在开口315内安装到界面层312并且安装在载板310上。半导体管芯124安装在开口315内，因为在半导体管芯安装到载板之前，支撑层314安装到载板310和界面层312。半导体管芯124被压到界面层312中，使得绝缘层134或半导体管芯124的一部分布置在界面层内并且被界面层围绕。开口315的面积或占位区大于半导体管芯124的面积或占位区，使得空间或间隙存在于半导体管芯和支撑层314之间。
在图10c中，载板310、半导体管芯124和支撑层314放置于具有多个入口318和320以及腔体322的对开模具316中。载板310放置在对开模具316中，使得半导体管芯124和支撑层314布置在腔体322内。一定量的密封剂或模塑料324在提升的温度和压力下从分配器326通过入口318被注入到腔体322中，注入到半导体管芯124上及周围，以及注入到载板310上。入口320可以是具有用于多余密封剂324的可选真空辅助部328的排气口。密封剂324可以是聚合复合物材料，诸如具有填料的环氧树脂，具有填料的环氧丙烯酸酯，或具有适当填料的聚合物。密封剂324是不导电的，提供物理支撑，并且在环境上保护半导体管芯124免受外部要素和污染物的影响。根据减去半导体管芯124和支撑层314占据的区域的腔体322空间的要求，一定量的密封剂324被测量。密封剂324在提升的温度下均匀地分散且均匀地分布在腔体322内，半导体管芯124周围，支撑层314周围，以及在半导体管芯和支撑层之间存在的空间或间隙中。
图10d示出由密封剂324覆盖的复合基板或重构造晶片330。密封剂324可以在图10c说明的对开模具中并且如支持文本中所述形成为复合基板330的一部分。替换地，用膏料印刷、压缩成型、转移成型、液体密封剂成型、真空层叠或其它合适涂料器，密封剂324可以形成为复合基板330的一部分。密封剂324形成于半导体管芯124的后表面138上，并且可以在后续背研磨步骤中被减薄。密封剂324也可以被沉积，使得密封剂与半导体管芯124的后表面138共平面并且不覆盖后表面。无论哪种情况，密封剂324促进在密封剂324上以及在半导体管芯124的占位区外部后续形成扇出堆积互连结构。
在图10e中，通过化学蚀刻、机械剥离、CMP、机械研磨、热烘烤、UV光、激光扫描或湿法剥落，载板310和界面层312从复合基板330移除，从而促进在半导体管芯124的有源表面130上，在支撑层314上以及在密封剂324上后续形成互连结构。由于移除了载板310和界面层312，支撑层314的表面331和密封剂324的表面332都露出成为复合基板330的外表面的一部分。在一个实施例中，支撑层314的表面331和密封剂324的表面332彼此共平面，并且也与半导体管芯124或绝缘层134共平面。
图10f示出在移除载板310和界面层312之后复合基板330的俯视图，该复合基板330先前以截面视图示于图10e。图10f示出半导体管芯124布置在支撑层314的开口315内。支撑层314的表面331和密封剂324的表面332都露出成为复合基板330的外表面的一部分。密封剂324布置在半导体管芯124和支撑层314之间存在的空间或间隙中。
图10g示出扇出堆积互连结构或RDL的第一部分是通过沉积和图案化绝缘或钝化层334而形成。绝缘层334被共形应用到支撑层314的表面331、密封剂324的第一表面332、绝缘层134、半导体管芯124和导电层132，并且具有遵从支撑层314的表面331、密封剂324的第一表面332、绝缘层134、半导体管芯124和导电层132的轮廓的第一表面。绝缘层334具有与第一表面相对的第二平坦表面。绝缘层334包含SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构属性的其它材料的一个或多个层。利用PVD、CVD、印刷、旋涂、喷涂、烧结、热氧化或其它合适工艺来沉积绝缘层334。绝缘层334的一部分通过曝光或显影工艺、LDA、蚀刻或其它合适工艺被移除，从而在导电层132上形成开口。开口露出半导体管芯124的导电层132以用于后续电互连。
导电层336被图案化并且沉积在绝缘层334上和半导体管芯124上，并且布置在绝缘层334中的开口内以填充开口并且接触导电层132。导电层336为包括种子层的一个或多个层，所述种子层包括Al、Cu、Sn、Ni、Au、Ag、Ti/Cu、TiW/Cu、Ti/NiV/Cu、TiW/NiV/Cu或其它合适的导电材料。导电层336的沉积利用PVD、CVD、电解镀覆、化学镀覆或其它合适工艺。在一个实施例中，导电层336的沉积包括利用种子层的选择性镀覆和光刻。导电层336操作为RDL将来自半导体管芯124的电连接扇出和延伸到半导体管芯124外部的点。
在图10h中，绝缘或钝化层338被共形应用到绝缘层334和导电层336，并且遵从绝缘层334和导电层336的轮廓。绝缘层338包含SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似绝缘和结构属性的其它材料的一个或多个层。利用PVD、CVD、印刷、旋涂、喷涂、烧结、热氧化或其它合适工艺来沉积绝缘层338。绝缘层338的一部分通过曝光或显影工艺、LDA、蚀刻或其它合适工艺被移除，从而在绝缘层中形成开口。开口露出导电层336的部分以用于后续电互连。
图10h还示出，利用蒸发、电解镀覆、化学镀覆、球滴或丝网印刷工艺，导电凸块材料沉积在导电层336上以及绝缘层338中的开口内。凸块材料可以是具有可选助焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如，凸块材料可以是共熔Sn/Pb、高铅焊料或无铅焊料。利用合适的附连或接合工艺，凸块材料接合到导电层336。在一个实施例中，凸块材料通过将材料加热到其熔点之上而进行回流以形成球面球或凸块340。在一些应用中，凸块340被二次回流以改善与导电层336的电接触。在一个实施例中，凸块340形成于具有润湿层、阻挡层和粘合剂层的UBM上。凸块也可以压缩接合到导电层336。凸块340代表可以形成于导电层336上的一种类型的互连结构。互连结构也可以利用接合引线、导电膏料、柱形凸块、微凸块或其它电互连。
合在一起，绝缘层334和338以及导电层336和导电凸块340形成互连结构342。互连结构342中包括的绝缘和导电层的数目取决于电路路由设计的复杂度并且随其变化。因此，互连结构342可以包括任意数目的绝缘和导电层以促进针对半导体管芯124的电互连。
在图10i中，可选的载板或临时基板344布置在互连结构342上。载板344包括背研磨胶带、支撑胶带以及包含牺牲基底材料的其它载板，该牺牲基底材料为诸如硅、聚合物、氧化铍、玻璃或用于结构支撑的其它合适的低成本刚性材料。载板344可以包括配置成接收复合基板或重构造晶片330和互连结构342的界面层、双面胶带和开口。载板344可选地为图10i-10k所示半导体器件的后续加工步骤提供附加支撑。替换地，在没有载板344的情况下执行半导体器件的后续加工步骤，并且后续加工所需的附加支撑由诸如密封剂324的其它部件提供。
图10i还示出密封剂324的与第一表面332相对的第二表面348和互连结构342利用研磨机350进行研磨操作，从而平坦化表面并且降低密封剂的厚度。可选地，研磨操作也移除半导体管芯124的一部分。化学蚀刻或CMP工艺也可以用于移除由研磨操作造成的机械损伤并且平坦化密封剂324和半导体管芯124。
图10j示出重构造晶片352，其包括半导体管芯124、支撑层314、密封剂324、堆积互连结构342和载板344。半导体管芯124的后表面，例如后表面138或者由图10i的研磨操作露出的后表面从密封剂324部分地露出，并且与密封剂324的与互连结构342相对的表面354共平面。
利用印刷、旋涂、喷涂、丝网印刷、层叠、膏料印刷、压缩成型、转移成型、液体密封剂成型、真空层叠或其它合适涂料器，翘曲平衡层358附连到重构造晶片352并且接触密封剂324的表面354和半导体管芯124的后表面。翘曲平衡层358可以是具有或不具有填料的光敏聚合物电介质膜，非光敏聚合物电介质膜，环氧树脂，环氧树脂，聚合物材料，聚合复合物材料(诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯或具有适当填料的聚合物)，热固性塑料层叠或具有类似绝缘和结构属性的其它材料的一个或多个层。在一个实施例中，翘曲平衡层358为包括接合或粘合剂功能的板并且层叠到重构造晶片352。翘曲平衡层358是不导电的，提供物理支撑，控制整体封装翘曲，并且在环境上保护半导体管芯124免受外部要素和污染物的影响。翘曲平衡层358提供结构支撑并且平衡完成的fo-WLCSP上的应力。翘曲平衡层358的翘曲特性(包括翘曲平衡层的厚度和材料属性)根据整体封装配置和设计来调节。在一个实施例中，翘曲平衡层358具有在10-50µm范围内的厚度并且包括在10-300ppm/K范围内的CTE。翘曲平衡层358进行固化工艺。载板344在固化工艺之前或之后移除。
从图10j继续，图10k示出重构造晶片352和翘曲平衡层358利用锯条或激光切割器件360被单片化成单个薄fo-WLCSP 362。fo-WLCSP 362在载板344通过化学蚀刻、机械剥离、CMP、机械研磨、热烘烤、UV光、激光扫描、湿法剥落或其它合适工艺移除之前被单片化。替换地，载板344在完成密封剂324的研磨之后但是在单片化之前被移除。
图11示出从单片化图10k所示重构造晶片352得到的，没有载板344的单个fo-WLCSP 362。fo-WLCSP 362为薄封装，其为半导体管芯提供扇出水平电互连124并且与现有技术中已知的封装相比提供许多优点。例如，半导体管芯124包括小于或等于450µm的厚度并且促进减小整体封装高度以用于需要减小的封装尺寸的应用。支撑层314为包括多个冲压式开口或腔体315的纤维增强聚合物基体复合材料，并且在一个实施例中具有在约20-80µm范围内的厚度。开口315提供半导体管芯124周围的间隙，并且形成位于开口315和fo-WLCSP 362的外边缘之间的支撑层314的宽度364，从而提供fo-WLCSP的翘曲控制并增强强度。在一个实施例中，支撑材料层314包括延伸到fo-WLCSP 362中的至少50µm的宽度364。密封剂324沉积在半导体管芯124周围，并且扇出堆积互连结构形成于密封剂和半导体管芯上。密封剂324的与互连结构342相对的第二表面348利用研磨机350进行研磨操作，从而平坦化表面并且降低密封剂的厚度，并且可选地移除半导体管芯124的一部分。翘曲平衡层358附连到密封剂324的第二表面354和半导体管芯124的后表面。在一个实施例中，翘曲平衡层358为具有在10-50µm范围内的厚度的板，该板包括接合或粘合剂功能。翘曲平衡层358提供结构支撑，控制整体封装翘曲，并且平衡完成的fo-WLCSP上的应力。
图12a示出单个fo-WLCSP 370，其类似于图8中的fo-WLCSP 294。fo-WLCSP 370不同于fo-WLCSP 294在于包括密封剂或模塑料372，该密封剂或模塑料布置在fo-WLCSP 370内半导体管芯124的后表面138上。fo-WLCSP 370为薄封装，其为半导体管芯124提供扇出水平电互连并且与现有技术中已知的封装相比提供许多优点。例如，半导体管芯124包括小于或等于450µm的厚度并且促进减小整体封装高度以用于需要减小的封装尺寸的应用。与图7c至图8所示密封剂254类似的密封剂372被包覆成型(over-mold)并沉积在半导体管芯124周围。扇出堆积互连结构272形成于密封剂372和半导体管芯124上，例如如图7a-7j所示。密封剂372的与互连结构272相对的顶表面，类似于密封剂254的表面278，利用研磨机进行研磨操作从而平坦化表面并且降低密封剂的厚度，例如在图7g中所示。然而，在形成fo-WLCSP370期间密封剂372的研磨不移除半导体管芯124的一部分。反而，在移除密封剂372的一部分之后，密封剂的顶表面374仍布置在半导体管芯124上，使得密封剂372被共形应用到半导体管芯的后表面138并且该后表面相对于密封剂不露出。
与来自图8的支撑层288类似，支撑层376形成于半导体管芯124和密封剂372的与互连结构272相对的表面374上。支撑层376保护半导体管芯124并且帮助防止减薄的基底基板材料122的破损。支撑层376为纤维增强聚合物基体复合材料或者包括酚醛棉纸、环氧树脂、树脂、玻璃织物、毛面玻璃、碳纤维、聚酯纤维以及例如以交叉或短切格式布置的其它强化纤维或织物的其它合适材料的一个或多个层。支撑层376包括核心层并且形成为预制复合板，该预制复合板在一个实施例中包括在约20-80µm范围内的厚度。替换地，支撑层376也作为板、带或膏料被应用。支撑层376选择为具有提供翘曲控制和增强封装强度二者的厚度、CTE、机械强度、热属性和绝缘属性。调节支撑层376的各种性质实现了在保护半导体管芯124中以及在调节fo-WLCSP 370整体的有效CTE中的灵活性。粘合剂或接合层378可选地附连在支撑层376和密封剂372之间。粘合剂层378为环氧树脂或其它粘合剂材料，并且在一个实施例中具有在0-20µm范围内的厚度。当粘合剂层378存在时，该粘合剂层形成于半导体管芯124上并且接触密封剂372的与互连结构272相对的表面374。
图12b示出单个fo-WLCSP 380，其类似于图12a中的fo-WLCSP 370。fo-WLCSP 380不同于fo-WLCSP 370在于形成支撑层376，该支撑层376直接接触半导体管芯124以及与互连结构272相对的密封剂372的表面374，但是不包括粘合剂层378。
图13a示出单个fo-WLCSP 384，其类似于图12a中的fo-WLCSP 370。fo-WLCSP 384不同于fo-WLCSP 370在于包括标记层或背侧标记层386，其布置在与密封剂372相对的支撑层376上并且直接接触支撑层376，从而形成fo-WLCSP 384的外表面。标记层386为绝缘材料、环氧树脂、具有二氧化硅的环氧树脂、具有碳填料的环氧树脂或其它合适材料的一个或多个层，并且利用丝网印刷、旋涂、喷涂、层叠或其它合适工艺作为板、带或膏料应用在支撑层376上。标记层386为黑色、银色、绿色或其它合适颜色。在一个实施例中，标记层386在晶片或面板级在单片化之前应用在支撑层376上。标记层386保护半导体管芯124并且增强fo-WLCSP 384的强度。标记层386还提供在其中形成识别标记以传递产品信息并且实现产品可追溯性的表面。在一个实施例中，在标记层386形成激光标记从而指明制造者名字、批号、公司徽标、制造历史、引脚取向或其它期望信息。
图13b示出单个fo-WLCSP 390，其类似于图13a中的fo-WLCSP 384。fo-WLCSP 390不同于fo-WLCSP 384在于在密封剂372上和半导体管芯124上并且直接接触支撑层376的与互连结构272相对的表面来形成标记层386，但是不包括粘合剂层378。
尽管已经详细说明了本发明的一个或更多实施例，但是本领域技术人员应当意识到，可以在不偏离如随后的权利要求描述的本发明的范围的情况下对那些实施例做出修改和改写。

Claims (10)

1.一种制造半导体器件的方法，包括：
提供包括第一表面的半导体管芯；
在所述半导体管芯的第一表面上形成第一支撑层，其中，所述第一支撑层的侧表面与所述半导体管芯的侧表面共面；
在半导体管芯周围和第一支撑层的侧表面周围形成密封剂，其中，所述第一支撑层的侧表面的方向垂直于所述半导体管芯的第一表面；
平坦化所述密封剂，以减少所述密封剂的厚度，并使得所述密封剂与所述第一支撑层共面；以及
在与所述半导体管芯的第一表面相对的所述半导体管芯的第二表面上方形成互连结构。
2.根据权利要求1所述的方法，其中所述第一支撑层包括在所述密封剂上方的所述第一支撑层的区域中的开口。
3.根据权利要求1所述的方法，还包括在所述第一支撑层上方形成第二支撑层。
4.一种制造半导体器件的方法，包括：
提供半导体管芯；
在半导体管芯上方形成第一支撑层，其中，所述第一支撑层包括硅或玻璃基板，以及所述第一支撑层的侧表面与所述半导体管芯的侧表面共面；
在所述半导体管芯和所述第一支撑层周围形成密封剂，其中，所述密封剂的背面与所述第一支撑层的背面共面；以及
在与所述密封剂的背面和所述第一支撑层的背面相对的所述半导体管芯的有源表面上方形成互连结构。
5.根据权利要求4所述的方法，还包括在所述第一支撑层上方形成第二支撑层，其中所述第二支撑层的侧表面与所述密封剂的侧表面共面。
6.根据权利要求5所述的方法，还包括将所述第二支撑层形成为聚合物基体复合材料。
7.一种半导体器件，包括：
半导体管芯；
在半导体管芯上方形成的第一支撑层，其中所述第一支撑层包括聚合物基复合材料，所述第一支撑层的侧表面与所述半导体管芯的侧表面共面；
在半导体管芯和所述第一支撑层周围形成的密封剂，其中，所述密封剂的背面与所述第一支撑层的背面共面；以及
在与所述第一支撑层的背面和所述密封剂的背面相对的所述半导体管芯的有源表面上方形成的互连结构。
8.根据权利要求7所述的半导体器件，其中所述第一支撑层包括在所述密封剂上方的所述第一支撑层的区域中的开口。
9.根据权利要求7所述的半导体器件，还包括在所述第一支撑层上方形成的第二支撑层。
10.根据权利要求9所述的半导体器件，其中所述第二支撑层包括聚合物基复合材料。
CN202010198703.5A 2012-09-28 2013-08-30 在半导体管芯上形成支撑层的半导体器件和方法 Active CN111508853B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010198703.5A CN111508853B (zh) 2012-09-28 2013-08-30 在半导体管芯上形成支撑层的半导体器件和方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/630,912 US9385102B2 (en) 2012-09-28 2012-09-28 Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
US13/630912 2012-09-28
CN201310385249.4A CN103715104B (zh) 2012-09-28 2013-08-30 在半导体管芯上形成支撑层的半导体器件和方法
CN202010198703.5A CN111508853B (zh) 2012-09-28 2013-08-30 在半导体管芯上形成支撑层的半导体器件和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310385249.4A Division CN103715104B (zh) 2012-09-28 2013-08-30 在半导体管芯上形成支撑层的半导体器件和方法

Publications (2)

Publication Number Publication Date
CN111508853A CN111508853A (zh) 2020-08-07
CN111508853B true CN111508853B (zh) 2024-04-05

Family

ID=50384400

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310385249.4A Active CN103715104B (zh) 2012-09-28 2013-08-30 在半导体管芯上形成支撑层的半导体器件和方法
CN202010198703.5A Active CN111508853B (zh) 2012-09-28 2013-08-30 在半导体管芯上形成支撑层的半导体器件和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310385249.4A Active CN103715104B (zh) 2012-09-28 2013-08-30 在半导体管芯上形成支撑层的半导体器件和方法

Country Status (4)

Country Link
US (2) US9385102B2 (zh)
CN (2) CN103715104B (zh)
SG (2) SG2013059852A (zh)
TW (2) TWI662632B (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299688B2 (en) * 2013-12-10 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices
US9589900B2 (en) * 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US9666522B2 (en) 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
TWI552277B (zh) * 2014-06-04 2016-10-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
US9941219B2 (en) 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
CN104241210A (zh) * 2014-09-29 2014-12-24 华进半导体封装先导技术研发中心有限公司 一种低成本超薄扇出型封装结构及其制作方法
DE102014114520B4 (de) * 2014-10-07 2020-03-05 Infineon Technologies Austria Ag Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
US9824952B2 (en) * 2015-03-31 2017-11-21 Lumens Co., Ltd. Light emitting device package strip
US9502397B1 (en) * 2015-04-29 2016-11-22 Deca Technologies, Inc. 3D interconnect component for fully molded packages
US9520333B1 (en) * 2015-06-22 2016-12-13 Inotera Memories, Inc. Wafer level package and fabrication method thereof
US10056338B2 (en) * 2015-10-27 2018-08-21 Micron Technology, Inc. Methods of forming semiconductor packages including molding semiconductor chips of the semiconductor packages
US10141291B2 (en) * 2015-11-30 2018-11-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
CN105575825A (zh) * 2015-12-24 2016-05-11 合肥祖安投资合伙企业(有限合伙) 芯片封装方法及封装组件
CN105633033B (zh) * 2015-12-25 2018-03-27 通富微电子股份有限公司 半导体晶圆凸点结构的形成方法
CN105633034B (zh) * 2015-12-25 2018-03-27 通富微电子股份有限公司 半导体晶圆凸点结构
KR102487563B1 (ko) * 2015-12-31 2023-01-13 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
KR20180001699A (ko) * 2016-06-27 2018-01-05 에스케이하이닉스 주식회사 웨이퍼 레벨 패키지 및 제조 방법
US10109475B2 (en) * 2016-07-29 2018-10-23 Semiconductor Components Industries, Llc Semiconductor wafer and method of reducing wafer thickness with asymmetric edge support ring encompassing wafer scribe mark
JP7096766B2 (ja) * 2016-08-31 2022-07-06 リンテック株式会社 半導体装置の製造方法
KR102649471B1 (ko) 2016-09-05 2024-03-21 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
TWI622142B (zh) * 2016-11-07 2018-04-21 財團法人工業技術研究院 晶片封裝體以及晶片封裝方法
US10128193B2 (en) * 2016-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10340198B2 (en) * 2017-02-13 2019-07-02 Mediatek Inc. Semiconductor package with embedded supporter and method for fabricating the same
US10515927B2 (en) * 2017-04-21 2019-12-24 Applied Materials, Inc. Methods and apparatus for semiconductor package processing
US10276551B2 (en) * 2017-07-03 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package and method of forming semiconductor device package
CN109075137B (zh) * 2017-07-20 2022-03-01 深圳市汇顶科技股份有限公司 芯片封装结构、芯片模组及电子终端
CN110168717B (zh) * 2017-10-20 2021-08-20 华为技术有限公司 一种芯片封装结构及封装方法
US10741404B2 (en) * 2017-11-08 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10332856B2 (en) * 2017-11-08 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10548230B2 (en) * 2018-01-04 2020-01-28 Micron Technology, Inc. Method for stress reduction in semiconductor package via carrier
US10504841B2 (en) * 2018-01-21 2019-12-10 Shun-Ping Huang Semiconductor package and method of forming the same
KR102506698B1 (ko) * 2018-02-19 2023-03-07 에스케이하이닉스 주식회사 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US10790251B2 (en) * 2018-06-20 2020-09-29 Micron Technology, Inc. Methods for enhancing adhesion of three-dimensional structures to substrates
US10651131B2 (en) 2018-06-29 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
CN108962766B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
CN108962772B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
CN109037082B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US10978424B2 (en) * 2018-08-03 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US10629559B2 (en) * 2018-09-19 2020-04-21 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US20200185322A1 (en) * 2018-12-07 2020-06-11 Texas Instruments Incorporated Semiconductor device connections with sintered nanoparticles
US10943843B2 (en) 2019-01-07 2021-03-09 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
CN111952190B (zh) * 2019-05-16 2022-07-01 矽磐微电子(重庆)有限公司 半导体封装方法
US10998231B2 (en) * 2019-06-13 2021-05-04 Nxp Usa, Inc. Method for increasing semiconductor device wafer strength
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11387373B2 (en) * 2019-07-29 2022-07-12 Nxp Usa, Inc. Low drain-source on resistance semiconductor component and method of fabrication
KR20210020198A (ko) * 2019-08-13 2021-02-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11211341B2 (en) * 2019-12-19 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabrcating the same
US11342282B2 (en) * 2020-02-21 2022-05-24 Advanced Semiconductor Engineering, Inc. Semiconductor device package including a reinforcement structure on an electronic component and method of manufacturing the same
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
CN112771665B (zh) * 2020-04-16 2024-05-24 华为数字能源技术有限公司 封装结构、电动车辆和电子装置
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
TWI747404B (zh) * 2020-07-29 2021-11-21 頎邦科技股份有限公司 半導體封裝方法及封裝結構
US11735554B2 (en) * 2020-08-14 2023-08-22 Sj Semiconductor (Jiangyin) Corporation Wafer-level chip scale packaging structure having a rewiring layer and method for manufacturing the wafer-level chip scale packaging structure
KR20220030551A (ko) 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지
KR20220031233A (ko) 2020-09-04 2022-03-11 삼성전자주식회사 반도체 패키지
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN113471160A (zh) * 2021-06-29 2021-10-01 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
DE102022110501A1 (de) 2022-04-29 2023-11-02 Infineon Technologies Ag Identifikationscodes auf halbleiterchips
TWI827095B (zh) * 2022-06-13 2023-12-21 斯託克精密科技股份有限公司 用以轉移電子元件之裝置、焊接電子元件之方法及製造發光二極體顯示器之方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996894A (zh) * 2009-08-12 2011-03-30 新科金朋有限公司 半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法
CN102270588A (zh) * 2010-06-02 2011-12-07 新科金朋有限公司 在半导体管芯周围形成emi屏蔽层的半导体器件和方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US6501171B2 (en) * 2001-01-30 2002-12-31 International Business Machines Corporation Flip chip package with improved cap design and process for making thereof
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4093818B2 (ja) 2002-08-07 2008-06-04 三洋電機株式会社 半導体装置の製造方法
US7057277B2 (en) * 2003-04-22 2006-06-06 Industrial Technology Research Institute Chip package structure
TWI221330B (en) * 2003-08-28 2004-09-21 Phoenix Prec Technology Corp Method for fabricating thermally enhanced semiconductor device
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
US20070080458A1 (en) * 2005-10-11 2007-04-12 Tsuyoshi Ogawa Hybrid module and method of manufacturing the same
TWI302372B (en) * 2006-08-30 2008-10-21 Polytronics Technology Corp Heat dissipation substrate for electronic device
US7573138B2 (en) * 2006-11-30 2009-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Stress decoupling structures for flip-chip assembly
CN201038148Y (zh) 2007-03-27 2008-03-19 广州友益电子科技有限公司 一种用于三极管的封装框架
US7675182B2 (en) 2007-09-27 2010-03-09 Intel Corporation Die warpage control
US7790503B2 (en) * 2007-12-18 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device module
US8124471B2 (en) * 2008-03-11 2012-02-28 Intel Corporation Method of post-mold grinding a semiconductor package
TWI387014B (zh) * 2008-06-05 2013-02-21 Chipmos Technologies Inc 具有犧牲基板之晶粒重新配置結構及其封裝方法
TWI387074B (zh) * 2008-06-05 2013-02-21 Chipmos Technologies Inc 晶粒堆疊結構及其形成方法
JP5161732B2 (ja) * 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8592992B2 (en) * 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US20100167471A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics Asia Pacific Pte. Ltd. Reducing warpage for fan-out wafer level packaging
CN201417768Y (zh) 2009-06-09 2010-03-03 铜陵丰山三佳微电子有限公司 一种半导体集成电路引线框架
US8034661B2 (en) * 2009-11-25 2011-10-11 Stats Chippac, Ltd. Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
US8604600B2 (en) * 2011-12-30 2013-12-10 Deca Technologies Inc. Fully molded fan-out
JP2012009655A (ja) * 2010-06-25 2012-01-12 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体パッケージの製造方法
US8455991B2 (en) 2010-09-24 2013-06-04 Stats Chippac Ltd. Integrated circuit packaging system with warpage control and method of manufacture thereof
US8105875B1 (en) * 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US9064879B2 (en) * 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
TWI426584B (zh) * 2010-12-22 2014-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI420634B (zh) * 2011-02-24 2013-12-21 Unimicron Technology Corp 封裝結構及其製法
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
US8617927B1 (en) * 2011-11-29 2013-12-31 Hrl Laboratories, Llc Method of mounting electronic chips
US8810024B2 (en) * 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996894A (zh) * 2009-08-12 2011-03-30 新科金朋有限公司 半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法
CN102270588A (zh) * 2010-06-02 2011-12-07 新科金朋有限公司 在半导体管芯周围形成emi屏蔽层的半导体器件和方法

Also Published As

Publication number Publication date
TWI570821B (zh) 2017-02-11
US10297518B2 (en) 2019-05-21
SG10201602273QA (en) 2016-05-30
SG2013059852A (en) 2014-04-28
CN103715104A (zh) 2014-04-09
US20160276238A1 (en) 2016-09-22
TW201417197A (zh) 2014-05-01
TWI662632B (zh) 2019-06-11
CN111508853A (zh) 2020-08-07
US9385102B2 (en) 2016-07-05
TW201717296A (zh) 2017-05-16
US20140091454A1 (en) 2014-04-03
CN103715104B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
CN111508853B (zh) 在半导体管芯上形成支撑层的半导体器件和方法
CN108028225B (zh) 热增强型全模制扇出模组
US10475779B2 (en) Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9177926B2 (en) Semiconductor device and method comprising thickened redistribution layers
CN107731697B (zh) 形成垂直互连结构的方法和半导体器件
US9281259B2 (en) Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in FO-WLCSP
US9576919B2 (en) Semiconductor device and method comprising redistribution layers
CN108257877B (zh) 形成扇出封装体叠层器件的半导体方法和器件
CN108666214B (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
US9318404B2 (en) Semiconductor device and method of forming stress relieving vias for improved fan-out WLCSP package
US20140319679A1 (en) Semiconductor Method and Device of Forming a Fan-Out POP Device with PWB Vertical Interconnect Units
US8916416B2 (en) Semiconductor device and method of laser-marking laminate layer formed over eWLB with tape applied to opposite surface
CN114207791A (zh) 具有垂直互连件的可堆叠全模制半导体结构
TWI528466B (zh) 形成沈積在半導體晶粒上用於應力緩和之絕緣層的半導體裝置及方法
CN108307661B (zh) 全模制的微型化半导体模块
US9230896B2 (en) Semiconductor device and method of reflow soldering for conductive column structure in flip chip package
WO2015138359A1 (en) Semiconductor device and method comprising thickened redistribution layers
US20130113118A1 (en) Semiconductor Device and Method of Forming Sloped Surface in Patterning Layer to Separate Bumps of Semiconductor Die from Patterning Layer
US8502391B2 (en) Semiconductor device and method of making single layer substrate with asymmetrical fibers and reduced warpage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Singapore, Singapore

Applicant after: Stats Chippac Ltd.

Address before: Singapore, Singapore

Applicant before: STATS ChipPAC Pte. Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant