DE102022110501A1 - Identifikationscodes auf halbleiterchips - Google Patents

Identifikationscodes auf halbleiterchips Download PDF

Info

Publication number
DE102022110501A1
DE102022110501A1 DE102022110501.6A DE102022110501A DE102022110501A1 DE 102022110501 A1 DE102022110501 A1 DE 102022110501A1 DE 102022110501 A DE102022110501 A DE 102022110501A DE 102022110501 A1 DE102022110501 A1 DE 102022110501A1
Authority
DE
Germany
Prior art keywords
chip
resist layer
semiconductor
layer
specific identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022110501.6A
Other languages
English (en)
Inventor
Detlef Hofmann
Heiko Assmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022110501.6A priority Critical patent/DE102022110501A1/de
Priority to US18/137,131 priority patent/US20230350309A1/en
Publication of DE102022110501A1 publication Critical patent/DE102022110501A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70541—Tagging, i.e. hardware or software tagging of features or components, e.g. using tagging scripts or tagging identifier codes for identification of chips, shots or wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zum Erzeugen von chip-spezifischen Identifikationscode-Marken auf Halbleiterchips umfasst ein Strukturieren einer Resistschicht über einem Halbleiterwafer durch Laserdirektbelichtung, wodurch chip-spezifische Identifikationscodes in die Resistschicht über Chipbereichen des Halbleiterwafers geschrieben werden. Die strukturierte Resistschicht wird dann entwickelt.

Description

  • Technischer Bereich
  • Diese Offenbarung bezieht sich allgemein auf die Technik von Halbleiterchips und insbesondere auf Techniken zum Aufbringen chip-spezifischer Identifikationscodes auf Halbleiterchips.
  • Hintergrund
  • Das Aufbringen von chip-spezifischen Identifikationscodes auf Chips wird für die Chipverfolgung, die Vorrichtungsverifikation und die Erkennung von Fälschungen auf der Ebene einzelner Einheiten verwendet. Die Kosten für das Aufbringen solcher chip-spezifischen Identifikationscodes können erheblich sein, da für das Aufbringen des Codes zusätzliche Prozessschritte erforderlich sind.
  • Kurzfassung
  • Gemäß einem Aspekt der Offenbarung umfasst ein Verfahren zur Erzeugung von chip-spezifischen Identifikationscode-Marken auf Halbleiterchips en Strukturieren einer Resistschicht über einem Halbleiterwafer durch Laserdirektbelichtung, wodurch chip-spezifische Identifikationscodes in die Resistschicht über Chipbereichen des Halbleiterwafers geschrieben werden, und ein Entwickeln der strukturierten Resistschicht.
  • Gemäß einem weiteren Aspekt der Offenbarung umfasst ein Halbleiterchip ein Halbleitersubstrat, eine permanente Resistschicht über dem Halbleitersubstrat und eine chip-spezifische Identifikationscode-Marke, wobei die chip-spezifische Identifikationscode-Marke in der permanenten Resistschicht ausgebildet ist.
  • Gemäß einem weiteren Aspekt der Offenbarung umfasst ein Halbleiterchip ein Halbleitersubstrat, eine Funktionsschicht über dem Halbleitersubstrat und eine chip-spezifische Identifikationscode-Marke, wobei die chip-spezifische Identifikationscode-Marke als eine Ätzmarke in der Funktionsschicht ausgebildet ist.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen bezeichnen gleiche Bezugsziffern entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen, und/oder sie können selektiv weggelassen werden, wenn sie nicht als unbedingt erforderlich beschrieben werden. Die Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung beispielhaft näher erläutert.
    • 1 ist ein Flussdiagramm, das die Stadien eines beispielhaften Verfahrens zur Erzeugung einer chip-spezifischen Identifikationscode-Marke auf einem Halbleiterchip zeigt.
    • 2 ist eine Draufsicht auf einen Teil eines Halbleiterwafers mit einer Vielzahl von Chipbereichen und auf den Chipbereichen angebrachten chip-spezifischen Identifikationscode-Marken.
    • 3 ist eine vergrößerte Teilansicht von 2, die einen Chipbereich mit seiner chip-spezifischen Identifikationscode-Marke zeigt.
    • 4A ist eine schematische Querschnittsansicht eines beispielhaften Chipbereichs in einem Halbleiterwafer nach einer Chip-Pad-Lithographie.
    • 4B ist eine schematische Draufsicht auf den Chipbereich von 4A, die ein beispielhaftes Chip-Pad-Layout zeigt.
    • 5 ist eine schematische Querschnittsansicht des Chipbereichs der 4A und 4B nach einem Aufbringen einer Resistschicht auf dem Wafer.
    • 6 ist eine schematische Querschnittsansicht des Chipbereichs von 3 entlang der Linie A-A' nach einer Strukturierung und Entwicklung der Resistschicht von 5.
    • 7 ist eine schematische Querschnittsansicht des Chipbereichs der 4A und 4B nach einem Aufbringen einer Hartpassivierungsschicht auf dem Wafer.
    • 8 ist eine schematische Querschnittsansicht des Chipbereichs von 7 nach dem Aufbringen einer Resistschicht über der Hartpassivierungsschicht auf dem Wafer.
    • 9 ist eine schematische Querschnittsansicht des Chipbereichs von 8 nach einem Strukturieren und Entwickeln der Resistschicht von 8 und nach dem Ätzen der Hartpassivierungsschicht.
    • 10 ist eine schematische Querschnittsansicht des Chipbereichs von 9 nach einer (optionalen) Entfernung der Resistschicht.
    • 11 ist ein konturnachgezeichnetes Lichtmikroskop- oder REM-Bild (Rasterelektronenmikroskop) einer strukturierten und entwickelten Resistschicht auf einem Metallpad.
    • 12A ist eine schematische Querschnittsansicht eines weiteren beispielhaften Chipbereichs in einem Halbleiterwafer nach der Chip-Pad-Lithographie.
    • 12B ist eine schematische Draufsicht auf den Chipbereich von 12A, die das Layout des Chip-Pads zeigt.
    • 13A ist eine schematische Querschnittsansicht des beispielhaften Chipbereichs der 12A und 12B in einem Halbleiterwafer nach dem Aufbringen einer Resistschicht auf dem Wafer.
    • 13B ist eine schematische Draufsicht auf den Chipbereich von 13A mit seiner chip-spezifischen Identifikationscode-Marke.
  • Ausführliche Beschreibung
  • Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen beispielhaften Ausführungsformen und Beispiele miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anderes angegeben ist.
  • Wie in dieser Beschreibung verwendet, sind die Begriffe „elektrisch verbunden“ oder „elektrisch gekoppelt“ oder ähnliche Begriffe nicht so zu verstehen, dass die Elemente direkt miteinander in Kontakt stehen; zwischen den „elektrisch verbundenen“ bzw. „elektrisch gekoppelten“ Elementen können Zwischenelemente vorgesehen sein. Gemäß der Offenbarung können die oben genannten und ähnlichen Begriffe jedoch optional auch die spezifische Bedeutung haben, dass die Elemente direkt miteinander kontaktiert sind, d.h. dass keine Zwischenelemente zwischen den „elektrisch verbundenen“ bzw. „elektrisch gekoppelten“ Elementen vorgesehen sind.
  • Ferner können die Begriffe „über“ oder „unter“ in Bezug auf ein Teil, ein Element oder eine Materialschicht, das/die „über“ oder „unter“ einer Oberfläche geformt oder lokalisiert oder angeordnet ist, hier verwendet werden, um zu bedeuten, dass das Teil, das Element oder die Materialschicht „direkt auf“ oder „direkt unter“, d.h. in direktem Kontakt mit der angesprochenen Oberfläche, lokalisiert (z.B. platziert, geformt, angeordnet, abgelagert usw.) ist. Der Begriff „über“ oder „unter“, der in Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das/die „über“ oder „unter“ einer Oberfläche geformt oder lokalisiert ist, kann hier jedoch auch so verwendet werden, dass das Teil, das Element oder die Materialschicht „indirekt auf“ oder „indirekt unter“ der angesprochenen Oberfläche lokalisiert (z.B. platziert, geformt, angeordnet, abgelagert usw.) ist, wobei ein oder mehrere zusätzliche Teile, Elemente oder Schichten zwischen der angesprochenen Oberfläche und dem Teil, dem Element oder der Materialschicht angeordnet sind.
  • Wie in 1 dargestellt, umfasst ein Verfahren zur Erzeugung von chip-spezifischen Identifikationscode-Marken auf Halbleiterchips bei S1 das Strukturieren einer Resistschicht über einem Halbleiter-Wafer durch Laserdirektbelichtung, wodurch chip-spezifische Identifikationscodes in die Resistschicht über Chipbereichen des Halbleiter-Wafers geschrieben werden.
  • Bei S2 wird die strukturierte Resistschicht entwickelt. Beim Entwickeln wird ein Teil des Fotoresists durch eine in der Technik als „Entwickler“ bekannte Lösung entfernt. Genauer gesagt, wenn die Resistschicht aus einem Negativtonresist besteht, werden unbelichtete Bereiche durch den Entwickler entfernt, während im Falle eines Positivtonresists belichtete Bereiche der Resistschicht durch den Entwickler entfernt werden.
  • Laserdirektbelichtung (LDI) ist ein Verfahren, bei dem der Resist direkt mit einem Laserstrahl strukturiert wird. Anders als bei der Fotobelichtung wird bei der LDI-Belichtung kein Fotowerkzeug (z.B. Fotomaske, Reticle usw.) verwendet. Vielmehr wird ein LDI-Belichtungswerkzeug verwendet, bei dem ein Laserstrahl das Muster (Bild) direkt in den Fotoresist schreibt. In der Regel wird ein speziell für die Laserdirektbelichtung entwickelter LDI-Fotoresist verwendet.
  • Die Energie des Laserstrahls beim LDI kann für die Laserablation in der Halbleitertechnologie unzureichend sein. Vielmehr kann die Belichtung des Resists durch den Laserstrahl eine chemische Veränderung des Resists bewirken, durch die die belichteten Teile des Resists im Entwickler entweder löslich oder unlöslich werden (je nach dem Ton des Resists).
  • Der chip-spezifische Identifikationscode (ID) kann allein in der belichteten und entwickelten Resistschicht optisch erkennbar sein. Bei vielen Halbleiterchips ist die Resistschicht eine permanente Schicht, d.h. sie bleibt z.B. als Schutzschicht auf dem Halbleiterchip. In diesem Fall kann der ID-Code in der Resistschicht auf dem späteren Chipprodukt optisch erkennbar sein.
  • Wie weiter unten näher beschrieben wird, ist es jedoch auch möglich, den ID-Code durch Ätzen auf eine darunter liegende Funktionsschicht unter der strukturierten Resistschicht zu übertragen. In diesem Fall kann die strukturierte Resistschicht entfernt werden, sie muss es aber nicht. Die chip-spezifischen ID-Code-Marken auf den Halbleiterchips werden dann allein oder zusätzlich in der geätzten Funktionsschicht gebildet. Dabei ist zu beachten, dass die Übertragung durch den Ätzprozess und nicht durch den Laserprozess erfolgt.
  • Die Funktionsschicht unter der Resistschicht, die durch den Ätzprozess strukturiert wird, kann eine Metallschicht oder eine anorganische dielektrische Schicht (wie z.B. eine Hartpassivierungsschicht aus z.B. SiO2 oder SiN oder einer Mischung davon) oder eine Halbleiterschicht, z.B. eine epitaktische Halbleiterschicht oder eine nicht-epitaktische Halbleiterschicht, die auf einem Substrat abgeschieden ist, oder ein Bulk-Halbleitersubstrat sein.
  • Wie im Folgenden näher beschrieben wird, kann der Halbleiterchip z.B. ein Leistungschip oder ein MEMS-Chip (mikroelektromechanisches System) oder ein CMOS-Logikchip (komplementärer Metalloxid-Halbleiter) sein.
  • Die eindeutigen chip-spezifischen ID-Codes können einen kryptografischen Schlüssel enthalten. Der kryptografische Schlüssel kann die Authentifizierung des Halbleiterchips ermöglichen und kann unter anderem für die Chipverfolgung, die Vorrichtungsverifikation und/oder die Erkennung von Fälschungen verwendet werden.
  • Die jedem Halbleiterchip zugewiesene eindeutige ID-Code-Information kann z.B. in einem Data-Matrix-Code, einem Strichcode, einem QR-Code usw. aufgezeichnet werden. Es ist auch möglich, herkömmliche alphabetische Zeichen und/oder eine Binär- oder Hex-Codierung zu verwenden.
  • Durch die Verwendung eines LDI-Belichtungswerkzeugs zum Aufbringen der eindeutigen chip-spezifischen ID-Code-Marken auf Waferebene kann die Erzeugung der ID-Code-Marken ohne einen zusätzlichen Prozessschritt erfolgen. Das heißt, diese Offenbarung bezieht sich unter anderem auf Prozesse, bei denen der LDI-Lithographieschritt ohnehin und aus anderen Gründen durchgeführt wird und dann zusätzlich zur Erzeugung der ID-Code-Marken auf den Halbleiterchips verwendet wird. Das bedeutet, dass die Erzeugung der chip-spezifischen ID-Code-Marken auf den Halbleiterchips sozusagen „in situ“ während der lithografischen Strukturierung durch LDI, die Teil des regulären Produktionsprozesses ist, erfolgt. Dadurch werden die chip-spezifischen ID-Code-Marken ohne zusätzliche oder nachfolgende Prozessschritte erzeugt, die üblicherweise zum Aufbringen von ID-Code-Marken erforderlich sind.
  • 2 ist eine Draufsicht auf einen Teil eines Halbleiterwafers 10. Der Halbleiterwafer 10 enthält eine Vielzahl von Chipbereichen 100. Die Schnittlinien (Dicing-Straßen) für die Chipvereinzelung sind mit dem Bezugszeichen 190 gekennzeichnet.
  • Der Halbleiterwafer 10 kann aus einem oder mehreren bestimmten Halbleitermaterialien hergestellt werden, z.B. Si, SiC, SiGe, Ge, GaN, GaAs, InAs usw. und anderen Verbindungshalbleitern. Insbesondere kann der Halbleiterwafer 10 aus einem WBG-Halbleitermaterial (Wide Bandgap) wie z.B. SiC, GaN und vielen III-V- und II-VI-Verbindungshalbleitern mit einer großen Bandlücke hergestellt werden.
  • Wie in 3 gezeigt, kann die Oberfläche des Halbleiterwafers 10 durch eine strukturierte Resistschicht 120 gebildet werden. Die Resistschicht 120 kann aus einem LDI-Fotoresist bestehen oder ein solcher sein. Wie bereits erwähnt, kann die Resistschicht 120 ein Positivtonresist (bei dem die belichteten Strukturen entfernt werden) oder ein Negativtonresist (bei dem die belichteten Strukturen verbleiben) sein.
  • Die Resistschicht 120 wird zum Beispiel für die Freilegung von Chip-Pads strukturiert. Beispielsweise werden ein oder mehrere Lastelektroden-Pads und/oder ein oder mehrere Steuer-Pads auf dem Chipbereich 100 freigelegt. Beispielsweise werden eine erste Reihe von Source-Pads 130A, eine zweite Reihe von Source-Pads 130B und ein großflächiges zentrales Source-Pad 130C durch entfernte Bereiche der Resistschicht 120 freigelegt. Ferner kann das Pad-Layout der Resistschicht 120 eine oder mehrere Öffnungen für ein oder mehrere Gate-Pads 140A, 140B enthalten. Es ist anzumerken, dass das Pad-Layout der 2 und 3, wie es von der strukturierten und entwickelten Resistschicht 120 bereitgestellt wird, in vielfältigen verschiedenen Formen gestaltet werden kann.
  • Die Resistschicht 120 enthält außerdem eine chip-spezifische ID-Code-Marke 150 über jedem Chipbereich 100, d.h. innerhalb des Umrisses (entsprechend den Schnittlinien 190) des Chipbereichs 100. Bei der ID-Code-Marke 150 kann es sich beispielsweise um einen klassischen Strichcode, einen QR-Code oder einen branchenüblichen Data-Matrix-Code handeln. In anderen Beispielen kann die ID-Code-Marke 150 durch alphabetische Zeichen und/oder binäre oder hexadezimale Kodierung gebildet werden.
  • Die strukturierte und entwickelte Resistschicht 120 kann auch andere Informationen enthalten, wie z.B. Informationen über den Wafer oder die in den Chipbereichen 100 integrierten Halbleiterbauelemente. Solche beispielhaften Informationen, z.B. in Form von Buchstaben und Zahlen, sind durch das Bezugszeichen 170 gekennzeichnet.
  • Die 4A und 4B zeigen einen Chipbereich 100 des Halbleiterwafers 10 nach der Herstellung des Chip-Pads. Der Halbleiterwafer 10 und damit jeder Chipbereich 100 umfasst ein Halbleitersubstrat 110. Das Bezugszeichen 130 bezeichnet eine erste Last-Pad-Elektrode und das Bezugszeichen 140 bezeichnet eine Control-Pad-Elektrode des Chips 100. Eine zweite Last-Pad-Elektrode 160 kann an einer Hauptoberfläche des Chipbereichs (Wafer) gegenüber der Hauptoberfläche angeordnet sein, an der die erste Last-Pad-Elektrode 130 und die Steuer-Pad-Elektrode 140 angeordnet sind. Im Folgenden wird ohne Verlust der Allgemeingültigkeit davon ausgegangen, dass die erste Last-Pad-Elektrode z.B. eine Source-Pad-Elektrode ist, die Control-Pad-Elektrode 140 z.B. eine Gate-Pad-Elektrode und die zweite Last-Pad-Elektrode 160 z.B. eine Drain-Pad-Elektrode ist.
  • Die Source-Pad-Elektrode 130 kann einen überwiegenden Teil der oberen Hauptfläche des Chipbereichs 100 bedecken. Die Source-Pad-Elektrode 130 wird in der Technik auch als Source-Platte bezeichnet.
  • Die Source-Pad-Elektrode 130, die Gate-Pad-Elektrode 140 und/oder die Drain-Pad-Elektrode 160 können z.B. aus jedem geeigneten Metall bestehen, das in der Halbleitertechnologie verwendet wird, z.B. aus Cu oder Al.
  • Wie in den 4A, 4B gezeigt, kann der Chipbereich 100 als vertikale Vorrichtung ausgeführt sein, d.h. eine Vorrichtung, bei der der Hauptstrom in einer Richtung senkrecht zu den Hauptflächen des Chipbereichs 100 fließt. Es ist jedoch auch möglich, dass der Chipbereich 100 als horizontale Vorrichtung ausgebildet ist, bei der alle Pad-Elektroden 130, 140, 160 an der oberen Hauptfläche des Chipbereichs 100 angeordnet sind.
  • Wie bereits erwähnt, kann in anderen Beispielen die erste Last-Pad-Elektrode 130 z.B. eine Drain-Pad-Elektrode und/oder die zweite Last-Pad-Elektrode 160 z.B. eine Source-Pad-Elektrode sein. Somit kann die Zuordnung der Last-Pad-Elektroden 130, 160 zu Source und Drain getauscht werden.
  • 5 zeigt die Resistschicht 120, die auf der Hauptoberfläche des Chipbereichs 100 aufgebracht ist. In der Regel bedeckt die Resistschicht 120 den gesamten Halbleiterwafer 10, von dem in 5 nur ein Chipbereich 100 dargestellt ist.
  • 6, die als Querschnittsansicht entlang der Linie A-A' von 3 betrachtet werden kann, zeigt die Resistschicht 120 nach der Strukturierung und Entwicklung. Wie bereits erwähnt, wird die Strukturierung mit Hilfe der LDI-Technologie durchgeführt. Im gezeigten Beispiel dient LDI dazu, das Pad-Layout des Chips 100 zu definieren, z.B. ein verteiltes Source-Pad-Layout, wie es durch die Reihe der Source-Pads 130A und 130B, das zentrale Source-Pad 130C, und ein verteiltes Gate-Pad-Layout, wie es durch die Gate-Pads 140A, 140B dargestellt ist. Optional können weitere Strukturen, wie z.B. die Information 170, mit der LDI-Technologie aufgebracht werden. Darüber hinaus wird LDI gemäß der Offenbarung verwendet, um die chip-spezifische ID-Code-Marke 150 zu erzeugen. Zu diesem Zweck werden den digitalen Daten, die den üblichen LDI-Prozess steuern, digitale Daten hinzugefügt, die jede chip-spezifische ID-Code-Marke repräsentieren. Für die Erzeugung der ID-Marke müssen keine zusätzlichen Schritte in der Halbleitertechnologie durchgeführt werden.
  • Nach dem Zerteilen des Wafers entlang der Schnittlinien 190 sind die einzelnen Halbleiterchips (entsprechend den Chipbereichen 100 auf dem Wafer) bereits markiert. Eine zusätzliche Markierung auf Chip- oder Bauelementeebene ist nicht erforderlich.
  • In vielen Fällen verbleibt die Resistschicht 120 als permanente Schicht auf den Halbleiterchips, so dass die chip-spezifischen ID-Code-Marken 150 auf dem späteren Produkt erkennbar sind. In anderen Fällen, in denen die Resistschicht 120 entfernt wird, kann die LDI-Technologie jedoch auch für die Zuordnung von chip-spezifischen ID-Code-Marken 150 zu Halbleiterchips verwendet werden.
  • In den 7 bis 10 werden Beispiele für die Übertragung von Merkmalen, die durch die Strukturierung der Resistschicht 120 definiert wurden, auf eine Funktionsschicht 180 unterhalb der strukturierten Resistschicht beschrieben. In 7 ist die Funktionsschicht 180 beispielsweise und ohne Verlust der Allgemeinheit eine anorganische dielektrische Schicht. In anderen Beispielen kann die Funktionsschicht 180 z.B. eine Metallschicht oder eine Halbleiterschicht sein oder durch das Bulk-Halbleitersubstrat 110 als solches gebildet werden.
  • Bezugnehmend auf 8 ist die Resistschicht 120 auf die Funktionsschicht 180 aufgebracht. Um Wiederholungen zu vermeiden, wird auf die Beschreibung von 5 verwiesen.
  • In 9 wird die Resistschicht 120 mittels LDI strukturiert und entwickelt. Um Wiederholungen zu vermeiden, wird auf die Beschreibung von 6 verwiesen.
  • Wie in 9 dargestellt, werden die in der strukturierten und entwickelten Resistschicht 120 definierten Merkmale durch einen Ätzprozess in die Funktionsschicht 180 übertragen. Auf diese Weise können alle Strukturen der Resistschicht 120 (vgl. 6) in die Funktionsschicht 180 übertragen werden. Dieser Prozess umfasst insbesondere die Ausbildung der chip-spezifischen ID-Code-Marke 150 in der Funktionsschicht 180. Die chip-spezifische ID-Code-Marke 150 in der Funktionsschicht 180 ist eine Ätzmarke, d.h. die Wände der ID-Code-Marke 150 sind charakteristisch für einen Materialabtrag durch Ätzen.
  • In einem Beispiel (9) kann die chip-spezifische ID-Code-Marke 150 in beiden Schichten 120, 180, d.h. in der strukturierten Resistschicht 120 und der strukturierten Funktionsschicht 180 ausgebildet werden. In diesem Fall verbleibt die Resistschicht 120 zumindest teilweise auf dem Chipbereich 100.
  • In anderen Beispielen (10) kann die Resistschicht 120 entfernt werden. Die chip-spezifische ID-Code-Marke 150 kann dann ausschließlich als Ätzmarke in der darunter liegenden Funktionsschicht 180 ausgebildet sein.
  • Im Allgemeinen kann die Resistschicht 120 die oberste Schicht auf dem Halbleiterwafer 10 sein oder in einem früheren Stadium der Waferverarbeitung aufgebracht (und z.B. entfernt) werden, gefolgt von der Abscheidung weiterer Schichten. Folglich kann die darunter liegende Funktionsschicht 180 beispielsweise eine Schicht sein, die auf dem Halbleiterchip freiliegt (und somit für eine optische Inspektion geeignet ist), oder eine vergrabene Schicht, die an der Oberfläche des späteren Halbleiterchips visuell nicht erkennbar ist. Im letzteren Fall, wenn die darunter liegende Funktionsschicht 180 z.B. eine Metallschicht ist, kann die chip-spezifische ID-Code-Marke 150 mit anderen Mitteln als der optischen Inspektion erkannt werden, z.B. mit Röntgenstrahlen oder Infrarotlicht.
  • Die Funktionsschicht 180 kann z.B. durch einen Schichtstapel aus mehreren Schichten (nicht dargestellt) realisiert werden. In diesem Fall kann die chip-spezifische ID-Code-Marke 150 in einem solchen Schichtenstapel gebildet werden.
  • 11 zeigt ein konturnachgezeichnetes Lichtmikroskop- oder SEM-Bild einer strukturierten und entwickelten Resistschicht 120 über einer Metallschicht wie z.B. der Source-Pad-Elektrode 130 (mit einem in der Figur hinzugefügten Skalenraster von 10 µm Abstand). 11 zeigt, dass eine Strukturbreite von wenigen µm, z.B. gleich oder größer als 1 µm und/oder gleich oder kleiner als 5 µm, in beispielhaften Resiststrukturen 1110 erreicht werden kann. Wie in der Technik bekannt, ist die minimale Strukturbreite, die durch LDI erreicht werden kann, größer als die minimale Strukturbreite der konventionellen Phototool-Lithographie.
  • In den oben beschriebenen Beispielen wird die chip-spezifische ID-Code-Marke 150 z.B. auf einen Leistungshalbleiterchip aufgebracht. Da der Chipbereich 100 von Leistungshalbleiterchips typischerweise genügend Platz für die ID-Code-Marke 150 bietet, ist es in diesem Fall ohne weiteres möglich, die ID-Code-Marke 150 entweder in der Resistschicht 120 und/oder in einer darunter liegenden Funktionsschicht 180, z.B. in einer dielektrischen Schicht oder einer Metallschicht, anzubringen.
  • Der Leistungshalbleiterchip kann z.B. einen Leistungstransistor und/oder eine Leistungsdiode enthalten. Der Leistungstransistorchip kann beispielsweise ein MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) oder ein IGBT (Bipolartransistor mit isoliertem Gate) oder ein HEMT (Transistor mit hoher Elektronenbeweglichkeit) sein.
  • In anderen Beispielen kann die chip-spezifische ID-Code-Marke 150 auch anderen Halbleiterchips wie z.B. MEMS-Chips und/oder CMOS-Logik-Chips zugewiesen werden.
  • Die 12A bis 13B zeigen einen CMOS-Logikchipbereich 1200 in einem Halbleiterwafer 10 (siehe 2 und 3, der CMOS-Logikchipbereich 1200 entspricht dem Chipbereich 100). Wie in den 12A und 12B dargestellt, kann der CMOS-Logikchipbereich 1200 ein Metall-Interconnect 1210 enthalten, das aus einer Vielzahl von Metallisierungsschichten besteht. Das Metall-Interconnect 1210 verbindet die einzelnen Bauelemente (Transistoren, Kondensatoren, Widerstände usw. - nicht dargestellt) im CMOS-Logik-Chipbereich 1200 mit den Die-Pads 1220. An einer Hauptoberfläche des CMOS-Logikchipbereichs 1200 kann eine große Anzahl von Die-Pads 1220 freiliegend sein. Wie in den 13A und 13B gezeigt, können die Die-Pads 1220 durch Öffnungen in der Resistschicht 120 (die z.B. eine Lötstoppschicht sein kann) definiert sein.
  • Ähnlich wie in den zuvor beschriebenen Beispielen kann die chip-spezifische ID-Code-Marke 150 in der Resistschicht 120 während des Öffnens der (durchgehenden) Resistschicht 120 zur Freilegung der Die-Pads 1220 gebildet werden. Um Wiederholungen zu vermeiden, wird auf die obige Beschreibung verwiesen. Die Erzeugung der chip-spezifischen ID-Code-Marke 150 in der (permanenten) Resistschicht 120 ermöglicht die Einsparung von Chipfläche im Vergleich zu herkömmlichen Ansätzen, bei denen eine chip-spezifische ID im CMOS-Logikchip während der FEOL (frontend of line)-Verarbeitung durch z.B. Fuses oder andere integrierte Vorrichtungen gebildet wird.
  • BEISPIELE
  • Die folgenden Beispiele beziehen sich auf weitere Aspekte der Offenbarung:
  • Beispiel 1 ist ein Verfahren zum Erzeugen von chip-spezifischen Identifikationscode-Marken auf Halbleiterchips, wobei das Verfahren umfasst: Strukturieren einer Resistschicht über einem Halbleiterwafer durch Laserdirektbelichtung, wodurch chip-spezifische Identifikationscodes in die Resistschicht über Chipbereichen des Halbleiterwafers geschrieben werden; und Entwickeln der strukturierten Resistschicht.
  • In Beispiel 2 kann der Gegenstand von Beispiel 1 optional beinhalten, dass die Resistschicht eine oberste Resistschicht ist, die für eine Freilegung des Chip-Pads verwendet wird.
  • In Beispiel 3 kann der Gegenstand von Beispiel 1 oder 2 optional beinhalten, dass die Resistschicht aus einem Negativton-Resist besteht.
  • In Beispiel 4 kann der Gegenstand von Beispiel 1 oder 2 optional beinhalten, dass die Resistschicht aus einem Positivton-Resist besteht.
  • In Beispiel 5 kann der Gegenstand jedes vorhergehenden Beispiels optional beinhalten, dass die Strukturierung eine minimale Strukturierungsbreite von gleich oder größer als 1 µm aufweist.
  • In Beispiel 6 kann der Gegenstand jedes vorhergehenden Beispiels optional beinhalten, dass die für die Laserdirektbelichtung eingesetzte Laserstrahlenergie für eine Laserablation in der Halbleitertechnologie nicht ausreicht.
  • In Beispiel 7 kann der Gegenstand eines der vorhergehenden Beispiele optional beinhalten, dass die chip-spezifische Identifikationscode-Marke auf dem Chip optisch sichtbar ist.
  • In Beispiel 8 kann der Gegenstand jedes vorhergehenden Beispiels optional beinhalten, dass die strukturierte Resistschicht permanent auf dem Wafer verbleibt und die chip-spezifischen Identifikationscode-Marken auf den Halbleiterchips in der entwickelten Resistschicht gebildet werden.
  • In Beispiel 9 kann der Gegenstand eines der Beispiele 1 bis 7 optional beinhalten, dass Merkmale, die durch das Strukturieren der Resistschicht definierten werden, durch Ätzen in eine Funktionsschicht unterhalb der strukturierten Resistschicht übertragen werden; und dass die strukturierte Resistschicht entfernt wird, wobei die chip-spezifischen Identifikationscode-Marken auf den Halbleiterchips in der geätzten Schicht gebildet werden.
  • In Beispiel 10 kann der Gegenstand eines der Beispiele 1 bis 8 optional ferner eine Übertragung von Merkmalen, die durch Strukturieren der Resistschicht definiert wurden, in eine Funktionsschicht unterhalb der strukturierten Resistschicht durch Ätzen umfassen.
  • In Beispiel 11 kann der Gegenstand von Beispiel 9 oder 10 optional beinhalten, dass die Funktionsschicht eine Metallschicht ist.
  • In Beispiel 12 kann der Gegenstand von Beispiel 9 oder 10 optional beinhalten, dass die Funktionsschicht eine anorganische dielektrische Schicht ist.
  • In Beispiel 13 kann der Gegenstand von Beispiel 9 oder 10 optional beinhalten, dass die Funktionsschicht eine Halbleiterschicht ist.
  • In Beispiel 14 kann der Gegenstand jedes vorhergehenden Beispiels optional beinhalten, dass die Chipbereiche Leistungschipbereiche oder MEMS-Chipbereiche sind.
  • In Beispiel 15 kann der Gegenstand von Beispiel 1 bis 13 optional beinhalten, dass die Chipbereiche CMOS-Logik-Chipbereiche sind.
  • In Beispiel 16 kann der Gegenstand jedes vorhergehenden Beispiels optional beinhalten, dass die chip-spezifischen Identifikationscodes einen kryptographischen Schlüssel zur Authentifizierung des Halbleiterchips umfassen.
  • Beispiel 17 ist ein Halbleiterchip, der ein Halbleitersubstrat, eine permanente Resistschicht über dem Halbleitersubstrat und eine chip-spezifische Identifikationscode-Marke umfasst, wobei die chip-spezifische Identifikationscode-Marke in der permanenten Resistschicht ausgebildet ist.
  • In Beispiel 18 kann der Gegenstand von Beispiel 17 optional beinhalten, dass die permanente Resistschicht die oberste Resistschicht des Halbleiterchips ist, die für das Chip-Pad-Layout strukturiert ist.
  • In Beispiel 19 kann der Gegenstand von Beispiel 18 optional beinhalten, dass die chip-spezifische Identifikationscode-Marke auf dem Chip optisch sichtbar ist.
  • Beispiel 20 ist ein Halbleiterchip, der ein Halbleitersubstrat, eine Funktionsschicht über dem Halbleitersubstrat und eine chip-spezifische Identifikationscode-Marke aufweist, wobei die chip-spezifische Identifikationscode-Marke als eine Ätzmarke in der Funktionsschicht ausgebildet ist.
  • In Beispiel 21 kann der Gegenstand von Beispiel 20 optional beinhalten, dass die Funktionsschicht eine Metallschicht oder eine anorganische dielektrische Schicht oder eine Halbleiterschicht ist.
  • In Beispiel 22 kann der Gegenstand von Beispiel 17 bis 21 optional beinhalten, dass der Chip ein Leistungschip oder ein MEMS-Chip oder ein CMOS-Logikchip ist.
  • Obwohl hier spezielle Ausführungsformen dargestellt und beschrieben wurden, wird der Fachmann erkennen, dass eine Vielzahl alternativer und/oder äquivalenter Ausführungsformen anstelle der abgebildeten und beschriebenen speziellen Ausführungsformen verwendet werden können, ohne den Umfang der vorliegenden Erfindung zu verlassen. Die vorliegende Anmeldung soll alle Anpassungen oder Variationen der hierin beschriebenen speziellen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt wird.

Claims (22)

  1. Verfahren zum Erzeugen von chip-spezifischen Identifikationscode-Marken auf Halbleiterchips, wobei das Verfahren umfasst: Strukturieren einer Resistschicht über einem Halbleiterwafer durch Laserdirektbelichtung, wodurch chip-spezifische Identifikationscodes in die Resistschicht über Chipbereichen des Halbleiterwafers geschrieben werden; und Entwickeln der strukturierten Resistschicht.
  2. Verfahren nach Anspruch 1, wobei die Resistschicht eine oberste Resistschicht ist, die für eine Freilegung des Chip-Pads verwendet wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Resistschicht aus einem Negativton-Resist besteht.
  4. Verfahren nach Anspruch 1 oder 2, wobei die Resistschicht aus einem Positivton-Resist besteht.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Strukturieren eine minimale Strukturierungsbreite von gleich oder größer als 1 µm aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die für die Laserdirektbelichtung eingesetzte Laserstrahlenergie für eine Laserablation in der Halbleitertechnologie nicht ausreicht.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die chip-spezifische Identifikationscode-Marke auf dem Chip optisch sichtbar ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die strukturierte Resistschicht permanent auf dem Wafer verbleibt und die chip-spezifischen Identifikationscode-Marken auf den Halbleiterchips in der entwickelten Resistschicht gebildet werden.
  9. Verfahren nach einem der Ansprüche 1 bis 7, das ferner umfasst: Übertragen von Merkmalen, die durch Strukturieren der Resistschicht definiert werden, in eine Funktionsschicht unter der strukturierten Resistschicht durch Ätzen; und Entfernen der strukturierten Resistschicht, wobei die chip-spezifischen Identifikationscode-Marken auf den Halbleiterchips in der geätzten Schicht gebildet werden.
  10. Verfahren nach einem der Ansprüche 1 bis 8, das ferner umfasst: Übertragung von Merkmalen, die durch Strukturieren der Resistschicht definiert wurden, in eine Funktionsschicht unter der strukturierten Resistschicht durch Ätzen.
  11. Verfahren nach Anspruch 9 oder 10, wobei die Funktionsschicht eine Metallschicht ist.
  12. Verfahren nach Anspruch 9 oder 10, wobei die Funktionsschicht eine anorganische dielektrische Schicht ist.
  13. Verfahren nach Anspruch 9 oder 10, wobei die Funktionsschicht eine Halbleiterschicht ist.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Chipbereiche Leistungschipbereiche oder MEMS-Chipbereiche sind.
  15. Verfahren nach einem der Ansprüche 1 bis 13, wobei die Chipbereiche CMOS-Logik-Chipbereiche sind.
  16. Verfahren nach einem der vorhergehenden Ansprüche, wobei die chip-spezifischen Identifikationscodes einen kryptographischen Schlüssel zur Authentifizierung des Halbleiterchips umfassen.
  17. Halbleiterchip, der umfasst: ein Halbleitersubstrat; eine permanente Resistschicht über dem Halbleitersubstrat; und eine chip-spezifische Identifikationscode-Marke, wobei die chip-spezifische Identifikationscode-Marke in der permanenten Resistschicht ausgebildet ist.
  18. Halbleiterchip nach Anspruch 17, wobei die permanente Resistschicht die oberste Resistschicht des Halbleiterchips ist, die für das Chip-Pad-Layout strukturiert ist.
  19. Halbleiterchip nach Anspruch 17 oder 18, wobei die chip-spezifische Identifikationscode-Marke auf dem Chip optisch sichtbar ist.
  20. Halbleiterchip, der aufweist: ein Halbleitersubstrat; eine Funktionsschicht über dem Halbleitersubstrat; und eine chip-spezifische Identifikationscode-Marke, wobei die chip-spezifische Identifikationscode-Marke als Ätzmarke in der Funktionsschicht ausgebildet ist.
  21. Halbleiterchip nach Anspruch 20, wobei die Funktionsschicht eine Metallschicht oder eine anorganische dielektrische Schicht oder eine Halbleiterschicht ist.
  22. Halbleiterchip nach einem der Ansprüche 17 bis 21, wobei der Chip ein Leistungschip oder ein MEMS-Chip oder ein CMOS-Logikchip ist.
DE102022110501.6A 2022-04-29 2022-04-29 Identifikationscodes auf halbleiterchips Pending DE102022110501A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102022110501.6A DE102022110501A1 (de) 2022-04-29 2022-04-29 Identifikationscodes auf halbleiterchips
US18/137,131 US20230350309A1 (en) 2022-04-29 2023-04-20 Identification codes on semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022110501.6A DE102022110501A1 (de) 2022-04-29 2022-04-29 Identifikationscodes auf halbleiterchips

Publications (1)

Publication Number Publication Date
DE102022110501A1 true DE102022110501A1 (de) 2023-11-02

Family

ID=88306611

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022110501.6A Pending DE102022110501A1 (de) 2022-04-29 2022-04-29 Identifikationscodes auf halbleiterchips

Country Status (2)

Country Link
US (1) US20230350309A1 (de)
DE (1) DE102022110501A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001054194A1 (en) 2000-01-20 2001-07-26 Zavitan Semiconductors, Inc. Personalized hardware
US20160276238A1 (en) 2012-09-28 2016-09-22 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Supporting Layer Over Semiconductor Die in Thin Fan-Out Wafer Level Chip Scale Package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001054194A1 (en) 2000-01-20 2001-07-26 Zavitan Semiconductors, Inc. Personalized hardware
US20160276238A1 (en) 2012-09-28 2016-09-22 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Supporting Layer Over Semiconductor Die in Thin Fan-Out Wafer Level Chip Scale Package

Also Published As

Publication number Publication date
US20230350309A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
DE102015114918B4 (de) Verfahren zum Durchführen einer OPC
DE60127029T2 (de) Ausrichtungsverfahren, Verfahren zur Inspektion von Überlagerungsfehlern und Photomaske
DE102006040280B4 (de) Überlagerungstarget für Lithografie mit polarisiertem Licht
DE102009039128B4 (de) Ausrichtungsmarkierungs-Anordnung und Ausrichtungsmarkierungs-Aufbau
DE69921254T2 (de) Mikrovorrichtung und strukturelle Komponenten derselben
DE69212888T2 (de) Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken
DE102015116124B4 (de) Lithografie-Verfahren zur Trennung eines Elements durch Schrumpfung des Linienendes
DE102013108876B4 (de) Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
DE69615642T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE10195745T5 (de) Eine neue chromfreie Wechselmaske zur Produktion von Halbleiter-Bauelement Features
DE102022110501A1 (de) Identifikationscodes auf halbleiterchips
DE10046911A1 (de) Photomaske, Photomaskenpaar, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014105364A1 (de) Verfahren und system zum modifizieren einer schaltungsverdrahtungsanordnung auf der basis einer elektrischen messung
DE19608211B4 (de) Verfahren zur Ausbildung von feinen Metallmustern in Halbleitereinrichtungen
DE10051719C2 (de) Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen
DE10130786C1 (de) Laser-Programmierung integrierter Schaltkreise sowie zugehöriger integrierter Schaltkreis
DE10356693A1 (de) Verfahren zum Erzeugen eines Abbildungsfehler vermeidenden Maskenlayouts für eine Maske
DE102020102282B3 (de) Halbleitervorrichtung mit ausrichtungspads und verfahren zu deren herstellung
DE102014210380A1 (de) Anzeigepanel, Verfahren zu seiner Herstellung und Flüssigkristallanzeigepanel
DE10128269A1 (de) Eine Chipflächen-Justierstruktur
DE112019002781T5 (de) Transistoranordnungen
DE10160458B4 (de) Maske mit programmierten Defekten und Verfahren zu deren Herstellung
DE112021005457T5 (de) Verfahren zur herstellung eines satzes von elektronischen komponenten auf der vorderseite eines halbleitersubstrats
DE102018209579B9 (de) Elektronische vorrichtung und verfahren zum herstellen derselben
DE4408507A1 (de) Lithografisches Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication