DE102020102282B3 - Halbleitervorrichtung mit ausrichtungspads und verfahren zu deren herstellung - Google Patents

Halbleitervorrichtung mit ausrichtungspads und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102020102282B3
DE102020102282B3 DE102020102282.4A DE102020102282A DE102020102282B3 DE 102020102282 B3 DE102020102282 B3 DE 102020102282B3 DE 102020102282 A DE102020102282 A DE 102020102282A DE 102020102282 B3 DE102020102282 B3 DE 102020102282B3
Authority
DE
Germany
Prior art keywords
layer
alignment pad
semiconductor
semiconductor device
hardness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020102282.4A
Other languages
English (en)
Inventor
Daniel Maurer
Andreas Kleinbichler
Nicole Schulze-Ollmert
Christof Altstaetter
Oliver Blank
Juergen Bostjancic
Thomas Beyreder
Josef Liegl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102020102282.4A priority Critical patent/DE102020102282B3/de
Priority to US17/152,988 priority patent/US11616032B2/en
Priority to CN202110123543.2A priority patent/CN113206064A/zh
Application granted granted Critical
Publication of DE102020102282B3 publication Critical patent/DE102020102282B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0217—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03015—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the bonding area, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/051 - H01L2224/05191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

Halbleitervorrichtung mit einem Halbleitersubstrat, das eine Hauptoberfläche aufweist, über der eine Mehrzahl von Die-Pads und mindestens ein Ausrichtungspad zur optischen Prozesssteuerung für Halbleiterwafer-Testen angeordnet sind. Das Ausrichtungspad hat eine Härte, die kleiner ist als eine Härte der Mehrzahl von Die-Pads.

Description

  • Technischer Bereich
  • Diese Offenbarung betrifft allgemein das Gebiet von Halbleitervorrichtungen und des Testens von Halbleitervorrichtungen, und insbesondere das Gebiet der Herstellung von Halbleitervorrichtungen mit Ausrichtungspads für das Wafer-Testen.
  • Hintergrund
  • Die letzten Stadien der Wafer-Herstellung umfassen mehrere Tests, die durchgeführt werden müssen, bevor der Wafer in Dies (Chips) zerlegt wird. Einige dieser Tests werden in einem so genannten Wafer-Tester durchgeführt. Während des Wafer-Testens werden Testnadeln aufgesetzt und mit den Die-Pads auf dem Wafer in Druckkontakt gebracht, um eine elektrische Verbindung mit den Die-Pads und den im Wafer gebildeten integrierten Schaltkreisen (ICs) herzustellen. Um eine korrekte Ausrichtung der Die-Pads und der Testnadeln zu gewährleisten, werden die Abdrücke der Testnadeln auf den Die-Pads durch optische Inspektion beobachtet und die Positionen der Abdrücke zur Ausrichtung ausgewertet.
  • Ist die Pad-Metallisierung zu hart, ist der Abdruck nicht oder nur schwer sichtbar. In diesem Fall kann die Position des Auftreffens der Nadel auf dem Die-Pad nicht oder nur mit unzureichender Sicherheit gemessen werden. Die Schwierigkeit, Kratzspuren der Nadel auf einem harten Die-Pad zu erkennen, ist auch in US 9 146 273 B2 beschrieben.
  • Überblick
  • Gemäß einem Aspekt der Offenbarung umfasst eine Halbleitervorrichtung ein Halbleitersubstrat, das eine Hauptoberfläche aufweist, über der eine Mehrzahl von Die-Pads und mindestens ein Ausrichtungspad zur optischen Prozesssteuerung für das Halbleiterwafer-Testen angeordnet sind. Das Ausrichtungspad weist eine Härte auf, die kleiner ist als eine Härte der Mehrzahl von Die-Pads. Dabei weist das mindestens eine Ausrichtungspad eine strukturierte Abdruckschicht auf. Nach anderen Ausführungsformen weist das mindestens eine Ausrichtungspad eine unstrukturierte Abdruckschicht auf oder es weist eine erste Abdruckschicht und eine zweite Abdruckschicht aus unterschiedlichen Materialien auf, wobei die erste Abdruckschicht strukturiert ist und die zweite Abdruckschicht durchgehend ist.
  • Gemäß einem anderen Aspekt der Offenbarung umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung das Ausbilden einer Mehrzahl von Die-Pads über eine Hauptoberfläche eines Halbleiterwafers. Das Verfahren umfasst ferner das Ausbilden von mindestens einem Ausrichtungspad für die optische Prozesssteuerung für das Testen von Halbleiterwafern über der Hauptoberfläche des Halbleiterwafers. Das Ausrichtungspad weist eine Härte auf, die kleiner ist als eine Härte der Mehrzahl von Die-Pads. Das Bilden des mindestens einen Ausrichtungspads umfasst das Strukturieren einer Abdruckschicht des mindestens einen Ausrichtungspads unter Verwendung von Lithographie.
  • Noch einem weiteren Aspekt der Offenbarung zufolge umfasst ein Verfahren zum Durchführung der optischen Prozesssteuerung für das Testen von Halbleiterwafern ein Druckkontaktieren von Testnadeln auf einer Mehrzahl von Die-Pads und mindestens einem Ausrichtungspad, die über einer Hauptoberfläche eines Halbleiterwafers angeordnet sind. Das mindestens eine Ausrichtungspad weist eine Härte auf, die kleiner ist als eine Härte der Mehrzahl von Die-Pads, wobei das mindestens eine Ausrichtungspad eine strukturierte Abdruckschicht umfasst. Das Verfahren umfasst ferner ein Bestimmen der Position eines Nadelabdrucks auf dem mindestens einen Ausrichtungspad durch optische Inspektion der strukturierten Abdruckschicht.
  • Figurenliste
  • Die Elemente der Zeichnungen sind im Verhältnis zueinander nicht unbedingt maßstabsgerecht. Gleiche Bezugszeichen bezeichnen einander entsprechende oder ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen und/oder können selektiv weggelassen werden können, wenn sie nicht als unbedingt erforderlich beschrieben werden. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung exemplarisch detailliert beschrieben.
    • 1A ist eine schematische Querschnittsdarstellung einer beispielhaften Halbleitervorrichtung.
    • 1B ist eine schematische Querschnittsdarstellung einer beispielhaften Halbleitervorrichtung.
    • 2 ist eine schematische Draufsicht eines beispielhaften Halbleiterwafers.
    • 3 ist eine vergrößerte Draufsicht auf den exemplarischen Halbleiterwafer aus 2.
    • 4A-4B sind schematische Querschnittsansichten, die eine beispielhafte Wafer-Testeinrichtung für das Wafer-Testen vor und nach dem Aufsetzen einer Testkarte auf einen Wafer zeigen.
    • 5 ist eine schematische Querschnittsdarstellung einer beispielhaften optischen Inspektionssteuereinheit der Wafer-Testeinrichtung der 4A-4B.
    • 6 ist eine Darstellung, die sichtbare Abdrücke auf Ausrichtungspads zeigt, wie sie durch optische Inspektion zu erkennen sind.
    • 7 ist eine schematische Querschnittsansicht und eine schematische Draufsicht eines beispielhaften Ausrichtungspads, das eine strukturierte Abdruckschicht enthält.
    • 8 ist eine schematische Querschnittsansicht eines beispielhaften Schichtstapels einer strukturierten Abdruckschicht eines beispielhaften Ausrichtungspads.
    • 9A-9B sind konturkonforme Rasterelektronenmikroskop-Aufnahmen einer strukturierten Abdruckschicht vor und nach dem Druckkontakt mit einer Testnadel.
    • 10 ist eine schematische Querschnittsansicht und eine schematische Draufsicht eines beispielhaften Ausrichtungspads, das eine unstrukturierte Abdruckschicht enthält.
    • 11 ist eine schematische Querschnittsansicht und eine schematische Draufsicht eines beispielhaften Ausrichtungspads mit einer unstrukturierten Abdruckschicht und einer rahmenförmigen oberen Schicht.
    • 12 ist eine schematische Querschnittsansicht und eine schematische Draufsicht eines beispielhaften Ausrichtungspads, das eine strukturierte erste Abdruckschicht und eine durchgehende zweite Abdruckschicht enthält, wobei das Ausrichtungspad von dem freigelegten Substrat eingerahmt ist.
    • 13 ist eine schematische Querschnittsansicht und eine schematische Draufsicht eines beispielhaften Ausrichtungspads mit einer strukturierten ersten Abdruckschicht und einer durchgehenden zweiten Abdruckschicht, wobei das Ausrichtungspad von der durchgehenden zweiten Abdruckschicht eingerahmt wird.
    • 14 ist eine schematische Querschnittsansicht und eine schematische Draufsicht eines Ausrichtungspads mit einer strukturierten ersten Abdruckschicht und einer unstrukturierten zweiten Abdruckschicht, wobei das Ausrichtungspad von der unstrukturierten zweiten Abdruckschicht eingerahmt wird.
    • 15 ist eine schematische Querschnittsansicht und eine schematische Draufsicht eines Ausrichtungspads mit einer unstrukturierten ersten Abdruckschicht und einer unstrukturierten zweiten Abdruckschicht, wobei das Ausrichtungspad von der unstrukturierten zweiten Abdruckschicht eingerahmt wird.
    • 16 ist ein Flussdiagramm, das die Schritte eines Verfahrens zur Durchführung der optischen Prozesssteuerung oder -kontrolle für das Testen von Halbleiterwafern darstellt.
  • Detaillierte Beschreibung
  • Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen beispielhaften Ausführungsformen und Beispiele miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben ist.
  • Unter Bezugnahme auf 1A kann eine Halbleitervorrichtung 100_1 ein Halbleitersubstrat 110 und eine Mehrzahl von Die-Pads 120 umfassen, die über einer Hauptoberfläche 110A des Halbleitersubstrats 110 angeordnet sind. Weiterhin ist ein Ausrichtungspad (Justagepad) 150 über der Hauptoberfläche 110A des Halbleitersubstrats 110 angeordnet. Das Ausrichtungspad 150 hat eine Härte, die kleiner ist als eine Härte der Mehrzahl der Die-Pads 120. Die Hauptoberfläche 110A des Halbleitersubstrats 110 kann z.B. ein Halbleitermaterial aufweisen oder aus einem solchen bestehen, insbesondere monokristallines Silizium (z.B. epitaktisches Silizium), polykristallines Silizium oder amorphes Silizium.
  • Das Halbleitersubstrat 110 wurde zuvor prozessiert, so dass integrierte Schaltkreise (ICs) in oder auf dem Halbleitersubstrat 110 bereitgestellt werden. Bei den ICs (nicht gezeigt) kann es sich um Transistoren, Dioden usw. handeln. Die ICs können monolithisch in das Halbleitersubstrat 110 integriert sein. Jeder der ICs kann elektrisch mit mehreren Die-Pads 120 verbunden sein. Das heißt, die Die-Pads 120 können für Input/Output (I/O)-Verbindungen, Stromversorgungsverbindungen usw. für die ICs dienen.
  • Das Halbleitersubstrat 110 kann ein Wafer sein, z.B. ein Wafer, der bereits im Front-End einer Halbleiterfertigungslinie bearbeitet wurde. Nach einer anderen Möglichkeit kann das Halbleitersubstrat 110 ein Chip sein, d.h. ein Halbleiterchip, der aus einem Halbleiterwafer herausgeschnitten wurde.
  • Die ICs (nicht gezeigt) können z.B. Leistungs-ICs, Logik-ICs, optische ICs, MEMS-(mikro-elektro-mechanische Systeme)ICs usw. darstellen.
  • Wie weiter unten näher erläutert wird, bestehen die Die-Pads 120 aus einem elektrisch leitenden Material, das relativ hart ist. Zum Beispiel können die Die-Pads 120 eine Schicht aus Wolfram oder Wolframlegierung oder Titan oder Titanlegierung oder Polysilizium enthalten.
  • Auf der anderen Seite besteht das Ausrichtungspad 150 aus einem Material, das weicher ist als das Material der Die-Pads 120. Wie weiter unten ausführlicher erläutert wird, ermöglicht die Einbeziehung der „weichen“ Ausrichtungspads 150 eine verbesserte Prozesssteuerung oder -kontrolle beim Testen von Halbleiterwafern.
  • Genauer gesagt ist das Ausrichtungspad 150 so ausgelegt, dass es einen sichtbaren Abdruck erzeugt, wenn es beim Testen von Halbleiterwafern mit einer Testnadel unter Druck kontaktiert wird. Dieser sichtbare Abdruck ermöglicht die Erkennung und Steuerung der Position des Halbleiterwafers relativ zu einer Testkarte (Testkarte), an der die Testnadel(n) angebracht ist (sind). Auf der anderen Seite können die Die-Pads 120 so hart sein, dass sie keinen sichtbaren Abdruck - oder nur einen kaum sichtbaren Abdruck - erzeugen, wenn sie beim Testen des Halbleiter-Wafers von einer Testnadel unter Druck kontaktiert werden.
  • Mit anderen Worten müssen die „regulären“ Die-Pads 120 nicht für die Durchführung der optischen Prozesssteuerung oder -kontrolle beim Testen von Halbleiter-Wafern verwendet werden, da sie keinen Abdruck erzeugen, wenn sie von einer Abtastnadel unter Druck kontaktiert werden, der ausreichend sichtbar ist, um die Position der Nadel auf dem Die-Pad 120 durch optische Inspektion zuverlässig zu bestimmen. Genauer gesagt ergaben Aufsetzversuche mit einer Testkarte, die Testnadeln aus Wolfram enthält, die auf ein Wolfram-Die-Pad 120 mit einer Die-Paddicke von 200 nm gedrückt wurden, Eindringtiefen im Bereich von etwa 17 nm (bei 50 µm Übersteuerung) bis etwa 22 nm (bei 100 µm Übersteuerung). Solche Abdrücke sind nur mit hochvergrößernder Rasterelektronenmikroskopie (REM) oder mit Rasterkraftmikroskopie (AFM) sichtbar, aber nicht durch optische Inspektion.
  • Um dieses Defizit zu beheben, wird (werden) das (die) weichere(n) Ausrichtungspad(s) 150 auf der Hauptoberfläche 110A des Substrats 110 hinzugefügt, um die Bildung von Nadelabdrücken auf dem Substrat 110 zu ermöglichen, die zur Bestimmung und gegebenenfalls zur Einstellung der Position des Halbleitersubstrats 110 relativ zur Testkarte verwendet werden können.
  • In 1A umfasst das Ausrichtungspad 150 ein Material, das speziell auf dem Substrat 110 für die Erzeugung einer Abdruckschicht des Ausrichtungspads 150 abgelagert wurde.
  • Die Ausrichtungspads 150 haben möglicherweise keine elektrische Funktionalität. Das heißt, selbst wenn das Ausrichtungspad 150 ein elektrisch leitendes Material umfasst, darf das Ausrichtungspad 150 nicht mit einem im Halbleitersubstrat 110 implementierten IC elektrisch verbunden sein.
  • 1B zeigt eine beispielhafte Halbleitervorrichtung 100_2. Die Halbleitervorrichtung 100_2 ist der Halbleitervorrichtung 100_1 ähnlich, mit der Ausnahme, dass das Ausrichtungspad 150 in der Halbleitervorrichtung 100_2 eine Abdruckschicht enthält, die als ein Teil einer bereits vorhandenen Substratschicht 112 ausgebildet ist, die die Hauptoberfläche 110A des Substrats 110 bedeckt. Zum Beispiel kann die bereits vorhandene Substratschicht 112 eine Vollmaterial-Halbleiterschicht sein, wie z.B. eine monokristalline, polykristalline oder amorphe Halbleiterschicht. Die bereits existierende Substratschicht 112 kann in anderen Beispielen eine bereits existierende Lithographieschicht und/oder eine Hartpassivierungsschicht sein, wie z.B. eine Schicht aus einem Material auf der Basis von Siliziumoxid oder Siliziumnitrid oder einer Kombination davon. Das Ausrichtungspad 150 kann aus der bereits vorhandenen Substratschicht 112 gebildet werden, indem die bereits vorhandene Substratschicht 112 lokal prozessiert wird, um die gewünschte (z.B. reduzierte) Härte des Ausrichtungspads 150 zu erhalten.
  • Andere Merkmale und Eigenschaften des Halbleitersubstrats 100_2 können identisch mit den Merkmalen und Eigenschaften sein, wie sie oben für die Halbleitervorrichtung 100_1 beschrieben sind, und es wird auf die obige Beschreibung verwiesen, um Wiederholungen zu vermeiden.
  • Bei der Halbleitervorrichtung 100_1 und bei der Halbleitervorrichtung 100_2 kann die geringere Härte des Ausrichtungspads 150 im Vergleich zu den Die-Pads 120 auf verschiedene Weise erreicht werden. Gemäß einer Möglichkeit enthält das Ausrichtungspad 150 eine Abdruckschicht aus einem Material mit einer intrinsisch geringeren Härte als die Härte des Materials der Die-Pads 120. Das heißt, die Abdruckschicht des Ausrichtungspads 150 kann einfach aus einem intrinsisch weicheren Material bestehen als das Padmaterial der Die-Pads 120. Zum Beispiel kann die Abdruckschicht des Ausrichtungspads 150 ein weiches Metallmaterial (z.B. AlCu) oder ein Polymermaterial aufweisen oder aus einem solchen bestehen.
  • Nach einer anderen Möglichkeit kann eine funktionelle Abdruckschicht eines Ausrichtungspads 150 auch aus einem „harten“ Material bestehen, das durch Strukturierung weich gemacht wird. Die Erzeugung einer Struktur von ausreichend kleiner Strukturbreite in der Abdruckschicht reduziert die Härte der Abdruckschicht, indem die Abdruckschicht brüchig gemacht wird. Dies führt dazu, dass die (strukturierte) Abdruckschicht bei Druckkontaktierung durch eine Testnadeln sichtbare Abdrücke erzeugt. Die Strukturierung der Abdruckschicht kann auf vielfältige Weise erfolgen, z.B. durch Lithographie oder andere Mikrostrukturierungstechniken oder durch gezieltes Erzeugen der Abdruckschicht, um eine poröse Struktur herbeizuführen.
  • Die oben genannten Konzepte und weiteren Ansätze werden anhand von Beispielen, die in Verbindung mit den 7 bis 15 beschrieben werden, näher erläutert.
  • 2 zeigt einen beispielhaften Halbleiter-Wafer 200. Wie bereits erwähnt, kann das Halbleitersubstrat 110 der Halbleiterwafer 200 oder ein Teil desselben sein. Der Halbleiterwafer 200 kann aus jedem beliebigen Halbleitermaterial bestehen, z.B. aus Si, SiC, SiGe, GaAs, GaN, AlGaN, InGaAs, InAlAs usw.
  • Auf dem Halbleiterwafer 200 ist eine Mehrzahl von ICs 210 (Halbleiterchips) z.B. gitterförmig ausgebildet. Weiterhin enthält der Halbleiterwafer 200 Nicht-Chip-Bereiche 220. Nicht-Chip-Bereiche 220 befinden sich normalerweise auf einem äußeren peripheren Teil des Halbleiterwafers 200 (siehe 2). Wie in 3 dargestellt, können Nicht-Chip-Bereiche 220 jedoch auch durch Kerf-Bereiche 320 (d.h. Sägestraßen-Bereiche) gebildet werden und/oder um Dummy-Chips 310 herum vorgesehen werden. Zum Beispiel sind Dummy-Chips 310 Testchips, die beim Wafertest verwendet werden.
  • Wie in 3 dargestellt, können sich die Ausrichtungspads 150 in solchen Nicht-Chip-Regionen 220 befinden. Außerdem können sich die Ausrichtungspads 150 in PCM-Block-Regionen 330 befinden. PCM-Blöcke sind mit Widerständen, Induktivitäten, Kondensatoren und Transistoren unterschiedlicher Größe ausgestattet und an vielen Stellen auf dem Halbleiterwafer 200 verteilt. PCM-Blöcke ermöglichen es, die Qualität des Herstellungsprozesses über den gesamten Halbleiterwafer 200 zu überprüfen.
  • Ferner ist zu beachten, dass sich die PCM-Block-Regionen 330 mit einer peripheren Region 212 der ICs 210 überschneiden oder überlappen können. D.h. für den Fall, dass sich die Ausrichtungspads 150 in einer PCM-Block-Region 330 befinden, und möglicherweise auch in anderen Fällen, können die Ausrichtungspads 150 oder ein Teil davon noch an einigen der ICs 210 vorhanden sein, d.h. an einigen der aus dem Halbleiterwafer 200 herausgeschnittenen Halbleiterchips.
  • 4A zeigt eine Querschnittsansicht einer beispielhaften Wafer-Testeinrichtung 400 für das Testen von Halbleiterwafern. Die Wafer-Testeinrichtung 400 kann einen Halter 410, einen Wafer-Träger (Chuck) 420 und einen Manipulator 450 umfassen, der so ausgelegt ist, dass der Abstand zwischen dem Halter 410 und dem Wafer-Träger 420 variiert werden kann. Am Halter 410 kann eine Testkarte 430 angebracht sein. Die Testkarte 430 kann einen Testnadelträger 431 und eine Mehrzahl von Testnadeln 432 enthalten, die am Testnadelträger 431 befestigt sind. Die Testnadeln 432 können vom Auslegertyp mit einem Auslegerabschnitt 432_1 und einem Spitzenabschnitt 432_2 sein.
  • Beim Wafer-Testen wird ein Wafer 200 auf den Wafer-Träger 420 gelegt. Dann führt die Wafer-Testeinrichtung 400, wie in 4B dargestellt, ein Aufsetzen der Testkarte 430 auf dem Wafer 200 durch. Beim Aufsetzen werden die Spitzen an den Spitzenabschnitten 432_2 der Testnadeln 432 auf die Die-Pads gedrückt. Das Aufsetzen kann mit dem Manipulator 450 durchgeführt werden. Die Übersteuerung (d.h. der Versatz von dem initialen Testnadel-auf-Die-Pad Kontakt bis zur Einstellposition der Wafer-Testeinrichtung 400) kann präzise gemessen und gesteuert werden. Die Übersteuerung entspricht der Kraft, die von der Spitze der Testnadel 432 auf das Die-Pad ausgeübt wird.
  • Da die Positionen der Die-Pads je nach Typ der herzustellenden Halbleitervorrichtung variabel sind, ist es notwendig, verschiedene Testkarten 430 für verschiedene Typen von ICs 210 oder verschiedene Typen von Halbleiterwafern 200 zu verwenden, die getestet werden sollen. Außerdem kann es notwendig sein, die Testkarten 430 jedes Mal zu wechseln, wenn ein anderer Typ von ICs 210 oder Halbleiterwafer 200 getestet werden soll.
  • Wenn eine Testkarte 430 neu in die Wafer-Testeinrichtung 400 zum Testen von ICs 210 auf einem entsprechenden Halbleiterwafer 200 eingesetzt wird, muss die Testkarte 430 möglicherweise so ausgerichtet werden, dass ein korrektes Positionsverhältnis zwischen den Testnadeln 432 (oder genauer gesagt, deren Spitzen) und den Die-Pads auf dem Halbleiterwafer 200 hergestellt wird. Diese Ausrichtung muss vorgenommen werden, um zu gewährleisten, dass die Spitzen der Testnadeln 432 beim Wafer-Testen exakt auf den Die-Pads aufgedrückt werden.
  • Konventionell erfolgt eine solche Ausrichtung der Testnadeln 432 (bzw. der Testkarte 430 bei Befestigung am Halter 410) durch Bestimmung der Abdrücke der Spitzen der Testnadeln 432 auf den Die-Pads. Die Bestimmung der Position der Abdrücke auf den Die-Pads erfolgt durch optische Inspektion. Zu diesem Zweck wird nach dem Aufsetzen der Testkarte 430 auf den Halbleiterwafer 200, wie in 4B dargestellt, der Halbleiterwafer 200 mit den Abdrücken auf den Die-Pads einer optischen Inspektion unterzogen, um die Abdrücke zu erkennen und die Positionen der Abdrücke auf den Die-Pads zu bestimmen.
  • Wie in 5 dargestellt, kann die optische Inspektion in einer optischen Inspektionseinheit 500 durchgeführt werden, die z.B. in die Wafer-Testeinrichtung 400 integriert werden kann. Die optische Inspektionseinheit 500 kann eine Kamera 510 aufweisen, die so ausgelegt ist, dass sie ein Bild (oder ein Teilbild) des Halbleiterwafers 200 (oder, bezogen auf die 1A-1B, der Hauptoberfläche 110A des Halbleitersubstrats 110) aufnimmt. Die optische Inspektionseinheit 500 kann ferner eine Einheit zur Abdruckerkennung und Positionsberechnung (nicht gezeigt) enthalten, die die Bilddaten empfängt und so ausgelegt ist, dass sie eine digitale Bildverarbeitung zur Erkennung der Abdrücke auf den Die-Pads und zur Bestimmung ihrer jeweiligen Positionen durchführt. Die optische Inspektionseinheit 500 kann so ausgelegt sein, dass sie Abdrücke auf den Die-Pads erkennt, die ohne REM und/oder AFM sichtbar sind, z.B. Abdrücke, die eine Eindringtiefe von 50 nm oder mehr aufweisen können.
  • Darüber hinaus kann die Wafer-Testeinrichtung 400 mit einem Controller (nicht gezeigt) ausgestattet sein, der so ausgelegt ist, dass er den Halbleiterwafer 200 gemäß den erfassten und berechneten Positionen der Abdrücke auf den Die-Pads ausrichtet. Das heißt, wenn die Abdrücke einen gewissen seitlichen Versatz von den Mitten der Die-Pads haben, wird die Position der Testkarte 430 am Halter 410 relativ zum Halbleiterwafer 200 und/oder die Position des Halbleiterwafers 200 auf dem Wafer-Träger 420 so eingestellt, dass die Testnadeln 432 korrekt mit den Die-Pads auf dem Halbleiterwafer 200 ausgerichtet sind.
  • Dieser Ansatz beruht erkennbar auf der Fähigkeit der Die-Pad, (ausreichend) sichtbare Abdrücke zu erzeugen, wenn sie von den Testnadeln 432 unter Druck kontaktiert werden. Konventionell verwendete AlCu Die-Pads sind beispielsweise dafür bekannt, solche sichtbaren Abdrücke zu erzeugen. Wenn die Die-Pads jedoch aus einem Material mit einer etwas höheren Härte bestehen (oder wenn die Testnadeln 432 aus einem weicheren Material bestehen und/oder mit einer kleineren Übersteuerung betrieben werden), sind die Abdrücke auf den regulären Die-Pads möglicherweise nicht ausreichend sichtbar (oder überhaupt nicht sichtbar), um einen zuverlässigen Betrieb (oder überhaupt einen Betrieb) der optischen Inspektionseinheit 500 zu gewährleisten. Es ist zu beachten, dass die Testnadel 432 aus dem gleichen (harten) Material wie die Die-Pads 120 hergestellt werden kann. Wenn z.B. die Testnadeln 432 aus Wolfram hergestellt ist, sorgt ein Die-Pad 120 aus Wolfram nicht für einen Testnadelabdruck mit ausreichender Sichtbarkeit.
  • Gemäß der Offenbarung werden das (die) Ausrichtungspad(s) 150, das (die) eine Härte hat (haben), die kleiner ist (sind) als die Härte der Mehrzahl von Die-Pads 120 (siehe 1-3), für die optische Prozesssteuerung (Prozesskontrolle) beim Testen von Halbleiterwafern verwendet. Die Ausrichtungspads 150 sind so ausgelegt, dass sie einen sichtbaren Abdruck erzeugen, wenn sie mit einer Testnadel 432 unter Druck kontaktiert werden. Auf diese Weise können die oben beschriebenen Herausforderungen beim herkömmlichen Testen von Halbleiterwafern überwunden werden, wenn die Die-Pads 120 keinen sichtbaren Abdruck oder nur einen kaum sichtbaren Abdruck von einer Qualität erzeugen, die möglicherweise nicht ausreicht, um den Abdruck zuverlässig zu erkennen und/oder die Position des Abdrucks durch optische Inspektion zu bestimmen.
  • Die Druckkontaktierung des/der Ausrichtungspad(s) 150 kann in der Wafer-Testeinrichtung 400 auf die gleiche Weise durchgeführt werden, wie oben für den konventionellen Betrieb beschrieben. Ferner kann die Erkennung des Abdrucks (der Abdrücke) auf dem Ausrichtungspad (den Ausrichtungspads) 150 auf dem Halbleiterwafer 200 in der optischen Inspektionseinheit 500 auf die gleiche Weise wie oben für den konventionellen Betrieb beschrieben durchgeführt werden. Weiterhin können die nachfolgenden Schritte der Bildverarbeitung (z.B. optische Erkennung und Berechnung der Positionen der Abdrücke auf den Justierpads 150) und die Vorjustierung des Halbleiterwafers 200 und/oder der Testkarte 430 relativ zueinander unter Verwendung eines Controllers auf die gleiche Weise wie oben beschrieben durchgeführt werden. Daher wird zur Vermeidung von Wiederholungen und der Kürze halber auf die obige Beschreibung (bezogen auf die Abdrücke auf den Die-Pads 120) im Hinblick auf den/die auf dem/den Ausrichtungspad(s) 150 erzeugten Abdruck/Abdrücke verwiesen.
  • 6 zeigt sichtbare Abdrücke 610, wie sie von Testnadeln 432 erzeugt werden, die auf Ausrichtungspads 150 gepresst werden. Wie aus 6 hervorgeht, sind die Abdrücke 610 um einen bestimmten Abstand außermittig angeordnet. Dieser außermittige Abstand kann bestimmt werden, und die Vor-Ausrichtung der Position des Halbleiterwafers 200 relativ zur Position der Testkarte 430 kann entsprechend dem gemessenen außermittigen Abstand eingestellt werden. Die Statistik kann verbessert werden, indem Bilddaten von mehreren Ausrichtungspads 150 ausgewertet werden, z.B. eine Reihe 620 von 4 Ausrichtungspads 150, wie in 6 beispielhaft dargestellt.
  • Die Offenbarung umfasst eine Mehrzahl verschiedener Möglichkeiten, Ausrichtungspad 150 mit einer Härte kleiner als eine Härte der Mehrzahl der Die-Pad 120 vorzusehen. In der gesamten Beschreibung wird der Ausdruck „strukturierte Abdruckschicht“ für eine Abdruckschicht eines Ausrichtungspads verwendet, das mit einer inneren Struktur versehen ist, die bewirkt, dass die Härte des Ausrichtungspads so verringert wird, dass das Ausrichtungspad bei Druckkontakt mit einer Tastnadel 432 einen deutlich(er)en sichtbaren Abdruck erzeugt. Die Bezeichnung „konturgeformte Abdruckschicht“ wird hier hingegen für einen Strukturierungsprozess der Abdruckschicht eines Ausrichtungspads 150 verwendet, der sich ausschließlich auf den Umriss (d.h. die äußere Form) der Abdruckschicht bezieht. Die Formulierung „durchgehende Abdruckschicht“ eines Ausrichtungspads 150 bedeutet, dass die jeweilige Abdruckschicht mindestens einen inneren Bereich des Ausrichtungspads 150 durchgehend bedeckt, aber strukturiert oder nicht strukturiert (in Bezug auf die Schichtdicke) oder konturgeformt oder nicht konturgeformt (in Bezug auf die seitliche Umfangsstrukturierung) sein kann.
  • Die Härte eines Materials kann effektiv gesenkt werden, indem ein hartes Material lithographisch in mikroskopische Strukturen strukturiert wird. 7 zeigt unter anderem ein Beispiel für ein Ausrichtungspad 700 (Schnitt- und Draufsicht), das auf diesem Ansatz basiert. Das Ausrichtungspad 700 umfasst eine oder besteht aus einer strukturierte(n) Abdruckschicht 750. Die strukturierte Abdruckschicht 750 kann eine regelmäßig gemusterte Struktur, wie z.B. ein Säulenmuster, aufweisen (siehe Draufsicht rechts in 7). Die Säulen 752 können z.B. eine rechteckige oder quadratische Form haben. Es hat sich gezeigt, dass quadratisch oder rechteckig geformte Säulen 752 leicht zu brechen sind, wenn sie mit einer Nadelspitze in Druckkontakt gebracht werden. Weiterhin zeigen sie keinen Mitte-Rand-Effekt, d.h. eine Verbreiterung des Abdrucks durch die Übertragung von Scherkräften durch „seitliches Quetschen“. Anders ausgedrückt, spiegelt die Form des Abdrucks 610 genau die Zone wider, in der die strukturierte Abdruckschicht 750 von der Spitze der Testnadeln getroffen wird.
  • Wie in 7 dargestellt, kann die strukturierte Abdruckschicht 750 konturgeformt sein. Die Konturformung erlaubt es, einen rahmenartigen Bereich 760 des Ausrichtungspads 700 zu definieren, der das Auffinden oder Erkennen des Ausrichtungspads 700 bei der optischen Inspektion unterstützen und die Bilddatenverarbeitung weiter erleichtern kann, z.B. durch Analyse der Bilddaten und Abrufen der genauen Mittenposition des Abdrucks 610 auf dem Ausrichtungspad 700.
  • Der erzeugte rahmenartige Bereich 760 umgibt die strukturierte Abdruckschicht 750. Abhängig vom optischen Kontrast zwischen dem Material dieses rahmenartigen Bereichs (hier: z.B. dem Material an der Hauptoberfläche 110A des Halbleitersubstrats 110) und der Oberseite der strukturierten Abdruckschicht 750 kann das Ausrichtungspad 700 mit dem rahmenartigen Bereich durch optische Inspektion leicht erkannt werden.
  • Es ist zu beachten, dass alternativ zu einer regelmäßig gemusterten Struktur (die durch Lithographie erzeugt werden kann) die strukturierte Abdruckschicht 750 auch aus einer porösen Struktur gebildet werden kann. Die Porosität kann in ähnlicher Weise wirksam sein, um die Härte eines Materials so zu verringern, dass es in der Lage ist, sichtbare Abdrücke 610 zu erzeugen, wenn es von einer Testnadel unter Druck kontaktiert wird.
  • Die strukturierte Abdruckschicht 750 kann aus verschiedenen Materialien bestehen. Beispielsweise kann die strukturierte Abdruckschicht 750 aus einem anorganischen Isoliermaterial, insbesondere einem Material auf der Basis von Siliziumoxid oder Siliziumnitrid, bestehen oder ein solches umfassen. Beispielsweise kann eine bereits vorhandene Lithographieschicht, wie z.B. eine Hartpassivierungsschicht, die den gesamten Halbleiterwafer bedeckt, lokal strukturiert und (optional) konturgeformt werden, um das Ausrichtungspad 700 zu bilden. Das heißt, in diesem Fall kann die vorgefertigte Hartpassivierungsschicht als strukturierte Abdruckschicht 750 verwendet werden, indem einfach eine lithographische Strukturierung und (optional) Konturformung der Hartpassivierungsschicht durchgeführt wird.
  • Das Ausrichtungspad 700 kann ohne einen zusätzlichen Halbleiterverarbeitungsschritt im Vergleich zur konventionellen Verarbeitung (Prozessierung) erzeugt werden. Vielmehr kann der Lithographieschritt zum Öffnen der Hartpassivierungsschicht (oder jeder anderen bereits vorhandenen Schicht) an den Die-Pads der ICs so modifiziert werden, dass auch die Hartpassivierungsschicht (oder jede andere bereits vorhandene Schicht) so strukturiert wird, dass die strukturierten (und optional konturgeformten) Abdruckschichten 750 der Ausrichtungspads 700 aus der konventionellen Hartpassivierungsschicht (oder aus jeder anderen bereits vorhandenen Lithographieschicht) erzeugt werden. Auf diese Weise kann die Erzeugung der Ausrichtungspads in bestehenden Lithographieschritten vollständig implementiert werden.
  • In diesem Fall können die Ausrichtungspads 700 als „second use“ einer bereits vorhandenen Hartpassivierungsschicht oder einer anderen bereits vorhandenen Schicht (z.B. der bereits vorhandenen Substratschicht 112 in 1B) betrachtet werden.
  • Die strukturierte Abdruckschicht 750 kann aus einem Halbleitermaterial bestehen oder ein solches umfassen, insbesondere monokristallines Silizium (z.B. epitaktisches Silizium), polykristallines Silizium oder amorphes Silizium. Die strukturierte Abdruckschicht 750 kann z.B. auch im Vollmaterial des Halbleitersubstrats 110 gebildet werden.
  • Wenn die strukturierte Abdruckschicht 750 aus einem nichtmetallischen Material besteht und im Kerf-Bereich positioniert wird, kann eine metallfreie Kerf (Schnittfuge) erzeugt werden, die die Trennqualität des Halbleiterwafers effektiv verbessert.
  • Nach einem anderen Beispiel kann die strukturierte Abdruckschicht 750 aus einem elektrisch leitfähigen Material, z.B. aus einem ersten Metallmaterial, bestehen oder ein solches umfassen. Dieses erste Metallmaterial kann z.B. dasselbe „harte“ Metallmaterial sein, das für die Die-Pads der ICs verwendet wird. Durch den Strukturierungsansatz wird jedoch seine Härte verringert und seine Fähigkeit, sichtbare Abdrücke zu erzeugen, erhöht.
  • Die Strukturbreite W der strukturierten Abdruckschicht kann gleich oder größer oder kleiner als 0,1 µm, 0,25 µm, 0,5 µm, 0,75 µm, 1,0 µm, 2,5 µm oder 5,0 µm sein. Der freie Abstand S zwischen den Strukturelementen (z.B. Säulen 752) kann in den gleichen Bereichen liegen.
  • 8 zeigt ein Ausrichtungspad 800. Das Ausrichtungspad 800 ist eine Variante des Ausrichtungspads 700. Alle im Folgenden im Zusammenhang mit dem Ausrichtungspad 800 erläuterten Merkmale können einzeln oder in Kombination auf das Ausrichtungspad 700 angewendet werden.
  • 8 zeigt exemplarisch einen Schichtstapel einer strukturierten Abdruckschicht, z.B. die strukturierte Abdruckschicht 750 aus 7. In diesem Beispiel umfasst die strukturierte Abdruckschicht 750 eine untere strukturierte Schicht 750_2 aus SiOx und eine obere strukturierte Abdruckschicht 750_1 aus BPSG (Borphosphorsilicatglas).
  • Die Härte von BPSG ist etwa um den Faktor 10 bis 12 höher als die Härte von AlCu. Auf einer unstrukturierten BPSG-Schicht ist fast kein Nadelabdruck zu sehen. Das gleiche Problem von zu hoher Härte und unzureichender Sichtbarkeit von Abdrücken tritt z.B. bei Die-Pads aus Wolfram, Titan oder polykristallinem Silizium auf.
  • In dem speziellen Beispiel in 8 beträgt die Dicke der unteren strukturierten Abdruckschicht 752_2 250 nm und die Dicke der oberen strukturierten Abdruckschicht 750_1 700 nm. Die Strukturbreite W beträgt 500 nm und der freie Abstand S zwischen benachbarten Säulen 752 beträgt ebenfalls 500 nm. Weiterhin ist zu beachten, dass in 8 die strukturierte Abdruckschicht 750 z.B. nicht konturgeformt ist (im Gegensatz zu der in 7 gezeigten Variante).
  • Im Allgemeinen kann die Dicke der strukturierten Abdruckschicht 750 (die der Höhe der Säulen 752 entspricht) z.B. gleich oder grösser als die Strukturbreite W sein. Insbesondere kann die Dicke T der strukturierten Abdruckschicht 750 gleich oder grösser oder kleiner als 0,5 µm, 1,0 µm, 1,5 µm, 2,0 µm, 3,5 µm oder 5,0 µm sein.
  • Im Hinblick auf weitere Merkmale des Ausrichtungspads 800 wird zur Vermeidung von Wiederholungen auf die Beschreibung des Ausrichtungspads 700 verwiesen.
  • Bei den 9A und 9B handelt es sich um konturkonforme Rasterelektronenmikroskop-(REM)-Bilder einer strukturierten Abdruckschicht vor und nach dem Druckkontakt mit einer Tastnadel. Die REM-Aufnahmen sind maßstabsgetreu. Die laterale Abmessung der quadratischen Ausrichtungspadkontur beträgt 45 µm. Die Ausrichtungspadstruktur umfasst eine Anordnung von 45 × 45 = 2025 Säulen, wobei jede Säule eine quadratische Seitenabmessung von 500 nm und einen freien Abstand zur benachbarten Säule von ebenfalls 500 nm hat. Wie in 9B zu sehen ist, wird der Abdruck der Nadel durch die strukturierte Abdruckschicht mit hoher Positionsauflösung abgebildet. Die Abdruckerkennung und/oder Bestimmung der Position der Testnadel kann auf der Grundlage einer Defektdichteanalyse über das Ausrichtungspad durchgeführt werden. Sogar die Form der Spitze der Testnadel kann auf diese Weise untersucht werden. Es ist zu beachten, dass die Erkennung des in 9B gezeigten Nadelabdrucks und die Bestimmung der Position des Abdrucks auf optischer Inspektion basieren kann (und nicht auf dem REM-Bild, wie in 9B dargestellt).
  • Das Ausrichtungspad hat einen rahmenartigen Bereich, der - ähnlich wie in 7 dargestellt - von der Hauptoberfläche des Halbleitersubstrats gebildet wird. Das in den 9A und 9B dargestellte Ausrichtungspad ist, wie in 8 gezeigt, in einer BPSG/SiOx-Abdruckschicht 750 ausgebildet und befindet sich im Kerf-Bereich eines Siliziumwafers.
  • Ein weiteres Beispiel für ein Ausrichtungspad 1000 ist in 10 dargestellt. Das Ausrichtungspad 1000 weist eine unstrukturierte Abdruckschicht 1070 auf. Wie in 10 beispielhaft dargestellt, kann die unstrukturierte Abdruckschicht 1070 konturgeformt sein. Hinsichtlich der Wirkung und der möglichen Vorteile der Konturformung wird auf die obige Beschreibung verwiesen.
  • Die unstrukturierte Abdruckschicht 1070 kann aus einem Polymermaterial, insbesondere einem Photoimidmaterial oder einem Material auf Epoxidbasis bestehen oder ein solches umfassen. Gemäß anderen Möglichkeiten kann die unstrukturierte Abdruckschicht 1070 aus einem Low-k-Material oder einem Metallmaterial bestehen oder ein solches umfassen, das sich jedoch von dem Metallmaterial unterscheidet, aus dem die Die-Pads der ICs gebildet sind.
  • Wenn eine unstrukturierte Abdruckschicht 1070 verwendet wird, muss das Material der unstrukturierten Abdruckschicht im Allgemeinen eine Härte aufweisen, die kleiner ist als die Härte des Materials, aus dem die Die-Pads der ICs gebildet werden, um die Fähigkeit zu haben, einen sichtbaren Abdruck 610 zu erzeugen, wenn es von einer Testnadel unter Druck kontaktiert wird.
  • Eine Variante der unstrukturierten Abdruckschicht 1070 ist in 11 beispielhaft dargestellt. Hier kann die unstrukturierte Abdruckschicht 1070 nicht konturgeformt sein. Sie kann z.B. das gesamte Substrat 110 oder die Waferoberfläche bedecken. Über der unstrukturierten Abdruckschicht 1070 ist eine rahmenförmige Schicht 1110 angeordnet. Die rahmenförmige Schicht 1110 kann z.B. durch Lithographie, Druck usw. aufgebracht werden. Die rahmenförmige Schicht 1110 kann aus einem Material bestehen, das einen hohen optischen Kontrast gegenüber dem Material der unstrukturierten Abdruckschicht 1070 bietet. Auf diese Weise definiert die rahmenförmige Schicht 1110 eine Kontur der Abdruckschicht 1070, die bei der optischen Inspektion leicht wiederzufinden ist. Dies erhöht die Erkennbarkeit des Abdrucks 610 auf der unstrukturierten Abdruckschicht 1070. Beispielsweise kann die rahmenförmige Schicht 1110 aus einem harten Material bestehen, wie es für die strukturierte Abdruckschicht 750 erwähnt wurde, und kann durch Ätzen in einem definierten Bereich oberhalb der unstrukturierten Abdruckschicht 1070 geöffnet werden.
  • Das Konzept der Abscheidung einer rahmenförmigen Schicht 1110 auf einer nicht konturgeformten Abdruckschicht kann auch auf eine strukturierte Abdruckschicht wie z.B. die Abdruckschicht 750 aus 8 angewandt werden.
  • Die 12 bis 15 zeigen beispielhafte Ausrichtungspads 1200, 1300, 1400 bzw. 1500, die jeweils eine erste Abdruckschicht und eine zweite Abdruckschicht aus unterschiedlichen Materialien aufweisen.
  • Genauer gesagt umfasst das Ausrichtungspad 1200 eine erste Abdruckschicht 1250, die strukturiert ist, und eine zweite Abdruckschicht 1290, die durchgehend ist, auf. Die strukturierte Abdruckschicht 1250 kann mit der strukturierten Abdruckschicht 750 identisch sein, und es wird auf die obige Beschreibung verwiesen, um Wiederholungen zu vermeiden. Die durchgehende Abdruckschicht 1290 ist eine durchgehende Abdruckschicht, die über der strukturierten Abdruckschicht 1250 abgelagert wird. Die durchgehende Abdruckschicht 1290 (die auch als strukturierte Abdruckschicht bezeichnet werden könnte, da sie in der Dicke durch die darunter liegende strukturierte Abdruckschicht 1250 strukturiert ist) kann aus einem weichen Material bestehen, wie z.B. aus einem der oben für die unstrukturierte Abdruckschicht 1070 genannten Materialien. Ferner kann die durchgehende Abdruckschicht 1290 aus einem Material hergestellt sein, das einen hohen optischen Kontrast relativ zum Material der strukturierten Abdruckschicht 1250 und/oder relativ zum Material der Hauptoberfläche 110A des Halbleitersubstrats 110 bietet. Auf diese Weise kann die Hinzufügung der durchgehenden Abdruckschicht 1290 die Sichtbarkeit des Abdrucks 610 und/oder des Ausrichtungspads 1200 erhöhen.
  • Beispielsweise können, wie in 12 dargestellt, die strukturierte Abdruckschicht 1250 und/oder die kontinuierliche Abdruckschicht 1290 beide konturgeformt sein. In diesem Fall kann die Hauptoberfläche 110A des Halbleitersubstrats 110 als Rahmen des Ausrichtungspads 1200 sichtbar sein.
  • Wie in 13 dargestellt, kann das Ausrichtungspad 1300 identisch mit dem Ausrichtungspad 1200 sein, mit der Ausnahme, dass die durchgehende Abdruckschicht 1290 nicht konturgeformt ist. In diesem Fall wird das Ausrichtungspad 1300 durch das Material der Abdruckschicht 1290 eingerahmt, was für einen hohen optischen Kontrast sorgen kann.
  • 14 veranschaulicht eine untere unstrukturierte Abdruckschicht 1470 und eine strukturierte Abdruckschicht 1450, die über der unstrukturierten Abdruckschicht 1470 angeordnet ist. Die strukturierte Abdruckschicht 1450 kann entsprechend den oben für die strukturierte Abdruckschicht 750 beschriebenen Merkmalen ausgelegt werden. Die unstrukturierte Abdruckschicht 1470 kann z.B. entsprechend den oben für die unstrukturierte Abdruckschicht 1070 beschriebenen Merkmalen ausgelegt werden.
  • Wie in 14 zu sehen ist, ist die unstrukturierte Abdruckschicht 1470 möglicherweise nicht konturgeformt und bietet daher möglicherweise einen optischen Rahmen für die Erkennung des Ausrichtungspads. Dagegen kann die strukturierte Abdruckschicht 1450 konturgeformt sein.
  • Im Allgemeinen ist es bei allen in den 7, 8, 9A, 9B, 12, 13 und 14 gezeigten Ausführungsformen möglich, dass entweder durch lithografische Strukturierung einer Schicht zur Bildung der strukturierten Abdruckschicht die Schicht mit Ausnahme der Säulen der strukturierten Abdruckschicht (z.B. Säulen 752 in 7) teilweise oder vollständig entfernt wird oder dass die Schicht, aus der die strukturierte Abdruckschicht gebildet wird (z.B. die bereits vorhandene Substratschicht 112, siehe 1B), teilweise oder vollständig in oder auf dem Halbleitersubstrat 110 verbleibt, mit Ausnahme der Gräben, die von dieser Schicht entfernt werden, um die strukturierte Abdruckschicht zu erzeugen (siehe z.B. 8).
  • Gemäß 15 kann ein Ausrichtungspad 1500 eine untere unstrukturierte Abdruckschicht 1470 (siehe auch 14) und eine obere unstrukturierte Abdruckschicht 1570 aufweisen. Während die obere unstrukturierte Abdruckschicht 1570 konturgeformt sein kann, kann sich die untere unstrukturierte Abdruckschicht 1470 seitlich über die Kontur des Ausrichtungspads 1500 hinaus erstrecken und den optischen Rahmen für die Erkennung des Ausrichtungspads bilden.
  • Im Beispiel des Ausrichtungspads 1500 muss mindestens eine der unstrukturierten Abdruckschichten 1470 und 1570 aus einem „weichen“ Material gebildet werden, z.B. eines der oben in Bezug auf die unstrukturierte Abdruckschicht 1070 genannten Materialien. Die andere (unstrukturierte) Abdruckschicht von 15 kann aus einem „harten“ Material bestehen, z.B. aus einem der für die strukturierte Abdruckschicht 750 genannten Materialien. Wenn die obere unstrukturierte Abdruckschicht 1570 z.B. aus einem harten Material besteht (wie z.B. einem der für die strukturierte Abdruckschicht 750 genannten Materialien), kann die obere unstrukturierte Abdruckschicht 1570 dünn sein, so dass sie unter der Druckkontaktbewegung der Testnadel zusammenbricht.
  • Alle Beispiele für Ausrichtungspads 1200, 1300, 1400, 1500 mit mindestens zwei Abduckschichten können z.B. zusätzlich mit einer rahmenförmigen Schicht 1110 ausgestattet werden, wie in 11 dargestellt. Darüber hinaus können alle Beispiele für die Ausrichtungspads 1100, 1200, 1300, 1400 und 1500, die mindestens zwei verschiedene Schichten verwenden, von der Wahl von Materialien profitieren, die einen hohen optischen Kontrast zueinander und/oder zum Substrat 110 bieten, um die Sichtbarkeit des Abdruck 610 und/oder die Sichtbarkeit der Kontur des Ausrichtungspads 1200, 1300, 1400, 1500 zu erhöhen.
  • 16 ist ein Flussdiagramm, das die Schritte eines Verfahrens zur Durchführung der optischen Prozesssteuerung oder -kontrolle für das Testen von Halbleiterwafern darstellt.
  • Bei S1 werden Testnadeln auf einer Mehrzahl von Die-Pads und mindestens einem Ausrichtungspad, das über einer Hauptoberfläche eines Halbleiterwafers angeordnet ist, druckkontaktiert, wobei das mindestens eine Ausrichtungspad eine Härte aufweist, die kleiner als eine Härte der Mehrzahl von Die-Pads ist. Dieses Verfahren kann z.B. mit der in den 4A, 4B und 5 gezeigten Wafer-Testeinrichtung 400 durchgeführt werden.
  • Bei S2 wird die Position eines Nadelabdruck auf dem mindestens einen Ausrichtungspad durch optische Inspektion bestimmt. Dieser Vorgang kann z.B. mit der optischen Inspektionseinheit 500, wie in 5 dargestellt, durchgeführt werden.
  • Die folgenden Beispiele beziehen sich auf weitere Aspekte der Offenbarung:
  • Beispiel 1 ist ein Halbleitersubstrat, das eine Hauptoberfläche aufweist, über der eine Mehrzahl von Die-Pads und mindestens ein Ausrichtungspad zur optischen Prozesssteuerung für das Halbleiterwafer-Testen angeordnet sind, wobei das Ausrichtungspad eine Härte aufweist, die kleiner als eine Härte der Mehrzahl von Die-Pads ist.
  • In Beispiel 2 kann der Gegenstand von Beispiel 1 optional enthalten, wobei das mindestens eine Ausrichtungspad so ausgelegt ist, dass es einen sichtbaren Abdruck erzeugt, wenn es beim Testen eines Halbleiterwafers durch eine Testnadel unter Druck kontaktiert wird.
  • In Beispiel 3 kann der Gegenstand von Beispiel 1 oder 2 optional enthalten, wobei die Mehrzahl der Die-Pads so ausgelegt ist, dass sie keinen sichtbaren Abdruck oder nur einen kaum sichtbaren Abdruck erzeugen, wenn sie beim Testen des Halbleiterwafers durch eine Testnadel unter Druck kontaktiert werden.
  • In Beispiel 4 kann der Gegenstand eines der vorhergehenden Beispiele optional enthalten, wobei die Eindringtiefe auf dem mindestens einen Ausrichtungspad gleich oder größer als 50 nm ist.
  • In Beispiel 5 kann der Gegenstand eines der vorhergehenden Beispiele optional enthalten, wobei die Eindringtiefe auf der Mehrzahl der Die-Pads weniger als 50 nm beträgt.
  • In Beispiel 6 kann der Gegenstand eines der vorhergehenden Beispiele optional enthalten, wobei das mindestens eine Ausrichtungspad eine strukturierte Abdruckschicht umfasst.
  • In Beispiel 7 kann der Gegenstand von Beispiel 6 optional enthalten, wobei die strukturierte Abdruckschicht eine regelmäßig strukturierte Struktur oder eine poröse Struktur aufweist.
  • In Beispiel 8 kann der Gegenstand von Beispiel 6 oder 7 optional enthalten, wobei die strukturierte Abdruckschicht ein anorganisches Isoliermaterial, insbesondere ein Material auf der Basis von Siliziumoxid oder Siliziumnitrid, aufweist.
  • In Beispiel 9 kann der Gegenstand von Beispiel 6 oder 7 optional enthalten, wobei die strukturierte Abdruckschicht ein Halbleitermaterial, insbesondere kristallines Silizium, Polysilizium oder amorphes Silizium, aufweist.
  • In Beispiel 10 kann der Gegenstand von Beispiel 6 oder 7 optional enthalten, wobei die strukturierte Abdruckschicht ein erstes Metallmaterial umfasst.
  • In Beispiel 11 kann der Gegenstand eines der Beispiele 6 bis 10 optional enthalten, wobei eine Strukturbreite der strukturierten Abdruckschicht gleich oder größer oder kleiner als 0,1 µm oder 0,25 µm oder 0,5 µm oder 0,75 µm oder 0,75 µm oder 1,0 µm oder 2,5 µm oder 5,0 µm ist.
  • In Beispiel 12 kann der Gegenstand eines der vorhergehenden Beispiele optional enthalten, wobei das mindestens eine Ausrichtungspad eine unstrukturierte Abdruckschicht aufweist.
  • In Beispiel 13 kann der Gegenstand von Beispiel 12 optional enthalten, wobei die unstrukturierte Abdruckschicht ein Polymermaterial, insbesondere ein Photoimid-Material oder ein Material auf Epoxy-Basis, aufweist.
  • In Beispiel 14 kann der Gegenstand von Beispiel 12 optional enthalten, wobei die unstrukturierte Abdruckschicht ein zweites Metallmaterial oder ein Low-k-Material aufweist.
  • In Beispiel 15 kann der Gegenstand eines der vorhergehenden Beispiele optional enthalten, wobei das mindestens eine Ausrichtungspad eine erste Abdruckschicht und eine zweite Abdruckschicht aus unterschiedlichen Materialien aufweist, wobei die erste Abdruckschicht strukturiert ist und die zweite Abdruckschicht durchgehend ist.
  • In Beispiel 16 kann der Gegenstand von Beispiel 15 optional enthalten, wobei die erste Abdruckschicht über der zweiten Abdruckschicht oder die zweite Abdruckschicht über der ersten Abdruckschicht angeordnet ist.
  • In Beispiel 17 kann der Gegenstand von Beispiel 15 oder 16 optional enthalten, wobei die erste Abdruckschicht ein Material umfasst, das aus der Gruppe ausgewählt ist, die aus einem anorganischen Isoliermaterial, insbesondere einem Material auf der Basis von Siliziumoxid oder Siliziumnitrid, einem ersten Metallmaterial und einem Halbleitermaterial, insbesondere kristallinem Silizium, Polysilizium oder amorphem Silizium, besteht.
  • In Beispiel 18 kann der Gegenstand eines der Beispiele 15 bis 17 optional enthalten, wobei die zweite Abdruckschicht ein Material umfasst, das aus der Gruppe ausgewählt ist, die aus einem Polymermaterial, insbesondere einem Photoimid-Material oder einem Material auf Epoxy-Basis, einem zweiten Metallmaterial und einem Low-k-Material besteht.
  • In Beispiel 19 kann der Gegenstand eines der vorhergehenden Beispiele optional enthalten, wobei das Halbleitersubstrat der Halbleiterwafer oder ein von dem Halbleiterwafer getrennter Halbleiterchip ist.
  • In Beispiel 20 kann der Gegenstand eines der Beispiele 1 bis 18 optional enthalten, wobei das Halbleitersubstrat der Halbleiterwafer ist und das mindestens eine Ausrichtungspad in einem Dummy-Chip-Bereich oder in einem Kerf-Bereich oder in einem PCM-Blockbereich auf dem Halbleiterwafer angeordnet ist.
  • In Beispiel 21 kann der Gegenstand eines der vorhergehenden Beispiele optional enthalten, wobei die Mehrzahl der Die-Pads eine Schicht aus Wolfram oder Wolframlegierung oder Titan oder Titanlegierung oder Polysilizium aufweist.
  • Beispiel 22 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, welches umfasst: Ausbilden einer Mehrzahl von Die-Pads auf einer Hauptoberfläche eines Halbleiterwafers; und Ausbilden von mindestens einem Ausrichtungspad für die optische Prozesssteuerung für das Testen von Halbleiterwafern über der Hauptoberfläche des Halbleiterwafers, wobei das Ausrichtungspad eine Härte aufweist, die kleiner ist als eine Härte der Mehrzahl von Die-Pads.
  • In Beispiel 23 kann der Gegenstand von Beispiel 22 optional enthalten, wobei das Bilden des mindestens einen Ausrichtungspads das Strukturieren einer Abdruckschicht des mindestens einen Ausrichtungspads unter Verwendung von Lithographie umfasst.
  • In Beispiel 24 kann der Gegenstand von Beispiel 23 optional enthalten, wobei die Abdruckschicht des mindestens einen Ausrichtungspads ein Teil einer Wafer-Passivierungsschicht ist, die die Mehrzahl von Die-Pads bedeckt, und Strukturieren der Abdruckschicht und Bilden von Öffnungen für die Mehrzahl der Die-Pads mit derselben Lithographie durchgeführt werden.
  • In Beispiel 25 kann der Gegenstand eines der Beispiele 22 bis 24 optional enthalten, wobei das Bilden des mindestens einen Ausrichtungspads ein Abscheiden einer unstrukturierten Abdruckschicht des mindestens einen Ausrichtungspads umfasst.
  • In Beispiel 26 kann der Gegenstand eines der Beispiele 22 bis 25 optional enthalten, wobei das mindestens eine Ausrichtungspad in einem Dummy-Chip-Bereich oder in einem Kerf-Bereich oder in einem PCM-Blockbereich auf dem Halbleiterwafer gebildet wird.
  • Beispiel 27 ist ein Verfahren zum Durchführen einer optischen Prozesssteuerung für das Testen von Halbleiterwafern, wobei das Verfahren umfasst: Druckkontaktieren von Testnadeln auf einer Mehrzahl von Die-Pads und mindestens einem Ausrichtungspad, die über einer Hauptoberfläche eines Halbleiterwafers angeordnet sind, wobei das mindestens eine Ausrichtungspad eine Härte aufweist, die kleiner ist als eine Härte der Mehrzahl von Die-Pads; und Bestimmen der Position eines Nadelabdrucks auf dem mindestens einen Ausrichtungspad durch optische Inspektion.
  • In Beispiel 28 kann der Gegenstand von Beispiel 27 optional enthalten, wobei die Härte des mindestens einen Ausrichtungspads geringer ist als die Härte der Testnadeln und/oder die Härte der Mehrzahl der Die-Pads gleich oder größer als die Härte der Testnadeln ist.

Claims (26)

  1. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (110), das eine Hauptoberfläche aufweist, über der eine Mehrzahl von Die-Pads (120) und mindestens ein Ausrichtungspad (150, 700, 1200, 1400) zur optischen Prozesssteuerung für das Halbleiterwafer-Testen angeordnet sind, wobei das Ausrichtungspad eine Härte aufweist, die kleiner als eine Härte der Mehrzahl von Die-Pads (120) ist, wobei das mindestens eine Ausrichtungspad (150, 700, 1200, 1400) eine strukturierte Abdruckschicht (750, 1250, 1450) umfasst.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die strukturierte Abdruckschicht (750, 1250, 1450) eine regelmäßig strukturierte Struktur oder eine poröse Struktur aufweist.
  3. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die strukturierte Abdruckschicht (750, 1250, 1450) ein anorganisches Isoliermaterial, insbesondere ein Material auf der Basis von Siliziumoxid oder Siliziumnitrid, aufweist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die strukturierte Abdruckschicht (750, 1250, 1450) ein Halbleitermaterial, insbesondere kristallines Silizium, Polysilizium oder amorphes Silizium, aufweist.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die strukturierte Abdruckschicht (750, 1250, 1450) ein erstes Metallmaterial umfasst.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Strukturbreite der strukturierten Abdruckschicht (750, 1250, 1450) gleich oder größer oder kleiner als 0,1 µm oder 0,25 µm oder 0,5 µm oder 0,75 µm oder 0,75 µm oder 1,0 µm oder 2,5 µm oder 5,0 µm ist.
  7. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (110), das eine Hauptoberfläche aufweist, über der eine Mehrzahl von Die-Pads (120) und mindestens ein Ausrichtungspad (150, 1000, 1500) zur optischen Prozesssteuerung für das Halbleiterwafer-Testen angeordnet sind, wobei das Ausrichtungspad eine Härte aufweist, die kleiner als eine Härte der Mehrzahl von Die-Pads ist, wobei das mindestens eine Ausrichtungspad eine unstrukturierte Abdruckschicht (1070, 1470, 1570) aufweist.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die unstrukturierte Abdruckschicht (150, 1000, 1500) ein Polymermaterial, insbesondere ein Photoimid-Material oder ein Material auf Epoxy-Basis, aufweist.
  9. Halbleitervorrichtung nach Anspruch 7, wobei die unstrukturierte Abdruckschicht (1070, 1470, 1570) ein zweites Metallmaterial oder ein Low-k-Material aufweist.
  10. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (110), das eine Hauptoberfläche aufweist, über der eine Mehrzahl von Die-Pads (120) und mindestens ein Ausrichtungspad (1200) zur optischen Prozesssteuerung für das Halbleiterwafer-Testen angeordnet sind, wobei das Ausrichtungspad (1200) eine Härte aufweist, die kleiner als eine Härte der Mehrzahl von Die-Pads (120) ist, wobei das mindestens eine Ausrichtungspad eine erste Abdruckschicht und eine zweite Abdruckschicht aus unterschiedlichen Materialien aufweist, wobei die erste Abdruckschicht (1250) strukturiert ist und die zweite Abdruckschicht (1290) durchgehend ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die erste Abdruckschicht (1250) über der zweiten Abdruckschicht (1290) oder die zweite Abdruckschicht über der ersten Abdruckschicht angeordnet ist.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, wobei die erste Abdruckschicht (1250) ein Material umfasst, das aus der Gruppe ausgewählt ist, die aus einem anorganischen Isoliermaterial, insbesondere einem Material auf der Basis von Siliziumoxid oder Siliziumnitrid, einem ersten Metallmaterial und einem Halbleitermaterial, insbesondere kristallinem Silizium, Polysilizium oder amorphem Silizium, besteht.
  13. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, wobei die zweite Abdruckschicht (1290) ein Material umfasst, das aus der Gruppe ausgewählt ist, die aus einem Polymermaterial, insbesondere einem Photoimid-Material oder einem Material auf Epoxy-Basis, einem zweiten Metallmaterial und einem Low-k-Material, besteht.
  14. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das mindestens eine Ausrichtungspad (150, 700, 1200, 1400, 1500) so ausgelegt ist, dass es einen sichtbaren Abdruck erzeugt, wenn es beim Testen eines Halbleiterwafers durch eine Testnadel (432) unter Druck kontaktiert wird.
  15. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Mehrzahl der Die-Pads (120) so ausgelegt ist, dass sie keinen sichtbaren Abdruck oder nur einen kaum sichtbaren Abdruck erzeugen, wenn sie beim Testen des Halbleiterwafers durch eine Testnadel (432) unter Druck kontaktiert werden.
  16. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Eindringtiefe auf dem mindestens einen Ausrichtungspad (150, 700, 1200, 1400, 1500) gleich oder größer als 50 nm ist.
  17. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Eindringtiefe auf der Mehrzahl der Die-Pads (120) weniger als 50 nm beträgt.
  18. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Halbleitersubstrat (110) der Halbleiterwafer (200) oder ein von dem Halbleiterwafer (200) getrennter Halbleiterchip (210) ist.
  19. Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, wobei das Halbleitersubstrat (110) der Halbleiterwafer (200) ist und das mindestens eine Ausrichtungspad (150) in einem Dummy-Chip-Bereich (310) oder in einem Kerf-Bereich (320) oder in einem PCM-Blockbereich (330) auf dem Halbleiterwafer (200) angeordnet ist.
  20. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Mehrzahl der Die-Pads (120) eine Schicht aus Wolfram oder Wolframlegierung oder Titan oder Titanlegierung oder Polysilizium aufweist.
  21. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden einer Mehrzahl von Die-Pads (120) auf einer Hauptoberfläche eines Halbleiterwafers (200); und Ausbilden von mindestens einem Ausrichtungspad (150, 700, 1200, 1400) für die optische Prozesssteuerung für das Testen von Halbleiterwafern (200) über der Hauptoberfläche des Halbleiterwafers, wobei das Ausrichtungspad (150, 700, 1200, 1400) eine Härte aufweist, die kleiner ist als eine Härte der Mehrzahl von Die-Pads, wobei das Bilden des mindestens einen Ausrichtungspads (150, 700, 1200, 1400) das Strukturieren einer Abdruckschicht (750, 1250, 1450) des mindestens einen Ausrichtungspads (150, 700, 1200, 1400) unter Verwendung von Lithographie umfasst.
  22. Verfahren nach Anspruch 21, wobei die Abdruckschicht (750, 1250, 1450) des mindestens einen Ausrichtungspads (150, 700, 1200, 1400) ein Teil einer Wafer-Passivierungsschicht ist, die die Mehrzahl von Die-Pads bedeckt, und Strukturieren der Abdruckschicht (750, 1250, 1450) und Bilden von Öffnungen für die Mehrzahl der Die-Pads (120) mit derselben Lithographie durchgeführt werden.
  23. Verfahren nach einem der Ansprüche 21 oder 22, wobei das Bilden des mindestens einen Ausrichtungspads ein Abscheiden einer unstrukturierten Abdruckschicht (1070, 1470, 1570) des mindestens einen Ausrichtungspads umfasst.
  24. Verfahren nach einem der Ansprüche 21 bis 23, wobei das mindestens eine Ausrichtungspad in einem Dummy-Chip-Bereich (310) oder in einem Kerf-Bereich (320) oder in einem PCM-Blockbereich (330) auf dem Halbleiterwafer (200) gebildet wird.
  25. Verfahren zum Durchführen einer optischen Prozesssteuerung für das Testen von Halbleiterwafern, wobei das Verfahren umfasst: Druckkontaktieren von Testnadeln (432) auf einer Mehrzahl von Die-Pads (120) und mindestens einem Ausrichtungspad (150, 700, 1200, 1400), die über einer Hauptoberfläche eines Halbleiterwafers angeordnet sind, wobei das mindestens eine Ausrichtungspad eine Härte aufweist, die kleiner ist als eine Härte der Mehrzahl von Die-Pads, wobei das mindestens eine Ausrichtungspad (150, 700, 1200, 1400) eine strukturierte Abdruckschicht (750, 1250, 1450) umfasst; und Bestimmen der Position eines Nadelabdrucks auf dem mindestens einen Ausrichtungspad durch optische Inspektion der strukturierten Abdruckschicht (750, 1250, 1450).
  26. Verfahren nach Anspruch 25, wobei die Härte des mindestens einen Ausrichtungspads (150, 700, 1200, 1400) geringer ist als die Härte der Testnadeln (432) und/oder die Härte der Mehrzahl der Die-Pads (120) gleich oder größer als die Härte der Testnadeln (432) ist.
DE102020102282.4A 2020-01-30 2020-01-30 Halbleitervorrichtung mit ausrichtungspads und verfahren zu deren herstellung Active DE102020102282B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102020102282.4A DE102020102282B3 (de) 2020-01-30 2020-01-30 Halbleitervorrichtung mit ausrichtungspads und verfahren zu deren herstellung
US17/152,988 US11616032B2 (en) 2020-01-30 2021-01-20 Semiconductor device having alignment pads and method of manufacturing the same
CN202110123543.2A CN113206064A (zh) 2020-01-30 2021-01-29 具有对准焊盘的半导体器件以及制造该半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020102282.4A DE102020102282B3 (de) 2020-01-30 2020-01-30 Halbleitervorrichtung mit ausrichtungspads und verfahren zu deren herstellung

Publications (1)

Publication Number Publication Date
DE102020102282B3 true DE102020102282B3 (de) 2021-04-08

Family

ID=74875505

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020102282.4A Active DE102020102282B3 (de) 2020-01-30 2020-01-30 Halbleitervorrichtung mit ausrichtungspads und verfahren zu deren herstellung

Country Status (3)

Country Link
US (1) US11616032B2 (de)
CN (1) CN113206064A (de)
DE (1) DE102020102282B3 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9146273B2 (en) * 2009-12-30 2015-09-29 Stmicroelectronics S.R.L. Process for controlling the correct positioning of test probes on terminations of electronic devices integrated on a semiconductor and corresponding electronic device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US6468136B1 (en) * 2000-06-30 2002-10-22 Applied Materials, Inc. Tungsten CMP with improved alignment mark integrity, reduced edge residue, and reduced retainer ring notching
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
US9229031B2 (en) * 2010-05-12 2016-01-05 Stmicroelectronics S.R.L. Probes for testing integrated electronic circuits and corresponding production method
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
US20170365569A1 (en) * 2013-12-02 2017-12-21 Smartrac Technology Gmbh Contact Bumps and Methods of Making Contact Bumps on Flexible Electronic Devices
US9997423B2 (en) * 2014-04-08 2018-06-12 Nxp Usa, Inc. Semiconductor wafer and method of concurrently testing circuits formed thereon
CN112059937B (zh) * 2015-10-16 2022-11-01 应用材料公司 使用增材制造工艺形成先进抛光垫的方法和设备
KR102482774B1 (ko) * 2016-02-23 2023-01-02 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2018164056A (ja) * 2017-03-27 2018-10-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10373914B2 (en) * 2017-06-12 2019-08-06 Newsouth Innovations Pty Limited Method of fabricating a three dimensional electronic structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9146273B2 (en) * 2009-12-30 2015-09-29 Stmicroelectronics S.R.L. Process for controlling the correct positioning of test probes on terminations of electronic devices integrated on a semiconductor and corresponding electronic device

Also Published As

Publication number Publication date
CN113206064A (zh) 2021-08-03
US11616032B2 (en) 2023-03-28
US20210242148A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
DE19957326B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE102013114218A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück
DE102012109355A1 (de) Prüfprozess für Halbleiterbauelemente
DE10238265B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112007001350T5 (de) Verfahren zur Herstellung einer Sonde vom Ausleger-Typ und Verfahren zur Herstellung einer Sondenkarte unter Verwendung derselben
DE102006007431A1 (de) Durch Halbleitersilizium-Verfahrenstechnik gebildeter Probenträger
DE102015104483B4 (de) Verfahren zur herstellung einer nanodrahtstruktur
EP1359593B1 (de) SPM-Sensor und Verfahren zur Herstellung desselben
DE102020102282B3 (de) Halbleitervorrichtung mit ausrichtungspads und verfahren zu deren herstellung
DE102020200724A1 (de) Trägerplattenentfernungsverfahren
DE102010029528A1 (de) Halbleiterbauelement mit einer Chipumrandung mit gradueller Strukturdichte
DE112017007356T5 (de) Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür
DE112017002888B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10227211A1 (de) Kontrastreiche Lithographiejustiermarken zur Halbleiterherstellung
DE102005008191B4 (de) Verfahren zur Herstellung von VDMOS-Transistoren
DE10046911A1 (de) Photomaske, Photomaskenpaar, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013004410A1 (de) Die, Wafer und Verfahren zur Verarbeitung eines Wafers
DE10028145C2 (de) Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung
DE10213609B4 (de) Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial
WO2015169554A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge
DE102013113767A1 (de) Halbleitervorrichtung mit einer Identifikationskennzeichnung
DE102020002006A1 (de) Substratverarbeitungsträger
DE102015114307A1 (de) Zumindest teilweise Ausgleichen von Dickenvariationen eines Substrats
EP2857832B1 (de) Schichtsystem
DE102018114070A1 (de) Verfahren zur herstellung von halbleiterbauelementen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative