DE102020002006A1

DE102020002006A1 - Substratverarbeitungsträger

Info

Publication number: DE102020002006A1
Application number: DE102020002006.2A
Authority: DE
Inventors: Michael J. Seddon
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2019-04-02
Filing date: 2020-03-27
Publication date: 2020-10-08
Also published as: CN111799210A

Abstract

Implementierungen eines Substratträgers können einschließen: einen oberen Ring, der dazu konfiguriert ist, eine Kante einer ersten Seite eines Substrats zu umschließen; und eine untere Stütze, die dazu konfiguriert ist, eine gesamte zweite Seite und eine Kante der zweiten Seite des Substrats zu umschließen.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Dieses Dokument beansprucht den Vorteil des Anmeldedatums der vorläufigen US-Patentanmeldung 62/827.982 mit dem Titel „Substrate Processing Carrier“ für Michael J. Seddon, die am 2. April 2019 eingereicht wurde und deren Offenbarung hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen wird.
Diese Anmeldung ist eine Teilfortsetzungsanmeldung der älteren US-Gebrauchsmusterpatentanmeldung für Michael Seddon mit dem Titel „Semiconductor Wafer and Method of Probe Testing“ mit Anmeldungsseriennummer 15/907.931, die am 28. Februar 2018 eingereicht wurde, nun anhängig ist und eine Teilfortsetzung von US-Patentanmeldung Nr. 15/704.246 , nun US-Patentschrift Nr. 10.170.381 , ist, die am 14. September 2017 eingereicht wurde und am 1. Januar 2019 erteilt wurde, die eine Fortsetzung von US-Patentanmeldung Nr. 15/230.875 , nun US-Patentschrift Nr. 9.793.186 , ist, die am 8. August 2016 eingereicht wurde und am 17. Oktober 2017 erteilt wurde und deren Offenbarung jeweils hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen wird.
HINTERGRUND
Technisches Gebiet
Die vorliegende Offenbarung bezieht sich im Allgemeinen auf Halbleitervorrichtungen und insbesondere auf Halbleitersubstrate und Verfahren zum Sondentesten.
Hintergrund
Ein Halbleitersubstrat schließt ein Basissubstratmaterial ein. In verschiedenen Situationen kann ein Halbleiterchip, der auf einem Substrat ausgebildet ist, gedünnt werden, um die Größe der Halbleiterpackung zu minimieren. Ein Testen und Prüfen des Halbleiterchips wird zur Qualitätssicherheit und Zuverlässigkeit vorgenommen.
KURZDARSTELLUNG
Implementierungen eines Substratträgers können einschließen: einen oberen Ring, der dazu konfiguriert ist, eine Kante einer ersten Seite eines Substrats zu umschließen; und eine untere Stütze, die dazu konfiguriert ist, eine gesamte zweite Seite und eine Kante der zweiten Seite des Substrats zu umschließen.
Implementierungen eines Substratträgers können eines, alle oder jegliche der folgenden Merkmale einschließen:

Die Kante kann ein Kantenring des Substrats sein.
Die erste Seite des Substrats kann auf der Rückseite geschliffen sein.
Die zweite Seite des Substrats kann eine Vielzahl von Halbleiterchips darin einschließen.
Die Dicke des Substrats kann geringer als 39 Mikrometer sein.
Die Dicke des Substrats kann geringer als 10 Mikrometer sein.
Der obere Ring kann dazu konfiguriert sein, die untere Stütze mit einer Klemme, einer Reibpassung, einem Schnapper oder einem Scharnier zu koppeln.
Der Substratträger kann nicht an das Substrat gebunden sein.

Implementierungen eines Substratträgers können einschließen: einen oberen Ring, der dazu konfiguriert ist, eine Kante einer ersten Seite eines Substrats zu umschließen; und eine untere Stütze, die dazu konfiguriert ist, eine gesamte zweite Seite und eine Kante der zweiten Seite des Substrats zu umschließen. Die untere Stütze kann ferner einen Hohlraum darin einschließen, der dazu konfiguriert ist, ein Rückseitenschleifband aufzunehmen, das auf die zweite Seite des Substrats aufgebracht wird.
Implementierungen eines Substratträgers können eines, alle oder jegliche der folgenden Merkmale einschließen:

Die Kante kann ein Kantenring des Substrats sein.
Die erste Seite des Substrats kann auf der Rückseite geschliffen sein.
Die zweite Seite des Substrats kann eine Vielzahl von Halbleiterchips darin einschließen.
Die Dicke des Substrats kann geringer als 39 Mikrometer sein.
Die Dicke des Substrats kann geringer als 10 Mikrometer sein.

Der obere Ring kann dazu konfiguriert sein, die untere Stütze mit einer Klemme, einer Reibpassung, einem Schnapper oder einem Scharnier zu koppeln.
Der Substratträger kann nicht an das Substrat gebunden sein.
Implementierungen einer Vorrichtung zum Testen eines Halbleitersubstrats können einschließen: einen Substratträger einschließlich eines oberen Rings, der dazu konfiguriert ist, eine Kante einer ersten Seite eines Substrats zu umschließen, und eine untere Stütze. Der untere Träger kann dazu konfiguriert sein, zu ermöglichen, dass ein Halbleitersubstrat, das mit dem Substratträger gekoppelt ist, unter Verwendung einer Sonde elektrisch getestet wird.
Implementierungen einer Vorrichtung zum Testen eines Halbleitersubstrats können eines, alle oder jegliche der folgenden Merkmale einschließen:

Die Vorrichtung kann ferner eine oder mehrere Öffnungen in der unteren Stütze einschließen, die dazu konfiguriert sind, zu ermöglichen, dass die Sonde während eines elektrischen Testens direkt mit dem Substrat in Kontakt steht.
Der Substratträger kann aus einem Metall, einem mit einem Metall beschichteten Kunststoff oder einem mit einem Sekundärmetall beschichteten Metall gebildet sein.
Der Substratträger kann aus einem elektrisch leitenden Material gebildet sein oder ein elektrisch leitendes Material einschließen, das daran gekoppelt ist.
Die vorstehenden und weitere Aspekte, Merkmale und Vorteile sind für den Fachmann aus der BESCHREIBUNG und den ZEICHNUNGEN sowie aus den ANSPRÜCHEN ersichtlich.

Figurenliste
Im Folgenden werden Implementierungen in Verbindung mit den beigefügten Zeichnungen beschrieben, worin gleiche Bezugszeichen gleichartige Elemente bezeichnen, und:

1a-1b veranschaulicht einen Halbleiterwafer mit einer Vielzahl von Halbleiterchips, die durch einen Ritzgraben getrennt sind;
2a-2h veranschaulicht ein Verfahren zum Dünnen eines Halbleiterwafers mit einem Kantenstützring;
3a-3s veranschaulicht ein Verfahren zum Sondentesten von einer Rückseite des gedünnten Halbleiterwafers durch eine oder mehrere Öffnungen in einem Bandabschnitt eines Folienrahmens;
4a-4c veranschaulicht ein Verfahren zum Ausbilden von leitenden Kanälen auf dem Band;
5 ist eine Seitenansicht einer Implementierung eines Halbleitersubstrats mit einem Kantenring;
6 ist eine Seitenansicht einer Implementierung eines Halbleitersubstrats mit einem aufgebrachten Rückseitenschleifband;
7 ist eine Seitenansicht einer Implementierung eines Halbleitersubstrats, nachdem die Rückseite auf eine erste Dicke geschliffen worden ist;
8 ist eine Seitenansicht einer Implementierung eines Substrats, das teilweise durch eine Implementierung eines Substratträgers umschlossen ist, nachdem die Rückseite auf eine zweite Dicke geschliffen worden ist;
9 ist eine Seitenansicht einer Implementierung eines Substrats, das teilweise durch eine Implementierung eines Substratträgers umschlossen ist, nachdem es auf eine dritte Dicke geätzt worden ist;
10 ist eine Seitenansicht einer Implementierung eines Substrats, das teilweise durch eine Implementierung eines Substratträgers umschlossen ist, mit einem Verschlussmechanismus;
11 ist eine Seitenansicht einer Substratimplementierung ohne einen Kantenring, der teilweise durch eine Substratträgerimplementierung umschlossen ist;
12 ist eine Draufsicht auf eine Substratimplementierung, die teilweise durch eine Substratträgerimplementierung umschlossen ist;
13 ist eine Seitenansicht einer Substratimplementierung mit einem Kantenring, die teilweise durch eine Substratträgerimplementierung umschlossen ist;
14 ist eine Draufsicht auf eine Substratimplementierung mit einem Kantenring, die teilweise durch eine Substratträgerimplementierung umschlossen ist; und
15 ist eine Seitenansicht eines Substratträgers mit Öffnungen auf der Unterseite des Trägers; und
16 ist eine Seitenansicht eines Implementierungssubstratträgers.

BESCHREIBUNG
Diese Offenbarung, ihre Gesichtspunkte und Implementierungen sind nicht auf die hier offenbarten speziellen Komponenten, Montageverfahren oder Verfahrenselemente beschränkt. Viele zusätzliche im Stand der Technik bekannte Komponenten, Zusammensetzungsverfahren und/oder Verfahrenselemente, die mit den angestrebten Halbleitersubstratverarbeitungsverfahren vereinbar sind, werden aus dieser Offenbarung zur Verwendung mit besonderen Implementierungen ersichtlich. Dementsprechend können zum Beispiel, obwohl besondere Implementierungen offenbart sind, solche Implementierungen und implementierenden Komponenten jegliche(n/s) Form, Größe, Bauweise, Typ, Modell, Version, Abmessung, Konzentration, Material, Menge, Verfahrenselement, Schritt und/oder dergleichen, wie sie im Stand der Technik für solche Halbleitersubstratverarbeitungsverfahren bekannt sind, und implementierende Komponenten und Verfahren, die mit der angestrebten Funktionsweise und den angestrebten Verfahren vereinbar sind, umfassen.
Ein Halbleiterchip/-substrattesten beinhaltet üblicherweise ein In-Kontakt-Bringen einer Oberfläche des Halbleiterwafers mit einer Testsonde. Jedoch kann ein Wafertestsondieren bei gedünnten Halbleiterwafern/-substraten zum Bruch oder zur Beschädigung aufgrund des Sondendrucks auf der dünnen Waferoberfläche sowie eines Handhabens von Wafern und Verziehens von Wafern führen. Die dünnen Halbleiterwafer unterliegen aufgrund von Folienspannungen auch einem Verziehen. Ein verzogener dünner Halbleiterwafer ist schwierig zu testen, da die Testsonden mit der verzogenen Oberfläche keinen Kontakt herstellen können.
In einigen Fällen kann ein Wafertestsondieren vor einem Waferdünnen durchgeführt werden, da die großen dünnen Wafer, z. B. Wafer mit einem Durchmesser von 150 bis 300 Millimetern (mm), über die Testsondenkontakttoleranz hinaus verzogen werden können oder da die dünne Waferoberfläche die invasive Art des Tests nicht handhaben kann. Ein Waferprüfen vor einem Waferdünnen kann unvollständig sein, da gewisse Merkmale, die nach einem Waferdünnen hinzugefügt werden, z. B. rückseitiges Metall, beim dem Test nicht vorliegen. Zusätzlich fließt der Strom bei MOSFETs oder Wafern mit Durchkontaktierungen durch das Silicium und aus der Rückseite des gedünnten Wafers, d. h. durch das Rückmetall, heraus. Ein Testen solcher Vorrichtungen ist bei Wafern mit voller Dicke unpraktisch, weil die zu testenden Strukturen erst nach dem Dünnen vorhanden sind. Die Dicke der Wafer kann auch die elektrische Leistung beeinflussen. Ein dicker T-MOSFET-Wafer weist einen größeren Widerstand als ein dünner Wafer auf, denn der Strom läuft durch mehr Silicium. Durch ein Wafertesten und -prüfen vor Vorliegen aller Merkmale wird die Qualitätssicherheit reduziert und werden die Herstellungskosten erhöht, da ein nicht getesteter fehlerhafter Chip wie ein nicht getesteter guter Chip zusammengesetzt werden muss, bevor die Funktionalität bestätigt werden kann.
1a veranschaulicht einen Halbleiterwafer 100 mit einem Basissubstratmaterial 102 wie Silicium, Germanium, Aluminiumphosphid, Aluminiumarsenid, Galliumarsenid, Galliumnitrid, Indiumphosphid, Siliciumcarbid oder einem anderen Grundhalbleitermaterial. Eine Vielzahl von Halbleiterchips 104 wird auf dem Wafer 100 gebildet, die durch den Ritzgraben 106 getrennt sind, wie oben beschrieben ist. Der Ritzgraben 106 stellt Vereinzelungsbereiche bereit, um den Halbleiterwafer 100 in einzelne Halbleiterchips 104 zu trennen. Bei einer Implementierung weist der Halbleiterwafer 100 eine Breite oder einen Durchmesser von 100 bis 450 mm und eine Dicke von 675 bis 775 Mikrometer (µm) auf. Bei einer anderen Implementierung weist der Halbleiterwafer 100 eine Breite oder einen Durchmesser von 150 bis 300 mm auf.
1b zeigt eine Querschnittsansicht eines Abschnitts des Halbleiterwafers 100. Jeder Halbleiterchip 104 weist eine nichtaktive Rückoberfläche 108 und eine aktive Oberfläche oder Region 110 auf, die analoge oder digitale Schaltungen enthält, die als aktive Vorrichtungen, passive Vorrichtungen, leitende Schichten und dielektrische Schichten implementiert sind, die innerhalb des Chips ausgebildet sind und gemäß der elektrischen Ausgestaltung und Funktion des Chips elektrisch miteinander verbunden sind. Zum Beispiel kann die Schaltung einen oder mehrere Transistoren, Dioden und andere Schaltungselemente einschließen, die innerhalb der aktiven Oberfläche oder Region 110 ausgebildet sind, um analoge Schaltungen oder digitale Schaltungen wie einen digitalen Signalprozessor (DSP), eine Mikrosteuerung, eine ASIC, eine Leistungswandlung, eine Standardlogik, einen Verstärker, eine Taktbehandlung, einen Speicher, eine Schnittstellenschaltung und eine andere Signalverarbeitungsschaltung zu implementieren. Die Halbleiterchips 104 können auch eine integrierte passive Vorrichtung (IPD) wie Induktoren, Kondensatoren und Widerstände zur HF-Signalverarbeitung enthalten. Die aktive Oberfläche 110 kann einen Bildsensorbereich enthalten, der als ladungsgekoppelte Halbleitervorrichtungen (CCD) und aktive Pixelsensoren in komplementären Metalloxidhalbleitertechnologien (CMOS-Technologien) oder N-Typ-Metalloxidhalbleitertechnologien (NMOS-Technologien) implementiert ist. Alternativ können die Halbleiterchips 104 eine optische Linse, ein Detektor, ein oberflächenemittierender Laser (VCSEL), ein Wellenleiter, ein gestapelter Chip, ein elektromagnetischer (EM) Filter oder ein Multichipmodul sein.
Eine elektrisch leitende Schicht 112 wird über aktive Oberfläche 110 unter Verwendung von PVD, CVD, elektrolytischem Plattieren, stromlosen Plattierungsverfahren, Verdampfen oder einem anderen geeigneten Metallabscheidungsverfahren gebildet. Die leitende Schicht 112 schließt eine oder mehrere Schichten aus Aluminium (Al), Kupfer (Cu), Zinn (Sn), Nickel (Ni), Gold (Au), Silber (Ag), Titan (Ti), Titanwolfram (TiW) oder einem anderen geeigneten elektrisch leitenden Material ein. Die leitende Schicht 112 funktioniert als Verbindungsanschlussflächen, die elektrisch mit den Schaltungen auf aktiver Oberfläche 110 verbunden sind.
Bei anderen Implementierungen stellt der Halbleiterwafer 100 gestapelte Halbleiterwafer, gestapelte Halbleiterchips auf dem Wafer, Silicium-auf-Isolator-artige Wafer, gestapelte Speicherwafer, auf einem ASIC-Wafer gestapelte Speichervorrichtungen, gestapelte Siliciumdurchkontaktierungenhalbleiterwafer (TSV-Halbleiterwafer) oder jegliche andere Konfigurationen von gestapelten Wafern, gestapelten Chips auf Wafern und gestapelten Vorrichtungen dar.
2a-2h veranschaulicht ein Verfahren zum Dünnen eines Halbleiterwafers mit einem Kantenstützring. 2a zeigt einen gesamten Bereich des Halbleiterwafers 100 mit der Rückoberfläche 108 und der aktiven Oberfläche 110. Die Halbleiterchips 104 liegen in der aktiven Oberfläche 110 vor, siehe 1a bis 1b, sind aber zu den Zwecken der vorliegenden Beschreibung nicht gekennzeichnet. Der Halbleiterwafer 100 weist eine Vorschleifdicke T1 von 675 bis 775 µm auf.
In 2b ist der Halbleiterwafer 100 umgedreht und mit der aktiven Oberfläche 110 zum Rückseitenschleifband 120 ausgerichtet. In 2c wird die gesamte Rückoberfläche 108 einem ersten Rückseitenschleifvorgang mit Schleifer oder Schleifscheibe 122 unterzogen, um einen Abschnitt des Basissubstratmaterials 102 bis zur Oberfläche 124 zu entfernen. Der Halbleiterwafer 100 weist eine Nachschleifdicke T₂ von 355 µm zwischen der aktiven Oberfläche 110 und der Oberfläche 124 auf.
In 2d wird ein zweiter Schleifvorgang unter Verwendung des Schleifers oder der Schleifscheibe 124 auf der Oberfläche 128 angewendet. Die Schleifscheibe 128 bewegt sich in einem ringförmigen, drehenden Muster über eine innere Region oder Waferschleifbereich 130 des Halbleiterwafers 100, um einen Abschnitt des Basissubstratmaterials 102 bis zur Oberfläche 134 zu entfernen. Die Schleifscheibe 128 wird so gesteuert, dass der Kantenstützring 136 des Basissubstratmaterials 102 um einen Umfang des Halbleiterwafers 100 zur strukturellen Stütze herum belassen wird. Bei einer Implementierung beträgt die die Nachschleifdicke T₃ des Halbleiterwafers 100 75 µm oder weniger. Bei einer anderen Implementierung beträgt die die Nachschleifdicke T₃ des Halbleiterwafers 100 10 bis 50 µm.
2e zeigt eine Draufsicht auf die Schleifscheibe 128, die einen Abschnitt von der Oberfläche 134 des Halbleiterwafers 100 entfernt, um die Dicke des Halbleiterwafers und dementsprechend des Halbleiterchips 104 im Schleifbereich 130 zu reduzieren, während der Kantenstützring 136 des Basissubstratmaterials 102 um einen Umfang des Halbleiterwafers herum belassen wird. Der Kantenstützring 136 weist eine Breite W₁₃₆ von 3,0 mm ± 0,3 mm von der Innenwand 154 zur Außenkante 156 um den Halbleiterwafer 100 herum auf. Die Höhe des Kantenstützrings 136 ist die erste Nachschleifdicke T₂, die höher als die zweite Nachschleifdicke T₃ des Halbleiterwafers 100 ist, um eine strukturelle Integrität des dünneren Halbleiterwafers aufrechtzuerhalten.
In 2f wird eine Nachschleifspannungsentlastungsätzung verwendet, um die durch das Schleifverfahren verursachte Beschädigung der Oberfläche 134 des Basissubstratmaterials 102 zu entfernen oder zu reduzieren. Die Oberfläche 134 des Halbleiterwafers 100 wird mit einer Spüllösung gereinigt. Eine elektrisch leitende Schicht 172 wird über er Oberfläche 134 unter Verwendung von PVD, CVD, elektrolytischem Plattieren, stromlosem Plattierungsverfahren, Verdampfen oder einem anderen geeigneten Metallabscheidungsverfahren ausgebildet. Die leitende Schicht 172 schließt eine oder mehrere Schichten aus Al, Cu, Sn, Ni, Au, Ag, Ti, TiW oder einem anderen geeigneten elektrisch leitenden Material ein. Die leitende Schicht 172 stellt eine rückseitige elektrische Verbindung für die Halbleiterchips 104 bereit. Die leitende Schicht 172 stellt eine Verbindung zu den Schaltungen auf der aktiven Oberfläche 110 durch TSV her. Die leitende Schicht 172 wird in elektrisch gemeinsame oder elektrisch isolierte Abschnitte gemäß der Funktion der Halbleiterchips 104 strukturiert. Das Rückseitenschleifband 120 wird entfernt, indem das Band ultraviolettem (UV) Licht ausgesetzt und abgelöst wird.
In 2g wird der gedünnte Halbleiterwafer 100 montiert, wobei die aktive Oberfläche 110 zum Bandabschnitt 176 des Folienrahmens oder des Trägers 178 ausgerichtet ist. In 2h wird der Kantenstützring 136 entfernt, um mit der leitenden Schicht 172 oder der Oberfläche 134 in der gleichen Ebene oder direkt darüber (10 bis 13 µm) zu sein.
3a-3s veranschaulichen verschiedene Konfigurationen zum Sondentesten des Halbleiterwafers. In 3a wird der gedünnte Halbleiterwafer 100 aus dem Folienrahmen 178 entfernt und oberhalb des Folienrahmens oder des Trägers 180 mit der leitenden Schicht 172 auf der Oberfläche 134 in Richtung des Folienrahmens ausgerichtet positioniert. Die Halbleiterchips 104 auf dem gedünnten Halbleiterwafer 100 weisen einen vollständigen Merkmalsatz auf, d. h. alle funktionalen Komponenten und Schichten sind ausgebildet worden, bereit zu einem Sondentesten der endgültigen Halbleiterchips. Der Folienrahmen 180 schließt einen Bandabschnitt 182 und eine Kantenstütze 184 ein. Insbesondere schließt der Bandabschnitt 182 eine Öffnung 186 ein, die sich durch eine zentrale Region des Bandabschnitts erstreckt. Der gedünnte Halbleiterwafer 100 wird über dem Folienrahmen 180 positioniert, wobei die leitende Schicht 172 mit der Öffnung 186 ausgerichtet und zentriert ist. 3b zeigt eine Draufsicht auf den Folienrahmen 180 mit dem Bandabschnitt 182 und der Öffnung 186, die sich durch eine zentrale Region des Bandabschnitts erstreckt. Der Halbleiterwafer 100 ist am Bandabschnitt 182 des Folienrahmens 180 angebracht, wobei ein Abschnitt der leitenden Schicht 172 oberhalb der Öffnung 186 angeordnet ist. 3c zeigt eine Draufsicht auf den Halbleiterwafer 100, der am Bandabschnitt 182 des Folienrahmens 180 angebracht ist. Die leitende Schicht 172 ist durch die Öffnung 186 im Bandabschnitt 182 zugänglich.
In 3d werden der Halbleiterwafer 100 und Folienrahmen 180 oberhalb der Oberfläche 190 des Wafersondierspannfutters 194 positioniert. Die Oberfläche 190 weist einen niedrigen Abschnitt 190a und einen erhöhten Abschnitt 190b auf. Der erhöhte Abschnitt 190b ist mit der Öffnung 186 ausgerichtet. 3e zeigt den Folienrahmen 180, wobei der Halbleiterwafer 100 an der Oberfläche 190 des Wafersondierspannfutters 194 angebracht ist, wobei der Bandabschnitt 182 mit dem niedrigen Abschnitt 190a der Oberfläche 190 in Kontakt gebracht wird und sich der erhöhte Abschnitt 190b durch die Öffnung 186 erstreckt, um mit der leitenden Schicht 172 in Kontakt zu kommen. Bei einer Implementierung zieht das Wafersondierspannfutter 194 ein Vakuum durch die Anschlüsse 193, um den Bandabschnitt 182 und Halbleiterwafer 100 sicher an Ort und Stelle zu halten, wobei die Oberfläche 134 und ein erster Abschnitt der leitenden Schicht 172 flach mit dem Bandabschnitt 182 in Kontakt gehalten werden, wobei der Bandabschnitt 182 flach mit dem niedrigen Abschnitt 190a der Oberfläche 190 in Kontakt gehalten wird und ein zweiter Abschnitt der leitenden Schicht 172 flach mit dem erhöhten Abschnitt 190b der Oberfläche 190 in Kontakt gehalten wird. In 3f verteilt ein poröses keramisches Spannfutter 194 mit derselben Oberfläche 190 einschließlich dem niedrigen Abschnitt 190a und dem erhöhten Abschnitt 190b die Vakuumkräfte gleichmäßig, um den Halbleiterwafer 100 und Folienrahmen 180 flach gegen den niedrigen Abschnitt 190a und den erhöhten Abschnitt 190b der Oberfläche 190 zu halten. Wenn der Halbleiterwafer 100 und Folienrahmen 180 durch Vakuumanschlüsse 193 oder das poröse Spannfutter 194 flach gegen den niedrigen Abschnitt 190a und den erhöhten Abschnitt 190b der Oberfläche 190 gehalten werden, bleiben die Wafer während eines Sondentestens stabil und eben. Alternativ werden der Bandabschnitt 182 und Halbleiterwafer 100 durch eine Druckanpassung mit der Kraft F, wie in 3g gezeigt ist, sicher an Ort und Stelle gehalten, wobei die Oberfläche 134 und ein erster Abschnitt der leitenden Schicht 172 flach mit dem Bandabschnitt 182 in Kontakt gehalten werden, wobei der Bandabschnitt 182 flach mit dem niedrigen Abschnitt 190a der Oberfläche 190 des Spannfutters 195 in Kontakt gehalten wird und ein zweiter Abschnitt der leitenden Schicht 172 flach mit dem erhöhten Abschnitt 190b der Oberfläche 190 in Kontakt gehalten wird. Das Spannfutter 195 weist dieselbe Oberfläche 190 mit einem niedrigen Abschnitt 190a und erhöhten Abschnitt 190b auf.
Der Halbleiterwafer 100 wird einem elektrischen Testen und Prüfen als Teil eines Qualitätskontrollverfahrens unterzogen. Manuelle visuelle Prüf- und automatisierte optische Systeme werden dazu verwendet, Prüfungen an Halbleiterwafer 100 durchzuführen. Software kann bei der automatisierten optischen Analyse des Halbleiterwafers 100 verwendet werden. Bei visuellen Prüfverfahren wird die Ausrüstung wie ein Rasterelektronenmikroskop, Hochintensitäts- oder ultraviolettes Licht, ein metallurgisches Mikroskop oder ein optisches Mikroskop eingesetzt. Der Halbleiterwafer 100 wird auf strukturelle Eigenschaften geprüft, einschließlich Verzug, Dickenvariation, Oberflächenpartikel, Unregelmäßigkeiten, Risse, Delaminierung, Verunreinigungen und Verfärbung.
Die aktiven und passiven Komponenten innerhalb des Halbleiterchips 104 werden einem Testen auf Waferebene auf elektrische Leistung und die Schaltfunktion unterzogen. Jeder Halbleiterchip 104 wird auf Funktionalität und elektrische Parameter getestet. Der erhöhte Abschnitt 190b der Oberfläche 190 des Wafersondierspannfutters 194 stellt einen elektrischen Kontakt mit der leitenden Schicht 172 durch die Öffnung 186 her. Ein computergesteuertes Testsystem 196 sendet elektrische Testsignale durch das Wafersondierspannfutter 194 und den erhöhten Abschnitt 190b der Oberfläche 190, der sich durch die Öffnung 186 erstreckt, um elektrische Stimuli an die leitende Schicht bereitzustellen. Alternativ sendet ein computergesteuertes Testsystem 196 Signale durch leitende Kanäle innerhalb des Wafersondierspannfutters 194 und des erhöhten Abschnitts 190b der Oberfläche 190, um elektrische Stimuli an die leitende Schicht bereitzustellen. Die leitende Schicht 172 ist über TSV oder vertikal ausgebildete Halbleitervorrichtungen an Schaltungen auf der aktiven Oberfläche 110 gekoppelt. Der Halbleiterchip 104 reagiert auf die elektrischen Stimuli, die durch das Computertestsystem 196 gemessen werden und mit einer erwarteten Antwort verglichen werden, um eine Funktionalität der Halbleiterchips zu testen.
Das Testen des Halbleiterwafers 100 von der Rückseite direkt auf die leitende Schicht 172 wird durch den erhöhten Abschnitt 190b der Oberfläche 190 des Wafersondierspannfutters 194 erreicht, das sich durch die Öffnung 186 im Bandabschnitt 182 des Folienrahmens 180 erstreckt. Viele Testvorgehensweisen können mit Wafersondenkontakt des erhöhten Abschnitts 190b mit der leitenden Schicht 172 erreicht werden. Zum Beispiel können die elektrischen Tests Schaltungsfunktionalität, Leitungsintegrität, Widerstand, Kontinuität, Zuverlässigkeit, Verbindungstiefe, ESD, HF-Leistung Treiberstrom, Schwellenstrom, Leckstrom und Betriebsparameter, die für die Komponentenart spezifisch sind, einschließen. Das Testen wird mit dem gedünnten Halbleiterwafer 100 nach einem Waferschleifen vorgenommen. Der gedünnte Halbleiterwafer 100 bleibt durch die Art des niedrigen Abschnitts 190a und des erhöhten Abschnitts 190b der Oberfläche 190 des Wafersondierspannfutters 194, das gegen die leitende Schicht 172 gehalten wird, flach und stabil. Das Prüfen und elektrische Testen des Halbleiterwafers 100 ermöglicht nach einem Waferdünnen, dass der Halbleiterchip 104 mit einem vollständigen Merkmalsatz, die Prüfung besteht, als bekannte gute Chips zur Verwendung in einer Halbleiterpackung bezeichnet wird.
Waferebenentesten beinhaltet auch fortgeschrittene Testvorgehensweisen, einschließlich Kurvenverfolgen des Halbleiterwafers 100, oder eine andere Kennzeichnung der Vorrichtung, um eine detaillierte elektrische und thermische Leistung des dünnen Wafers oder gestapelten Wafers zu bewerten.
Der Halbleiterwafer 100 kann auch von der aktiven Oberfläche 110 getestet werden, wie in 3h gezeigt. Jeder Halbleiterchip 104 wird auf Funktionalität und elektrische Parameter unter Verwendung eines Testsondenkopfes 200 einschließlich einer Vielzahl von Sonden oder Testleitungen 202 oder einer anderen Testvorrichtung getestet. Die Sonden 202 werden dazu verwendet, einen elektrischen Kontakt mit dem Knoten oder der leitenden Schicht 112 auf jedem Halbleiterchip 104 herzustellen und elektrische Stimuli der Verbindungsanschlussflächen 112 bereitzustellen. Der Halbleiterchip 104 reagiert auf die elektrischen Stimuli, die durch das Computertestsystem 206 gemessen werden und mit einer erwarteten Antwort verglichen werden, um eine Funktionalität der Halbleiterchips zu testen. Die elektrischen Tests können Schaltungsfunktionalität, Leitungsintegrität, Widerstand, Kontinuität, Zuverlässigkeit, Verbindungstiefe, ESD, HF-Leistung, Treiberstrom, Schwellenstrom, Leckstrom und Betriebsparameter, die für die Komponentenart spezifisch sind, einschließen. Das Prüfen und elektrische Testen des Halbleiterwafers 100 ermöglicht, dass der Halbleiterchip 104, der die Prüfung besteht, als bekannter guter Chips zur Verwendung in einer Halbleiterpackung bezeichnet wird.
Der Bandabschnitt kann mehrere Öffnungen aufweisen, um Zugang zu unterschiedlichen Bereichen der leitenden Schicht 172 bereitzustellen. Wie oben angegeben wird die leitende Schicht 172 in elektrisch gemeinsame oder elektrisch isolierte Abschnitte gemäß der Funktion des Halbleiterchips 104 strukturiert. 3i zeigt eine Draufsicht auf den Folienrahmen 210 einschließlich den Bandabschnitt 212, die Kantenstütze 214 und mehreren Öffnungen 216. Der Bandabschnitt 212 weist so viele Öffnungen 216 auf, wie notwendig sind, um ein Testen von erforderlichen Bereichen der leitenden Schicht 172 durchzuführen. Die Öffnungen 216 können durch den Bandabschnitt 212 vor einem Anbringen des Bandabschnitts an der Kantenstütze 214 oder nach einem Anbringen des Bandabschnitts an der Kantenstütze ausgeschnitten oder ausgestanzt werden. Ein Ausschneiden von Öffnungen 216 vor einem Anbringen es Bandabschnitts 212 an der Kantenstütze 214 ermöglicht, dass Standardausschnittmuster zu spezifischen Wafern 100 passen, z. B. ein perforiertes Band. Ein Ausschneiden von Öffnungen 216 nach einem Anbringen des Bandabschnitts 212 an der Kantenstütze 214 ermöglicht, dass Ausschnittmuster für einen spezifischen Wafer 100 kundenspezifisch sind. Die Öffnungen 216 können unter Verwendung eines Lasers oder einer Klinge ausgeschnitten werden oder einfaches Entfernen von zuvor ausgeschnittenen Abschnitten des Bandes.
Der Halbleiterwafer 100 wird dann an dem Bandabschnitt 212 angebracht, wie in 3j gezeigt ist. In diesem Fall würde das Wafersondierspannfutter 194 mehrere erhöhte Abschnitte 190b aufweisen, die mit den Öffnungen 216 ausgerichtet sind. Der Folienrahmen 210 mit dem Halbleiterwafer 100 ist an der Oberfläche 190 des Wafersondierspannfutters 194 angebracht, wobei der Bandabschnitt 212 mit dem niedrigen Abschnitt 190a der Oberfläche 190 in Kontakt gebracht wird und sich mehrere erhöhte Abschnitte 190b durch mehrere Öffnungen 216 erstrecken, um mit unterschiedlichen Bereichen der leitenden Schicht 172 in Kontakt zu kommen. Der Bandabschnitt 212 und der Halbleiterwafer 100 werden durch eine Druckanpassung oder Vakuumunterstützung sicher an Ort und Stelle gehalten, wobei die Oberfläche 134 und erste Abschnitte der leitenden Schicht 172 flach mit dem Bandabschnitt 212 in Kontakt gehalten werden, wobei der Bandabschnitt 212 flach mit dem niedrigen Abschnitt 190a der Oberfläche 190 in Kontakt gehalten wird und zweite Abschnitte der leitenden Schicht 172 flach mit dem erhöhten Abschnitt 190b der Oberfläche 190 in Kontakt gehalten werden. Wenn der Halbleiterwafer 100 und der Folienrahmen 210 durch Druckanpassung oder Vakuumunterstützung flach gegen die niedrigen Abschnitte 190a und erhöhten Abschnitte 190b der Oberfläche 190 gehalten werden, bleiben die Wafer während eines Sondentestens stabil und eben.
Die mehreren erhöhten Abschnitte 190b der Oberfläche 190 des Wafersondierspannfutters 194 stellen einen elektrischen Kontakt mit entsprechenden Bereichen der leitenden Schicht 172 durch die Öffnungen 216 her. Ein computergesteuertes Testsystem 220 sendet elektrische Testsignale durch das Wafersondierspannfutter 194 und die erhöhten Abschnitte 190b der Oberfläche 190, die sich durch die Öffnungen 216 erstrecken, um unterschiedlichen Bereichen der leitenden Schicht 172 elektrische Stimuli bereitzustellen. Der Halbleiterchip 104 reagiert auf die elektrischen Stimuli, die durch das Computertestsystem 220 gemessen werden und mit einer erwarteten Antwort verglichen werden, um eine Funktionalität der Halbleiterchips zu testen.
Bei einer Implementierung wird der Halbleiterwafer 100, wie in 3k gezeigt, von der aktiven Oberfläche 110, siehe 3h, getestet, wobei die elektrische Verbindung des Massereferenzknotens 221 zu der leitenden Schicht 172 durch die Öffnungen 216 in den Bandabschnitt 212 erfolgt. Mehrere Abschnitte der leitenden Schicht 172 können elektrisch mit externem Massereferenzknoten 221 über die Öffnungen 216 verbunden sein. Ein Probenabschnitt des Halbleiterwafers 100 kann von der aktiven Oberfläche 110 getestet werden.
Alternativ kann der Waferringhalter 222 mit Griffring 224, wie in 31 gezeigt, zum Anbringen des Halbleiterwafers 100 verwendet werden. Der Waferringhalter 222 ist für geringe Kosten und zur leichten Handhabung üblicherweise aus Kunststoff oder einem anderen leichtgewichtigen Material. Der Griffring 224 befestigt und hält den Bandabschnitt 225 zum Anbringen des Halbleiterwafers 100. Die Öffnungen 226 können in Bandabschnitt 225 ausgebildet werden, wie oben beschrieben ist. Andere Bandhalter können dazu verwendet werden, den Bandabschnitt 225 beim Anbringen des Halbleiterwafers 100 zu befestigen.
3m zeigt den Halbleiterwafer 100, der am Bandabschnitt 225 auf dem Waferringhalter 222 angebracht ist, wobei die leitende Schicht 172 in Richtung des Bandabschnitts ausgerichtet ist und die aktive Oberfläche 110 vom Bandabschnitt weg ausgerichtet ist. 3n zeigt den Halbleiterwafer 100, der am Bandabschnitt 225 auf dem Waferringhalter 222 angebracht ist, wobei die aktive Oberfläche 110 in Richtung des Bandabschnitts ausgerichtet ist und die leitende Schicht 172 vom Bandabschnitt weg ausgerichtet ist. Bei der Verwendung von TSV ist die Ausrichtung des Halbleiterwafers 100 austauschbar. Der Halbleiterwafer 100 kann wie in 3o gezeigt Unebenheiten 227 auf der aktiven Oberfläche 110 oder keine Unebenheiten wie in 3k aufweisen. Der Halbleiterwafer 100 kann getestet werden, wobei die aktive Oberfläche 110 und Unebenheiten 227 in Richtung dem Bandabschnitt 225 oder vom Bandabschnitt weg ausgerichtet sind. Der Halbleiterwafer 100 kann getestet werden, wobei die aktive Oberfläche 110 und keine Unebenheiten in Richtung des Bandabschnitts 225 oder vom Bandabschnitt weg ausgerichtet sind. Ein Probenabschnitt des Halbleiterwafers 100 kann getestet werden, wobei die aktive Oberfläche 110 des Halbleiterwafers 100 in Richtung des Bandabschnitts 225 oder vom Bandabschnitt weg ausgerichtet sind.
Bei einer anderen Implementierung ist der Halbleiterwafer 100 ohne die Öffnungen 225 am Bandabschnitt 226 angebracht, um ein Dehnen, Ungleichmäßigkeiten oder eine andere Verzerrung in dem Bandabschnitt oder den Öffnungen zu vermeiden, siehe 3p. Der Bandabschnitt 225 ohne die Öffnungen 226 kann auch über dem Halbleiterwafer 100 platziert werden. Mehrere Halbleiterwafer 100 können an einer Bandfolie oder -rolle angebracht werden, während eine gleichmäßige Spannung über der Bandfolie aufrechterhalten wird. Sobald der Halbleiterwafer 100 angebracht ist, werden die Öffnungen 226 unter Verwendung eines Lasers, einer Klinge oder durch einfaches Entfernen vorgeschnittener Abschnitte des Bandes ähnlich wie in 31 durch den Bandabschnitt 225 ausgeschnitten. Der Bandabschnitt 225 mit dem Halbleiterwafer 100 wird entweder vor oder nach einem Ausschneiden von Öffnungen 226 am Griffring 224 des Waferringhalters 222 befestigt.
3q zeigt Leiterbahnen 228, die auf einer Oberfläche des Bandabschnitts 225 ausgebildet sind, wie am Waferringhalter 222 mit präziser Platzierung der Leiterbahnen montiert. Der Bandabschnitt 225 kann zur Zugangsausrichtung und -abstimmung auf dem Waferringhalter 222 der Leiterbahnen 228 laminiert werden, die dann durch Laminieren, Drucken oder Schattenmaskenmetallfilmabscheidung ausgebildet werden. In 3r wird der Halbleiterwafer 100 am Bandabschnitt 225 angebracht und mit den Leiterbahnen 228 ausgerichtet, die auf dem Bandabschnitt 225 ausgebildet sind, um einen elektrischen Kontakt herzustellen und das notwendige Sondentesten durchzuführen. In diesem Fall kommen die Testsonden 230 mit den Leiterbahnen 228 von der Oberseite außerhalb des Waferringhalters 222 in Kontakt. Testsondensignale werden von den Testsonden 230 entlang der Leiterbahnen 228 zu der leitenden Schicht 172 geleitet, um eine Funktionalität und elektrische Parameter des Halbleiterwafers 100 zu testen. 3s zeigt den Halbleiterwafer 100, der mit Unebenheiten 227 am Bandabschnitt 225 angebracht und mit den Leiterbahnen 228 ausgerichtet ist, die auf dem Bandabschnitt 225 ausgebildet sind, um einen elektrischen Kontakt herzustellen und das notwendige Sondentesten durchzuführen. In diesem Fall kommen die Testsonden 230 mit den Leiterbahnen 228 von der Oberseite außerhalb es Waferringhalters 222 in Kontakt. Testsondensignale werden von den Testsonden 230 entlang der Leiterbahnen 228 zu Unebenheiten 227 geleitet, um eine Funktionalität und elektrische Parameter des Halbleiterwafers 100 zu testen.
Bei einer anderen Implementierung, die der von 3i bis 3j ähnlich ist, können der Folienrahmen oder Waferringhalter mehrere Öffnungen und Leiterbahnen oder Kanäle aufweisen, die in dem Bandabschnitt des Waferringhalters ausgebildet sind, um Zugang zu unterschiedlichen Bereichen der leitenden Schicht bereitzustellen. 4a zeigt eine Draufsicht auf den Waferringhalter 240, einschließlich dem Bandabschnitt 242, Greifring 244 und mehreren Öffnungen 246. Die Leiterbahnen 248 werden auf der Oberfläche des Bandabschnitts 242 ausgebildet oder durch den Bandabschnitt hindurch ausgebildet. Alternativ kann der Bandabschnitt 242 mit Kanälen von leitendem Kohlenstoff 240 hergestellt werden, wie in 4b gezeigt ist. Der Bandabschnitt 242 weist so viele mehrere Öffnungen 246 und Leiterbahnen 248 oder Kanäle 250 auf, wie notwendig sind, um ein Sondentesten von erforderlichen Bereichen der leitenden Schicht 172 durchzuführen. Bei einer anderen Implementierung kann ein Abschnitt oder der gesamte Bandabschnitt 242 leitend sein, um ein Testen von erforderlichen Bereichen der leitenden Schicht 172 durchzuführen. Der Bandabschnitt 242 und der Halbleiterwafer 100 werden durch eine Druckanpassung oder Vakuumunterstützung sicher an Ort und Stelle gehalten, wobei die Oberfläche 134 und der erste Abschnitte der leitenden Schicht 172 flach mit dem Bandabschnitt 242 in Kontakt gehalten werden, wobei der Bandabschnitt 242 flach mit dem niedrigen Abschnitt 190a der Oberfläche 190 in Kontakt gehalten wird und der zweite Abschnitte der leitenden Schicht 172 flach mit dem erhöhten Abschnitt 190b der Oberfläche 190 in Kontakt gehalten werden. Wenn der Halbleiterwafer 100 und Waferringhalter 240 durch Druckanpassung oder Vakuumunterstützung flach gegen die niedrigen Abschnitte 190a und erhöhten Abschnitte 190b der Oberfläche 190 gehalten werden, bleiben die Wafer während eines Sondentestens stabil und eben.
In 4c stellen die mehreren erhöhten Abschnitte 190b der Oberfläche 190 des Wafersondierspannfutters 194 einen elektrischen Kontakt mit entsprechenden Bereichen der leitenden Schicht 172 durch die Öffnungen 246 und Leiterbahnen 248 oder Kanäle 250 her. Das computergesteuerte Testsystem 254 sendet elektrische Testsignale durch das Wafersondierspannfutter 194 und die erhöhten Abschnitte 190b der Oberfläche 190, die sich durch die Öffnungen 246 erstrecken, um unterschiedlichen Bereichen der leitenden Schicht 172 durch Leiterbahnen 248 oder Kanäle 250 elektrische Stimuli bereitzustellen. Der Halbleiterchip 104 reagiert auf die elektrischen Stimuli, die durch das Computertestsystem 254 gemessen werden und mit einer erwarteten Antwort verglichen werden, um eine Funktionalität der Halbleiterchips zu testen.
Der Waferringhalter und der Halbleiterwafer 100 werden von dem Wafersondierspannfutter 194 bewegt und der gedünnte Halbleiterwafer 100 wird durch Ritzgräben 106 unter Verwendung eines Sägeblattes oder Laserschneidwerkzeugs oder Plasmaätzen in einzelne Halbleiterchips 104 vereinzelt. Die einzelnen Halbleiterchips 104 von dem gedünnten Halbleiterwafer 100 sind in der endgültigen Konfiguration der Halbleiterchips sondengetestet worden.
Bezugnehmend auf 5 ist eine Seitenansicht einer Implementierung eines Halbleitersubstrats veranschaulicht. Wie veranschaulicht schließt das Substrat 256 eine erste Seite 258 und eine zweite Seite 260 ein. Bei verschiedenen Implementierungen schließt die zweite Seite 260 als ein nicht einschränkendes Beispiel eine Vielzahl von darin/darauf ausgebildeten Halbleiterchips ein. Wie veranschaulicht schließt das Substrat 265 auch eine Kante 262 ein. Bei dieser Implementierung schließt die Kante 262 einen Kantenring ein. Bei verschiedenen Implementierungen kann das Substrat 256 als ein nicht einschränkendes Beispiel eine Dicke von weniger als 39 Mikrometer oder weniger als 10 Mikrometer aufweisen. Bei anderen Implementierungen kann der Wafer jedoch dicker als etwa 39 Mikrometer sein.
Bezugnehmend auf 6 ist eine Seitenansicht einer Implementierung eines Halbleitersubstrats veranschaulicht, wobei ein Rückseitenschleifband aufgebracht ist. Wie veranschaulicht schließt ein Substrat 256 eine erste Seite 258 und eine zweite Seite 260 ein. Wie veranschaulicht wird Rückseitenschleifband 264 auf die zweite Seite 260 aufgebracht. Bei verschiedenen Implementierungen kann die zweite Seite 260 als ein nicht einschränkendes Beispiel eine Vielzahl von Halbleiterchips einschließen. Wie veranschaulicht schließt das Substrat 256 auch eine Kante 262 ein, die einen Kantenring einschließt. Obwohl bei der in 6 veranschaulichten Implementierung die Verwendung eines Rückseitenschleifbandes veranschaulicht ist, kann bei anderen hierin offenbarten Substrat- oder Verfahrensimplementierungen kein Rückseitenschleifband während des Rückseitenschleifverfahrens verwendet werden. Zusätzlich können verschiedene Polierverfahren dazu verwendet werden, das Substrat bei verschiedenen Implementierungen zu polieren und/oder zu dünnen. Insbesondere kann bei Substrat- und Verfahrensimplementierungen, bei denen die Dicke des Wafers geringer als etwa 25 Mikrometer ist, auf die Verwendung eines Rückseitenschleifbandes verzichtet werden.
Bezugnehmend auf 7 ist eine Seitenansicht der Implementierung des Halbleitersubstrats von 6 veranschaulicht, nachdem die Rückseite auf eine erste Dicke geschliffen worden ist. Wie veranschaulicht schließt ein Substrat 256 eine erste Seite 258 und eine zweite Seite 260 ein. Wie veranschaulicht wird Rückseitenschleifband 264 auf die zweite Seite 260 aufgebracht. Wie veranschaulicht wird die erste Seite 258 des Substrats 256 auf der Rückseite geschliffen. Bei verschiedenen Implementierungen kann das Substrat 256 als ein nicht einschränkendes Beispiel auf der Rückseite auf eine erste Dicke 266 von 355 Mikrometer geschliffen werden.
Bezugnehmend auf 8 ist eine Seitenansicht der Implementierung des Substrats 256 veranschaulicht, die durch eine Substratträgerimplementierung 270 umschlossen ist, nachdem die Rückseite auf eine zweite Dicke geschliffen worden ist. Wie veranschaulicht umschließt ein oberer Ring 268 eines Substratträgers 270 die Kante 262 der ersten Seite 258 des Substrats 256 und dient dazu, die Kante 262 (einschließlich des Kantenrings) innerhalb der Abmessungen des oberen Rings 268 zu halten. Wie veranschaulicht umschließt eine untere Stütze 272 eines Substratträgers 270 auch die zweite Seite 260 und mindestens einen Abschnitt der Kante 262 des Substrats 256. Bei verschiedenen Implementierungen ist der Substratträger 270 als ein nicht einschränkendes Beispiel nicht an das Substrat 256 gebunden, sondern wird nur unter Verwendung mechanischer Kraft gegen das Substrat gehalten. Bei verschiedenen Implementierungen ist der Substratträger 270 durch eine oder mehrere Halbleiterverarbeitungsvorgänge und/oder bei zwei oder mehr Halbleitersubstraten wiederverwendbar. Bei verschiedenen Implementierungen schließt die Kante 262 des Substrats 256 als ein nicht einschränkendes Beispiel einen Kantenring 274 des Substrats 256 ein. Wie veranschaulicht wird die erste Seite 258 des Substrats 256 auf der Rückseite geschliffen. Bei verschiedenen Implementierungen kann das Substrat 256 als ein nicht einschränkendes Beispiel auf der Rückseite auf eine zweite Dicke 276 von 50 Mikrometer geschliffen werden. Wie veranschaulicht ist der obere Ring 268 des Substratträgers 270 an die untere Stütze 272 des Substratträgers 272 gekoppelt. Wie veranschaulicht kann der obere Ring 268 durch einen Verschlussmechanismus 275 an die untere Stütze 272 gekoppelt sein. Bei verschiedenen Implementierungen kann der Verschlussmechanismus 275 als ein nicht einschränkendes Beispiel ein Scharnier, eine Reibpassung, eine Klemme, ein Schnapper oder eine beliebige andere Form eines Verschluss- oder Kopplungsmechanismus sein, der dazu in der Lage ist, den oberen Ring 268 an/über der unteren Stütze 272 zu halten.
Bezugnehmend auf 9 ist eine Seitenansicht der Substratimplementierung von 8 veranschaulicht, die teilweise durch einen Substratträger umschlossen ist, nachdem die Rückseite auf eine dritte Dicke geätzt worden ist. Bei verschiedenen Implementierungen kann das Substrat 256 als ein nicht einschränkendes Beispiel auf eine dritte Dicke 278 von 25 Mikrometer oder weniger geätzt werden. Bei verschiedenen Implementierungen kann dieses Ätzverfahren ein Spannungsabbauätzen und/oder ein Ätzen sein, das dazu ausgelegt ist, Rückseitenschleifschäden auf dem Substrat zu reduzieren/beseitigen. Wie veranschaulicht ist der obere Ring 268 des Substratträgers 270 über die Kante 262 und Kantenring 274 des Substrats 256 an die untere Stütze 272 des Substratträgers 270 gekoppelt. Wie veranschaulicht kann der obere Ring 268 durch einen Verschlussmechanismus 275 an die untere Stütze 272 gekoppelt sein, der ein beliebiger in dieser Schrift offenbarter sein kann.
Bezugnehmend auf 10 ist eine Seitenansicht eines Substrats veranschaulicht, das teilweise von einem Substratträger mit einem Verschlussmechanismus umschlossen ist, nachdem ein photolithographisches Muster aufgebracht worden ist. Das photolithographische Muster kann bei verschiedenen nachfolgenden Halbleiterverarbeitungvorgängen verwendet werden, wie, als ein nicht einschränkendes Beispiel, Ionenimplantation, Ätzen, Abscheidung, Chipvereinzelung oder ein beliebiger anderer Vorgang, bei dem ein Strukturieren notwendig ist. Die Implementierung in 10 veranschaulicht, wie der Substratträger 270 bei verschiedenen Halbleiterverfahrensimplementierungen dazu ausgelegt ist, das Substrat 256 durch eine oder mehrere nachfolgende Halbleiterverfahrensvorgänge zu unterstützen, nachdem der Träger 270 mechanisch mit dem Substrat gekoppelt worden ist.
Bezugnehmend auf 11 ist eine Seitenansicht eines Substrats veranschaulicht, das teilweise durch eine Substratträgerimplementierung umschlossen ist. Wie veranschaulicht schließt ein Substrat 280 eine erste Seite 282 und eine zweite Seite 284 ein. Bei verschiedenen Implementierungen schließt die zweite Seite 284 als ein nicht einschränkendes Beispiel eine Vielzahl von darin/darauf ausgebildeten Halbleiterchips ein. Wie veranschaulicht schließt das Substrat 280 auch eine Kante 286 ein. Wie veranschaulicht umschließt ein oberer Ring 288 eines Substratträgers 290 die Kante 286 der ersten Seite 282 des Substrats 280. Wie veranschaulicht umschließt eine untere Stütze 292 eines Substratträgers 290 die zweite Seite 284 und die Kante 286 des Substrats 280. Bei verschiedenen Implementierungen ist der Substratträger 290 als ein nicht einschränkendes Beispiel nur mechanisch mit dem Substrat 280 gekoppelt. Wie bei den anderen in dieser Schrift offenbarten Substratträgern kann der Träger wiederverwendbar sein. Wie veranschaulicht schließt die untere Stütze 292 einen Hohlraum 294 darin ein. Bei verschiedenen Implementierungen ist der Hohlraum 294 als ein nicht einschränkendes Beispiel dazu bemessen, Rückseitenschleifband 296, das auf die zweite Seite 284 des Substrats 280 aufgebracht ist, in dem Hohlraum 294 aufzunehmen, sodass das Substrat 280 flach gegen die untere Stütze 292 liegen kann. Wie veranschaulicht ist der obere Ring 288 des Substratträgers 290 an die untere Stütze 292 des Substratträgers 290 gekoppelt. Wie veranschaulicht kann der obere Ring 288 durch einen Verschlussmechanismus 298 an die untere Stütze 292 gekoppelt sein, der ein beliebiger in dieser Schrift offenbarter sein kann.
Bezugnehmend auf 12 ist eine Draufsicht auf das Substrat von 7 veranschaulicht, das teilweise durch einen Substratträger umschlossen ist. Wie veranschaulicht kann der obere Ring 288 eine Abstimmungskerbenöffnung 300 in dem Ring einschließen, um zu ermöglichen, dass die Substratabstimmungskerbe zur Verwendung durch verschiedene Halbleiterbearbeitungswerkzeuge verfügbar gemacht wird, wie, als ein nicht einschränkendes Beispiel, Kerbenschienen, optische Zeichenleser und eine andere Einrichtung, welche die Kerbe während des Vorgangs verwendet. Bei Substraten mit Abflachungen kann der obere Ring 288 auch entsprechende flache Zugangsabschnitte darin einschließen oder kann der Form der Abflachung folgen, sodass die Verarbeitungseinrichtung dazu eingestellt werden kann, die Position der Abflachung(en) auf dem Substrat noch zu erkennen. Der untere Abschnitt des Trägers kann auch so bemessen sein, dass er bei verschiedenen Implementierungen den Abmessungen der Abflachung(en) des Substrats entspricht.
Bezugnehmend auf 13 ist eine Seitenansicht eines Substrats veranschaulicht, einschließlich eines Kantenrings, das teilweise durch eine Substratträgerimplementierung umschlossen ist. Wie veranschaulicht schließt ein Substrat 302 eine erste Seite 304 und eine zweite Seite 306 ein. Bei verschiedenen Implementierungen schließt die zweite Seite 306 als ein nicht einschränkendes Beispiel eine Vielzahl von Halbleiterchips ein. Wie veranschaulicht schließt das Substrat 302 auch eine Kante 308 mit einem Kantenring ein. Wie veranschaulicht umschließt ein oberer Ring 310 eines Substratträgers 312 die Kante 308 der ersten Seite 304 des Substrats 302. Wie veranschaulicht umschließt eine untere Stütze 314 eines Substratträgers 312 die zweite Seite 306 und die Kante 308 des Substrats 302. Wie veranschaulicht schließt die untere Stütze 314 einen Hohlraum 316 darin ein. Bei verschiedenen Implementierungen ist der Hohlraum 316, der dem Hohlraum in 11 gleicht, als ein nicht einschränkendes Beispiel so bemessen, dass er die Dicke eines Rückseitenschleifbandes 318 aufnimmt, das auf die zweite Seite 306 des Substrats 302 aufgebracht ist. Wie veranschaulicht ist der obere Ring 310 des Substratträgers 312 an die untere Stütze 314 des Substratträgers 312 gekoppelt. Wie veranschaulicht kann der obere Ring 310 durch einen Verschlussmechanismus 320 an die untere Stütze 314 gekoppelt sein, der ein beliebiger in dieser Schrift offenbarter sein kann.
Bezugnehmend auf 14 ist eine Draufsicht auf das Substrat von 13 veranschaulicht, das teilweise durch einen Substratträger umschlossen ist. Wie veranschaulicht schließt ein Substrat 302 eine erste Seite 304 ein. Wie veranschaulicht schließt das Substrat 302 auch eine Kante 308 mit Kantenring 322 ein. Wie veranschaulicht umschließt ein oberer Ring 310 eines Substratträgers 312 die Kante 308 der ersten Seite 304 des Substrats 302 und geht über mindestens einen Abschnitt des Kantenrings 274 sowie erstreckt sich nach innen in Richtung des Zentrums des Substrats. Wie veranschaulicht kann der obere Ring 310 eine Abstimmungskerbe 324 einschließen, die der Implementierung in 12 ähnlich ist. Der obere Ring 310 und der untere Abschnitt des Substratträgers können auch entsprechend eine oder mehrere Abflachungen entsprechend der Abflachung(en) in dem Substrat bei jenen Substraten einschließen, die Abflachungen einschließen.
Bezugnehmend auf 6 bis 10 veranschaulichen die Figuren das Substrat 256 bei verschiedenen Schritten in einem Verfahren zum Dünnen eines Substrats auf eine gewünschte Dicke. Wie veranschaulicht wird das Rückseitenschleifband 264 bei den Verfahrensimplementierungen zuerst auf eine zweite Seite 260 eines Substrats 256 aufgebracht. Dann wird das Substrat 256 auf der Rückseite auf eine erste Dicke 266 geschliffen. Dann wird das Substrat 256 in einer unteren Stütze 272 eines Substratträgers 270 angeordnet. Dann wird ein oberer Ring 268 des Substratträgers 270 über eine Kante 262 des Substratträgers 256 gekoppelt. Das Substrat 256 wird dann auf der Rückseite auf eine zweite Dicke 276 geschliffen. Das Substrat 256 wird dann auf eine dritte Dicke 278 geätzt. Bei verschiedenen Implementierungen kann das Substrat 256 dann als ein nicht einschränkendes Beispiel aus dem Substratträger 270 entfernt werden und das Substrat 256 kann vereinzelt werden. Bei verschiedenen Verfahrensimplementierungen kann auf das Verfahren zum Ätzen von der dritten Dicke verzichtet werden, nachdem der Substratträger 270 an das Substrat gekoppelt ist.
Bei verschiedenen hierin beschriebenen Implementierungen kann ein Substrat als ein nicht einschränkendes Beispiel aus Silicium, Siliciumdioxid, Rubin, Saphir, einkristallinem Silicium, polykristallinem Silicium, Glas, Silicium-auf-Isolator, Galliumarsenid, Metall, Metalllegierungen oder einer beliebigen anderen Halbleitersubstratart hergestellt sein. Bei verschiedenen Implementierungen kann ein Substratträger als ein nicht einschränkendes Beispiel aus einem Polymer, Kunststoff, Metall oder einer Metalllegierung oder einer beliebigen Kombination davon hergestellt sein, die dazu ausgelegt ist, gegenüber den verschiedenen Halbleiterverarbeitungsschritten beständig zu sein, die der Träger durchläuft (Ätzen, Photoresistverarbeiten, Ionenimplantieren usw.). Beispiele für Polymermaterialien, die bei Substratträgerimplementierungen wie jenen hierin offenbarten verwendet werden können, können als ein nicht einschränkendes Beispiel, Perfluoralkoxyalkane, Perfluorether, Polytetrafluorethylen, fluoriertes Ethylenpropylen oder eine beliebige Kombination davon einschließen. Fachleute werden ohne weiteres dazu in der Lage sein, geeignete Materialien für den Substratträger unter Verwendung der hierin offenbarten Prinzipien auszuwählen.
Bezugnehmend auf 15 wird eine andere Implementierung eines Substratträgers 326 veranschaulicht. Der Substratträger 326 kann aus einem harten Material wie, als ein nicht einschränkendes Beispiel, Metall wie Stahl, Metall, das mit einem anderen wenig widerständigen Metall wie Gold beschichtet ist, oder Kunststoff, der mit Metall oder einem beliebigen der anderen hierin offenbarten Trägermaterialien beschichtet ist, ausgebildet sein. Bei verschiedenen Implementierungen kann der Träger leitend oder nichtleitend sein. Der Substratträger 326 kann mit den Halbleiterwafern 327 verwendet werden, die keinen Kantenring aufweisen, wie veranschaulicht ist. Wie zuvor beschrieben können andere Implementierungen des Trägers mit Substraten einschließlich Kantenringen verwendet werden und können entsprechende Strukturen zum Handhaben/Koppeln über/um den Kantenring herum wie jene in dieser Schrift offenbarten einschließen. Der Substratträger kann in verschiedenen Implementierungen wiederverwendbar sein. Der Substratträger kann einen oberen Ring 328 einschließen, der mit einer unteren Stütze 330 über einen Verschlussmechanismus 332 gekoppelt sein kann. Bei verschiedenen Implementierungen kann der Verschlussmechanismus 332 als ein nicht einschränkendes Beispiel ein Scharnier, eine Reibpassung, eine Klemme, ein Schnapper oder eine beliebige andere Form eines Verschluss- oder Kopplungsmechanismus sein, der dazu in der Lage ist, den oberen Ring 328 an/über der unteren Stütze 330 zu halten.
Wie veranschaulicht schließt der Substratträger 326 eine oder mehrere Öffnungen 334 in der unteren Stütze des Trägers 326 ein. Die eine oder die mehreren Öffnungen können als ein nicht einschränkendes Beispiel kreisförmig, rechteckig, quadratisch, elliptisch oder einer beliebigen geschlossenen Form sein. Die eine oder die mehreren Öffnungen können dazu verwendet werden, die verschiedenen Chips in dem Substrat während oder nach einem Waferverarbeiten zu testen. Das Substrat kann getestet werden, indem eine elektrische Verbindung mit dem Halbleitersubstrat durch die eine oder die mehreren Öffnungen 334 in dem Substratträger bereitgestellt wird. Bei verschiedenen Implementierungen kann dies erreicht werden, indem sich eine oder mehrere Sonden/Stifte von einem elektrischen Prüfer durch die eine oder die mehrere Öffnungen erstrecken, um mit der Struktur des Wafers in Kontakt zu kommen. Jede der elektrischen Testerimplementierungen, Sondearten, Stiftarten und die elektrischen Teststrukturen, die in dieser Schrift offenbart sind, können während elektrischer Testvorgänge eingesetzt werden. Bei verschiedenen Implementierungen können die elektrische Tests ein strukturelles Testen sein oder ein funktionales Testen oder eine Kombination von sowohl einem strukturellen Testen als auch einem funktionalen Testen sein. Bei verschiedenen Implementierungen können Teilabschnitte des Halbleiterwafers oder Substrate in dem Substratträger eingeschlossen sein und zum Testen in einem Substratträger verwendet werden. Bei verschiedenen Implementierungen können Teilabschnitte von Substraten zum Testen unter Verwendung eines beliebigen der in dieser Schrift veranschaulichten Trägers verarbeitet werden. Die Fähigkeit, Teilabschnitte von Substraten/Wafern zu verarbeiten, kann helfen, Abfall von Teilwafem zu reduzieren, wodurch Kosten beim Herstellen von Halbleitervorrichtungen reduziert werden.
Bei verschiedenen Implementierungen, bei denen der Substratträger 334 aus elektrisch leitenden Materialien gebildet ist, können eine oder mehrere Öffnungen auf einer unteren Stütze 336 des Substratträger 334 zum Testen des Substrats nicht notwendig sein. Bezugnehmend auf 16 ist ein Beispiel eines Substratträgers 334 veranschaulicht, der mindestens teilweise aus einem elektrisch leitenden Material gebildet ist. Ein leitender Abschnitt 338 des Wafers 340 ist auf der unteren Stütze 336 des Trägers 334 angeordnet, wobei er mit dem elektrisch leitenden Abschnitt des Trägers in Kontakt kommt. Das Substrat kann dann getestet werden, indem eine Testsonde/ein Teststift mit der Oberfläche der unteren Stütze in Kontakt gebracht wird, um eine elektrische Verbindung mit dem Substrat durch das leitende Material des Trägers bereitzustellen. Bei einigen Implementierungen kann die gesamte untere Stütze 336 aus einem elektrisch leitenden Material hergestellt sein. Bei anderen Implementierungen kann jedoch nur ein Abschnitt der unteren Stütze 336 elektrisch leitend sein. Bei einigen Implementierungen kann keine der unteren Stütze 336 elektrisch leitend sein und eine oder mehrere Bahnen/Strukturen/Durchkontaktierungen, die aus elektrisch leitenden Materialien gebildet sind, können mit/durch die Struktur der unteren Stütze 336 gekoppelt sein, um zu ermöglichen, dass die Sonde/der Stift eine elektrische Verbindung mit dem Substrat herstellt.
Bei verschiedenen Implementierungen kann ein Vakuum auf eine Unterseite des Substratträgers angewendet werden, um die physische Kontakt-/Haltekraft zwischen dem Substrat und der Unterseite des Trägers zu erhöhen. Bei einigen Implementierungen kann ein wiederverwendbarer Klebstoff auf einer Innenseite der Unterseite des Trägers als Hilfe zum Befestigen des Substrats innerhalb des Trägers während eines Verarbeitens verwendet werden, um zu verhindern, dass sich das Substrat während der Test- und/oder Verarbeitungsschritte in dem Träger bewegt. Die Verwendung eines wiederverwendbaren Klebstoffs kann insbesondere hilfreich sein, wenn ein oder mehrere Teilsubstratabschnitte unter Verwendung des Trägers verarbeitet werden. Beispiele für wiederverwendbare Klebstoffe, die bei verschiedenen Trägerimplementierungen eingesetzt werden können, können unter dem Handelsnamen GEL-PAK durch Delphon of Hayward, CA, hergestellt werden.
Bei verschiedenen hierin offenbarten Substratträgerimplementierungen kann die erste Seite des Substrats auf der Rückseite geschliffen sein.
Bei verschiedenen hierin offenbarten Substratträgerimplementierungen kann die zweite Seite des Substrats eine Vielzahl von Halbleiterchips darin einschließen.
Bei verschiedenen hierin offenbarten Substratträgerimplementierungen kann der Substratträger nicht an das Substrat gebunden sein.
Bei verschiedenen hierin offenbarten Substratträgerimplementierungen kann die Kante ein Kantenring des Substrats sein.
Bei verschiedenen hierin offenbarten Substratträgerimplementierungen kann der Substratträger aus einem Metall, einem in einem Metall beschichteten Kunststoff oder einem in einem Sekundärmetall beschichteten Metall gebildet sein.
Es sollte leicht ersichtlich sein, dass dort, wo sich die obige Beschreibung auf besondere Implementierungen von Substratträgern und implementierende Komponenten, Teilkomponenten, Verfahren und Teilverfahren bezieht, eine Reihe von Modifikationen vorgenommen werden kann, ohne von ihrem Geist abzuweichen, und dass diese Implementierungen, implementierenden Komponenten, Teilkomponenten, Verfahren und Teilverfahren auch auf andere Substratträger angewendet werden können.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 62827982 [0001]
US 15704246 [0002]
US 10170381 [0002]
US 15230875 [0002]
US 9793186 [0002]

Claims

Substratträger, umfassend: einen oberen Ring, der dazu konfiguriert ist, eine Kante einer ersten Seite eines Substrats zu umschließen; und eine untere Stütze, die dazu konfiguriert ist, eine gesamte zweite Seite und eine Kante der zweiten Seite des Substrats zu umschließen.
Substratträger nach Anspruch 1, wobei die Kante ein Kantenring des Substrats ist.
Substratträger nach Anspruch 1, wobei eine Dicke des Substrats weniger als einer von 39 Mikrometer oder weniger als einer von 10 Mikrometer beträgt.
Substratträger nach Anspruch 1, wobei der obere Ring dazu konfiguriert ist, die untere Stütze mit einer von einer Klemme, einer Reibpassung, einem Schnapper oder einem Scharnier zu koppeln.
Substratträger, umfassend: einen oberen Ring, der dazu konfiguriert ist, eine Kante einer ersten Seite eines Substrats zu umschließen; und eine untere Stütze, die dazu konfiguriert ist, eine gesamte zweite Seite und eine Kante der zweiten Seite des Substrats zu umschließen, wobei die untere Stütze ferner einen Hohlraum darin umfasst, der dazu konfiguriert ist, ein Rückseitenschleifband, das auf die zweite Seite des Substrats aufgebracht ist, aufzunehmen.
Substratträger nach Anspruch 5, wobei eine Dicke des Substrats weniger als einer von 39 Mikrometer oder weniger als 10 Mikrometer beträgt.
Substratträger nach Anspruch 5, wobei der obere Ring dazu konfiguriert ist, die untere Stütze mit einer von einer Klemme, einer Reibpassung, einem Schnapper oder einem Scharnier zu koppeln.
Vorrichtung zum Testen eines Halbleitersubstrats, umfassend: einen Substratträger, wobei der Substratträger umfasst: einen oberen Ring, der dazu konfiguriert ist, eine Kante einer ersten Seite eines Substrats zu umschließen; und eine untere Stütze, die dazu konfiguriert ist, eine gesamte zweite Seite und eine Kante der zweiten Seite des Substrats zu umschließen, wobei die untere Stütze dazu konfiguriert ist, zu ermöglichen, dass ein Halbleitersubstrat mit dem Substratträger gekoppelt ist, der unter Verwendung einer Sonde elektrisch getestet werden soll.
Vorrichtung nach Anspruch 8, ferner umfassend eine oder mehrere Öffnungen in der unteren Stütze, die dazu konfiguriert sind, zu ermöglichen, dass die Sonde während eines elektrischen Testens direkt mit dem Substrat in Kontakt steht.
Vorrichtung nach Anspruch 8, wobei der Substratträger aus einem elektrisch leitenden Material gebildet ist oder ein damit gekoppeltes elektrisch leitendes Material umfasst.