DE10130786C1 - Laser-Programmierung integrierter Schaltkreise sowie zugehöriger integrierter Schaltkreis - Google Patents

Abstract

Die Erfindung betrifft den Laserabgleich oder das Laser-Programmieren von Laser-Fuses eines integrierten Schaltkreises (2) auf einem Chip (1), mit Laserlicht (7), wobei der integrierte Schaltkreis (2) mehrere Laser-Fuses (3) aufweist und mit mehreren Kontakt-Pads (4) auf dem Chip (1) verbunden ist und der Chip (1) mit einer Polymerschicht (5) bedeckt ist, die wenigstens Fenster (16) an den mehreren Kontakt-Pads aufweist, und wenigstens eine Umverdrahtungsleiterbahn (9) auf der Polymerschicht (5) umfasst, die mit wenigstens einem der mehreren Kontakt-Pads (4) elektrisch verbunden ist und an einem vorgegebenen Ort auf einer Oberfläche des Chips (1) endet. DOLLAR A Um das Programmieren von integrierten Schaltkreisen mit Laserlicht erst möglichst spät im Herstellungsverfahren zu ermöglichen, wird erfindungsgemäß der Chip (1) in einem vorgegebenen Bereich mit intensivem Laserlicht (7) bestrahlt, so dass in der Umverdrahtungsleiterbahn (9) eine Leiterbahnöffnung (14) erzeugt wird, wird in der darunter liegenden Polymerschicht (5) eine Schichtöffnung (15) erzeugt und wird wenigstens eine der mehreren Laser-Fuses (3) in dem vorgegebenen Bereich unterbrochen.

Description

Die Erfindung betrifft den Laserabgleich oder das Laser-Pro­ grammieren von Laser-Fuses bei integrierten Schaltkreisen. Insbesondere, aber nicht ausschließlich betrifft die Erfin­ dung den Laserabgleich von integrierten Schaltkreisen in Chips nach dem Häusen von Chip Size Packages auf Scheibenni­ veau (Wafer Level Packaging).

Insbesondere bei Speicherchips ist der Abgleich der Schaltung zur Einstellung eines Sollwertes erforderlich. Dieser Ab­ gleich erfolgt üblicherweise über elektronische Korrektur (z. B. elektrische Fuses) oder laserinduzierte Korrektur (z. B. Laser-Fuses). Bei der elektronischen Korrektur wird im Chip eine spezielle elektronische Schaltung implementiert, die ei­ nen elektrischen Abgleich am Ende der Fertigungskette er­ laubt. Ein Nachteil dieser Methode besteht darin, dass der Chip um die Fläche der Korrekturschaltung (z. B. elektronische Sicherung) vergrößert werden muss, was wiederum die Herstel­ lungskosten erhöht. Bei der laserinduzierten Korrektur, z. B. bei Speicherchips, wird Laserlicht genutzt, um Laser-Fuses aufzutrennen, die innerhalb von Vias in der Abdeckung aus Po­ lyimid angeordnet sind. Dieses geschieht unmittelbar im An­ schluss an die Fertigstellung der Wafer im Frontend. Nach dem Laserabgleich müssen die Via-Öffnungen mit einer zweiten großflächig aufgebrachten Polyimidschicht wieder verschlossen werden, um Kurzschlüsse bei den nachfolgenden Prozessen (Me­ tallisierung für die Umverdrahtung) zu vermeiden und um eine Korrosion der Laser-Fuses zu verhindern. Eine Umverdrahtung ist bei Gehäusen vom Typ Chip Size Package (CSP) in der Regel nötig, da der Abstand der Kontakt-Pads, die nahe den Laser- Vias liegen, auf dem Frontend-Chip zu klein ist, um Stan­ dardmodul-Boards verwenden zu können. Diese Umverdrahtung, die durch Elektroplating erzeugt wird, verläuft üblicherweise über den wieder abgedeckten Laser-Vias. Nach dem Erzeugen der Umverdrahtung erfolgt die Häusung und die Voralterung (Burn-In). Da jedoch der Abgleich bereits erfolgte, können diese gegebenenfalls negative Auswirkungen auf den Betrieb oder die Funktionstüchtigkeit der Schaltung bzw. des Bauele­ ments habenden späteren Prozesse beim Abgleich nicht mehr be­ rücksichtigt werden, da ein Lasereingriff nach dem Häusen nicht mehr möglich ist. Infolgedessen können Bauelemente nicht korrekt abgeglichen und gegebenenfalls repariert wer­ den, welche gerade in diesen letzten Arbeitsschritten zusätz­ liche Fehler zeigen. Hieraus resultiert ein erhöhter Aus­ schuss.

Aufgabe der Erfindung ist es, das Programmieren von integ­ rierten Schaltkreisen mit Laserlicht erst möglichst spät im Herstellungsverfahren, d. h. nachdem der Chip nahezu bzw. vollständig gehäust, getestet und ein Burn-In durchgeführt wurde, zu ermöglichen, ohne dass die benötigte Fläche des in­ tegrierten Schaltkreises vergrößert werden muss.

Diese Aufgabe wird durch das Verfahren nach Anspruch 1 bzw. den integrierten Schaltkreis nach Anspruch 3 gelöst. Bevor­ zugte Ausführungsformen der Erfindung sind Gegenstand der Un­ teransprüche.

Der Erfindung liegt die Erkenntnis zugrunde, dass der am Ende des Fertigungsflusses durchgeführte Laserabgleich zu einer Vereinfachung des Herstellungsverfahrens führen kann. Dies ist insbesondere möglich, wenn Gehäuse vom CSP-Typ verwendet werden. Bei diesen Gehäusen sind Bereiche, in denen der La­ sereingriff vorgenommen werden soll, nicht zu tief im Gehäuse vergraben, wie es beispielsweise bei einem TSOP- oder einem BGA-Gehäuse der Fall ist.

Das erfindungsgemäße Verfahren zum Programmieren eines integ­ rierten Schaltkreises auf einem Chip, mit Laserlicht, wobei der integrierte Schaltkreis mehrere Laser-Fuses aufweist und mit mehreren Kontakt-Pads auf dem Chip verbunden ist und der Chip mit einer Polymerschicht bedeckt ist, die wenigstens Fenster an den mehreren Kontakt-Pads aufweist, und wenigs­ tens eine Umverdrahtungsleiterbahn auf der Polymerschicht um­ fasst, die mit wenigstens einem der mehreren Kontakt-Pads elektrisch verbunden ist und an einem vorgegebenen Ort auf einer Oberfläche des Chips endet und die über den mehreren Laser-Fuses eine reduzierte Leiterbahndicke aufweist, ist dadurch gekennzeichnet, dass der Chip in einem vorgegebenen Bereich mit intensivem Laserlicht bestrahlt wird, so dass in der Umverdrahtungslei­ terbahn eine Leiterbahnöffnung erzeugt wird, in der darunter liegenden Polymerschicht eine Schichtöffnung erzeugt wird und wenigstens eine der mehreren Laser-Fuses in dem vorgegebenen Bereich unterbrochen wird.

Zur Herstellung der breiten Leiterbahnen mit einer reduzier­ ten Leiterbahndicke in wenigstens einem vorgegebenen Bereich umfasst das Erzeugen von der wenigstens einen breiten Leiter­ bahn auf der Polymerschicht insbesondere die Schritte: Erzeu­ gen einer Keimschicht auf der Polymerschicht, Erzeugen einer Fotolackbrücke auf der Keimschicht über den Laser-Fuses, Er­ zeugen einer galvanischen Verstärkungsschicht auf der Keim­ schicht und Entfernen der Fotolackbrücke.

Vorzugsweise werden die durch das Laserlicht erzeugten Öff­ nungen in der Umverdrahtungsleiterbahn und der Polymerschicht durch eine Polymerdruckschicht abgedeckt.

Der erfindungsgemäß hergestellte integrierte Schaltkreis auf einem Chip, der mehrere Läser-Fuses aufweist und mit mehre­ ren Kontakt-Pads auf dem Chip verbunden ist, wobei der Chip mit einer Polymerschicht bedeckt ist, die wenigstens Fenster an den mehreren Kontakt-Pads aufweist, und wenigstens eine Umverdrahtungsleiterbahn auf der Polymerschicht umfasst, die mit wenigstens einem der mehreren Kontakt-Pads elektrisch verbunden ist und an einem vorgegebenen Ort auf einer Ober­ fläche des Chips endet, ist dadurch gekennzeichnet, dass die wenigstens eine Umverdrahtungsleitetbahn über der wenigstens einen Laser-Fuse eine reduzierte Leiterbahndicke aufweist.

Insbesondere umfasst die wenigstens eine Umverdrahtungslei­ terbahn bei dem integrierten Schaltkreis eine Keimschicht auf der Polymerschicht und eine galvanische Verstärkungsschicht, die sich mit Ausnahme über den Laser-Fuses über die Keim­ schicht erstreckt.

Ein Vorteil der Erfindung besteht darin, dass der Herstel­ lungsprozess insgesamt vereinfacht wird: In der konventio­ nellen Technologie müssen neben den Kontakt-Pads auch La­ ser-Vias in der Polymer-Abdeckschicht mittels einer hoch genauen Frontend-Photolithografie geöffnet werden. In der erfindungsgemäßen Folge entfällt dieser teure Schritt. Nach erfolgter Laser-Programmierung wird eine zweite Po­ lyimid-Abdeckschicht aufgebracht, damit anschließend die Umverdrahtung erzeugt werden kann. Beim neuen Verfahren erfolgt das Öffnen der Kontakt-Pads durch eine kosten­ günstigere Backend-Photolithographie. Die spätere Abde­ ckung der Laseröffnungen kann durch einen einfachen Poly­ merdruck erfolgen.

Weitere Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung eines Ausführungsbeispiels, bei der Bezug genommen wird auf die beigefügten Zeichnungen.

Fig. 1A bis 1D zeigen jeweils einen Querschnitt durch einen Chip im Verlauf eines der Anmelderin bekannten Herstellungverfahrens.

Fig. 2A bis 2F zeigen jeweils einen Querschnitt durch einen Chip im Verlauf einer Ausführungsform des erfindungsgemäßen Herstellungsverfahrens.

In Fig. 1A bis 1D ist der Ablauf eines Laserabgleichs bzw. die Programmierung von Laser-Fuses bei einem integrierten Schaltkreis nach einem der Anmelderin bekannten Verfahren gezeigt. In Fig. 1A ist ein integrierter Schaltkreis 2 auf einem Chip 1 als schraffiertes Rechteck dargestellt. Der integrierte Schalt­ kreis 2 ist über (nicht gezeigte) Leitungen mit Kontakt-Pads 4 verbunden und umfasst einige dünne Leiterbahnen 3, die als Laser-Fuses bezeichnet werden und die durch intensives La­ serlicht durch Aufschmelzen unterbrochen werden können. Die Laser-Fuses 3 liegen an der Oberfläche des Chips 1, sie sind also leicht zugänglich, solange die Oberfläche des Chips 1 unbedeckt ist. Der Chip 1 wird mit einer Polymerschicht 5 ab­ gedeckt, die i. a. aus einem Polyimid besteht. Um die Fuses 3 mittels intensiven Laserlichts 7 unterbrechen zu können, sind in der Polymerschicht 5 über den Laser-Fuses 3 Laser-Vias 6 vorgesehen. Durch die Laser-Vias 6 wird das intensive Laser­ licht 7 auf die Fuses 3 fokussiert, so dass sie durch die entstehende Wärme aufgeschmolzen werden. Ferner sind in der Polymerschicht 5 Fenster 16 vorgesehen, durch die die Kon­ takt-Pads 4 für die spätere Herstellung von Verbindungen zu­ gänglich sind. In Fig. 1A ist der Chip 1 mit dem integrierten Schaltkreis 2 gezeigt, nachdem die Polymerschicht 5 mit den Vias 6 und den Fenstern 16 aufgebracht worden ist. Die Auf­ trennung einer Laser-Fuse 3 durch das Laserlicht 7 ist in Fig. 1B gezeigt.

Nach dem Auftrennen der Laser-Fuse 3 an der Via 6 durch das Laserlicht 7 wird beim Stand der Technik wie in Fig. 1C dar­ gestellt eine zweite Polymerschicht 8 auf dem Chip abgeschie­ den. Durch die zweite Polymerschicht 8 werden die Vias 6 wie­ der verschlossen. Dabei werden die Kontakt-Pads 4 wieder of­ fen gehalten, so dass sie für eine spätere elektrische Kon­ taktierung zugänglich bleiben.

Wie in Fig. 1D gezeigt, wird auf der zweiten Polymerschicht 8 eine Umverdrahtungsleiterbahn 9 abgeschieden, die mit dem Kontakt-Pad 4 elektrisch verbunden ist und letztere nach au­ ßen zu den Pins des Chip-Gehäuses weiterführt.

Da die Laser-Fuses 3 nach den bisherigen Schritten sowohl unter einer zweiten Polymerschicht 8 als auch unter dicken Umverdrahtungsleiterbahnen 9 liegen, ist ein Laserabgleich nach dem Häusen des Chips nicht mehr möglich. Dies hat den Nachteil, dass Fehler, die erst nach der Erzeugung der Um­ verdrahtungsleiterbahnen 9 entstanden sind, nicht mehr be­ hoben werden können.

Ein weiterer Nachteil besteht darin, dass die weitere Polyimidschicht 8 notwendig ist, welche Fuse-Via 6 nach dem Laserabgleich wieder schließt. Wegen der erforderlichen hohen Positionierungsgenauigkeit ver­ langt dies eine komplette Phototechnik. Außerdem fallen ho­ he Materialkosten für das sehr teure photosensitive Polyi­ mid (BCB, PBO,) an.

Im folgenden wird das erfindungsgemäße Verfahren anhand eines Ausführungsbeispiels mit Bezug auf Fig. 2A bis 2F beschrie­ ben.

Bei dem erfindungsgemäßen Verfahren zum Programmieren eines integrierten Schaltkreises 2 auf einem Chip 1 werden wie beim Stand der Technik und wie in Fig. 2A gezeigt eine Polymer­ schicht 5 auf dem Chip 1 abgeschieden. Es sei jedoch bereits vorweggenommen, dass dies die einzige notwendige Polymer­ schicht ist, die bei dem erfindungsgemäßen Verfahren erzeugt wird. Die Polymerschicht 5 enthält Fenster 16, so dass das Kontakt-Pad 4 zugänglich bleibt.

In der in Fig. 2B gezeigten Ausführungsform wird zur Erzeu­ gung der breiten Leiterbahn zunächst eine Keimschicht 10 durch Sputtern auf der Polymerschicht 5 erzeugt. Diese Keim­ schicht 10 bedeckt den gesamten Chip 1, also auch das Kon­ takt-Pad 4. Die Keimschicht 10 wird anschließend photolithographisch strukturiert, wobei über den Bereichen der Laser- Fuses die Keimschicht 10 durch eine Photolackbrücke 11 abge­ deckt bleibt.

Anschließend wird die Keimschicht 10 galvanisch verstärkt, indem eine galvanische Verstärkungsschicht 12 auf der Keim­ schicht abgeschieden wird. Wie in Fig. 2C gezeigt, verhindert dabei die Photolackbrücke 11 über dem Bereich der Laser-Fu­ ses 3 die Bildung der Verstärkungsschicht 12 an dieser Stel­ le, so dass die Gesamtdicke der Leiterbahn an dieser Stelle gering bleibt.

Die Photolackbrücke 11 wird anschließend entfernt, und es bleibt eine Leiterbahnöffnung 13 in der Verstärkungsschicht 12 über den Laser-Fuses 3 zurück. Wie in Fig. 2D gezeigt, trifft durch diese Leiterbahnöffnung 13 das Laserlicht 7 auf die dünne Keimschicht 10 und erzeugt in ihr, wie in Fig. 2E gezeigt, eine kleine Leiterbahnöffnung 14. Durch diese Lei­ terbahnöffnung 14 erreicht das Laserlicht 7 die Polymer­ schicht 5, in der durch das Laserlicht 7 eine Schichtöffnung 15 erzeugt wird. Durch die Schichtöffnung 15 erreicht das La­ serlicht 7 schließlich die Laser-Fuse 3. Die Laser-Fuse 3 wird durch das Laserlicht 7 aufgeschmolzen und damit wie ge­ wünscht an der Stelle unterbrochen.

Die Leiterbahnöffnungen 13 und 14 sind im Verhältnis zur ho­ rizontalen Ausdehnung der Keimschicht 10 und der Verstär­ kungsschicht 12 klein. Beide Leiterbahnöffnungen beeinträch­ tigen somit nicht die Funktion Umverdrahtung und der Polymer­ schicht 5.

Da außerdem die Fläche der Brücke 11 nur sehr gering ist, ist auch der Zuwachs des Leitungswiderstandes der Um­ verdrahtung nur gering. In der nachfolgenden Tabelle wird ein zahlenmäßiges Beispiel für den Leiterbahnwiderstand ge­ geben.

Tabelle 1

Als Leiterbahnmaterial wurde in Tabelle 1 Cu angenommen. Wie aus der Tabelle 1 ersichtlich ist die Zunahme des Lei­ terbahnwiderstandes nur gering. Damit verändert sich der Arbeitspunkt gegenüber dem konventionellen Abgleich nur unwesentlich.

Vorzugsweise werden die durch das Laserlicht erzeugten Öff­ nungen 14 in der Umverdrahtung und der Polymerschicht 5 wie in Fig. 2F dargestellt durch eine Polymerdruckschicht 17 abge­ deckt. Da hierbei keine hohen Anforderungen an die Struktur­ auflösung gestellt werden, kann dies durch einen einfachen Druckprozeß erfolgen.

Da es trotz der verkürzten Abfolge der Verarbeitungsschrit­ te möglich ist, den kompletten Wafer zu häusen (Wafer Level Packaging) und ihn anschließend - nach dem Test und dem Burn-in - abzugleichen, sind mit dem erfindungsgemäßen Verfahren auch jene Chips reparierbar, welche in den letz­ ten Arbeitsschritten zusätzlich Fehler zeigen.

Durch diese geänderte Fertigungsfolge, also das Prozessie­ ren der ersten (und einzigen) Polyimidschicht ohne Via, das Abscheiden und die Strukturierung der Umverdrahtung und schließlich den Laserabgleich (das Laserbohren) durch die Umverdrahtung und durch die Polymerschicht hindurch wird erreicht, dass eine teure Polyimidschicht eingespart wird, der Laserabgleich am Ende des Fertigungsflusses am ge­ häusten Bauelement vorgenommen werden kann und außerdem auf eine einfache Abscheidetechnologie für die Abdeckschicht 17 zur Abdeckung der Laserbohrungen zurückgegriffen werden kann.

Claims (4)

1. Verfahren zum Programmieren eines integrierten Schaltkrei­ ses (2) auf einem Chip (1), mit Laserlicht (7), wobei der integrierte Schaltkreis (2) mehrere Laser-Fuses (3) auf­ weist und mit mehreren Kontakt-Pads (4) auf dem Chip (1) verbunden ist und der Chip (1) mit einer Polymerschicht (5) bedeckt ist, die wenigstens Fenster (16) an den mehre­ ren Kontakt-Pads aufweist, und wenigstens eine Umverdrah­ tungsleiterbahn (10, 12) auf der Polymerschicht (5) um­ fasst, die mit wenigstens einem der mehreren Kontakt-Pads (4) elektrisch verbunden ist und an einem vorgegebenen Ort auf einer Oberfläche des Chips (1) endet und die über den mehreren Laser-Fuses (3) eine reduzierte Leiterbahndicke aufweist, wobei der Chip (1) in einem vorgegebenen Bereich mit in­ tensivem Laserlicht (7) bestrahlt wird, so dass in der Um­ verdrahtungsleiterbahn (10, 12) eine Leiterbahnöffnung (14) erzeugt wird, in der darunter liegenden Polymer­ schicht (5) eine Schichtöffnung (15) erzeugt wird und we­ nigstens eine der mehreren Laser-Fuses (3) in dem vorge­ gebenen Bereich unterbrochen wird.

2. Verfahren nach Anspruch 1, bei dem die durch das Laserlicht (7) erzeugten Öffnungen (14) in der Umverdrahtungsleiterbahn (10, 12) und der Polymer­ schicht (5) durch eine Polymerdruckschicht abgedeckt wer­ den.

3. Integrierter Schaltkreis (2) auf einem Chip (1), der meh­ rere Laser-Fuses (3) aufweist und mit mehreren Kontakt- Pads (4) auf dem Chip (1) verbunden ist,
wobei der Chip (1) mit einer Polymerschicht (5) bedeckt ist, die wenigstens Fenster (16) an den mehreren Kontakt- Pads aufweist, und wenigstens eine Umverdrahtungsleiter­ bahn (10, 12) auf der Polymerschicht (5) umfasst, die mit wenigstens einem der mehreren Kontakt-Pads (4) elektrisch verbunden ist und an einem vorgegebenen Ort auf einer Oberfläche des Chips (1) endet,
wobei die wenigstens eine Umverdrahtungsleiterbahn (10, 12) über der wenigstens einen Laser-Fuse (3) eine redu­ zierte Leiterbahndicke aufweist.

4. Integrierter Schaltkreis nach Anspruch 3, bei dem die we­ nigstens eine Umverdrahtungsleiterbahn (10, 12) eine Keim­ schicht (10) auf der Polymerschicht (5) und eine galvani­ sche Verstärkungsschicht (12) über der Keimschicht (10) umfasst, wobei die galvanische Verstärkungsschicht (12) über den mehreren Laser-Fuses (3) eine Öffnung (13) zur Bestrah­ lung aufweist.