CN110417414A - 可切换次级回放路径 - Google Patents

可切换次级回放路径 Download PDF

Info

Publication number
CN110417414A
CN110417414A CN201910709562.6A CN201910709562A CN110417414A CN 110417414 A CN110417414 A CN 110417414A CN 201910709562 A CN201910709562 A CN 201910709562A CN 110417414 A CN110417414 A CN 110417414A
Authority
CN
China
Prior art keywords
digital
amplitude
signal
processing path
input signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910709562.6A
Other languages
English (en)
Other versions
CN110417414B (zh
Inventor
塔甲斯维·德斯
约翰·L·梅尔森
约翰·C·塔克
费晓凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
American Sirui Logic Co Ltd
Original Assignee
American Sirui Logic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Sirui Logic Co Ltd filed Critical American Sirui Logic Co Ltd
Publication of CN110417414A publication Critical patent/CN110417414A/zh
Application granted granted Critical
Publication of CN110417414B publication Critical patent/CN110417414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H03M3/416—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being multiple bit quantisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

根据本公开的实施例，一种处理系统可包括多个处理路径(包括第一处理路径和第二处理路径)、数字‑模拟级输出，和控制器。第一处理路径可包括第一数字‑模拟转换器，用于将数字输入信号转换为第一中间模拟信号，该第一数字‑模拟转换器被构造为在高功率状态和低功率状态下工作。第二处理路径可包括第二数字‑模拟转换器，用于将数字输入信号转换为第二中间模拟信号。数字‑模拟级输出可被构造为生成包括第一中间模拟信号和第二中间模拟信号之和的模拟信号。控制器可被构造为当数字输入信号的幅度低于阈值幅度时使第一数字‑模拟转换器在较低功率状态下工作。

Description

可切换次级回放路径
相关申请交叉引用
本申请是2015年4月7日提交的美国非临时申请No.14/680,830的继续申请，其要求2014年4月14日提交的美国临时专利申请序列号61/979,308的优先权，两者均为通过引用将全部内容并入本文。
技术领域
本公开大体上涉及音频设备电路，包括但不限于个人音频设备，诸如无线电话机和媒体播放器，更具体地，涉及包括可切换次级回放路径的音频集成电路。
背景技术
个人音频设备，包括无线电话机(诸如移动式电话机/蜂窝式电话机、无绳电话机)、MP3播放器以及其他消费类音频设备，得到广泛使用。这种个人音频设备可包括用于驱动一对耳机或一个或更多个扬声器的电路。这种电路通常包括扬声器驱动器，该扬声器驱动器包括功率放大器，用于驱动音频输出信号到耳机或扬声器。
用来驱动音频输出信号的一种现有方法是采用回放路径，该回放路径包括用于将数字音频信号转换为中间模拟信号的有源数字-模拟转换器以及用于对该模拟信号进行放大以生成音频输出信号的输出放大器。然而，数字-模拟转换器可能不合要求地消耗大量功率。
发明内容
根据本公开的教导，可以减少或消除与音频回放路径的现有方法相关联的一个或更多个缺点和问题。
根据本公开的实施例，一种处理系统可包括多个处理路径(包括第一处理路径和第二处理路径)、数字-模拟级输出，和控制器。第一处理路径可包括第一数字-模拟转换器，用于将数字输入信号转换为第一中间模拟信号，该第一数字-模拟转换器被构造为在高功率状态和低功率状态下工作。第二处理路径可包括第二数字-模拟转换器，用于将数字输入信号转换为第二中间模拟信号。数字-模拟级输出可被构造为生成包括第一中间模拟信号和第二中间模拟信号之和的模拟信号。控制器可被构造为当数字输入信号的幅度低于阈值幅度时使第一数字-模拟转换器在较低功率状态下工作。
根据本公开的这些和其他实施例，一种方法可包括利用第一处理路径生成第一中间模拟信号，该第一处理路径包括第一数字-模拟转换器，用于将数字输入信号转换为第一中间模拟信号，该第一数字-模拟转换器被构造为在高功率状态和低功率状态下工作。该方法还可包括利用第二处理路径生成第二中间模拟信号，该第二处理路径包括第二数字-模拟转换器，用于将数字输入信号转换为第二中间模拟信号。该方法还可包括生成包括第一中间模拟信号和第二中间模拟信号之和的模拟信号。该方法还可包括当数字输入信号低于阈值幅度时，使第一数字-模拟转换器在较低功率状态下工作。
本公开的技术优势对于本领域技术人员而言从本文中所包括的附图、说明书和权利要求可以显而易见。所述实施例的目的和优点将至少通过在权利要求中特别指出的元件、功能及组合来实现和完成。
应当理解，前述大致说明和以下详细说明都为举例说明，且不限制本公开中所提出的权利要求。
附图说明
通过结合附图参照以下说明，可更完整地理解本实施例及其优点，其中相同附图标记表示相同功能，以及其中：
图1示出了根据本公开的实施例的示范性个人音频设备；
图2示出了根据本公开的实施例的个人音频设备的示范性音频集成电路的选定部件的方块图；
图3示出了根据本公开的实施例的示范性集成电路的选定部件的方块图，详细描绘了处理路径和放大器的选定部件；
图4示出了根据本公开的实施例的另一个示范性集成电路的选定部件的方块图，详细描绘了处理路径和放大器的选定部件；
图5示出了根据本公开的实施例的示范性集成电路的选定部件的方块图，其中处理路径的多个部分使用多级噪声整形结构而实现；以及
图6示出了根据本公开的实施例的另一个示范性集成电路的选定部件的方块图，详细描绘了处理路径和放大器的选定部件。
具体实施方式
图1示出了根据本公开的实施例的示范性个人音频设备1。图1描绘了以一对耳塞式扬声器8A和8B的形式耦接到耳机3的个人音频设备1。图1所示的耳机3仅仅为实例，应当理解，个人音频设备1可连同各种音频换能器一起使用，包括但不限于耳机、耳塞、入耳式耳机和外部扬声器。插头4可能为了耳机3连接到个人音频设备1的电气端子而设置。个人音频设备1可提供显示给用户并使用触摸屏幕2接收用户输入，或另选地，标准液晶显示器(LCD)可与设置在个人音频设备1的正面和/或侧面上的各种按钮、滑块和/或拨号盘相结合。还如图1所示，个人音频设备1可包括音频集成电路(IC)9，用于生成发送给耳机3和/或另一个音频换能器的模拟音频信号。
图2示出了根据本公开的实施例的个人音频设备的示范性音频集成电路9的选定部件的方块图。如图2所示，微控制器内核18可提供数字音频输入信号DIG_IN给第一处理路径12和第二处理路径13中的每个处理路径，第一处理路径12和第二处理路径13可分别处理数字音频输入信号并将数字音频输入信号转换为第一中间模拟信号VINA和第二中间模拟信号VINB。组合器14可将第一中间模拟信号VINA和第二中间模拟信号VINB进行组合(例如，求和)以生成模拟信号VIN。因此，第一处理路径12、第二处理路径13和组合器14的组合可充当数字-模拟级，该数字-模拟级被构造为在数字-模拟级的输出处生成模拟信号，该模拟信号包括第一中间模拟信号VINA和第二中间模拟信号VINB的总和或其他组合。虽然图2中示出为单端信号，但是在一些实施例中，第一中间模拟信号VINA、第二中间模拟信号VINB和/或模拟信号VIN可包括差分信号。此外，虽然图2描绘了两个处理路径12和13，但是音频集成电路9可包括任何合适数量的处理路径。
组合器14可提供模拟信号VIN给放大器级16，该放大器级16可对音频输入信号VIN进行放大或衰减以提供音频输出信号VOUT，该音频输出信号VOUT可使扬声器、耳机换能器、线路电平(line-level)信号输出和/或其他合适输出工作。虽然图2中示出为单端信号，但是在一些实施例中，音频输出信号VOUT可包括差分信号。电源10可提供放大器级16的供电轨道输入。在一些实施例中，电源10可包括电池。
如图2所示，音频集成电路9可包括控制器20，该控制器20被构造为基于数字音频输入信号DIG_IN对第一处理路径12、第二处理路径13和放大器级16中一者或更多者的操作进行控制。例如，在一些实施例中，处理路径12的数字-模拟转换器可被构造为在高功率状态(例如，完全工作)和低功率状态(例如，关机、断电到待机状态等)下工作，且控制器20可基于数字音频输入信号DIG_IN的幅度使该数字-模拟转换器在高功率状态或低功率状态中的一个状态下工作，下文进行更详细说明。在这些和其他实施例中，当数字音频输入信号DIG_IN的幅度低于阈值幅度时，控制器20可使第一处理路径12输出具有近似零幅度的第一中间模拟信号VINA，下文进行更详细说明。在这些和其他实施例中，当数字音频输入信号DIG_IN的幅度高于阈值幅度时，控制器20可使第二处理路径13输出具有近似零幅度的第二中间模拟信号VINB，下文进行更详细说明。在这些和其他实施例中，控制器20可基于数字音频输入信号DIG_IN的幅度使第一处理路径12和第二处理路径13的相对增益变化，下文进行更详细说明。在这些和其他实施例中，第一处理路径12和第二处理路径13的一部分可被实现为多级噪声整形(MASH)结构，且在这样的实施例中，控制器20可使多级噪声整形结构的多个部分在较低功率模式下工作和/或控制多级噪声整形结构的哪些部分处理数字音频输入信号DIG_IN，下文进行更详细说明。
图3示出了根据本公开的实施例的示范性集成电路9A的选定部件的方块图，详细描绘了处理路径12A和13A以及放大器级16的选定部件。在一些实施例中，图3所示的音频集成电路9A可实现关于图2所述的音频集成电路9的全部或一部分。如图3所示，微控制器内核18可提供数字音频输入信号DIG_IN给第一处理路径12A和第二处理路径13A中的每个处理路径。在一些实施例中，图3所示的第一处理路径12A和第二处理路径13A可分别实现关于图2所述的第一处理路径12和第二处理路径13的全部或一部分。
第一处理路径12A可包括数字-模拟转换器(DAC)22A，该数字-模拟转换器22A可将数字音频输入信号DIG_IN转换为第一中间模拟信号VINA。DAC 22A可包括Δ-Σ调制器和/或用于执行其功能的任何其他系统或设备。如图3所示，控制器20可传送配置为控制DAC 22A的操作的一个或更多个控制信号给DAC 22A，下文进行更详细说明。
第二处理路径13A可包括DAC 23A，该DAC 23A可将数字音频输入信号DIG_IN转换为第二中间模拟信号VINB。如图3所示，DAC 23A可包括阶梯式电阻器，该阶梯式电阻器包括多个电阻器32，每个电阻器在各自第一端子处相互耦接，且每个电阻器在它们各自第二端子处耦接到对应驱动器(例如，微控制器内核18的输出驱动器)，该驱动器驱动表示数字音频输入信号DIG_IN的单比特值的信号。各个电阻器32的电阻可以是基于所使用的信号编码的类型。例如，在温度计编码实施方案中，电阻器32可具有近似相等的电阻，使得DAC 23A可通过将数字音频输入信号DIG_IN的每个比特施加于对应电阻器32，将数字音频输入信号DIG_IN转换为第二中间模拟信号VINB，使得第二中间模拟信号VINB具有与数字音频输入信号DIG_IN的有效比特的数量对应的幅度。又如，在传统数字编码中，其中每个比特具有不同权重(例如，除最低有效比特外的每个比特具有是另一个比特的权重的两倍的权重)，电阻器32的电阻可根据比特的权重进行加权。还如图3所示，控制器20可传送配置为控制第二处理路径13A的操作的一个或更多个控制信号给第二处理路径13A，下文进行更详细说明。例如，在一些实施例中，控制器20可控制第二处理路径13A的开关34，使得当使开关34有效时(例如，闭合、启用、接通)，DAC 23A可传送信号给放大器级16(例如，给放大器级16内部的运算放大器的反相端子)，下文进行更详细说明。另一方面，当使开关34无效时(例如，断开、停用、切断)，DAC 23A可能不传送信号给放大器级16。
还如图3所示，第二处理路径13A可包括数字滤波器25。数字滤波器25可包括构造为对数字信号(例如，通过微控制器内核18输出的数字音频输入信号DIG_IN)执行数学运算以使该数字信号的某些方面减弱或增强的任何系统、设备或装置。例如，在一些实施例中，数字滤波器25可提供第一处理路径12A和第二处理路径13A之间的延迟匹配。虽然数字滤波器25被示出为连接在微控制器内核18和开关34之间，但是数字滤波器25可放置在处理路径13A内的任何合适位置处。此外，在本公开的其他实施例中，数字滤波器25可利用构造为使数字音频输入信号DIG_IN延时了期望量的延迟元件来代替。
由于它们的不同架构，DAC 22A和DAC 23A可能具有不同信号处理能力和性能。例如，当将数字音频输入信号DIG_IN转换为第二中间模拟信号VINB时的DAC 23A比当将数字音频输入信号DIG_IN转换为第一中间模拟信号VINA时的DAC 22A可能消耗更少功率。又如，相对于由DAC 23A引入到第二处理路径13A中的噪声，DAC 22A可能引入更少噪声到第一处理路径12A中。又如，在数字音频输入信号DIG_IN的较大幅度处，相对于DAC 23A在将数字音频输入信号DIG_IN转换为第二中间模拟信号VINB中提供的线性度，DAC 22A在将数字音频输入信号DIG_IN转换为第一中间模拟信号VINA中可能提供更高线性度。
因此，控制器20可工作为使得当数字音频输入信号DIG_IN的幅度大于阈值幅度时(例如，在低于数字音频输入信号DIG_IN的最大幅度的20分贝处)，控制器20其实可选择第一处理路径12A作为有效处理路径，同时屏蔽或停用第二处理路径13A，以确保传送给放大器级16的模拟信号VIN的线性度。例如，对于大于阈值幅度的数字音频输入信号DIG_IN的幅度，控制器20可传送指示DAC 22A将在高功率模式下工作的一个或更多个控制信号给DAC22A，同时传送指示DAC 23A的输出不应传送给放大器级16(例如，通过使开关34无效)的一个或更多个控制信号给第二处理路径13A。因此，当数字音频输入信号DIG_IN的幅度高于阈值幅度时，控制器20可使第二处理路径13A输出具有近似零幅度的第二中间模拟信号VINB。
另一方面，控制器20可工作为使得当数字音频输入信号DIG_IN的幅度小于阈值幅度时，控制器20其实可选择第二处理路径13A作为有效处理路径，同时屏蔽或停用第一处理路径12A，以使音频集成电路IC 9的功耗最小化，同时使DAC 23A在它可提供传送给放大器级16的第一中间模拟信号VINB的足够线性度的信号幅度处工作。例如，对于小于阈值幅度的数字音频输入信号DIG_IN的幅度，控制器20可传送指示DAC 22A将在其低功率模式下工作的一个或更多个控制信号给DAC 22A。这样的一个或更多个控制信号还可使第一处理路径12A输出具有近似零幅度的第一中间模拟信号VINA。此外，对于小于阈值幅度的数字音频输入信号DIG_IN的幅度，控制器20可传送指示DAC 23A的输出将传送给放大器级16(例如，通过使开关34有效)的一个或更多个控制信号给第二处理路径13A。当数字音频输入信号DIG_IN的幅度小于阈值幅度时，放大器级16的运算放大器22可作为跨导放大器有效地工作。
如图3所示，放大器级16可包括运算放大器22、开关电阻器网络24(包括电阻器组28，具有多个分接头，每个分接头耦接到对应开关29)和多个可变电阻器30(包括耦接在放大器级16的负输入端子与运算放大器22的正输入之间的至少一个可变电阻器30以及耦接在运算放大器22的正输入与接地电压之间的一个可变电阻器30)。为了将期望模拟增益施加于放大器级16，开关29可选择性地断开和闭合，以在运算放大器22的负输入与运算放大器22的输出之间产生有效电阻，且可变电阻器30的电阻可以进行适当地设定。在一些实施例中，开关29和可变电阻器30可由控制器20进行控制。虽然图3描绘了用于提供放大器级16的模拟增益的特定架构，但是根据本公开，可以应用其他合适架构。如上所述，第二处理路径13A可输出第二中间模拟信号VINB给运算放大器22的负输入。因此，运算放大器22的负输入可作为图2的组合器14而工作，从而有效地对第一中间模拟信号VINA和第二中间模拟信号VINB进行求和，其中至这种负输入的这些输入中的一个输入的值可为近似零。在一些实施例中，控制器20可基于数字音频输入信号DIG_IN的幅度、第一处理路径12A和第二处理路径13A中的一个路径被选定为有效处理路径的鉴别和/或音频集成电路IC 9A的另一个合适特性对放大器级16的模拟增益进行控制。在这些和其他实施例中，控制器20可传送指示将工作的工作模式或将输出的电源电压的一个或更多个控制信号给电源10。例如，控制器20可使电源10基于数字音频输入信号DIG_IN的幅度而输出电源电压，使得为较高幅度信号提供较高电源电压，为较低幅度信号提供较低电源电压，这可允许放大器级16当处理较低幅度信号时在较低功率电平处工作。
图4示出了根据本公开的实施例的示范性音频集成电路IC 9B的选定部件的方块图，详细描绘了处理路径12B和13B以及放大器16的选定部件。在一些实施例中，图4所示的音频集成电路IC 9B可实现关于图2所述的音频集成电路IC 9的全部或一部分。如图4所示，微控制器内核18可提供数字音频输入信号DIG_IN给第一处理路径12B和第二处理路径13B中的每个处理路径。在一些实施例中，图4所示的第一处理路径12B和第二处理路径13B可分别实现关于图2所述的第一处理路径12和第二处理路径13的全部或一部分。
第一处理路径12B可包括增益元件44、数字Δ-Σ调制器40和DAC 22B。增益元件44可包括用于将增益元件44的第一增益施加于数字音频输入信号DIG_IN并将所得信号传送给数字Δ-Σ调制器40的任何系统、设备或装置。增益元件44的第一增益可基于从控制器20接收到的一个或更多个控制信号而控制，下文进行更详细说明。虽然增益元件44被示出为连接在微控制器内核18和数字Δ-Σ调制器40之间的数字增益元件，但是增益元件44可放置在处理路径12B内的任何合适位置处，且在一些实施例中可包括放置在DAC 22B的输出处或DAC 22B的输出的下游的模拟增益元件。
数字Δ-Σ调制器40可包括构造为在数字域中处理第一数字信号(例如通过增益元件44的第一增益进行修改的数字音频输入信号DIG_IN)以将第一数字信号转换为所得第二数字信号的任何合适系统、设备或装置，该第二数字信号可能具有或可能不具有与第一数字信号相同的比特数。在一些实施例中，所得第二数字信号可具有两个量化等级(例如，单比特信号或具有两个量化等级的任何其他数字信号)。数字Δ-Σ调制器40的示范性实施例在由John L.Melanson等人于2014年4月8日提交且题目为“用于在数字麦克风系统中生成数字输出信号的系统及方法”的美国专利申请序列号14/247,686中进行阐述。
DAC 22B可接收通过数字Δ-Σ调制器40输出的数字信号并将该信号转换为第一中间模拟信号VINA。如图4所示，控制器20可传送配置为控制DAC 22B的操作的一个或更多个控制信号给DAC 22B，下文进行更详细说明。
第二处理路径13B可包括增益元件46、数字Δ-Σ调制器42、数字滤波器48、开关29和DAC 23B。增益元件46可包括用于将增益元件46的第二增益乘以数字音频输入信号DIG_IN并将所得信号传送给数字Δ-Σ调制器42的任何系统、设备或装置。增益元件46的第二增益可基于从控制器20接收到的一个或更多个控制信号而控制，下文进行更详细说明。虽然增益元件46被示出为连接在微控制器内核18和数字Δ-Σ调制器42之间的数字增益元件，但是增益元件46可放置在处理路径13B内的任何合适位置处，且在一些实施例中可包括放置在DAC 23B的输出处或DAC 23B的输出的下游的模拟增益元件。
数字Δ-Σ调制器42可包括构造为在数字域中处理第一数字信号(例如通过增益元件46的第二增益进行修改的数字音频输入信号DIG_IN)以将第一数字信号转换为所得第二数字信号的任何合适系统、设备或装置，该第二数字信号可能具有或可能不具有与第一数字信号相同的比特数。在一些实施例中，所得第二数字信号可具有两个量化等级(例如，单比特信号或具有两个量化等级的任何其他数字信号)。数字Δ-Σ调制器42的示范性实施例在由John L.Melanson等人于2014年4月8日提交且题目为“用于在数字麦克风系统中生成数字输出信号的系统及方法”的美国专利申请序列号14/247,686中进行阐述。
数字滤波器48可包括构造为对数字信号(例如，通过数字Δ-Σ调制器42输出的信号)执行数学运算以使该数字信号的某些方面减弱或增强的任何系统、设备或装置。例如，在一些实施例中，数字滤波器48可提供第一处理路径12B和第二处理路径13B之间的延迟匹配。虽然数字滤波器48被示出为连接在数字Δ-Σ调制器42和DAC 23B之间，但是数字滤波器48可放置在处理路径13B内的任何合适位置处。此外，在本公开的其他实施例中，数字滤波器48可利用构造为使数字Δ-Σ调制器42延时了期望量的延迟元件来代替。
控制器20可传送配置为控制第二处理路径13B的操作的一个或更多个控制信号给第二处理路径13B，下文进行更详细说明。例如，在一些实施例中，控制器20可控制第二处理路径13B的开关49，使得当使开关49有效时(例如，闭合、启用、接通)，DAC 23B可传送信号给放大器级16(例如，给放大器级16内部的运算放大器的反相端子)，下文进行更详细说明。另一方面，当使开关49无效时(例如，断开、停用、切断)，DAC 23B可能不传送信号给放大器级16。
DAC 23B可经由开关49接收通过数字滤波器48输出的数字信号并将该信号转换为第二中间模拟信号VINB。如图4所示，与图3所示的DAC 23A相似或相同，DAC 23B可包括阶梯式电阻器。音频集成电路IC 9B的放大器级16可为与图3的架构相似的架构，且可以与图3中放大器级与DAC 23A连接的方式相似的方式与DAC 23B连接。
由于它们的不同架构，DAC 22B和DAC 23B可能具有不同信号处理能力和性能。例如，当将数字音频输入信号DIG_IN转换为第二中间模拟信号VINB时的DAC 23B比当将数字音频输入信号DIG_IN转换为第一中间模拟信号VINA时的DAC 22B可能消耗更少功率。又如，相对于由DAC 23B引入到第二处理路径13B中的噪声，DAC 22B可能引入更少噪声到第一处理路径12B中。又如，在数字音频输入信号DIG_IN的较大幅度处，相对于DAC 23B在将数字音频输入信号DIG_IN转换为第二中间模拟信号VINB中提供的线性度，DAC 22B在将数字音频输入信号DIG_IN转换为第一中间模拟信号VINA中可能提供更高线性度。
因此，控制器20可工作为控制增益元件44的第一增益以及增益元件46的第二增益，以有效地对通过第一处理路径12B和第二处理路径13B中的每个处理路径处理的数字音频输入信号DIG_IN的比例进行平滑转换。因此，当数字音频输入信号DIG_IN的幅度小于阈值幅度时，控制器20其实可通过设定增益元件46的第二增益来选择第二处理路径13B作为有效处理路径，使得数字音频输入信号DIG_IN的全幅度通过增益元件46，同时将增益元件44的第一增益设定为近似零，这可使第一处理路径12B输出等于近似零的第一中间模拟信号VINA，以使音频集成电路9B的功耗最小化，同时使DAC 23B在它可提供传送给放大器级16的第二中间模拟信号VINB的足够线性度的信号幅度处工作。在这些和其他实施例中，当数字音频输入信号DIG_IN的幅度小于阈值幅度时，控制器20还可使DAC 22B和/或处理路径12B的其他部件进入其低功率状态。
在大于阈值幅度的数字音频输入信号DIG_IN的幅度处，控制器20可使增益元件44的第一增益以及增益元件46的第二增益变化，以在第一处理路径12B和第二处理路径13B之间平滑转换。例如，随着数字音频输入信号DIG_IN的幅度增大，控制器20可增大(例如，连续地或逐步地)增益元件44的第一增益并减小(例如，连续地或逐步地)增益元件46的第二增益，反之亦然。因此，对于数字音频输入信号DIG_IN的较高幅度，第一处理路径12B可能占主导地位，提供较高幅度信号可能所需的线性度，而对于数字音频输入信号DIG_IN的较低幅度，第二处理路径13B可能占主导地位，允许降低功耗。在这些和其他实施例中，控制器20还可被构造为使第一增益和第二增益变化，使得随着数字音频输入信号DIG_IN的幅度变化，第一增益和第二增益之和基本上保持恒定(例如，1)。
同在图3的音频集成电路IC 9A中一样，在图4中，运算放大器22的负输入可作为图2的组合器14而工作，从而有效地对第一中间模拟信号VINA和第二中间模拟信号VINB进行求和。在一些实施例中，控制器20可基于数字音频输入信号DIG_IN的幅度、第一处理路径12B和第二处理路径13B中的一个路径被选定为有效处理路径的鉴别和/或音频集成电路IC 9B的另一个合适特性对放大器级16的模拟增益进行控制。在这些和其他实施例中，控制器20可传送指示将工作的工作模式或将输出的电源电压的一个或更多个控制信号给电源10。例如，控制器20可使电源10基于数字音频输入信号DIG_IN的幅度而输出电源电压，使得为较高幅度信号提供较高电源电压，为较低幅度信号提供较低电源电压，这可允许放大器级16当处理较低幅度信号时在较低功率电平处工作。
图5示出了根据本公开的实施例的示范性音频集成电路IC 9C的选定部件的方块图，其中处理路径12C和13C的一部分使用多级噪声整形结构而实现。在一些实施例中，图5所示的音频集成电路IC 9C可实现关于图2所述的音频集成电路IC 9的全部或一部分。如图5所示，微控制器内核18可提供数字音频输入信号DIG_IN给第一处理路径12C，该数字音频输入信号DIG_IN的一部分可通过第二处理路径13C进行处理。在一些实施例中，图5所示的第一处理路径12C和第二处理路径13C可分别实现关于图2所述的第一处理路径12和第二处理路径13的全部或一部分。
第一处理路径12C可包括数字Δ-Σ调制器50、选择器54、失配整形器/滤波器56、DAC 22C和求和器68。数字Δ-Σ调制器50可包括构造为在数字域中处理第一数字信号(例如，数字音频输入信号DIG_IN)以将第一数字信号转换为所得第二数字信号的任何合适系统、设备或装置，该第二数字信号可能具有或可能不具有与第一数字信号相同的比特数。在一些实施例中，所得第二数字信号可具有两个量化等级(例如，单比特信号或具有两个量化等级的任何其他数字信号)。数字Δ-Σ调制器50的示范性实施例在由John L.Melanson等人于2014年4月8日提交且题目为“用于在数字麦克风系统中生成数字输出信号的系统及方法”的美国专利申请序列号14/247,686中进行阐述。
如图5所示，数字Δ-Σ调制器50可包括输入求和器60、环路滤波器62、量化器64和反馈DAC 66。输入求和器60可生成等于数字音频输入信号DIG_IN与反馈信号之差的误差信号，并将该误差信号传送给环路滤波器62。环路滤波器62可包括一个或更多个积分器级，使得环路滤波器62作为误差信号的数字滤波器而工作并基于误差信号生成已滤波数字信号给量化器64。来自环路滤波器62的输出可通过量化器64进行量化，该量化器64可将已滤波数字信号转换为另一个中间数字信号。
反馈DAC 66可包括构造为将通过量化器64生成的数字反馈信号转换为将在求和器60处进行求和的等效模拟反馈信号的任何合适系设、备或装置。
选择器54可包括构造为选择性地使第一处理路径12C能够和不能产生输出信号的任何系统、设备或装置。在一些实施例中，选择器54可包括与门或实现逻辑与的类似逻辑结构，使得当使从控制器20接收到的控制信号无效时(例如，逻辑0)，选择器54输出0值的数字信号，当使控制信号有效时(例如，逻辑1)，选择器54输出等于或相当于通过数字Δ-Σ调制器50输出的数字信号的信号。在其他实施例中，选择器54可包括增益元件，该增益元件被构造为基于来自控制器20的控制信号将增益施加于通过数字Δ-Σ调制器50输出的数字信号，使得选择器54的输出可在零与等于或相当于通过数字Δ-Σ调制器50输出的数字信号的值之间连续地或逐步地转换。
失配整形器/滤波器56可包括数字滤波器，该数字滤波器被构造为对DAC 22C的数字-模拟元件的失配进行整形。例如，在一些实施例中，失配整形器/滤波器56可对DAC 22C的数字-模拟元件执行动态元件匹配，以减小符号间干扰或其他信号失真效应。
DAC 22C可接收通过失配整形器/滤波器56输出的数字信号并将该信号转换为第一中间模拟信号VINA。如图5所示，控制器20可传送配置为控制DAC 22C的操作的一个或更多个控制信号给DAC 22C，下文进行更详细说明。
求和器68可从环路滤波器62的输出中减去选择器54的输出，这产生误差信号ERROR，当通过选择器54使第一处理路径12C启用时，该误差信号ERROR表示数字Δ-Σ调制器50的量化误差，当通过选择器54使第一处理路径12C停用时，该误差信号ERROR可能近似等于数字音频输入信号DIG_IN。
第二处理路径13C可包括数字滤波器58、数字Δ-Σ调制器52和DAC 23C。数字滤波器58可包括构造为对数字信号(例如，误差信号ERROR)执行数学运算以使该数字信号的某些方面减弱或增强的任何系统、设备或装置。例如，在一些实施例中，数字滤波器58可提供第一处理路径12C和第二处理路径13C之间的延迟匹配。虽然数字滤波器58被示出为连接在数字Δ-Σ调制器50和数字Δ-Σ调制器52之间，但是数字滤波器58可放置在处理路径13C内的任何合适位置处。
数字Δ-Σ调制器52可包括构造为在数字域中处理第一数字信号(例如，如通过数字滤波器58进行滤波的误差信号ERROR)以将第一数字信号转换为所得第二数字信号的任何合适系统、设备或装置，该第二数字信号可能具有或可能不具有与第一数字信号相同的比特数。在一些实施例中，所得第二数字信号可具有两个量化等级(例如，单比特信号或具有两个量化等级的任何其他数字信号)。数字Δ-Σ调制器42的示范性实施例在由JohnL.Melanson等人于2014年4月8日提交且题目为“用于在数字麦克风系统中生成数字输出信号的系统及方法”的美国专利申请序列号14/247,686中进行阐述。
DAC 23C可接收通过数字Δ-Σ调制器52输出的数字信号并将该信号转换为第二中间模拟信号VINB。
组合器14可对第一中间模拟信号VINA和第一中间模拟信号VINB进行求和以生成模拟信号VIN，该模拟信号VIN将通过放大器级16进行放大以生成输出电压VOUT。
控制器20可操作为基于数字音频输入信号DIG_IN的幅度来控制选择器54。例如，当数字音频输入信号DIG_IN的幅度大于阈值幅度(例如，低于数字音频输入信号DIG_IN的最大幅度的20分贝)时，控制器20可传送使选择器54能够通过数字Δ-Σ调制器50的输出的控制信号给失配整形器/滤波器56。因此，对于大于阈值幅度的数字音频输入信号DIG_IN的幅度，第一处理路径12C可有效地充当作多级噪声整形(MASH)结构的第一级，而第二处理路径13C可有效地充当作MASH结构的第二级，使得第二处理路径13C对数字Δ-Σ调制器50的量化噪声/误差进行整形。
因为该量化误差通常明显小于数字音频输出信号DIG_IN的幅度，所以通过第二处理路径13C进行处理的误差信号ERROR的幅度通常小于通过第一处理路径12C进行处理的最大信号幅度。因此，第二处理路径13C的部件(诸如DAC 23C)可能在比处理路径12C的部件的功耗更低功耗的情况下工作。利用该特征，当数字音频输入信号DIG_IN的幅度小于阈值幅度时，控制器20可传送控制信号给选择器54，使得近似零的信号被传送给失配整形器/滤波器56。在足够低的幅度处，误差信号ERROR可能近似等于数字音频输入信号DIG_IN，使得数字音频输入信号DIG_IN的整个幅度可完全地通过第二处理路径13C进行处理。因此，在这样低的幅度处，控制器20可通过使DAC 22C或第一处理路径12C的其他部件处于低功率状态，使功耗最小化。
此外，如上所述，在一些实施例中，选择器54可充当增益元件，使得通过控制器20传送给选择器54的控制信号用来根据控制信号的值在第一处理路径12C和第二处理路径13C之间进行平滑转换处理。
图6示出了根据本公开的实施例的示范性音频集成电路IC 9D的选定部件的方块图，详细描绘了处理路径12D和13D以及放大器16的选定部件。在一些实施例中，图6所示的音频集成电路IC 9D可实现关于图2所述的音频集成电路IC 9的全部或一部分。如图6所示，微控制器内核18可提供数字音频输入信号DIG_IN给第一处理路径12D和第二处理路径13D中的每个处理路径。在一些实施例中，图6所示的第一处理路径12D和第二处理路径13D可分别实现关于图2所述的第一处理路径12和第二处理路径13的全部或一部分。
第一处理路径12D可包括数字滤波器72、数字Δ-Σ调制器74、DAC 22D、开关76和78以及可通过电阻器79实现的高增益输出。数字滤波器72可包括构造为对数字信号(例如，数字音频输入信号DIG_IN)执行数学运算以使该数字信号的某些方面减弱或增强的任何系统、设备或装置。例如，在一些实施例中，数字滤波器72可包括低通滤波器，该低通滤波器将数字音频输入信号DIG_IN的高频分量滤除并将数字音频输入信号DIG_IN的低频分量传给其输入，使得低频分量可通过第一处理路径12D进行处理，高频分量可通过第二处理路径13D进行处理，下文进行更详细说明。
数字Δ-Σ调制器74可包括构造为在数字域中处理第一数字信号(例如，如通过数字滤波器72进行滤波的数字音频输入信号DIG_IN)以将第一数字信号转换为所得第二数字信号的任何合适系统、设备或装置，该第二数字信号可能具有或可能不具有与第一数字信号相同的比特数。在一些实施例中，所得第二数字信号可具有两个量化等级(例如，单比特信号或具有两个量化等级的任何其他数字信号)。数字Δ-Σ调制器74的示范性实施例在由John L.Melanson等人于2014年4月8日提交且题目为“用于在数字麦克风系统中生成数字输出信号的系统及方法”的美国专利申请序列号14/247,686中进行阐述。
DAC 22D可接收通过数字Δ-Σ调制器74输出的数字信号并将该信号转换为模拟信号。该模拟信号然后可通过包括电阻器79的高增益输出进行放大或衰减，以生成第一中间模拟信号VINA，其中高增益输出的增益的幅度可以是电阻器79的电阻的函数。如图6所示，控制器20可传送配置为控制DAC 22D的操作的一个或更多个控制信号给DAC 22D，下文进行更详细说明。
还如图6所示，控制器20还可传送配置为控制第一处理路径12D的操作的一个或更多个控制信号给第一处理路径12D，下文进行更详细说明。例如，在一些实施例中，控制器20可控制第一处理路径12D的开关76，使得当使开关76有效时(例如，闭合、启用、接通)，数字滤波器72的输出可传给数字Δ-Σ调制器74以及第二处理路径13D的增益元件84。另一方面，当使开关76无效时(例如，断开、停用、切断)，无信号可传给数字Δ-Σ调制器74以及第二处理路径13D的增益元件84。此外，在这些和其他实施例中，控制器20可控制第一处理路径12D的开关78，使得当使开关78有效时(例如，闭合、启用、接通)，DAC 22D的输出以及高增益输出可传给放大器级16。
第二处理路径13D可包括增益元件82、增益元件84、组合器86、数字Δ-Σ调制器88、DAC 23D以及可通过电阻器89实现的低增益输出。增益元件82可包括用于将增益元件82的增益乘以数字音频输入信号DIG_IN并将所得信号传送给组合器86的任何系统、设备或装置。在一些实施例中，增益元件82的增益可为固定增益。同样地，增益元件84可包括用于将增益元件84的增益乘以第一处理路径12D的数字滤波器72的输出并将所得信号传送给组合器86的任何系统、设备或装置。在一些实施例中，增益元件84的增益可为固定增益。在这些和其他实施例中，增益元件82和84的增益可能近似相等。虽然增益元件82和84被示出为放置在第二处理路径13D中的特定位置处的数字增益元件，但是增益元件82和84可放置在处理路径13D内的任何合适位置处。例如，在一些实施例中，增益元件82和84可利用放置在组合器86的下游的单个增益元件来代替。
组合器86可包括用于从数字音频输入信号DIG_IN的未滤波形式中减去如通过数字滤波器72进行滤波的数字音频输入信号DIG_IN的任何系统、设备或装置，使得组合器86输出如通过增益元件82和84进行修改的信号，该信号表示数字音频输入信号DIG_IN中通过数字滤波器72滤除的分量(例如，高频分量)。
数字Δ-Σ调制器88可包括构造为在数字域中处理第一数字信号(例如，通过组合器86输出的数字信号)以将第一数字信号转换为所得第二数字信号的任何合适系统、设备或装置，该第二数字信号可能具有或可能不具有与第一数字信号相同的比特数。在一些实施例中，所得第二数字信号可具有两个量化等级(例如，单比特信号或具有两个量化等级的任何其他数字信号)。数字Δ-Σ调制器88的示范性实施例在由John L.Melanson等人于2014年4月8日提交且题目为“用于在数字麦克风系统中生成数字输出信号的系统及方法”的美国专利申请序列号14/247,686中进行阐述。
DAC 23D可接收通过数字Δ-Σ调制器88输出的数字信号并将该信号转换为模拟信号。该模拟信号然后可通过包括电阻器89的低增益输出进行放大或衰减，以生成第二中间模拟信号VINB，其中低增益输出的增益的幅度可以是电阻器89的电阻的函数。在一些实施例中，第一处理路径12D的高增益输出、第二处理路径13D的低增益输出以及增益元件82和84的增益可以选定或设定为使得第一处理路径12D和第二处理路径13D的路径增益近似相等。例如，如果增益元件82和84具有增益K，那么高增益输出的增益与低增益输出的增益之比也可为K(例如，电阻器89可具有比电阻器79大K倍的电阻)。
DAC 22D和DAC 23D可具有不同架构，因而可具有不同信号处理能力和性能。例如，当将数字音频输入信号DIG_IN转换为第二中间模拟信号VINB时的DAC 23D比当将数字音频输入信号DIG_IN转换为第一中间模拟信号VINA时的DAC 22D可能消耗更少功率。又如，相对于由DAC 23D引入到第二处理路径13D中的噪声，DAC 22D可能引入更少噪声到第一处理路径12D中。又如，在数字音频输入信号DIG_IN的较大幅度处，相对于DAC 23D在将数字音频输入信号DIG_IN转换为第二中间模拟信号VINB中提供的线性度，DAC 22D在将数字音频输入信号DIG_IN转换为第一中间模拟信号VINA中可能提供更高线性度。
因此，控制器20可工作为使得当数字音频输入信号DIG_IN的幅度大于阈值幅度时(例如，在低于数字音频输入信号DIG_IN的最大幅度的20分贝处)，控制器20其实可选择第一处理路径12D作为有效处理路径，使得第一处理路径12D处理通过数字滤波器72的信号分量，第二处理路径133D处理通过数字滤波器72进行滤波的信号分量。在一些实施例中，数字滤波器72可能不存在，且在这样的实施例中，组合器86的输出可能为零，使得有效地使第二处理路径13D停用。因此，对于高于阈值幅度的数字音频输入信号DIG_IN的幅度，更高性能的第一处理路径12D可处理低频含量(或当数字滤波器72不存在时，全部含量)，这是因为低频率可能更有可能包括大多数信号幅度。因此，对于大于阈值幅度的数字音频输入信号DIG_IN的幅度，控制器20可传送指示DAC 22D将在其高功率模式下工作(例如，将使DAC 22启用)的一个或更多个控制信号给DAC 22D，同时传送指示第一处理路径12D将处理数字音频输入信号DIG_IN的一个或更多个控制信号给开关76和78。
另一方面，控制器20可工作为使得当数字音频输入信号DIG_IN的幅度小于阈值幅度时，控制器20其实可选择第二处理路径13D作为有效处理路径，同时屏蔽或停用第一处理路径12D(例如，通过使开关76和78无效和/或使DAC 22D断电)，以使音频集成电路IC 9D的功耗最小化，同时使DAC 23D在它可提供传送给放大器级16的第一中间模拟信号VINB的足够线性度的信号幅度处工作。例如，对于小于阈值幅度的数字音频输入信号DIG_IN的幅度，控制器20可传送指示DAC 22D将在其低功率模式下工作(例如，使DAC 22D停用)的一个或更多个控制信号给DAC 22D。这样的一个或更多个控制信号还可使第一处理路径12D输出具有近似零幅度的第一中间模拟信号VINA(例如，通过使开关76和78停用)。
运算放大器22的正输入和负输入可作为图2的组合器14而工作，从而有效地对第一中间模拟信号VINA和第二中间模拟信号VINB进行求和。在一些实施例中，控制器20可基于数字音频输入信号DIG_IN的幅度、第一处理路径12D和第二处理路径13D中的一个路径被选定为有效处理路径的鉴别和/或音频集成电路IC 9D的另一个合适特性对放大器级16的模拟增益进行控制。在这些和其他实施例中，控制器20可传送指示将工作的工作模式或将输出的电源电压的一个或更多个控制信号给电源10。例如，控制器20可使电源10基于数字音频输入信号DIG_IN的幅度而输出电源电压，使得为较高幅度信号提供较高电源电压，为较低幅度信号提供较低电源电压，这可允许放大器级16当处理较低幅度信号时在较低功率电平处工作。
如本文中使用，当两个或更多个元件被称为相互“耦接”时，这样的术语表示这样的两个或更多个元件为电气连通或机械连通，如果适用，无论是间接连接还是直接连接、有或无中间元件。
本领域普通技术人员应当明白，本公开包括对本文中示例性实施例的所有改变、替代、变形、更改和修改。同样地，本领域普通技术人员应当明白，在适当的情况下，所附权利要求包括对本文中示例性实施例的所有改变、替代、变形、更改和修改。此外，所附权利要求中对装置或系统或装置或系统的部件的提及包括该装置、系统或部件，该装置、系统或部件适应执行特定功能，被布置为执行特定功能，可执行特定功能，被构造为执行特定功能，能够执行特定功能，可操作为执行特定功能或操作为执行特定功能，无论它或该特定功能是否启动、打开或开启，只要该装置、系统或部件适应执行特定功能，被布置为执行特定功能，可执行特定功能，被构造为执行特定功能，能够执行特定功能，可操作为执行特定功能或操作为执行特定功能。
本文中陈述的所有实例和条件性语言旨在教学目的，以帮助读者理解本发明及发明者深化技术所提供的概念，且被解释为并不限于这些具体陈述的实例和条件。虽然已经对本发明的实施例进行详细说明，但是应当理解，在不脱离本公开的精神和范围的情况下，可对本发明的实施例进行各种改变、替代和更改。

Claims (22)

1.一种处理系统，包括：
多个处理路径，包括第一处理路径和第二处理路径，其中：
所述第一处理路径包括第一数字-模拟转换器，用于将整个数字输入信号转换为第一中间模拟信号，所述第一数字-模拟转换器被构造为在高功率状态和低功率状态下工作；以及
所述第二处理路径包括第二数字-模拟转换器，用于将整个所述数字输入信号的至少一部分转换为第二中间模拟信号；
输出级，被构造为生成包括所述第一中间模拟信号和所述第二中间模拟信号之和的模拟信号。
2.根据权利要求1所述的处理系统，其中当将所述数字输入信号转换为所述第二中间模拟信号时的所述第二数字-模拟转换器比当将所述数字输入信号转换为所述第一中间模拟信号时的所述第一数字-模拟转换器消耗更少功率。
3.根据权利要求1所述的处理系统，其中相对于由所述第二数字-模拟转换器引入到所述第二处理路径中的噪声，所述第一数字-模拟转换器引入更少噪声到所述第一处理路径中。
4.根据权利要求1所述的处理系统，其中所述第二数字-模拟转换器包括阶梯式电阻器，该阶梯式电阻器包括多个电阻器，每个电阻器在各自第一端子处相互耦接，且每个电阻器在它们各自第二端子处耦接到对应驱动器，该驱动器驱动表示所述数字输入信号的单比特值的信号。
5.根据权利要求1所述的处理系统，还包括控制器，被构造为当所述数字输入信号的幅度低于阈值幅度时使所述第一数字-模拟转换器在低功率状态下工作。
6.根据权利要求5所述的处理系统，其中所述控制器还被构造为当所述数字输入信号的幅度低于所述阈值幅度时使所述第一处理路径输出具有近似零幅度的所述第一中间模拟信号。
7.根据权利要求6所述的处理系统，其中所述控制器还被构造为当所述数字输入信号的幅度高于所述阈值幅度时使所述第二处理路径输出具有近似零幅度的所述第二中间模拟信号。
8.根据权利要求5所述的处理系统，其中：
所述第一处理路径包括第一增益元件，该第一增益元件被构造为将第一增益施加于所述第一处理路径；
所述第二处理路径包括第二增益元件，该第二增益元件被构造为将第二增益施加于所述第二处理路径；以及
所述控制器还被构造为基于所述数字输入信号的幅度使所述第一增益和所述第二增益变化，使得随着所述数字输入信号的幅度变化，所述第一增益和所述第二增益之和基本上保持恒定。
9.根据权利要求8所述的处理系统，其中所述控制器还被构造为使所述第一增益和所述第二增益变化，使得当所述数字输入信号的幅度高于所述阈值幅度时：
所述第一增益随所述数字输入信号的幅度增大而增大，反之亦然；以及
所述第二增益随所述数字输入信号的幅度减小而增大，反之亦然。
10.根据权利要求5所述的处理系统，其中对于高于所述阈值幅度的所述数字输入信号的幅度，由所述第二数字-模拟转换器引入的噪声至少部分地通过所述第一数字-模拟转换器而抵消。
11.根据权利要求1所述的处理系统，还包括多级噪声整形结构，其中所述第一处理路径包括所述多级噪声整形结构的第一级，所述第二处理路径包括所述多级噪声整形结构的第二级。
12.根据权利要求11所述的处理系统，还包括控制器，被构造为当所述数字输入信号的幅度低于阈值幅度时使所述第一数字-模拟转换器在低功率状态下工作。
13.根据权利要求12所述的处理系统，其中所述控制器还被构造为当所述数字输入信号的幅度低于所述阈值幅度时，使所述第一处理路径输出具有近似零幅度的所述第一中间模拟信号。
14.根据权利要求13所述的处理系统，其中所述控制器还被构造为当所述数字输入信号的幅度低于所述阈值幅度时，使所述多级噪声整形结构的第一级在低功率模式下工作。
15.根据权利要求13所述的处理系统，其中所述控制器还被构造为：
当所述数字输入信号的幅度高于所述阈值幅度时，使所述第一处理路径和所述第二处理路径都处理所述数字输入信号以生成所述模拟信号；以及
当所述数字输入信号的幅度低于所述阈值幅度时，使所述第二处理路径完全地处理所述数字输入信号。
16.根据权利要求5所述的处理系统，其中所述控制器还被构造为：
当所述数字输入信号的幅度高于所述阈值幅度时，使所述第一处理路径和所述第二处理路径都处理所述数字输入信号以生成所述模拟信号；以及
当所述数字输入信号的幅度低于所述阈值幅度时，使所述第二处理路径完全地处理所述数字输入信号。
17.根据权利要求16所述的处理系统，其中所述控制器还被构造为当所述数字输入信号的幅度高于所述阈值幅度时：
使所述第一处理路径处理所述数字输入信号中低于特定频率的分量；以及
使所述第二处理路径处理所述数字输入信号中高于所述特定频率的分量。
18.一种方法，包括：
利用第一处理路径生成第一中间模拟信号，该第一处理路径包括第一数字-模拟转换器，用于将整个数字输入信号转换为所述第一中间模拟信号，所述第一数字-模拟转换器被构造为在高功率状态和低功率状态下工作；
利用第二处理路径生成第二中间模拟信号，该第二处理路径包括第二数字-模拟转换器，用于将整个所述数字输入信号的至少一部分转换为所述第二中间模拟信号；
生成包括所述第一中间模拟信号和所述第二中间模拟信号之和的模拟信号。
19.根据权利要求18所述的方法，其中当将所述数字输入信号转换为所述第二中间模拟信号时的所述第二数字-模拟转换器比当将所述数字输入信号转换为所述第一中间模拟信号时的所述第一数字-模拟转换器消耗更少功率。
20.根据权利要求18所述的方法，其中相对于由所述第二数字-模拟转换器引入到所述第二处理路径中的噪声，所述第一数字-模拟转换器引入更少噪声到所述第一处理路径中。
21.根据权利要求18所述的方法，其中所述第二数字-模拟转换器包括阶梯式电阻器，该阶梯式电阻器包括多个电阻器，每个电阻器在各自第一端子处相互耦接，且每个电阻器在它们各自第二端子处耦接到对应驱动器，该驱动器驱动表示所述数字输入信号的单比特值的信号。
22.根据权利要求18所述的方法，还包括：
将第一增益施加于所述第一处理路径；
将第二增益施加于所述第二处理路径；以及
基于所述数字输入信号的幅度使所述第一增益和所述第二增益变化，使得随着所述数字输入信号的幅度变化，所述第一增益和所述第二增益之和基本上保持恒定。
CN201910709562.6A 2014-04-14 2015-04-10 可切换次级回放路径 Active CN110417414B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201461979308P 2014-04-14 2014-04-14
US61/979,308 2014-04-14
US14/680,830 US9306588B2 (en) 2014-04-14 2015-04-07 Switchable secondary playback path
US14/680,830 2015-04-07
PCT/US2015/025329 WO2015160655A1 (en) 2014-04-14 2015-04-10 Switchable secondary playback path
CN201580031485.3A CN106416080B (zh) 2014-04-14 2015-04-10 可切换次级回放路径

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580031485.3A Division CN106416080B (zh) 2014-04-14 2015-04-10 可切换次级回放路径

Publications (2)

Publication Number Publication Date
CN110417414A true CN110417414A (zh) 2019-11-05
CN110417414B CN110417414B (zh) 2022-11-11

Family

ID=54265928

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580031485.3A Active CN106416080B (zh) 2014-04-14 2015-04-10 可切换次级回放路径
CN201910709562.6A Active CN110417414B (zh) 2014-04-14 2015-04-10 可切换次级回放路径

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201580031485.3A Active CN106416080B (zh) 2014-04-14 2015-04-10 可切换次级回放路径

Country Status (6)

Country Link
US (2) US9306588B2 (zh)
EP (1) EP3132541B1 (zh)
JP (2) JP6545707B2 (zh)
KR (2) KR102302839B1 (zh)
CN (2) CN106416080B (zh)
WO (1) WO2015160655A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116090570A (zh) * 2023-04-12 2023-05-09 合肥本源量子计算科技有限责任公司 一种量子位状态调控电路、测控电路及量子计算机

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391576B1 (en) 2013-09-05 2016-07-12 Cirrus Logic, Inc. Enhancement of dynamic range of audio signal path
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
US9525940B1 (en) 2014-03-05 2016-12-20 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9774342B1 (en) 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US10284217B1 (en) 2014-03-05 2019-05-07 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9337795B2 (en) 2014-09-09 2016-05-10 Cirrus Logic, Inc. Systems and methods for gain calibration of an audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9584911B2 (en) 2015-03-27 2017-02-28 Cirrus Logic, Inc. Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
CN108141222B (zh) * 2015-10-09 2021-08-06 Tdk株式会社 用于麦克风的电子电路和麦克风
US9955254B2 (en) 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
EP3703254B1 (en) 2016-04-06 2022-02-16 Goodix Technology (HK) Company Limited Audio amplifier system
US10128803B2 (en) * 2016-04-22 2018-11-13 Cirrus Logic, Inc. Systems and methods for predictive switching in audio amplifiers
US10483924B2 (en) 2016-04-22 2019-11-19 Cirrus Logic, Inc. Systems and methods for predictive switching in audio amplifiers
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US10545561B2 (en) 2016-08-10 2020-01-28 Cirrus Logic, Inc. Multi-path digitation based on input signal fidelity and output requirements
US10263630B2 (en) 2016-08-11 2019-04-16 Cirrus Logic, Inc. Multi-path analog front end with adaptive path
US9813814B1 (en) 2016-08-23 2017-11-07 Cirrus Logic, Inc. Enhancing dynamic range based on spectral content of signal
US9762255B1 (en) 2016-09-19 2017-09-12 Cirrus Logic, Inc. Reconfiguring paths in a multiple path analog-to-digital converter
US9780800B1 (en) 2016-09-19 2017-10-03 Cirrus Logic, Inc. Matching paths in a multiple path analog-to-digital converter
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US10680640B2 (en) * 2016-12-21 2020-06-09 Cirrus Logic, Inc. Power-saving current-mode digital-to-analog converter (DAC)
KR102360255B1 (ko) * 2017-03-03 2022-02-07 시러스 로직 인터내셔널 세미컨덕터 리미티드 디지털 pwm 변조기
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage
US11625214B2 (en) * 2017-11-29 2023-04-11 Cirrus Logic, Inc. Variable performance codec
US10944418B2 (en) * 2018-01-26 2021-03-09 Mediatek Inc. Analog-to-digital converter capable of generate digital output signal having different bits
US10763883B2 (en) * 2018-05-30 2020-09-01 Maxlinear, Inc. Digital-to-analog converter with integrated comb filter
CN108896815B (zh) * 2018-06-29 2020-09-08 合容电气股份有限公司 一种开启式无线电流互感器转换器及信号转换方法
US10763811B2 (en) 2018-07-25 2020-09-01 Cirrus Logic, Inc. Gain control in a class-D open-loop amplifier
US10833697B2 (en) * 2018-09-06 2020-11-10 Mediatek Singapore Pte. Ltd. Methods and circuits for suppressing quantization noise in digital-to-analog converters
US10848174B1 (en) 2019-05-09 2020-11-24 Dialog Semiconductor B.V. Digital filter
US10861433B1 (en) 2019-05-09 2020-12-08 Dialog Semiconductor B.V. Quantizer
US11107453B2 (en) 2019-05-09 2021-08-31 Dialog Semiconductor B.V. Anti-noise signal generator
US10784890B1 (en) 2019-05-09 2020-09-22 Dialog Semiconductor B.V. Signal processor
US11329634B1 (en) 2019-05-09 2022-05-10 Dialog Semiconductor B.V. Digital filter structure
US10972123B1 (en) * 2019-05-09 2021-04-06 Dialog Semiconductor B.V. Signal processing structure
JP6996768B2 (ja) * 2019-10-31 2022-01-17 株式会社ニューギン 遊技機
CN113630093B (zh) * 2020-05-09 2023-07-18 博通集成电路（上海）股份有限公司 功率放大器和过流保护电路
KR20230034785A (ko) * 2021-09-03 2023-03-10 삼성전자주식회사 디지털-아날로그 변환기 및 이를 포함하는 장치
US11706062B1 (en) 2021-11-24 2023-07-18 Dialog Semiconductor B.V. Digital filter

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0466145A2 (en) * 1990-07-11 1992-01-15 Sony Corporation D/A converter
JPH04115627A (ja) * 1990-08-31 1992-04-16 Nakamichi Corp ディジタル／アナログ変換装置
JPH08162957A (ja) * 1994-12-12 1996-06-21 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
DE19852778A1 (de) * 1997-11-14 1999-07-15 Yamaha Corp D/A-Konversionsvorrichtung
US20050258893A1 (en) * 2004-05-18 2005-11-24 Garlapati Srinivasa H Switching between lower and higher power modes in an ADC for lower/higher precision operations
CN101098146A (zh) * 2006-06-30 2008-01-02 索尼株式会社 数模转换器电路、液晶驱动电路和液晶装置
CN102790620A (zh) * 2011-05-13 2012-11-21 英特尔移动通信有限责任公司 具有依赖于功率范围的d/a转换器选择的数模转换设备
US20130090079A1 (en) * 2011-06-10 2013-04-11 Thales Reception system including a mechanism countering pulsed interference

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL274298A (zh) 1961-02-02
JPS5441655Y2 (zh) * 1974-04-01 1979-12-05
GB1599401A (en) 1978-04-18 1981-09-30 Nat Res Dev Input signal level control for communications channels
US4446440A (en) 1982-01-26 1984-05-01 Hewlett-Packard Company Dual mode amplifier
JPS58142614A (ja) 1982-02-18 1983-08-24 Sony Corp 利得制御装置
US4493091A (en) 1982-05-05 1985-01-08 Dolby Laboratories Licensing Corporation Analog and digital signal apparatus
JPS61177819A (ja) * 1985-02-04 1986-08-09 Nippon Telegr & Teleph Corp <Ntt> オ−バ−サンプリング形デイジタル・アナログ変換器
JPS6465929A (en) * 1987-09-04 1989-03-13 Nippon Electric Ic Microcomput Current output type d/a converter
US4972436A (en) 1988-10-14 1990-11-20 Hayes Microcomputer Products, Inc. High performance sigma delta based analog modem front end
US5111506A (en) 1989-03-02 1992-05-05 Ensonig Corporation Power efficient hearing aid
JPH065819B2 (ja) 1989-06-29 1994-01-19 ヤマハ株式会社 Ａ／ｄ変換装置
US4999830A (en) 1989-09-25 1991-03-12 At&T Bell Laboratories Communication system analog-to-digital converter using echo information to improve resolution
US5148167A (en) 1990-04-06 1992-09-15 General Electric Company Sigma-delta oversampled analog-to-digital converter network with chopper stabilization
US5323159A (en) 1990-04-20 1994-06-21 Nakamichi Corporation Digital/analog converter
JP2579555B2 (ja) * 1990-08-31 1997-02-05 ナカミチ株式会社 ディジタル／アナログ変換装置
JPH04150416A (ja) * 1990-10-12 1992-05-22 Pioneer Electron Corp ディジタル・アナログ変換器
US5198814A (en) * 1990-11-28 1993-03-30 Nec Corporation Digital-to-analog converter with conversion error compensation
US5810477A (en) 1993-04-30 1998-09-22 International Business Machines Corporation System for identifying surface conditions of a moving medium
JPH0730426A (ja) * 1993-07-06 1995-01-31 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
JP3147605B2 (ja) * 1993-09-06 2001-03-19 松下電器産業株式会社 Ｄ／ａ変換装置
EP0707383B1 (de) 1994-06-14 2002-05-02 Stage Tec Entwicklungsgesellschaft für professionelle Audiotechnik mbH Schaltungsanordnung zur Analog-Digital-Wandlung von Signalen
DE19502047C2 (de) 1995-01-12 1996-12-05 Stage Tec Gmbh Verfahren zur Analog-Digital-Wandlung von Signalen
US5550923A (en) 1994-09-02 1996-08-27 Minnesota Mining And Manufacturing Company Directional ear device with adaptive bandwidth and gain control
JPH09130245A (ja) 1995-11-06 1997-05-16 Sony Corp ゲイン可変回路
JPH09289450A (ja) * 1996-04-19 1997-11-04 Advantest Corp Ｄａコンバータ
JPH10257583A (ja) 1997-03-06 1998-09-25 Asahi Chem Ind Co Ltd 音声処理装置およびその音声処理方法
JPH1141100A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd ディジタル・アナログ変換装置
JP3457517B2 (ja) * 1997-09-12 2003-10-20 松下電器産業株式会社 Ｄ／ａ変換装置
US6088461A (en) 1997-09-26 2000-07-11 Crystal Semiconductor Corporation Dynamic volume control system
US6542612B1 (en) 1997-10-03 2003-04-01 Alan W. Needham Companding amplifier with sidechannel gain control
JPH11340831A (ja) 1998-05-29 1999-12-10 Toa Corp 高精度ａ／ｄ変換器
JP2000029736A (ja) 1998-07-13 2000-01-28 Oki Electric Ind Co Ltd 半導体集積回路
US6271780B1 (en) 1998-10-08 2001-08-07 Cirrus Logic, Inc. Gain ranging analog-to-digital converter with error correction
US6229390B1 (en) 1999-03-09 2001-05-08 Tripath Technology, Inc. Methods and apparatus for noise shaping a mixed signal power output
US6353404B1 (en) 1999-05-07 2002-03-05 Yamaha Corporation D/A conversion apparatus and D/A conversion method
US7020892B2 (en) 1999-09-03 2006-03-28 Lsi Logic Corporation Time-shifted video signal processing
EP1119145A1 (en) 2000-01-20 2001-07-25 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Parallel decision feedback equalizer with adaptive thresholding based on noise estimates
US6407689B1 (en) 2000-11-01 2002-06-18 Qualcomm, Incorporated Method and apparatus for controlling stages of a multi-stage circuit
US6768443B2 (en) 2000-11-30 2004-07-27 John Willis Switch capacitor circuit and applications thereof
US6943548B1 (en) 2001-06-22 2005-09-13 Fonar Corporation Adaptive dynamic range receiver for MRI
US6888888B1 (en) 2001-06-26 2005-05-03 Microsoft Corporation Simultaneous tuning of multiple channels using intermediate frequency sub-sampling
US8676361B2 (en) 2002-06-05 2014-03-18 Synopsys, Inc. Acoustical virtual reality engine and advanced techniques for enhancing delivered sound
JP2004072714A (ja) 2002-06-11 2004-03-04 Rohm Co Ltd クロック生成システム
JP4150416B2 (ja) 2002-06-14 2008-09-17 ユニチカテキスタイル株式会社 洗濯可能な羽毛掛け布団
US6765436B1 (en) 2002-09-04 2004-07-20 Cirrus Logic, Inc. Power supply based audio compression for digital audio amplifier
US6639531B1 (en) * 2002-09-27 2003-10-28 Cirrus Logic, Inc. Cascaded noise shaping circuits with low out-of-band noise and methods and systems using the same
US7590251B2 (en) 2003-03-21 2009-09-15 D2Audio Corporation Clip detection in PWM amplifier
US7023268B1 (en) 2003-03-21 2006-04-04 D2Audio Corporation Systems and methods for automatically adjusting channel timing
US7061312B2 (en) 2003-03-21 2006-06-13 D2Audio Corporation Systems and methods for providing multi channel pulse width modulated audio with staggered outputs
US7167112B2 (en) 2003-03-21 2007-01-23 D2Audio Corporation Systems and methods for implementing a sample rate converter using hardware and software to maximize speed and flexibility
SG185134A1 (en) 2003-05-28 2012-11-29 Dolby Lab Licensing Corp Method, apparatus and computer program for calculating and adjusting the perceived loudness of an audio signal
US6822595B1 (en) * 2003-06-18 2004-11-23 Northrop Grumman Corporation Extended range digital-to-analog conversion
US6897794B2 (en) * 2003-07-03 2005-05-24 Texas Instruments Incorporated All-analog calibration of sting-DAC linearity: application to high voltage processes
US7522677B2 (en) 2003-10-21 2009-04-21 Texas Instruments Incorporated Receiver with low power listen mode in a wireless local area network
JP4241443B2 (ja) 2004-03-10 2009-03-18 ソニー株式会社 音声信号処理装置、音声信号処理方法
US7671768B2 (en) * 2004-04-30 2010-03-02 Interuniversitair Microelektronica Centrum (Imec) Digital-to-analogue converter system with increased performance
US7773702B2 (en) 2004-05-03 2010-08-10 Qualcomm Incorporated Gain control for a receiver in a multi-carrier communication system
US7215266B2 (en) 2004-05-21 2007-05-08 Wionics Research Hybrid DC offset cancellation scheme for wireless receiver
US7161970B2 (en) 2004-09-10 2007-01-09 Ftd Solutions Pte, Ltd. Spread spectrum clock generator
US7312734B2 (en) 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
WO2006102313A2 (en) 2005-03-18 2006-09-28 The Trustees Of Columbia University In The City Of New York Systems and methods for companding adc-dsp-dac combinations
JP4588546B2 (ja) * 2005-06-13 2010-12-01 株式会社ケンウッド 振幅可変装置および振幅可変方法
US7202731B2 (en) 2005-06-17 2007-04-10 Visteon Global Technologies, Inc. Variable distortion limiter using clip detect predictor
EP1753130B1 (en) 2005-08-10 2009-06-10 Emma Mixed Signal C.V. Analog-to-digital converter with dynamic range extension
WO2007021863A1 (en) * 2005-08-12 2007-02-22 The Board Of Regents, The University Of Texas System Current-steering type digital-to-analog converter
US7259618B2 (en) 2005-08-25 2007-08-21 D2Audio Corporation Systems and methods for load detection and correction in a digital amplifier
JP2007133035A (ja) 2005-11-08 2007-05-31 Sony Corp デジタル録音装置，デジタル録音方法，そのプログラムおよび記憶媒体
GB2432982A (en) 2005-11-30 2007-06-06 Toshiba Res Europ Ltd An EER RF amplifier with PWM signal switching
US8036402B2 (en) 2005-12-15 2011-10-11 Harman International Industries, Incorporated Distortion compensation
US8139112B2 (en) 2006-08-07 2012-03-20 Sightlogix, Inc. Methods and apparatus related to improved surveillance
US8126164B2 (en) 2006-11-29 2012-02-28 Texas Instruments Incorporated Digital compensation of analog volume control gain in a digital audio amplifier
JP2008167058A (ja) 2006-12-27 2008-07-17 Rohm Co Ltd 受信回路、受信方法およびそれらを利用した無線装置
JP4789211B2 (ja) 2007-01-16 2011-10-12 ルネサスエレクトロニクス株式会社 バンドパスδς変調器により構成されたａ／ｄ変換器を含む半導体集積回路
JP2008294803A (ja) 2007-05-25 2008-12-04 Kenwood Corp 再生装置および再生方法
JP2008306535A (ja) 2007-06-08 2008-12-18 Sony Corp 音声信号処理装置、遅延時間の設定方法
US9402062B2 (en) 2007-07-18 2016-07-26 Mediatek Inc. Digital television chip, system and method thereof
US20090058531A1 (en) 2007-08-31 2009-03-05 Nanoamp Solutions Inc. (Cayman) Variable gain amplifier
EP2043149A1 (en) 2007-09-27 2009-04-01 Oticon A/S Assembly comprising an electromagnetically screened smd component, method of manufacturing the same and use
US9425747B2 (en) 2008-03-03 2016-08-23 Qualcomm Incorporated System and method of reducing power consumption for audio playback
EP2141819A1 (en) 2008-07-04 2010-01-06 Telefonaktiebolaget LM Ericsson (publ) Signal processing device and method
CN101933242A (zh) 2008-08-08 2010-12-29 雅马哈株式会社 调制装置以及解调装置
JP2010056587A (ja) * 2008-08-26 2010-03-11 Yokogawa Electric Corp Ｄａ変換装置
US7952502B2 (en) 2008-08-29 2011-05-31 Broadcom Corporation Imbalance and distortion cancellation for composite analog to digital converter (ADC)
JP5521441B2 (ja) 2008-09-29 2014-06-11 ソニー株式会社 固体撮像装置とその駆動方法、並びに電子機器
EP2207264B1 (en) 2009-01-09 2013-10-30 AKG Acoustics GmbH Analogue to digital converting
US8330631B2 (en) 2009-03-06 2012-12-11 National Semiconductor Corporation Background calibration method for fixed gain amplifiers
DE102009012562A1 (de) 2009-03-11 2010-09-16 Rohde & Schwarz Gmbh & Co. Kg Vorrichtung zum Analog-Digital-Wandeln von Signalen in einem großen Dynamikbereich
US7893856B2 (en) * 2009-04-15 2011-02-22 Telefonaktiebolaget Lm Ericsson (Publ) Digital-to-analog conversion circuit
US8302047B2 (en) 2009-05-06 2012-10-30 Texas Instruments Incorporated Statistical static timing analysis in non-linear regions
US8306134B2 (en) 2009-07-17 2012-11-06 Anritsu Company Variable gain control for high speed receivers
US8060663B2 (en) 2009-07-30 2011-11-15 Lsi Corporation Physical layer interface for computing devices
US7961130B2 (en) 2009-08-03 2011-06-14 Intersil Americas Inc. Data look ahead to reduce power consumption
GB0917060D0 (en) 2009-09-29 2009-11-11 Qinetiq Ltd Methods and apparatus for use in quantum key distribution
CN102045478B (zh) 2009-10-23 2013-05-01 精工爱普生株式会社 图像读取装置、校正处理方法及用该装置的图像处理方法
US20120047535A1 (en) 2009-12-31 2012-02-23 Broadcom Corporation Streaming transcoder with adaptive upstream & downstream transcode coordination
US8494180B2 (en) 2010-01-08 2013-07-23 Intersil Americas Inc. Systems and methods to reduce idle channel current and noise floor in a PWM amplifier
US8295510B2 (en) 2010-03-16 2012-10-23 Sound Cheers Limited Power-saving amplifying device
JP4983949B2 (ja) 2010-03-31 2012-07-25 ブラザー工業株式会社 画像読取装置
US8717211B2 (en) 2010-11-30 2014-05-06 Qualcomm Incorporated Adaptive gain adjustment system
US9119159B2 (en) 2011-01-10 2015-08-25 Qualcomm Incorporated Battery power monitoring and audio signal attenuation
US8362936B2 (en) 2011-01-21 2013-01-29 Maxim Integrated Products, Inc. Circuit and method for optimizing dynamic range in a digital to analog signal path
JP5926490B2 (ja) 2011-02-10 2016-05-25 キヤノン株式会社 音声処理装置
US8325074B2 (en) 2011-03-22 2012-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method and circuit for continuous-time delta-sigma DAC with reduced noise
US8848639B2 (en) 2011-04-18 2014-09-30 Broadcom Corporation Frequency selective transmission within single user, multiple user, multiple access, and/or MIMO wireless communications
EP2521263B1 (en) 2011-05-02 2018-09-05 ams AG Control circuit arrangement for pulse-width modulated DC/DC converters and method for controlling a pulse-width modulated converter
WO2013046303A1 (ja) 2011-09-26 2013-04-04 富士通株式会社 アンプ回路及びアンプ回路の出力生成方法
JP2013098691A (ja) 2011-10-31 2013-05-20 Ricoh Co Ltd 音量調整回路
US9065413B2 (en) 2012-01-25 2015-06-23 Texas Instruments Incorporated Method and apparatus for circuit with low IC power dissipation and high dynamic range
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
JP5835031B2 (ja) 2012-03-13 2015-12-24 株式会社ソシオネクスト アナログデジタル変換器（ａｄｃ），その補正回路およびその補正方法
US20140105273A1 (en) 2012-10-15 2014-04-17 Broadcom Corporation Adaptive power management within media delivery system
US8805297B2 (en) 2012-10-16 2014-08-12 Raytheon Company Band stitching electronic circuits and techniques
GB2507096B (en) 2012-10-19 2016-03-23 Cirrus Logic Int Semiconductor Ltd Digital/analogue conversion
US9210270B2 (en) 2012-11-15 2015-12-08 Qualcomm Incorporated Echo cancellation for ultrasound
US9841941B2 (en) 2013-01-21 2017-12-12 Dolby Laboratories Licensing Corporation System and method for optimizing loudness and dynamic range across different playback devices
US8952837B2 (en) * 2013-02-28 2015-02-10 Broadcom Corporation Multi-rate sigma delta digital-to-analog converter
US8929163B2 (en) 2013-03-15 2015-01-06 Micron Technology, Inc. Input buffer apparatuses and methods
WO2015003065A1 (en) 2013-07-02 2015-01-08 Wispry, Inc. Filtering antenna systems, devices, and methods
US9391576B1 (en) 2013-09-05 2016-07-12 Cirrus Logic, Inc. Enhancement of dynamic range of audio signal path
US9130587B2 (en) * 2014-01-29 2015-09-08 Broadcom Corporation Frame adaptive digital to analog converter and methods for use therewith
US9112528B1 (en) * 2014-01-29 2015-08-18 Broadcom Corporation Digital to analog converter with thermometer coding and methods for use therewith
US9525940B1 (en) 2014-03-05 2016-12-20 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
GB2527637B (en) 2014-04-14 2018-08-08 Cirrus Logic Inc Switchable secondary playback path
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9337795B2 (en) 2014-09-09 2016-05-10 Cirrus Logic, Inc. Systems and methods for gain calibration of an audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9584911B2 (en) 2015-03-27 2017-02-28 Cirrus Logic, Inc. Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0466145A2 (en) * 1990-07-11 1992-01-15 Sony Corporation D/A converter
JPH04115627A (ja) * 1990-08-31 1992-04-16 Nakamichi Corp ディジタル／アナログ変換装置
JPH08162957A (ja) * 1994-12-12 1996-06-21 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
DE19852778A1 (de) * 1997-11-14 1999-07-15 Yamaha Corp D/A-Konversionsvorrichtung
US20050258893A1 (en) * 2004-05-18 2005-11-24 Garlapati Srinivasa H Switching between lower and higher power modes in an ADC for lower/higher precision operations
CN101098146A (zh) * 2006-06-30 2008-01-02 索尼株式会社 数模转换器电路、液晶驱动电路和液晶装置
CN102790620A (zh) * 2011-05-13 2012-11-21 英特尔移动通信有限责任公司 具有依赖于功率范围的d/a转换器选择的数模转换设备
US20130090079A1 (en) * 2011-06-10 2013-04-11 Thales Reception system including a mechanism countering pulsed interference

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116090570A (zh) * 2023-04-12 2023-05-09 合肥本源量子计算科技有限责任公司 一种量子位状态调控电路、测控电路及量子计算机
CN116090570B (zh) * 2023-04-12 2024-02-23 本源量子计算科技（合肥）股份有限公司 一种量子位状态调控电路、测控电路及量子计算机

Also Published As

Publication number Publication date
EP3132541A1 (en) 2017-02-22
CN106416080B (zh) 2019-08-30
CN110417414B (zh) 2022-11-11
JP2017516389A (ja) 2017-06-15
US9680488B2 (en) 2017-06-13
KR20160144460A (ko) 2016-12-16
US20150295584A1 (en) 2015-10-15
KR20200145865A (ko) 2020-12-30
JP6545707B2 (ja) 2019-07-17
KR102197272B1 (ko) 2020-12-31
US9306588B2 (en) 2016-04-05
JP2019198086A (ja) 2019-11-14
WO2015160655A1 (en) 2015-10-22
CN106416080A (zh) 2017-02-15
EP3132541B1 (en) 2018-06-06
JP7240962B2 (ja) 2023-03-16
US20160173112A1 (en) 2016-06-16
KR102302839B1 (ko) 2021-09-17

Similar Documents

Publication Publication Date Title
CN106416080B (zh) 可切换次级回放路径
US10720888B2 (en) Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
EP3275077B1 (en) Multichip dynamic range enhancement (dre) audio processing methods and apparatuses
GB2527637A (en) Switchable secondary playback path
CN107005209A (zh) 用动态范围增强来减少音频系统中的音频伪迹的系统及方法
CN101421917B (zh) 控制经耦合的多个开关的方法和设备
CN103597760B (zh) 具有噪声消除的电源发生器
CN101449320A (zh) 借助非呼叫状态中的移动通信设备来减小噪声
US20230006612A1 (en) Minimizing total harmonic distortion and power supply induced intermodulation distortion in a single-ended class-d pulse width modulation amplifier
CN203151729U (zh) 一种多功能耳机
US20170310280A1 (en) Single signal-variant power supply for a plurality of amplifiers
KR102216831B1 (ko) 이중-경로 펄스 폭 변조 시스템의 교정
KR20210033543A (ko) 폐루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항
CN104822109A (zh) 一种自适应均衡降噪电路和耳机
US11438697B2 (en) Low-latency audio output with variable group delay
CN107708047A (zh) 带扩音器的麦克风
WO2021138060A1 (en) Minimizing idle channel noise in a class-d pulse width modulation amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant