DE19852778A1 - D/A-Konversionsvorrichtung - Google Patents

D/A-Konversionsvorrichtung

Info

Publication number
DE19852778A1
DE19852778A1 DE19852778A DE19852778A DE19852778A1 DE 19852778 A1 DE19852778 A1 DE 19852778A1 DE 19852778 A DE19852778 A DE 19852778A DE 19852778 A DE19852778 A DE 19852778A DE 19852778 A1 DE19852778 A1 DE 19852778A1
Authority
DE
Germany
Prior art keywords
digital data
level
conversion
analog signals
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19852778A
Other languages
English (en)
Other versions
DE19852778C2 (de
Inventor
Kiyoto Kuroiwa
Ryuuji Wakatsuki
Toshihiko Kawano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of DE19852778A1 publication Critical patent/DE19852778A1/de
Application granted granted Critical
Publication of DE19852778C2 publication Critical patent/DE19852778C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/70Automatic control for modifying converter range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine D/A-Kon­ versionsvorrichtung vom schwebenden Typ bzw. vom Typ, der nicht mit dem Erd- oder einem anderen Potential verbunden ist, die eine Pegelkonversion an den Eingabedigitaldaten mit unterschiedlichen Konversionsfaktoren durchführt, die digitalen Daten in jeweilige Analogsignale konvertiert und dann die Analogsignale nach ihrer Rekonvertierung auf den bzw. in den ursprünglichen Pegel addiert, um dadurch einen weiten bzw. breiten dynamischen Bereich vorzusehen.
Stand der Technik
Mit einer Verbesserung der Konversionsgenauigkeit von A/D-Konvertern bzw. Wandlern aufgrund der Entwicklung von ΔΣ-Modulatoren höherer Ordnung in den letzten Jahren wur­ de es wünschenswert, daß D/A-Konverter noch höhere Auflö­ sung und einen noch breiteren dynamischen Bereich vorse­ hen. Zu diesem Zweck wurden D/A-Konversionsvorrichtungen des schwebenden Typs entwickelt, die D/A-Konverter bzw. Wandler (desweiteren wird auf diese als "DAC" Bezug ge­ nommen) verwenden, die in der Lage sind, eine begrenzte Anzahl von Bits zu konvertieren, um eine höhere Auflösung und einen weiteren dynamischen Bereich zu erhalten, und zwar über die begrenzte Anzahl von Konversions-Bits hin­ aus. Bei diesem Vorrichtungstyp, wenn ein DAC (D/A-Kon­ verter) mit N Bits (beispielsweise 20 Bits) zum Konver­ tieren von Digitaldaten mit M Bits (beispielsweise 24 Bits, M < N) verwendet wird, wobei die signifikanten Bits der Daten P Bits sind (M ≧ P < N), konvertiert der DAC die digitalen Daten, so wie sie sind, in ein entsprechen­ des Analogsignal, während weniger signifikante M-N Bits (beispielsweise 4 Bits) gerundet bzw. abgeschnitten oder verworfen werden. Wenn der Ausgabepegel der digitalen Da­ ten erniedrigt wird und die signifikante Wortlänge gleich P' Bits (P ≦ N) wird, multipliziert die Konversionsvor­ richtung die digitalen Daten mit 2M-N, was heißt, daß sie die Originaldaten in Richtung des MSB (most significant bit: höchstwertiges bzw. werthöchstes Bit) um M-N Bits verschiebt, während die weniger signifikanten N-M Bits mit Nullen aufgefüllt werden, und dann konvertiert sie die erhaltenen Digitaldaten in ein Analogsignal. Ob die Eingabedigitaldaten konvertiert werden sollen, ohne sie zu verändern, oder ob sie mit 2M-N vor der D/A-Konversion multipliziert werden, wird davon abhängig festgestellt, ob ein Überlauf (englisch: overflow) vorliegt (der digi­ tale Eingabepegel übersteigt einen Schwellwert), nachdem die Eingabedigitaldaten um M-N Bits verschoben wurden.
Mit der zuvor beschriebenen Konversion, wenn die signifi­ kanten Bits der Daten gleich P Bits sind, tritt nahezu kein nachteiliger Einfluß von der Rundung bzw. dem Ab­ schneiden der weniger signifikanten Bits auf, da die kon­ vertierte Wortlänge ausreichend groß bzw. lang ist. Auch wenn irgendein Problem auftritt, können eine Rasterung oder andere Operationen, wie sie zur Eliminierung des Problems benötigt werden, durchgeführt werden. Wo ande­ rerseits die signifikante Bitlänge gleich P' ist, werden die Daten mit 2M-N multipliziert und die weniger signifi­ kanten M-N Bits werden während der D/A-Konversion abge­ schnitten oder verworfen, so daß der DAC effektiv digita­ le Daten der weniger signifikanten M-N Bits konvertieren kann, die ansonsten abgeschnitten werden würden, wenn die Daten nicht mit 2M-N multipliziert würden, und zwar in ein entsprechendes Analogsignal, womit eine höhere Auflösung und ein weiterer dynamischer Bereich sichergestellt wird. In letzterem Fall muß jedoch das durch den DAC erzeugte Analogsignal, das ebenso mit 2M-N mulitpliziert wurde, mit 1/2M-N mulitpliziert werden, so daß der Pegel der analogen Ausgabe mit den originalen bzw. ursprünglichen Digitalda­ ten zusammenpaßt.
In einem bekannten Beispiel einer D/A-Konversionsvorrich­ tung des schwebenden Typs, die einen einzigen bzw. ein­ zelnen DAC verwendet, wird die Verstärkung eines analogen Verstärkers, der die Ausgabe des DAC verstärkt, gemäß ei­ nes Pegelkonversionsfaktors verändert, mit dem Eingabedi­ gitaldaten konvertiert wurden. In einem weiteren Bei­ spiel, wie es in der japanischen Patentveröffentlichung (Kokoku) Nr. 7-93579 offenbart ist, werden eine Vielzahl von DACs zur Konvertierung einer Vielzahl von Digitalda­ ten verwendet, welche auf unterschiedliche Pegel mit un­ terschiedlichen Konversionsfaktoren konvertiert wurden, und zwar in entsprechende Analogsignale, und eine Ausge­ wählte der Ausgaben von den DAC wird erzeugt, für welche die Pegelkonversion mit dem am besten passenden Konver­ sionsfaktor durchgeführt wurde.
Im vorangegangenen Typ der bekannten D/A-Konversionsvor­ richtung vom schwebenden Typ muß jedoch die Verstärkung des Analogverstärkers instantan bzw. sofort auf eine Ver­ änderung im Pegel der Digitaldaten verändert werden, und, wenn die Ausgabe des Verstärkers nicht sofort der Verän­ derung im Pegel der Digitaldaten folgt, oder die DC-Ver­ schiebung (DC offset) des Verstärkers sich verändert, kann unangenehmes Rauschen auftreten, welches tonmäßig bzw. hörbar nicht ignoriert werden kann. Beim letzteren Vorrichtungstyp, der eines der durch den DAC erzeugten Analogsignale auswählt, gibt es auch das Problem von Transienten- bzw. Übergangsrauschen nach dem Schalten des Analogsignals. Diese Probleme können extrem ernsthaft werden, wenn die Auflösung der digitalen Daten, die ver­ arbeitet werden sollen, einen Niedrigrauschbereich errei­ chen, in welchen das Signal-zu-Rauschverhältnis (SN-Ver­ hältnis) sich von 120 bis 140 Dezibel erstreckt, was nur durch eine bekannte Analogschaltkreisanordnung aufgelöst werden kann.
Zusammenfassung der Erfindung
Es ist ein Ziel der vorliegenden Erfindung eine D/A-Kon­ versionsvorrichtung eines schwebenden Typs vorzusehen, die einen weiter reduzierten Einfluß auf das Rauschen hat und einen erweiterten dynamischen Bereich vorsieht.
Um das zuvor genannte Ziel zu erreichen, sieht die vor­ liegende Erfindung eine D/A-Konversionsvorrichtung vor, die folgendes aufweist: einen Eingabedigitaldaten empfan­ genden Eingabeanschluß; eine Pegelkonvertierungsvorrich­ tung, die die Eingabedigitaldaten mit unterschiedlichen Konversionsfaktoren zur Erzeugung einer Vielzahl von Di­ gitaldaten mit unterschiedlichen Pegeln konvertiert; eine Ausgabevorrichtung, die eine der Vielzahl von der Pegel­ konvertierungsvorrichtung erzeugten Digitaldaten aus­ wählt, und zwar abhängig von einer Signalqualität der Eingabedigitaldaten, um die ausgewählten Digitaldaten zu erzeugen, während die anderen Digitaldaten gedämpft wer­ den, damit sie niedriger als ein vorbestimmter Rauschpe­ gel sind, um die gedämpften Digitaldaten zu erzeugen; eine Vielzahl von D/A-Konvertierungsvorrichtungen, die jeweilige von der Ausgabevorrichtung erzeugte Digitalda­ ten in entsprechende Analogsignale konvertieren und die Analogsignale erzeugen; eine Rekonvertierungsvorrichtung, die einen Pegel eines jeden der von den D/A-Konver­ tierungsvorrichtungen erzeugten Analogsignalen in einen ursprünglichen Pegel konvertiert, basierend auf einen entsprechenden der Konversionsfaktoren, mit denen die Eingabedigitaldaten durch die Pegelkonvertierungsvorrich­ tung konvertiert wurden, um die rekonvertierten Analogsi­ gnale zu erzeugen; eine Addiervorrichtung, die die durch die Rekonvertierungsvorrichtung erzeugten rekonvertierten Analogsignale addiert; und eine Dämpfungsvorrichtung, die in einer Eingabestufe der Addiervorrichtung Mittel- bis Hochfrequenzkomponenten von zumindest einem der Analogsi­ gnale dämpft, die von zumindest einer der D/A-Konver­ tierungsvorrichtungen erzeugt wurden, die die gedämpften Digitaldaten empfängt, wobei das zumindest eine der Ana­ logsignale Digitaldaten entspricht, die durch die Konver­ tierung der Eingabedigitaldaten mit einem kleineren Kon­ versionsfaktor als der von den durch die Ausgabevorrich­ tung ausgewählten und erzeugten Digitaldaten erhalten werden.
Mit dem zuvor genannten Aufbau gemäß der vorliegenden Er­ findung konvertieren die Vielzahl der D/A-Konvertierungs­ vorrichtungen Digitaldaten, die sich aus einer Pegelkon­ version mit unterschiedlichen Konversionfaktoren ergeben, und zwar in entsprechende Analogsignale. Eine ausgewählte der Ausgaben der D/A-Konvertierungsvorrichtungen wird er­ zeugt, ohne verändert zu werden, während die Ausgabe(n) der anderen D/A-Konvertierungsvorrichtung(en) digital ge­ dämpft wird/werden, so daß sie niedriger als der Rausch­ pegel der Konvertierungsvorrichtung ist/sind, und dann addiert die Addiervorrichtung die Ausgaben dieser D/A- Konvertierungsvorrichtungen, nachdem sie auf den ur­ sprünglichen Pegel der Eingabedigitaldaten konvertiert wurden. In diesem Typus einer D/A-Konversionsapparatur bzw. -vorrichtung, wo die Eingaben von den zwei oder mehr DACs von einem zum anderen geschaltet werden, wird auf­ grund des Schaltens auftretendes Rauschen vorteilhaft re­ duziert, und zwar im Vergleich mit dem Fall, wo die Aus­ gaben (Analogsignale) der DACs von einem zum anderen ge­ schaltet werden. Jedoch empfängt in diesem Verfahren die Addiervorrichtung Restrauschen von der D/A-Konversions­ vorrichtung oder den Vorrichtungen, deren Eingabepegel gedämpft wurden, und das Restrauschen beschränkt den dy­ namischen Bereich, was heißt, daß es die Erweiterung des dynamischen Bereichs verhindert. Wenn beispielsweise der Konversionsfaktor der Digitaldaten G ist, wird das sich ergebende Analogsignal durch die Addiervorrichtung emp­ fangen, nachdem es mit 1/G multipliziert wurde, und daher steigt das durch die Addiervorrichtung empfangene Rest­ rauschen mit einer Reduktion bzw. Erniedrigung des Kon­ versionsfaktors an. Während das Restrauschen vernachläs­ sigt werden kann, wenn die Eingabedigitaldaten einen re­ lativ hohen Pegel haben, erreicht das Rauschen einen Pe­ gel, der nicht ignoriert werden kann, wenn die Eingabedi­ gitaldaten einen verhältnismäßig niedrigen Pegel haben, und daher kann der dynamische Bereich nicht verbessert werden.
Um zu verhindern, daß das Restrauschen von anderen als dem durch die Ausgabevorrichtung ausgewählten System grö­ ßer als die durch die Ausgabevorrichtung ausgewählten Di­ gitaldaten ist, und zwar um letztendlich eine sinnvolle Ausgabe eines Analogsignals vorzusehen, ist die Vorrich­ tung der Erfindung so ausgelegt bzw. angepaßt, daß jedes Analogsignal, in welches Restrauschen durch die D/A-Kon­ version konvertiert wurde, nochmals gedämpft wird. Als ein Ergebnis kann das Restrauschen der Endausgabe eines Analogsignals effektiv reduziert werden, was heißt, daß der Rauschuntergrund erniedrigt werden kann, wenn die Ad­ diervorrichtung die Analogsignale addiert, in welche alle die Digitaldaten konvertiert wurden, um damit einen ver­ besserten dynamischen Bereich der Konversionsvorrichtung zu gewährleisten. Die Digitaldaten, die den auf diese Art und Weise zu dämpfenden Analogsignalen entsprechen, um­ fassen zumindest jene, deren Restrauschen möglicherweise größer ist als das der ausgewählten Digitaldaten, das heißt jene Digitaldaten, die mit einem kleineren Konver­ sionsfaktor als dem der ausgewählten Digitaldaten pegel­ konvertiert wurden. In der praktischen Verwendung ist es ausreichend, wenn das/die Analogsignal(e), das/die sol­ chen Digitaldaten entspricht/entsprechen, gedämpft wird/werden, um niedriger als der Rauschpegel der ausge­ wählten Digitaldaten zu sein.
Gemäß der vorliegenden Erfindung dämpft die Dämpfungsvor­ richtung nur Mittel- bis Hochfrequenzkomponenten des Ana­ logsignals von der relevanten D/A-Konvertierungsvorrich­ tung, und daher variiert die dc-Eingangsimpedanz der Ad­ diervorrichtung nicht aufgrund von Ein/Aus-Betriebszu­ stände der Dämpfungsvorrichtung. Demgemäß können Fluktua­ tionen im Ausgabeoffset aufgrund von Veränderungen in der dc-Verstärkung der Addiervorrichtung reduziert werden, und Pop-Geräusche können effektiv verhindert werden, wel­ che ansonsten nach dem Schalten der D/A-Konvertierungs­ vorrichtungen auftreten würden.
Die vorliegende Erfindung sieht auch eine D/A-Konver­ sionsvorrichtung vor, die folgendes aufweist: einen Ein­ gabedigitaldaten empfangenden Eingabeanschluß; eine Pe­ gelkonvertierungsvorrichtung, die die Eingabedigitaldaten mit unterschiedlichen Konversionsfaktoren konvertiert, um eine Vielzahl von Digitaldaten mit unterschiedlichen Pe­ geln zu erzeugen; eine Ausgabevorrichtung, die eine der Vielzahl von durch die Pegelkonvertierungsvorrichtung er­ zeugten Digitaldaten auswählt, und zwar abhängig von ei­ ner Signalqualität der Eingabedigitaldaten, um die ausge­ wählten Digitaldaten zu erzeugen, während die anderen Di­ gitaldaten gedämpft werden, so daß sie niedriger als ein vorbestimmter Rauschpegel sind, um die gedämpften Digi­ taldaten zu erzeugen; eine Schaltvorrichtung, die nach der Auswahl der Digitaldaten zwischen ersten ausgewählten und erzeugten Digitaldaten und zweiten Digitaldaten schaltet, die als nächstes ausgewählt und erzeugt werden sollen, während die ersten und zweiten Digitaldaten über­ blendet werden (cross-fading); eine Vielzahl von D/A-Kon­ vertierungsvorrichtungen, die jeweilige durch die Ausga­ bevorrichtung erzeugte Digitaldaten in entsprechende Ana­ logsignale konvertieren und die Analogsignale erzeugen; eine Rekonvertierungsvorrichtung, die einen Pegel eines jeden der durch die D/A-Konvertierungsvorrichtungen er­ zeugten Analogsignale in einen ursprünglichen Pegel kon­ vertiert, und zwar basierend auf einen entsprechenden der Konversionsfaktoren, mit dem die Pegelkonversionsvorrich­ tung die Eingabedigitaldaten konvertiert, um die rekon­ vertierten Analogsignale zu erzeugen; und eine Addiervor­ richtung, die die durch die Rekonvertierungsvorrichtung erzeugten Analogsignale addiert.
Mit dem zuvor genannten Aufbau gemäß der vorliegenden Er­ findung 1) addiert die Addiervorrichtung sich aus der D/A-Konversion einer Vielzahl von Digitaldaten ergebenden Analogsignale, 2) wird eine ausgewählte der Ausgaben der D/A-Konvertierungsvorrichtungen als eine effektive bzw. wirksame Ausgabe erzeugt, indem andere als die der ausge­ wählten Ausgabe entsprechenden Digitaldaten gedämpft wer­ den, und 3) ein Überblenden zwischen der ausgewählten und den nicht ausgewählten Ausgaben wird beim Schalten zwi­ schen denselben durchgeführt. Infolgedessen verursacht die vorliegende Vorrichtung ein beachtlich reduziertes Rauschen beim Schalten, und bewerkstelligt eine D/A-Kon­ version mit deutlich verbesserter Genauigkeit, und zwar im Vergleich mit den bekannten Vorrichtungen.
In dieser D/A-Konversionsvorrichtung kann auch die Dämp­ fungsvorrichtung wie zuvor beschrieben vorgesehen sein, so daß ein weiterer dynamischer Bereich sichergestellt wird, währen effektiv Restrauschen in der Endausgabe des Analogsignals reduziert wird.
Wenn die Amplitude der Eingabedigitaldaten sich von einem niedrigeren Pegel zu einem höherem Pegel relativ zu einem vorbestimmten Pegel verändert, beispielsweise, löscht bzw. beendet die Dämpfungsvorrichtung ihren Dämpfungsbe­ trieb für das/die relevante(n) Analogsignal(e) für eine vorbestimmte Zeitdauer vor dem Start des Überblendens. Wenn die Amplitude der Eingabedigitaldaten sich von einem höherem Pegel zu einem niedrigerem Pegel relativ zum vor­ bestimmten Wert ändert, führt die Dämpfungsvorrichtung ihren Dämpfungsbetrieb durch bzw. beginnt damit, und zwar eine vorbestimmte Zeitdauer nach dem Abschluß bzw. der Vollendung des Überblendens. Diese Anordnung kann ein Transienten- bzw. Einschwingrauschen vermeiden, das an­ sonsten beim Ein- oder Ausschalten des analogen Dämp­ fungsvorgangs bzw. -betriebs vorliegen könnte.
Desweiteren kann die D/A-Konversionsvorrichtung der Er­ findung weiter eine die Eingabedigitaldaten für eine vor­ bestimmte Zeitdauer verzögernde Verzögerungsvorrichtung und eine Detektionsvorrichtung aufweisen, die eine Verän­ derung in der Amplitude der Eingabedigitaldaten von einem niedrigeren Pegel zu einem höherem Pegel relativ zu einem vorbestimmten Pegel detektiert, und zwar bevor die ausge­ wählten Digitaldaten geschaltet werden, um eine Zeitdauer zu gestatten, die für das Überblenden erforderlich ist, so daß die Schaltvorrichtung das Überblenden für das Schalten zu den ausgewählten Digitaldaten beendet, wenn die Amplitude der Eingabedigitaldaten den vorbestimmten Pegel überschreitet bzw. übersteigt.
Mit dieser Anordnung, wo die Amplitude der Eingabedigi­ taldaten sich von einem niedrigeren Pegel zu einem höhe­ ren Pegel relativ zum vorbestimmten Pegel verändert, kann der Zeitpunkt des Starts für das Überblenden beim Schal­ ten der Digitaldaten so gesetzt werden, daß er dem Zeit­ punkt vorausgeht, an welchen die Amplitude der Eingabedi­ gitaldaten den vorbestimmten Pegel übersteigt, so daß der Schaltvorgang bzw. -betrieb zu der Zeit abgeschlossen ist, wenn der Eingabedigitalpegel den vorbestimmten Pegel übersteigt, wodurch ein Abschneiden eines Teils der Digi­ taldaten vermieden wird.
Die Ausgabevorrichtung schaltet augenblicklich zu den ausgewählten Digitaldaten, wenn die Amplitude der Einga­ bedigitaldaten sich von einem niedrigeren Pegel zu einem höherem Pegel relativ zu einem vorbestimmten Pegel verän­ dert, und sie schaltet zu den ausgewählten Digitaldaten, wenn die Amplitude der Eingabedigitaldaten sich von einem höherem Pegel zu einem niedrigerem Pegel relativ zum vor­ bestimmten Pegel verändert, und zwar solange wie keine Veränderung bzw. kein Wechsel von einem niedrigerem Pegel zu einem höherem Pegel relativ zum vorbestimmten Pegel innerhalb einer vorbestimmten Zeitdauer detektiert wird.
Mit dieser Anordnung kann, sogar wenn die Eingabedigi­ taldaten eine Hochfrequenzkomponenten enthaltende Signal­ wellenform aufweisen, ein Abschneiden der Ausgabedaten aufgrund von zumindest einem Überlauf (englisch: over­ flow) sicher vermieden werden, und ein Auftreten von Rau­ schen bzw. Geräuschen aufgrund vom häufigen Schalten der Digitaldaten kann ebenso unterbunden werden.
Das zuvor genannte und andere Ziele, Merkmale und Vortei­ le der Erfindung werden sich durch die folgende detail­ lierte Beschreibung in Verbindung mit der beigefügten Zeichnung verdeutlichen.
In der Zeichnung zeigt:
Fig. 1 ein Schaltbild einer D/A-Konversionsvorrich­ tung gemäß eines Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 2 ein Zeitablaufdiagramm zur Erklärung des Be­ triebs der Vorrichtung aus Fig. 1;
Fig. 3 ein Schaltbild einer D/A-Konversionsvorrich­ tung gemäß eines weiteren Ausführungsbeispiels der Erfin­ dung;
Fig. 4 ein Zeitablaufdiagramm zur Erklärung des Be­ triebs der Vorrichtung aus Fig. 3;
Fig. 5 ein Blockdiagramm einer D/A-Konversionsvor­ richtung gemäß eines weiteren Ausführungsbeispiels der vorliegenden Erfindung.
Die vorliegende Erfindung wird im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, die bevor­ zugte Ausführungsbeispiele derselben zeigen.
Fig. 1 zeigt die Konfiguration bzw. den Aufbau einer D/A-Konversionsvorrichtung gemäß eines Ausführungsbeispiels der Erfindung.
Die Vorrichtung des vorliegenden Ausführungsbeispiels hat zwei D/A-Konversionssysteme, nämlich ein erstes System, das einen ersten D/A-Konverter bzw. Wandler (worauf in der Folge als "DAC" Bezug genommen wird) 1 mit einer Kon­ versionsgenauigkeit von N Bits (beispielsweise 24 Bits) und einen zweiten DAC 2 mit einer Konversionsgenauigkeit von N Bits aufweist. Eine Digitalsignalverarbeitungs­ schaltung in der Form eines Digitalsignalprozessors (in der Folge wird darauf als "DSP" Bezug genommen) 3 ist in einer den DACs 1, 2 vorangehenden Stufe vorgesehen. Der DSP 3 weist eine Verzögerungsschaltung 11, einen Multi­ plizierer 12, einen Multiplizierer 13, Überblender 14, 15 als digitale Dämpfungsvorrichtungen und einen Pegeldetek­ tor/Vergleicher 16 auf. Die Verzögerungs- bzw. Delay­ schaltung 11 empfängt Eingabedigitaldaten Di mit M si­ gnifkanten Bits (M < N: beispielsweise 27 Bits) als ge­ meinsame Eingabedaten für die zwei Systeme, und sie ver­ zögert die digitalen Daten Di um eine vorbestimmte Zeit­ dauer t1. Der Multiplizierer 12 liefert die Ausgabe der Verzögerungsschaltung 11 an den DAC 1, ohne sie zu kon­ vertieren, nämlich durch Multiplizieren der Ausgabe mit einem Faktor von 1, während der Multiplizierer 13 die Ausgabe der Verzögerungsschaltung 11 mit einem Faktor von 2M-N (in diesem Ausführungsbeispiel 8) multipliziert, und liefert das Ergebnis an den DAC 2. Die Überblender (eng­ lisch: cross-faders) 14, 15 dienen zum Dämpfen einer aus­ gewählten der Ausgaben der Multiplizierer 12, 13, so daß sie niedriger als der Rauschpegel der DACs 1, 2 ist, und sie multiplizieren die jeweiligen Ausgaben mit geeigneten Koeffizienten K1, K2 (K1 + K2 = 1), so daß diese Ausgaben überblendet werden, wenn die eine der Ausgaben, die als zu dämpfende ausgewählt wurde, auf die andere Ausgabe bzw. den Ausgang geschaltet wird. Der Pegeldetektor/Ver­ gleicher 16 detektiert den Pegel der Eingabedigitaldaten Di und vergleicht den detektierten Pegel mit einem vorbe­ stimmten Schwellwert, um das Schalten der Überblender 14, 15 und anderer zusteuern.
Der Pegeldetektor/Vergleicher 16 verschiebt die Digital­ daten Di in Richtung des MSB (englisch: most significant bit = höchstwertiges bzw. werthöchstes Bit) und zwar nur um M-N Bits (3 Bits in diesem Ausführungsbeispiel). Im Fall, wo das höchstwertige Bit der signifikanten Bits P überläuft (d. h. P < N), setzte der Pegeldetektor/Ver­ gleicher 16 K1 zu 1 und setzt K2 zu 0, so daß der Über­ blender 14 die Digitaldaten Di erzeugt und sie an den DAC 1 liefert, und zwar nach dem Abschneiden ihrer weniger signifikanten M-N Bits, und so daß der Überblender 15 Null-Daten erzeugt und an den DAC 2 liefert, und zwar als Ergebnis der digitalen Dämpfung. Wo das höchstwertige Bit der signifikanten Bits P nicht überläuft (d. h. P ≦ N), wenn die Digitaldaten Di in Richtung des MSB um M-N Bits verschoben werden, setzt der Pegeldetektor/Vergleicher 16 K1 zu 0 und K2 zu 1, so daß der Überblender 14 Null-Daten erzeugt und an den DAC 1 liefert, und so daß der Über­ blender 15 Daten mit 2M-N × Di erzeugt und an den DAC 2 liefert.
Der DAC 1 erzeugt ein Analogsignal Vo1, das eine von zwei Eingaben für einen Analogaddierer 4 vorsieht. Der DAC 2 erzeugt ein Analogsignal Vo2, welches mit 1/2M-N (1/8 in diesem Ausführungsbeispiel) mittels eines Dämpfers 6 mul­ tipliziert wird, und welches als eine andere Eingabe von dem Analogaddierer 4 empfangen wird. Der Analogaddierer 4 nimmt die Form eines invertierenden Verstärkers an, ge­ bildet aus einem Operationsverstärker 21, einen Rückkop­ pelwiderstand 22 und Eingabewiderständen 23, 24, und zum Addieren der Eingabeanalogsignale Vo1 und Vo2/2M-N funk­ tioniert bzw. wirksam ist. Ein variabler Filter 5 ist zwischen dem DAC 1 und dem Analogaddierer 4 verbunden. Der variable Filter 5 ist aus einem Analogschalter 31, der ansprechend auf ein Dämpfringsbefehlssignal AT ange­ schaltet wird, welches vom Pegeldetektor/Vergleicher 16 erzeugt wird, wenn der DAC 1 im Zustand der digitalen Dämpfung ist, und einer Tiefpassfilterschaltung gebildet, die Widerstände 32, 33 und eine Kapazität 34 aufweist.
In der D/A-Konversionsvorrichtung, die so aufgebaut ist, ist die Ausgabe Vo des Analogaddierers 4 gegeben durch:
Vo = Vo1 + Vo2/2M-N (1)
Wo bzw. wenn DAC 1 (Di) und DAC 2 (Di) durch die DACs 1, 2 erzeugten intrinsischen Konversionsausgaben repräsentie­ ren, wenn die DACs die Digitaldaten Di empfangen, und VN1 und VN2 Restrauschen repräsentieren, das in den jeweili­ gen Ausgaben Vo1, Vo2 enthalten ist, dann sind die Ausga­ ben Vo1, Vo2 der DACs 1, 2 jeweils gegeben durch:
Vo1 = DAC 1(Di) + VN1
Vo2 = 2M-N × DAC 2 (Di) + VN2 (2)
Demgemäß ist die Ausgabe Vo des Analogaddierers 4 gegeben durch:
Vo = DAC1 (Di) + DAC2 (Di) + VN1 + VN2 /2M-N (3)
Hier wählt der DSP 3 eine der Ausgaben DAC 1 (Di) und DAC 2 (Di), welche die höhere Bitrate aufweist, die ohne einen Überlauf verwendet wird, nämlich jene mit der besseren Signalqualität, und daher ist die Ausgabe Vo gegeben durch:
Vo = DAC (Di) + VN1 + VN2 / 2M-N (4)
Wie aus dem zuvor genannten Ausdruck (4) hervorgeht, da das von DAC 2 erzeugte Rauschen VN2 um 1/2M-N reduziert wird, während das vom DAC 1 erzeugte Rauschen VN1 nicht reduziert wird, wird der Rauschuntergrund durch das Re­ strauschen auf der Seite des DAC 1 bestimmt. Angenommen 27-Bit Eingabedigitaldaten (M = 27) werden durch DAC 1 oder 2 mit 24-Bit Konversionsgenauigkeit (N = 24) empfan­ gen und konvertiert. Während der DAC 1 betrieben wird, werden zu einer Zeit bzw. jeweils Daten entsprechend von nur 24 Bits konvertiert, und daher kann der Rauschunter­ grund nicht unterhalb von 144 dB erniedrigt werden. Wäh­ rend der DAC 2 betrieben wird, andererseits, ist er in der Lage, zu einer Zeit Daten entsprechend von 27 Bits zu konvertieren, und es wird angenommen, daß sein dynami­ scher Bereich erweitert wird, bis seine untere Grenze 162 dB erreicht. Wenn das Restrauschen des DAC 1 zum Ausgabe­ signal addiert wird, kann jedoch der Rauschuntergrund nicht unter 144 dB erniedrigt werden. In der Vorrichtung des vorliegenden Ausführungsbeispiels erzeugt daher der Pegeldetektor/Vergleicher 16 das Dämpfungsbefehlssignal AT, so daß der variable Filter 5 angeschaltet wird, wäh­ rend der DAC 2 ausgewählt ist. Auf diese Art und Weise kann der Rauschuntergrund reduziert werden, während der DAC 2 ausgewählt ist, und der dynamische Bereich kann er­ weitert werden bis auf 162 dB hinab.
Wenn die Eingangsimpedanz des Operationsverstärkers 21 sich abhängig davon ändert, ob der variable Filter 5 im EIN-Zustand oder AUS-Zustand ist, ändert sich die Ver­ stärkung des analogen Addierers 4, was in Fluktuationen der Ausgabeoffsetspannung des Operationsverstärkers 21 resultiert. Im allgemeinen ist der Fluktuationsgrad oder die Variation in der Ausgabeoffsetspannung des Operati­ onsverstärkers 21 ungefähr 0,5 mV, während der Rauschpe­ gel des DAC einige µV (Mikrovolt) ist (1LSB ≒ 0,6 µVrms im Falle eines 24-Bit DAC). Daher ist die Variation von un­ gefähr 0,5 mV in der Ausgabeoffsetspannung ein beachtlich großer Wert angesichts der Auflösung des DAC und sie kann daher nicht ignoriert werden. Zur Lösung dieses Problems ist der variable Filter 5 des vorliegenden Ausführungs­ beispiels als ein Tiefpassfilter ausgebildet, der zur Dämpfung von nur Mittel- bis Hochfrequenzkomponenten aus­ gelegt ist, so daß die Eingangsimpedanz des Analogaddie­ rers 4 auf einen Gleichstrom bezogen beim Ein- oder Aus­ schalten des variablen Filters 5 nicht variiert.
Fig. 2 ist ein Zeitablaufsdiagramm, das den Betrieb des DSP 3 zum Schalten zwischen dem DAC 1 und dem DAC 2, und die Ein/Aus-Zeitpunkte des Dämpfungsbefehlssignals AT zeigt.
Das Schalten der DACs 1, 2 findet über eine bestimmte Zeitdauer (t1) statt, und zwar durch bzw. während der Überblendverarbeitung, so daß eine Übertragungs- bzw. Transientenverzerrung beim Schalten schlechte Signalfüh­ rungs- bzw. Spurführungsfähigkeit (tracking capability) und Pop-Geräusche, beispielsweise, unterbunden werden können. In Fig. 2 haben die Eingabedigitaldaten Di einen Überlauf, nämlich übersteigen sie einen vorbestimmten Schwellwert TH zu einem Zeitpunkt t2, und sie fallen un­ terhalb den Schwellwert zu einem Zeitpunkt t3. In diesem Fall werden die EIN/AUS-Zustände des DAC 1 und des DAC 2 geschaltet oder gewechselt, so daß der DAC 1 mit der Er­ zeugung der effektiven bzw. wirksamen Ausgabe zum Zeit­ punkt t2 beginnt, und der DAC 2 mit der Erzeugung der ef­ fektiven bzw. wirksamen Ausgabe zum Zeitpunkt t3 beginnt. Zum Schalten der effektiven Ausgabe vom DAC 2 zum DAC 1 wird ein Überblenden für eine bestimmte Dauer eines Zeit­ punkts t1 (für das Überblenden nötig) vor dem Schaltzeit­ punkt t2 initiiert. Zum Schalten der effektiven Ausgabe vom DAC 1 zum DAC 2 wird andererseits ein Überblenden in­ itiiert, wenn der Überlauf verschwindet, nämlich wenn der digitale Eingabepegel unterhalb den Schwellwert TH fällt.
Zu diesem Zweck verzögert die Verzögerungsschaltung 11 des DSP 3 die Eingabedigitaldaten Di um eine vorbestimmte Zeitdauer T1, so daß der Pegeldetektor/Vergleicher 16 ei­ nen Überlauf der Eingabedaten für die vorbestimmte Zeit­ dauer T1 vor dem Schalten vom DAC 2 zum DAC 1 detektieren kann. Mit dem so gesteuerten Schaltbetrieb kann ein Ab­ schneiden der Daten vorteilhaft vermieden werden, wenn der Pegel der Eingabedigitaldaten Di erhöht ist. Mit der Erzeugung des Dämpfungsbefehlssignals AT wird eine be­ stimmte Zeitdauer nach dem Zeitpunkt (t3) begonnen, wenn der DAC 1 in den AUS-Zustand gebracht ist, und seine Er­ zeugung wird eine bestimmte Zeitdauer vor dem Zeitpunkt (t2) angehalten, wenn der DAC 1 in den EIN-Zustand ge­ bracht ist. Mit der ein/aus-Zeitsteuerung des Dämpfungs­ befehlssignals AT auf diese Art und Weise gesteuert kann ein Transientenrauschen vermieden werden, welches anson­ sten auftreten würde, wenn der DAC 1 die effektive Ausga­ be erzeugt, wenn das Dämpfungsbefehlssignal in den EIN- oder AUS-Zustand gebracht wird.
Fig. 3 zeigt die Konfiguration einer D/A-Konversionsvor­ richtung gemäß eines weiteren Ausführunsbeispiels der Er­ findung. In Fig. 3 werden gleiche Bezugszeichen verwen­ det, wie sie in Fig. 1 verwendet werden, um entsprechende Komponenten zu bezeichnen, wobei deren detaillierte Be­ schreibung übersprungen wird.
In der Schaltung der Fig. 3 weist der DSP 7 einen Abso­ lutwertberechner 41, der einen Absolutwert der Eingabedi­ gitaldaten Di erhält, und einen Ein- bzw. Umhüllendende­ tektor 42, der eine einhüllende von der Ausgabe des Abso­ lutwertberechners 41 detektiert. Die Ausgabe des Einhül­ lendendetektors 42 wird an den Pegeldetektor/Vergleicher 16 geliefert.
Fig. 4 ist ein Zeitablaufdiagramm, das die Betriebsweise dieser Vorrichtung zum Schalten des DAC 1 und des DAC 2 und die ein/aus-Zeitsteuerung des Dämpfungsbefehlssignals AT zeigt.
Wo die Eingabedigitaldaten Di Hochfrequenzkomponenten enthalten, wie in Fig. 4 gezeigt, übersteigt der Einga­ bepegel häufig einen Schwellwert +TH und fällt unter ei­ nen Schwellwert -TH. Um häufiges Schalten der DACs 1, 2 zu vermeiden bzw. zu unterbinden, dient der Ein- bzw. Um­ hüllendendetektor 42 zur Detektion der Umhüllenden der Eingabedigitaldaten.
Im vorliegenden Ausführungsbeispiel, wenn die Amplitude des Eingabesignals Di von einem hohen Pegel zu einem niedrigen Pegel wechselt bzw. sich verändert, nämlich wenn der Pegeldetektor/Vergleicher 16 das Beenden des Überlaufs der Digitaldaten Di detektiert, wartet der DSP 7 für eine bestimmte Haltezeitdauer T2, ohne sofort eine Überblendverarbeitung zum Schalten vom DAC 1 zum DAC 2 einzuleiten. Die Überblendverarbeitung wird dann nur in dem Fall eingeleitet, wenn kein Überlauf der Digitaldaten Di nochmals während der Haltezeitdauer T2 detektiert wird. Mit der so gesteuerten Überblendverarbeitung wird ein Schalten der EIN-AUS-Zustände der DACs 1, 2 unterbun­ den, wann immer ein AC-Signale einen Niedrigpegelbereich im Verlauf eines Wechsels des Signals von einem + (posi­ tivem) Pegel zu einem - (negativem) Pegel durchläuft, oder es wird ein häufiges Schalten aufgrund der Signal­ wellenform unterbunden, die Hochfrequenzkomponenten ent­ hält. Demgemäß kann unnötiges Rauschen weiter reduziert werden.
Das beim Schalten des DAC 1, 2 auftretende Rauschen kann ebenso effektiv reduziert werden, indem ein Überblenden für eine längere Zeitdauer durchgeführt wird. Beispiels­ weise wo die Abprobe- bzw. Abtastfrequenz Fs gleich 48 kHz ist, wird die Überblendzeit auf 50 ms gesteuert, so daß 2400 Abtastungen für die Überblendverarbeitung aufge­ wendet werden. Als Ergebnis kann das Auftreten von Rau­ schen aufgrund von häufigem Schalten vermieden werden. Während der Amplitudenpegel des Eingabesignals ansteigt, andererseits, ist es wünschenswert, augenblicklich vom DAC 2 zum DAC 1 zu schalten (d. h. die effektive Ausgabe des DAC 2 abschneiden und jene des DAC 1 durchlassen), und daher wird die Zeitdauer für die Überblendverarbei­ tung auf ungefähr 20 Abtastungen bzw. Abprobungen, bei­ spielsweise, gesteuert.
Die Überblender 14, 15 überblenden linear die Eingabeda­ ten jeweils auf den DAC 1 und auf den DAC 2, indem sie die Digitaldaten mit entsprechenden bzw. jeweiligen Koeffizienten K1 oder K2 multiplizieren, die sich linear mit der Zeit ändern. Diese Verarbeitung kann etwas mehr vereinfacht werden, indem ein Verfahren angewendet wird, bei welchem die Digitaldaten um ein Bit pro Zeit von der Seite des MSB (most significant bit = höchstwertiges bzw. werthöchstes Bit) verschoben werden. In diesem Fall ver­ ändern sich die Koeffizienten K1, K2 nicht linear, insbe­ sondere wachsen sie pro Zeiteinheit auf das doppelte an und fallen pro Zeiteinheit auf die Hälfte ab. Ebenso kön­ nen die Überblendkoeffizienten durch die Verwendung einer logarithmischen Kurve festgelegt werden. In diesem Falle paßt die Schaltverarbeitung zur menschlichen Hörcharakte­ ristik, die sich logarithmisch verändert.
In Betracht der vorangehenden Detektion einer Pegelverän­ derung in den Eingabedigitaldaten Di zum Schalten vom DAC 2 zum DAC 1, steuert der Pegeldetektor/Vergleicher 16 ein EIN/AUS des Dämpfungsbefehlssignals AT, beispielsweise, zwei Abtastungen vor dem Schalten, und zwar angesichts einer Verzögerung in der Verarbeitung auf der Analogsei­ te, die die Analogdämpfungsschaltung 5 umfaßt.
Es ist klar, daß die vorliegende Erfindung nicht auf die dargestellten Ausführungsbeispiele beschränkt ist. Wäh­ rend nur zwei Systeme von DACs in den zuvor genannten Ausführungsbeispielen verwendet werden, kann die vorlie­ gende Erfindung auf eine Vorrichtung angewendet werden, die eine Vielzahl von DACs 51 1, 51 2, 51 3, . . ., 51 n umfaßt, wie in Fig. 5 gezeigt. Ein DSP 52 multipliziert die Digi­ taldaten Di mit 1, 2M-N, . . ., 2M-Nn wobei 1 < 2M-N1 < . . . < 2M-Nn), selektiert nur eine Ausgabe der DACs 51 1 bis 51 n und erzeugt die gewählte Ausgabe, so wie sie ist, während die anderen Ausgaben der DACs 51 1 bis 51 n digital ge­ dämpft werden. Auf der Ausgabeseite der DACs 51 2 bis 51 n sind Dämpfer 53 2, 53 3, . . ., 53 n vorgesehen, um die Pegel der Analogsignale wieder zu konvertieren, und die Ausgaben der DACs 51 1 und der Dämpfer 53 2 bis 53 n werden mittels eines Analogaddierers 54 addiert und die sich ergebende Summe wird vom Addierer 54 erzeugt.
Auch in diesem Fall wird die Überblendverarbeitung durch­ geführt, wenn von der Ausgabe des ausgewählten DAC's zur Ausgabe des DAC's geschaltet wird, der als nächstes ge­ wählt wird, und zwar abhängig vom Pegel der Eingabedigi­ taldaten und während der DAC mit dem größten Konversions­ faktor ausgewählt ist, werden die Ausgaben der anderen DACs mittels variabler Filter 55 1, 55 2, . . ., 55 n-1 ge­ dämpft. Die D/A-Konversionsvorrichtung, die so aufgebaut ist, stellt immer einen maximalen dynamischen Bereich mit reduziertem Rauschen sicher.
Wenn ein System mit einem kleinerem Konversionsfaktor als der eines DACs 51k ausgewählt ist, reicht es aus, in der praktischen Anwendung, wenn die Analogausgaben) von ei­ nem oder mehreren DACs, die einen kleineren Konversions­ faktor als die des ausgewählten Systems haben, gedämpft wird/werden. Spezieller, wenn die Ausgabe des DAC 51 2 ausgewählt ist, kann nur die Analogausgabe des DAC 51 1 gedämpft werden. Der Konversionsfaktor des DAC 51 3 ist nämlich größer als der des DAC 51 1, und daher wird die Ausgabe des DAC 51 3 einer entsprechend großen Dämpfung unterzogen, und zwar aufgrund der Pegelrekonversion in der Analogsignalstufe. Als Konsequenz ist das Restrau­ schen des DAC 51 3 kleiner als das des DAC 51 1, und daher hat es nur einen geringen Einfluß auf das sich ergebende Analogsignal. Es ist jedoch klar, daß all die analogen Ausgabe außer die des gerade ausgewählten DAC's 51 2 ge­ dämpft werden können, was auch jene Ausgaben der DACs 51 3 bis 51 n umfaßt.
Es ist ebenso klar, daß das Ausmaß der Verschiebung nicht auf (M-N) Bits begrenzt ist, wie es in den dargestellten Ausführungsbeispielen verwendet wird, sondern daß sie willkürlich auf irgendeinen Wert gesetzt werden kann.
Zusammenfassend sieht die Erfindung folgendes vor: Eine D/A-Konversionsvorrichtung umfaßt einen DSP, der Eingabe­ digitaldaten empfängt und sie mit unterschiedlichen Kon­ versionsfaktoren konvertiert, um eine Vielzahl von Digi­ taldaten mit unterschiedlichen Pegeln zu erzeugen, eine der Vielzahl der erzeugten Digitaldaten auswählt, und zwar abhängig von der Signalqualität der Eingabedigital­ daten, während die anderen Digitaldaten auf niedriger als ein vorbestimmter Rauschpegel gedämpft werden. Eine Viel­ zahl von D/A-Konvertierungsvorrichtungen konvertiert die jeweiligen erzeugten Digitaldaten in entsprechende Ana­ logsignale. Eine Rekonvertierungsvorrichtung konvertiert die Pegel eines jeden der Analogsignale in einen ur­ sprünglichen Pegel, und zwar basierend auf einen entspre­ chenden der Konversionsfaktoren, mit welchem die Eingabe­ digitaldaten durch den DSP konvertiert wurden. Eine Ad­ diervorrichtung addiert die rekonvertierten Analogsigna­ le. Eine Dämpfungsvorrichtung dämpft in einer Eingabestu­ fe der Addiervorrichtung Mittel- bis Hochfrequenzkompo­ nenten von zumindest einem der Analogsignale, die durch mindestens eine der D/A-Konvertierungsvorrichtungen er­ zeugt wurden, die die gedämpften Digitaldaten empfängt und die Digitaldaten entsprechen, die durch die Konver­ tierung der Eingabedigitaldaten mit einem kleineren Kon­ versionsfaktor als der, der von dem DSP ausgewählten und erzeugten Digitaldaten erhalten wurden.

Claims (16)

1. Eine D/A-Konversionsvorrichtung, die folgendes auf­ weist:
einen Eingabeanschluß, der Eingabedigitaldaten emp­ fängt;
eine Pegelkonvertierungsvorrichtung, die die Einga­ bedigitaldaten mit unterschiedlichen Konversionsfak­ toren konvertiert, um eine Vielzahl von Digitaldaten mit unterschiedlichen Pegeln zu erzeugen;
eine Ausgabevorrichtung, die eine der Vielzahl von den durch die Pegelkonvertierungsvorrichtung erzeug­ ten Digitaldaten auswählt, und zwar abhängig von ei­ ner Signalqualität der Eingabedigitaldaten, um die ausgewählten Digitaldaten zu erzeugen, während die anderen Digitaldaten so gedämpft werden, daß sie niedriger als ein vorbestimmter Rauschpegel sind, um die gedämpften Digitaldaten zu erzeugen;
eine Vielzahl von D/A-Konvertierungsvorrichtungen, die jeweilige von der Ausgabevorrichtung erzeugte Digitaldaten konvertieren, und zwar in entsprechende Analogsignale, und die Analogsignale erzeugen;
eine Rekonvertierungsvorrichtung, die einen Pegel eines jeden der durch die D/A-Konvertierungsvorrich­ tungen erzeugten Analogsignale in einen ursprüngli­ chen Pegel konvertiert, und zwar basierend auf einen entsprechenden der Konversionsfaktoren, mit welchen die Eingabedigitaldaten mittels der Pegelkonvertie­ rungsvorrichtung konvertiert wurden, um die rekon­ vertierten Analogsignale zu erzeugen;
eine Addiervorrichtung, die die mittels der Rekon­ vertierungsvorrichtung erzeugten rekonvertierten Analogsignale addiert; und
eine Dämpfungsvorrichtung, die in einer Eingabestufe der Addiervorrichtung Mittel- bis Hochfrequenzkompo­ nenten des zumindest einen der durch die zumindest eine der die gedämpften Digitaldaten empfangenden D/A-Konvertierungsvorrichtung erzeugten Analogsigna­ le dämpft, wobei das zumindest eine der Analogsigna­ le Digitaldaten entspricht, die durch die Konvertie­ rung der Eingabedigitaldaten mit einem kleineren Konversionsfaktor als der der ausgewählten und durch die Ausgabevorrichtung erzeugten Digitaldaten erhal­ ten werden.
2. D/A-Konversionsvorrichtung gemäß Anspruch 1, wobei der Eingabeanschluß, die Pegelkonvertierungsvorrich­ tung und die Ausgabevorrichtung einen DSP (Digital­ signalprozessor) konstituieren.
3. D/A-Konversionsvorrichtung gemäß Anspruch 1, wobei der vorbestimmte Rauschpegel ein Rauschpegel einer entsprechenden der D/A-Konvertierungsvorrichtungen ist.
4. D/A-Konversionsvorrichtung gemäß Anspruch 1,
wobei die Ausgabevorrichtung ein Dämpfungsbefehlssignal erzeugt, das die Dämpfungsvorrichtung anweist, zu­ mindest eines der Analogsignale zu dämpfen, und zwar abhängig von der Signalqualität der Eingabedigital­ daten, und
wobei die Dämpfungsvorrichtung ansprechend auf das Dämpfungsbefehlssignal ist, um Mittel- bis Hochfre­ quenzkomponenten des zumindest einen der Analogsi­ gnale zu dämpfen.
5. D/A-Konversionsvorrichtung gemäß Anspruch 4, wobei die Dämpfungsvorrichtung einen Tiefpassfilter auf­ weist, der die Mittel- bis Hochfrequenzkomponenten des zumindest einen der Analogsignale dämpft.
6. D/A-Konversionsvorrichtung gemäß Anspruch 4, wobei die Dämpfungsvorrichtung eine Schaltvorrichtung und einen Tiefpasschaltkreis aufweist, der einen Wider­ stand und eine Kapazität umfaßt, die in Serie mit der Schaltvorrichtung verbunden sind, wobei die Schaltvorrichtung ansprechend auf das von der Ausga­ bevorrichtung erzeugte Dämpfungsbefehlssignal ein/ausgeschalten wird, um Strom von einem der re­ konvertierten Analogsignale von der Rekonvertie­ rungsvorrichtung zu leiten, welches den gedämpften Digitaldaten entspricht, und zwar auf Erde.
7. D/A-Konversionsvorrichtung, die folgendes aufweist:
einen Eingabeanschluß, der Eingabedigitaldaten emp­ fängt;
eine Pegelkonvertierungsvorrichtung, die die Einga­ bedigitaldaten mit unterschiedlichen Konversionsfak­ toren konvertiert, um eine Vielzahl von Digitaldaten mit unterschiedlichen Pegeln zu erzeugen;
eine Ausgabevorrichtung, die eine der Vielzahl von der Pegelkonvertierungsvorrichtung erzeugten Digi­ taldaten auswählt, und zwar abhängig von einer Si­ gnalqualität der Eingabedigitaldaten, um die ausge­ wählten Digitaldaten zu erzeugen, während die ande­ ren Digitaldaten auf niedriger als ein vorbestimmter Rauschpegel gedämpft werden, um die gedämpften Digi­ taldaten zu erzeugen;
eine Schaltvorrichtung, die nach der Auswahl der Di­ gitaldaten zwischen ersten Digitaldaten, die ausge­ wählt und erzeugt wurden und zweiten Digitaldaten schaltet, die als nächstes ausgewählt und erzeugt werden sollen, während zwischen den ersten und zwei­ ten Digitaldaten übergeblendet (cross-fading) wird;
eine Vielzahl von D/A-Konvertierungsvorrichtungen, die von der Ausgabevorrichtung erzeugte jeweilige Digitaldaten in entsprechende Analogsignale konver­ tiert und die Analogsignale erzeugen;
eine Rekonvertierungsvorrichtung, die einen Pegel eines jeden der von den D/A-Konvertierungsvorrich­ tungen erzeugten Analogsignalen in einen ursprüngli­ chen Pegel konvertiert, und zwar basierend auf einen entsprechenden der Konversionsfaktoren, mit dem die Pegelkonversionsvorrichtung die Eingabedigitaldaten konvertiert, und zwar zur Erzeugung des rekonver­ tierten Analogsignals; und
eine Addiervorrichtung, die die durch die Rekonver­ tierungsvorrichtung erzeugten rekonvertierten Ana­ logsignale addiert.
8. D/A-Konversionsvorrichtung gemäß Anspruch 7, wobei der Eingabeanschluß, die Pegelkonvertierungsvorrich­ tung, die Ausgabevorrichtung und die Schaltvorrich­ tung einem DSP (digital signal processor) konstitu­ ieren.
9. D/A-Konversionsvorrichtung gemäß Anspruch 7, wobei der vorbestimmte Rauschpegel ein Rauschpegel einer entsprechenden der D/A-Konvertierungsvorrichtungen ist.
10. D/A-Konversionsvorrichtung gemäß Anspruch 7, die weiter eine Dämpfvorrichtung aufweist, die in einer Eingabestufe der Addiervorrichtung Mittel- bis Hoch­ frequenzkomponenten von zumindest einem der Analog­ signale dämpft, die von zumindest einer der D/A-Kon­ vertierungsvorrichtungen erzeugt wurden, die die ge­ dämpften Digitaldaten empfängt, wobei das zumindest eine der Analogsignale Digitaldaten entspricht, die durch eine Konvertierung der Eingabedigitaldaten mit einem kleineren Konversionsfaktor als der der durch die Ausgabevorrichtung ausgewählten und erzeugten Digitaldaten entspricht.
11. D/A-Konversionsvorrichtung gemäß Anspruch 10,
wobei die Ausgabevorrichtung ein Dämpfungsbefehlssignal erzeugt, das die Dämpfungsvorrichtung zum Dämpfen von mindestens einem der Analogsignale anweist, und zwar abhängig von der Signalqualität der Eingabedi­ gitaldaten, und
wobei die Dämpfungsvorrichtung ansprechend auf das Dämpfungsbefehlssignal ist, um die Mittel- bis Hoch­ frequenzkomponenten des zumindest einem der Analog­ signale zu dämpfen.
12. D/A-Konversionsvorrichtung gemäß Anspruch 10, wobei die Dämpfungsvorrichtung einen Tiefpassfilter auf­ weist, der die Mittel- bis Hochfrequenzkomponenten von den zumindest einen der Analogsignale dämpft.
13. D/A-Konversionsvorrichtung gemäß Anspruch 10, wobei die Dämpfungsvorrichtung eine Schaltvorrichtung und einen Tiefpasschaltkreis aufweist, der einen Wider­ stand und eine Kapazität umfaßt, die in Serie mit der Schaltvorrichtung verbunden bzw. geschalten sind, wobei die Schaltvorrichtung ein/ausgeschalten wird ansprechend auf das von der Ausgabevorrichtung erzeugte Dämpfungsbefehlssignal, um Strom von einem der den gedämpften Digitaldaten entsprechenden re­ konvertierten Analogsignale von der Rekonvertie­ rungsvorrichtung auf eine Erde zu leiten.
14. D/A-Konversionsvorrichtung gemäß Anspruch 7, die weiter eine Verzögerungs- bzw. Delayvorrichtung, die die Eingabedigitaldaten um eine vorbestimmte Zeit­ dauer verzögert, und eine Detektiervorrichtung auf­ weist, die eine Veränderung bzw. einen Wechsel in der Amplitude der Eingabedigitaldaten von einem niedrigeren Pegel zu einem höheren Pegel relativ zu einem vorbestimmten Pegel detektiert, und zwar vor dem Schalten zu den ausgewählten Digitaldaten, um eine Zeitdauer zu gewährleisten, die für ein Über­ blenden (cross-fading) erforderlich ist, so daß die Schaltvorrichtung das Überblenden für das Schalten zu den ausgewählten Digitaldaten beendet, wenn die Amplitude der Eingabedigitaldaten den vorbestimmten Pegel übersteigt.
15. D/A-Konversionsvorrichtung gemäß Anspruch 7, wobei die Ausgabevorrichtung augenblicklich zu den ausge­ wählten Digitaldaten schaltet, wenn eine Amplitude der Eingabedigitaldaten sich von einem niedrigeren Pegel zu einem höheren Pegel relativ zu einem vorbe­ stimmten Pegel verändert, und zu den ausgewählten Digitaldaten schaltet, wenn die Amplitude der Einga­ bedigitaldaten sich von einem höheren Pegel zu einem niedrigerem Pegel relativ zu dem vorbestimmten Pegel verändert, und zwar solange wie keine Veränderung bzw. kein Wechsel von einem niedrigerem Pegel zu ei­ nem höherem Pegel relativ zum vorbestimmten Pegel innerhalb einer vorbestimmten Zeitdauer detektiert wird.
16. D/A-Konversionsvorrichtung gemäß Anspruch 10, wobei die Dämpfungsvorrichtung eine Dämpfungsbetätigung bzw. einen Dämpfungsbetrieb für das zumindest eine der Analogsignale löscht bzw. anhält, und zwar für eine vorbestimmte Zeitdauer vor dem Beginn des Über­ blendens, wenn eine Amplitude der Eingabedigitalda­ ten sich von einem niedrigerem Pegel zu einem höhe­ ren Pegel relativ zu einem vorbestimmten Pegel ver­ ändert, und mit der Dämpfung des zumindest einen der Analogsignale beginnt, und zwar auf ein Verstreichen einer vorbestimmten Zeitdauer hin nach dem Abschluß bzw. der Vollendung des Überblendens, wenn die Am­ plitude der Eingabedigitaldaten sich von einem höhe­ ren Pegel zu einem niedrigerem Pegel relativ zum vorbestimmten Pegel verändert.
DE19852778A 1997-11-14 1998-11-16 D/A-Wandlervorrichtung Expired - Fee Related DE19852778C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31306197 1997-11-14
JP3465198 1998-02-17
JP30821098A JP3449254B2 (ja) 1997-11-14 1998-10-29 D/a変換装置

Publications (2)

Publication Number Publication Date
DE19852778A1 true DE19852778A1 (de) 1999-07-15
DE19852778C2 DE19852778C2 (de) 2001-12-20

Family

ID=27288486

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19852778A Expired - Fee Related DE19852778C2 (de) 1997-11-14 1998-11-16 D/A-Wandlervorrichtung

Country Status (3)

Country Link
US (1) US6201490B1 (de)
JP (1) JP3449254B2 (de)
DE (1) DE19852778C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10021824C2 (de) * 1999-05-07 2002-01-31 Yamaha Corp D/A-Wandlervorrichtung und D/A-Wandlerverfahren
WO2003039005A2 (de) * 2001-10-29 2003-05-08 Infineon Technologies Ag Digital-analog-umsetzer-vorrichtung mit hoher auflösung
CN110417414A (zh) * 2014-04-14 2019-11-05 美国思睿逻辑有限公司 可切换次级回放路径

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3726574B2 (ja) * 1999-08-05 2005-12-14 ヤマハ株式会社 D/a変換装置
US6466147B1 (en) * 1999-10-25 2002-10-15 Hrl Laboratories, Llc Method and apparatus for randomized dynamic element matching DAC
JP4183364B2 (ja) * 1999-12-28 2008-11-19 富士通株式会社 歪補償装置
US6775529B1 (en) 2000-07-31 2004-08-10 Marvell International Ltd. Active resistive summer for a transformer hybrid
US7194037B1 (en) 2000-05-23 2007-03-20 Marvell International Ltd. Active replica transformer hybrid
US7312739B1 (en) 2000-05-23 2007-12-25 Marvell International Ltd. Communication driver
USRE41831E1 (en) 2000-05-23 2010-10-19 Marvell International Ltd. Class B driver
US7433665B1 (en) 2000-07-31 2008-10-07 Marvell International Ltd. Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same
JP4454109B2 (ja) * 2000-06-14 2010-04-21 日本テキサス・インスツルメンツ株式会社 パルス密度変調信号(pdm)のデジタル−アナログ変換処理におけるsn比改善の方法および装置
DE10028593C1 (de) * 2000-06-14 2001-10-18 Daimler Chrysler Ag Verfahren und Vorrichtung zur Digital-Analog-Wandlung eines Signals
US7606547B1 (en) * 2000-07-31 2009-10-20 Marvell International Ltd. Active resistance summer for a transformer hybrid
DE10122023A1 (de) * 2001-05-07 2002-11-21 Infineon Technologies Ag Anordnung und Verfahren zur Ermittlung des jeweils aktuellen Pegels eines digitalen Signals
JP4267274B2 (ja) 2002-08-28 2009-05-27 富士通マイクロエレクトロニクス株式会社 電源変動抑制装置、半導体装置及び電源変動抑制方法
US7312662B1 (en) 2005-08-09 2007-12-25 Marvell International Ltd. Cascode gain boosting system and method for a transmitter
US7577892B1 (en) 2005-08-25 2009-08-18 Marvell International Ltd High speed iterative decoder
US20080291894A1 (en) * 2007-05-21 2008-11-27 Hisao Chang Methods and apparatus to communicate using a multi-fidelity audio gateway
JP2011205283A (ja) * 2010-03-25 2011-10-13 Yamaha Corp 信号処理装置
WO2013011344A1 (en) * 2011-07-20 2013-01-24 Freescale Semiconductor, Inc. Integrated circuit device and method of dynamically modifying at least one characteristic within a digital to analogue converter module
US9391576B1 (en) 2013-09-05 2016-07-12 Cirrus Logic, Inc. Enhancement of dynamic range of audio signal path
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
US9525940B1 (en) 2014-03-05 2016-12-20 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9774342B1 (en) 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
GB2527637B (en) * 2014-04-14 2018-08-08 Cirrus Logic Inc Switchable secondary playback path
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9337795B2 (en) 2014-09-09 2016-05-10 Cirrus Logic, Inc. Systems and methods for gain calibration of an audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9590648B2 (en) 2014-11-07 2017-03-07 John Howard La Grou Multi-path digital-to-analog converter
US9584911B2 (en) 2015-03-27 2017-02-28 Cirrus Logic, Inc. Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses
US9959856B2 (en) * 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9955254B2 (en) 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US10545561B2 (en) 2016-08-10 2020-01-28 Cirrus Logic, Inc. Multi-path digitation based on input signal fidelity and output requirements
US10263630B2 (en) 2016-08-11 2019-04-16 Cirrus Logic, Inc. Multi-path analog front end with adaptive path
US9813814B1 (en) 2016-08-23 2017-11-07 Cirrus Logic, Inc. Enhancing dynamic range based on spectral content of signal
US9780800B1 (en) 2016-09-19 2017-10-03 Cirrus Logic, Inc. Matching paths in a multiple path analog-to-digital converter
US9762255B1 (en) 2016-09-19 2017-09-12 Cirrus Logic, Inc. Reconfiguring paths in a multiple path analog-to-digital converter
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US9871530B1 (en) 2016-12-11 2018-01-16 John Howard La Grou Multi-path analog-to-digital and digital-to-analog conversion of PDM signals
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage
US10256782B2 (en) 2017-04-25 2019-04-09 John Howard La Grou Multi-path power amplifier

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3327879A1 (de) * 1983-08-02 1985-02-14 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung
JPH0738585B2 (ja) * 1986-10-21 1995-04-26 日本電気株式会社 デジタル/アナログ変換装置
US4873492A (en) * 1988-12-05 1989-10-10 American Telephone And Telegraph Company, At&T Bell Laboratories Amplifier with modulated resistor gain control
US4998108A (en) * 1990-07-30 1991-03-05 International Business Machines Corporation Large range, high speed, high accuracy digital-to-analog converter
GB2256568B (en) 1991-06-05 1995-06-07 Sony Broadcast & Communication Image generation system for 3-D simulations
CA2126525C (en) * 1993-06-28 2004-05-04 Olivier Nys Signal processing circuit including a variable gain input stage
EP0790709A1 (de) * 1996-02-15 1997-08-20 STUDER Professional Audio AG Verfahren und Vorrichtung zur Wandlung eines digitalen Audiosignales

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10021824C2 (de) * 1999-05-07 2002-01-31 Yamaha Corp D/A-Wandlervorrichtung und D/A-Wandlerverfahren
WO2003039005A2 (de) * 2001-10-29 2003-05-08 Infineon Technologies Ag Digital-analog-umsetzer-vorrichtung mit hoher auflösung
WO2003039005A3 (de) * 2001-10-29 2003-08-14 Infineon Technologies Ag Digital-analog-umsetzer-vorrichtung mit hoher auflösung
US6995700B2 (en) 2001-10-29 2006-02-07 Infineon Technologies Ag High-resolution digital-to-analog converter
CN110417414A (zh) * 2014-04-14 2019-11-05 美国思睿逻辑有限公司 可切换次级回放路径
CN110417414B (zh) * 2014-04-14 2022-11-11 美国思睿逻辑有限公司 可切换次级回放路径

Also Published As

Publication number Publication date
JPH11308109A (ja) 1999-11-05
DE19852778C2 (de) 2001-12-20
US6201490B1 (en) 2001-03-13
JP3449254B2 (ja) 2003-09-22

Similar Documents

Publication Publication Date Title
DE19852778C2 (de) D/A-Wandlervorrichtung
DE10021824C2 (de) D/A-Wandlervorrichtung und D/A-Wandlerverfahren
DE3315519C2 (de)
DE60319373T2 (de) Verfahren und system für durchweg digitale verstärkungsregelung
DE2942106C2 (de)
DE69928934T2 (de) Verfahren und gerät zur korrektur des gleichspannungsversatzes in digital-analog-wandlern
DE69738193T2 (de) Schaltung zur Erkennung und Verhinderung von akustischen Rückkopplungen und Verwendung einer derartigen Schaltung in einem Lautsprechersystem
DE112005000786B4 (de) Verfahren und System zur Analog-zu-Digital-Wandlung unter Verwendung digitaler Pulsbreitenmodulation (PWM)
DE69922592T2 (de) Verfahren zum Effektivwertmessen von Signalen mit breitem dynamischen Bereich
EP0431214A1 (de) Analog-Digital-Wandleranordnung
DE10037937C2 (de) D/A-Wandlervorrichtung und D/A-Wandlerverfahren
DE602005001311T2 (de) Schaltverstärker
DE3935617A1 (de) Infrarot-fouriertransformations-spektrometer
DE3927377C2 (de)
DE102007006577B4 (de) Signalverarbeitungssystem, das Signalpegel ändern kann
EP0531769A1 (de) Schaltungsanordnung zur Dynamiksteuerung eines Sprachendgerätes
EP0346605A2 (de) Hochauflösender Analog/Digital- bzw. Digital/Analog-Umsetzer
DE2110033B2 (de) Sender zum Übertragen von Analogsignalen durch Impulskodemodulation
DE4427388C2 (de) Verfahren und Schaltungsanordnung zur Signalsynthese
DE69531088T2 (de) Auswahlvorrichtung zur Wahl elektrischer Zellen und Gerät zur Anwendung einer solchen Vorrichtung
DE19952254C2 (de) Ausgangsamplituden-Steuerschaltung
DE3820143C2 (de)
DE3013239C2 (de) Einstellbares Dämpfungsglied für eine digitale Fernmelde-, insbesondere Fernsprechvermittlungsanlage
DE4134578C2 (de) Schaltungsanordnung zur Erzeugung von Audiosignalen Klang-/Toneffekte erteilenden Oberwellen
DE2653037C2 (de) Schaltungsanordnung zur Vermeidung von Störungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee