DE3927377C2 - - Google Patents

Info

Publication number
DE3927377C2
DE3927377C2 DE3927377A DE3927377A DE3927377C2 DE 3927377 C2 DE3927377 C2 DE 3927377C2 DE 3927377 A DE3927377 A DE 3927377A DE 3927377 A DE3927377 A DE 3927377A DE 3927377 C2 DE3927377 C2 DE 3927377C2
Authority
DE
Germany
Prior art keywords
digital data
digital
buffer
output
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3927377A
Other languages
English (en)
Other versions
DE3927377A1 (de
Inventor
Jung-Hoon Seoul/Soul Kr Seo
Sung-Mo Suwon Kr Seo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE3927377A1 publication Critical patent/DE3927377A1/de
Application granted granted Critical
Publication of DE3927377C2 publication Critical patent/DE3927377C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/348Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Circuit For Audible Band Transducer (AREA)

Description

Die Erfindung betrifft eine Tondämpfungsschaltung für ein digitales Tonsystem gemäß Oberbegriff des Patentanspruchs.
Bei einem digitalen Tonsystem wird üblicherweise ein Datenträ­ ger zum Aufzeichnen oder ein Hochfrequenz-Rundfunksignal in das Tonsystem eingegeben; die zu verarbeitenden Daten werden in digitale Form gewandelt. Danach werden sie in analoge Signale rückgewandelt, um hörbare Sprachsignale zu erzeugen. Es gibt verschiedene Arten digitaler Tonsysteme, wie digitale Bandgeräte, "Compact Disc"-Spieler, Pulscodemodulations(PCM)-Prozessoren, digitale Tuner und digitale Verstärker.
Eine derartige Schaltung ist aus der EP 02 66 159 A2 bekannt. Von einer Steuer- oder Prozessoreinheit werden dieser bekannten Dämpfungsschaltung digitale Datenworte, ein Worttakt und ein Dämpfungssteuersignal zugeführt. Die digitalen Daten werden in einem durch den Worttakt getakteten Register gehalten und einer Bit-Schiebeeinrichtung zugeführt, die durch Verschieben der Datenbits nach rechts sukzessive Divisionen durch zwei durchführt. Ein Schalter nimmt die dividierten und die unverarbeiteten digitalen Daten auf und gibt nach Maßgabe eines Steuerungssignals entweder die dividierten oder die unverarbeiteten digitalen Daten aus. Bei Vorliegen eines Dämpfungssteuerungssignals wird auf diese Weise das digitale Tonsignal durch fortlaufende Divisionen abgeschwächt. Dabei wird das zuletzt empfangene und in einem Zwischenspeicher bereitgehaltene Datenwort beim Einschalten des Dämpfungssteuersignals durch Bit-Verschiebung fortlaufend durch zwei dividiert und dadurch mit jedem Taktzyklus gedämpft, bis die gewünschte Ausblendung des Tonsignals erreicht ist.
Aus der DE 36 30 692 A1 ist ein Tonsignal-Übertragungssystem bekannt, das eine digitale Signalverarbeitung und Aufteilung des Gesamtsignals in Frequenzbereiche nach Art einer Frequenzweiche durchführen soll, um eine störungsfreie Wiedergabe auf ver­ schiedenen Ausgabeteilen zu erreichen. Dazu sind Vorrichtungen zur Spektralanalyse, Schaltungen zur Aufteilung in Frequenzbänder und digitale Filterschaltungen vorgesehen.
Es ist Aufgabe der Erfindung, eine digitale Tondämpfungsschaltung zu schaffen, bei der die digitalen Tondaten bei Vorliegen eines Dämpfungssteuerungssignals mit einer vorgegebenen Kurvenform auf Null geführt werden, um so Störungen und Schlaggeräusche durch abrupte Änderungen der Tonsignalhöhe zu vermeiden.
Zur Lösung dieser Aufgabe dient die digitale Tondämpfungsschaltung mit den kennzeichnenden Merkmalen des Patentanspruchs.
Die Erfindung wird im folgenden mit Hilfe von Zeichnungen an einem Ausführungsbeispiel beschrieben. Die Zeichnungen zeigen
Fig. 1 ein Schaltbild eines Rauschsperrenschaltkreises in einem Tonsystem gemäß dem Stand der Technik;
Fig. 2 Signalformen an den Komponenten aus Fig. 1;
Fig. 3 ein Schaltbild eines bevorzugten Ausführungsbeispiels gemäß der Erfindung und
Fig. 4 ein Schaltbild eines anderen bevorzugten Ausführungsbeispiels gemäß der Erfindung.
In Fig. 1 ist ein Rauschsperrenschaltkreis in einem digitalen Tonsystem gemäß dem Stand der Technik gezeigt. Ein elektronischer Schalter SW ist mit dem Ausgangsanschluß eines Niederfre­ quenzverstärkers 10, der das gewandelte analoge Sprachsignal verstärkt und an eine nächste Stufe ausgibt, und mit einem Masseanschluß verbunden. Der elektronische Schalter SW wird über ein Dämpfsignal betrieben, das von einer nicht gezeigten Systemsteuerung durch die Leitung 13 eingegeben wird. Dann wird der Ausgang des Niederfrequenzverstärkers 10 über den elektro­ nischen Schalter SW auf den Masseanschluß gelegt, so daß das Rauschen gedämpft wird.
Ein Sprachsignal 2a aus Fig. 2, das in den Niederfre­ quenzverstärker 10 eingegeben wird, kann jedoch in Form des in Fig. 2c gezeigten Sprachsignals ausgegeben werden, wenn der elektronische Schalter SW durch Einfluß momentaner Störgeräusche in dem Augenblick eingeschaltet wird, in dem das Dämpfsignal plötzlich zu einem logisch hoch liegenden Zustand wechselt, wie in Fig. 2b gezeigt. Es tritt daher das Problem auf, daß beim Dämpfen durch die Störgeräusche oder vorübergehende Erscheinungen des Tonsystems störende Schlaggeräusche erzeugt werden.
In Fig. 3 ist ein Schaltbild eines bevorzugten Ausführungsbeispiels gemäß der Erfindung gezeigt, und es weist auf: einen digitalen Signalprozessor (DSP) 30, einen ersten Zwischenspeicher 31, einen zweiten Zwischenspeicher 32, einen Komparator 33, einen Adreßkodierer 34, einen Zähler 35, einen Speicher 36, einen Dividierer 37, einen Multiplizierer 38 und einen ersten Schalt-Schaltkreis (SW1) 39.
Der digitale Signalprozessor 30 gibt einen Worttaktzug, ein Dämpfsteuersignal und digitale Daten in einem gegebenen Bit aus, die ein verarbeitetes digitales Sprachsignal in einem gegebenen Bit sind, das von einem Analog/Digital-Wandler erhalten wird. Der erste Zwischenspeicher 31 empfängt die digitalen Daten und den Worttakt vom digitalen Signalprozessor 30 und hält die digitalen Daten mittels des Worttaktes. Dann hält und verzögert der zweite Zwischenspeicher 32 die vom ersten Zwischenspeicher 31 ausgegebenen digitalen Daten unter Verwendung des vom digitalen Signalprozessor 30 ausgegebenen Worttaktes.
Danach erzeugt der Komparator 33 durch Vergleichen der digitalen Daten des ersten Zwischenspeichers 31 und des zweiten Zwi­ schenspeichers 32 ein Vergleichssignal, um so zu erfassen, ob die Amplitude der Kurvenformen des Sprachsignals in einem anwachsen­ den oder abfallenden Zustand vorliegt. Der Adreßkodierer 34, der das Vergleichssignal des Komparators 33 und das höchstwertige Datenbit (MSB), das ein Kodierungsdatenbit vom ersten Zwi­ schenspeicher 31 ist, durch das vom digitalen Signalprozessor 30 eingegebene Dämpfsteuersignal empfängt, erzeugt eine gegebene Adresse, die gemäß dem logischen Wert der beiden Eingangssignale voreingestellt ist.
Der Zähler 35, der durch das vom digitalen Signalprozessor 30 ausgegebene Dämpfsteuersignal die vom Adreßkodierer 34 aus­ gegebene Adresse empfängt, erzeugt daher eine sequentielle Adresse, die, beginnend mit der eingegebenen Adresse, durch den vom digitalen Signalprozessor 30 ausgegebenen Worttaktzug für eine gegebene Anzahl von Malen jeweils um eins anwächst. Der Speicher 36 liest zweite digitale Daten aus, die zuvor unter einer der sequentiellen Adresse des Zählers 35 entsprechenden Adresse gespeichert wurden, welche eine gegebene Zahl von Malen jeweils um eins anwächst. Der Dividierer 37 dividiert vom ersten Zwischenspeicher 31 über einen ersten Eingangsanschluß des Dividierers eingegebene erste digitale Daten durch einen fortlaufend an einem zweiten Eingangsanschluß des Dividierers eingegebenen festen Datenwert und erzeugt dritte digitale Daten, die das Ergebnis des Divisionsvorgangs sind.
Danach multipliziert der Multiplizierer 38 die vom Speicher 36 ausgelesenen zweiten digitalen Daten mit den vom Dividierer 37 erzeugten dritten digitalen Daten und erzeugt als Ergebnis des Multipliziervorgangs vierte digitale Daten.
Der erste Schalt-Schaltkreis 39 empfängt das Dämpfsteuersignal und die ersten digitalen Daten vom digitalen Signalprozessor 30 und die vierten digitalen Daten vom Multiplizierer 38 und wählt dann gemäß dem logischen Zustand des Dämpfsteuersignals die ersten oder die vierten digitalen Daten aus und gibt sie selektiv durch einen Digital/Analog-Wandler aus.
Das bevorzugte Ausführungsbeispiel der Erfindung wird nun unter Bezug auf Fig. 3 detailliert beschrieben.
Im Zustand, wenn die Netzversorgung eingeschaltet wird, erzeugt der digitale Signalprozessor 30 fortlaufend den Worttaktzug und gibt ihn auf eine Leitung 42 aus. Im normalen Betriebszustand, nämlich dann, wenn die ersten digitalen Daten, die ein vom Analog/Digital-Wandler ausgegebenes verarbeitetes digitales Sprachsignal sind, durch eine Busleitung 40 und den ersten Schalt-Schaltkreis 39 an den Digital/Analog-Wandler ausgegeben werden sollen, gibt der digitale Signalprozessor 30 das Dämpf­ steuersignal im logisch tief liegenden Zustand auf eine Leitung 41 aus.
Im Dämpf- oder Rauschsperrenzustand gibt der digitale Signal­ prozessor 30 das Dämpfsteuersignal im logisch hoch liegenden Zustand auf die Leitung 41. Der erste Schalt-Schaltkreis 39 empfängt die ersten digitalen Daten auf der Busleitung 40 und gibt sie durch das Dämpfsteuersignal im logisch tief liegenden Zustand an den Digital/Analog-Wandler aus.
Andererseits hält der erste Zwischenspeicher 31 die vom digitalen Signalprozessor 30 durch die Busleitung 40 ausgegebenen ersten digitalen Daten mittels des vom digitalen Signalprozessor 30 durch die Busleitung 42 ausgegebenen Worttaktzuges und gibt sie auf eine Busleitung 43 aus.
Der zweite Zwischenspeicher 32 hält mittels des durch die Busleitung 42 eingegebenen Worttaktzuges die ersten digitalen Daten von der Busleitung 43, so daß die ersten digitalen Daten um eine Periode des Worttaktzuges verzögert und in den Komparator 33 eingegeben werden. Wenn vom System selbst geschädigte digitale Sprachdaten vom Analog/Digital-Wandler an den digitalen Signal­ prozessor 30 eingegeben werden und daher ein Hörer die geschädig­ ten Sprachdaten dämpfen will, kehrt der digitale Signalprozessor 30 das Dämpfsteuersignal auf Leitung 41 vom logisch tief liegenden Zustand zum logisch hoch liegenden Zustand um.
In der Zwischenzeit empfängt der Komparator 33 die vor Eintritt des Dämpfzustandes vom ersten Zwischenspeicher 31 auf die Busleitung 43 ausgegebenen ersten digitalen Daten und die vom zweiten Zwischenspeicher 32 ausgegebenen Daten, die den vor der aktuellen Ausgabe des ersten Zwischenspeichers 31 zuletzt aus­ gegebenen ersten digitalen Daten entsprechen. Der Komparator 33 vergleicht die beiden Dateneingaben und gibt das Vergleichssignal an den Adreßkodierer 34 aus, welches mittels seines logischen Zustands darüber informiert, ob die Kurvenform des Sprachsignals im ansteigenden oder abfallenden Zustand ist.
Wenn dann der logische Zustand des Dämpfsteuersignals, das vom digitalen Signalprozessor 30 durch die Busleitung 41 in den Adreßkodierer 34 eingegeben wird, vom logisch tief liegenden Zustand in den logisch hoch liegenden Zustand wechselt, erfaßt der Adreßkodierer 34 das vom Komparator 33 erzeugte Vergleichs­ signal und das höchstwertige Bit (MSB) des ersten Zwischen­ speichers 31, das den logischen Zustand von Kodierungsdaten angibt. Daher wird der sich ändernde Zustand der Sprachsignal- Kurvenform durch den logischen Zustand dieses Eingangssignals erfaßt, so daß gemäß der Änderung der Sprachdaten eine Adresse aus einer Vielzahl von Adressen, die im voraus für jeden verschiedenen logischen Wert voreingestellt sind, über den Zähler 35 ausgewählt wird.
Wenn der logische Zustand des Dämpfsteuersignals vom logisch tief liegenden Zustand zum logisch hoch liegenden Zustand wechselt, lädt der Zähler 35 die vom Adreßkodierer 34 ausgegebene Adresse und gibt an den Speicher 36 eine gegebene Zahl von sequentiellen Adressen aus, die mittels des durch die Leitung 42 vom digitalen Signalprozessor 30 an den Zähler 35 eingegebenen Worttaktzuges, beginnend bei dem logischen Wert der geladenen Adresse, jeweils um eins anwachsen. Der Speicher 36 liest dann die zuvor bei den Adressen gespeicherten zweiten digitalen Daten aus, welche durch die vom Zähler 35 ausgegebenen sequentiellen Adressen adressiert werden, und gibt sie sequentiell an den Multiplizierer 38 aus.
Andererseits dividiert der Dividierer 37, der die von dem ersten Zwischenspeicher 31 ausgegebenen ersten digitalen Daten über die Busleitung 43 empfängt, die ersten digitalen Daten durch einen festen digitalen Datenwert, der fortlaufend über eine Busleitung 44 in den Dividierer 37 eingegeben wird. Als Ergebnis werden so dritte digitale Daten erzeugt, die an den Multiplizierer 38 ausgegeben werden.
Der Multiplizierer 38, der die zweiten digitalen Daten von dem Speicher 36 und die dritten digitalen Daten von dem Dividierer 37 empfängt, multipliziert die zweiten digitalen Daten mit den dritten digitalen Daten und gibt das Ergebnis als vierte digitale Daten an den ersten Schalt-Schaltkreis 39 aus. Dann empfängt der erste Schalt-Schaltkreis 39 die vierten digitalen Daten, d.h. die Ausgabe des Multiplizierers 38, gemäß dem durch die Leitung 41 eingegebenen Dämpfsteuersignal im logisch hoch liegenden Zustand und gibt sie an den Wandler.
Zusätzlich werden, nachdem ein Abtasten der Kurvenform für eine Periode der gegebenen Frequenzen durchgeführt ist, die in dem Speicher 36 gespeicherten zweiten digitalen Daten mit gegebenen "n" Bit quantisiert und in dem Speicher sequentiell vorein­ gestellt.
Die vom Multiplizierer 38 erzeugten vierten digitalen Daten liegen entweder als Kurvenform vor, die von einem gegebenen positiven Pegel auf einen Nullpegel absinkt und dabei den Phasen­ bereich von 90° bis 180° überstreicht, oder als eine andere Kurvenform, die von einem gegebenen negativen Pegel im Phasen­ bereich von 270° bis 360° auf den Nullpegel ansteigt.
Fig. 4 zeigt ein weiteres bevorzugtes Ausführungsbeispiel gemäß der Erfindung. Die Schaltung enthält einen digitalen Signal­ prozessor 30, einen ersten Zwischenspeicher 31 und einen zweiten Zwischenspeicher 32, einen Komparator 33, einen Adreßkodierer 34, einen Zähler 35, einen Speicher 36, einen Dividierer 37, einen Multiplizierer 38 und einen ersten Schalt-Schaltkreis (SW1) 39, wobei die einzelnen Komponenten dieselben Referenzzeichen haben und die gleichen Funktionen ausführen wie die aus Fig. 3. Dieses weitere bevorzugte Ausführungsbeispiel weist zusätzlich einen ersten Komplementärschaltkeis (FCC) 44, einen zweiten Schalt- Schaltkreis (SW2) 47, einen zweiten Komplementärschaltkreis (SCC) 45, einen dritten Schalt-Schaltkreis (SW3) 48, einen dritten Komplementärschaltkreis (TCC) 46 und einen vierten Schalt- Schaltkreis (SW4) 49 auf.
Der erste Komplementärschaltkreis 44, der zwischen dem ersten Zwischenspeicher 31 und dem Komparator 33 liegt, komplementiert (complements) die Ausgabe des ersten Zwischenspeichers 31. Der zweite Schalt-Schaltkreis 47, der mit dem ersten Zwischenspeicher 31 und dem Komparator 33 verbunden ist, gibt die Ausgangsdaten des ersten Komplementärschaltkreises 44 und des ersten Zwischen­ speichers 31 mittels des höchstwertigen Bit des ersten Zwischen­ speichers 31, das ein Kodierungsbit ist, an den Komparator 33 aus. Der zwischen dem zweiten Zwischenspeicher 32 und dem Komparator 33 liegende zweite Komplementärschaltkreis 45 komplementiert die Ausgabe des zweiten Zwischenspeichers 32. Außerdem gibt der dritte Schalt-Schaltkreis 48 gemäß der Schaltstellung selektiv die Ausgangsdaten des zweiten Komple­ mentärschaltkreises 45 oder die Ausgangsdaten des zweiten Zwischenspeichers 32 aus, und zwar durch Verwendung des höchst­ wertigen Bit, das das Kodierungsbit der vom zweiten Zwis­ chenspeicher 32 ausgegebenen Daten ist. Der zwischen dem Multi­ plizierer 38 und dem ersten Schalt-Schaltkreis 39 liegende dritte Komplementärschaltkreis 46 komplementiert die vom Multiplizierer 38 ausgegebenen vierten digitalen Daten. Der mit dem Multi­ plizierer 38 und dem ersten Schalt-Schaltkreis 39 verbundene vierte Schalt-Schaltkreis 49 gibt dann unter Verwendung des höchstwertigen Bit, das das Kodierungsbit der von dem ersten Zwischenspeicher 31 ausgegebenen ersten digitalen Daten ist, selektiv die Ausgangsdaten des Multiplizierers 38 oder des dritten Komplementärschaltkreises 46 an den ersten Schalt- Schaltkreis 39 aus.
Dieses weitere bevorzugte Ausführungsbeispiel der Erfindung wird nun in Verbindung mit Fig. 4 im Detail beschrieben.
Da die Betriebseigenschaften dieses weiteren bevorzugten Ausführungsbeispiels aus Fig. 4 teilweise mit denen des in Fig. 3 gezeigten zusammenfallen, wird nur die Datenflußbeziehung zwischen dem ersten Zwischenspeicher 31, dem zweiten Zwischen­ speicher 32 und dem Komparator 33 sowie die Datenübertragungsbe­ ziehung zwischen dem Multiplizierer 38 und dem ersten Schalt- Schaltkreis 39 erläutert.
Der erste Zwischenspeicher 31 und der zweite Zwischenspeicher 32 geben die ersten digitalen Daten um eine bzw. zwei Perioden verzögert aus. Wenn die ersten digitalen Daten positiv sind, erzeugen die ersten digitalen Daten ein logisch hoch liegendes höchstwertiges Bit. Dann erhalten der zweite Schalt-Schaltkreis 47 und der dritte Schalt-Schaltkreis 48 die Ausgaben des ersten Zwischenspeichers 31 bzw. des zweiten Zwischenspeichers 32 und geben sie an den Vergleicher 33 aus. Außerdem erhält der vierte Schalt-Schaltkreis 49 die vierten digitalen Daten des Multi­ plizierers 38 und gibt sie an den ersten Schalt-Schaltkreis 39 aus.
Wenn jedoch die ersten digitalen Daten negativ sind, erzeugen die ersten digitalen Daten das höchstwertige Bit in einem logisch tief liegenden Zustand. Dann erhalten der zweite Schalt-Schalt­ kreis 47 und der dritte Schalt-Schaltkreis 48 die komplementier­ ten Ausgaben des ersten Komplementärschaltkreises 44 bzw. des zweiten Komplementärschaltkreises 45 und geben sie an den Komparator 33, und der vierte Schalt-Schaltkreis 49 gibt die komplementierte Ausgabe des Multiplizierers 38 an den ersten Schalt-Schaltkreis 39.
Wie oben erwähnt, können die digitalen Daten vom positiven Typ mit Hilfe des ersten, zweiten und dritten Komplementär­ schaltkreises 44, 45, 46 und des zweiten, dritten und vierten Schalt-Schaltkreises 47, 48, 49 alle in positiver Logik verar­ beitet werden. In diesem Fall tastet der Speicher 36 ein Viertel der Gesamtmenge der quantisierten Daten ab. Die Phase im Bereich von 90° bis 180° in einer Periode einer Sinuswelle wird nämlich von dem Speicher 36 abgetastet, um nach der Quantisierung darin gespeichert zu werden. Der dritte Komplementärschaltkreis 46 sorgt dafür, daß die Phase von 270° bis 360° gegenüber der Phase im Bereich zwischen 90° und 180° umgekehrt (unversed) wird.
Wie oben erwähnt, hat die Erfindung den Vorteil, daß die Erzeugung störender Schlaggeräusche verhindert wird, indem es der erfindungsgemäße Rauschsperrenschaltkreis ermöglicht, das Nullpotential allmählich zu erreichen und nicht abrupt zu Beginn der Dämpftätigkeit.

Claims (1)

  1. Tondämpfungsschaltung für ein digitales Tonsystem, mit
    einem digitalen Signalprozessor (30), der einen Worttakt, ein Dämpfungssteuersignal und digitale Daten ausgibt,
    einem ersten Zwischenspeicher (31) zum Empfangen der digitalen Daten und des Worttaktes und zum Halten der digitalen Daten gesteuert durch den Worttakt,
    einem Dividierer (37), der die vom ersten Zwischenspeicher ausgegebenen digitalen Daten durch einen festen Datenwert dividiert und
    einem ersten Schalterkreis (39), der gesteuert durch das Dämpfungssteuersignal die durch den Signalprozessor (30) oder durch den Dividierer (37) ausgegebenen digitalen Daten auswählt und an einen Digital/Analog-Wandler abgibt,
    dadurch gekennzeichnet,
    daß ein zweiter Zwischenspeicher (32) die von dem ersten Zwischenspeicher (31) ausgegebenen digitalen Daten empfängt und durch den Worttakt gesteuert hält,
    daß ein Komparator (33) die von dem ersten Zwischenspeicher (31) und die von dem zweiten Zwischenspeicher (32) ausgegebenen digitalen Daten vergleicht um festzustellen, ob die Amplitude des Signals ansteigend oder abfallend ist,
    daß ein Adreßkodierer (34) das Vergleichssignal vom Komparator (33) und das höchstwertige Datenbit der vom ersten Zwischenspeicher ausgegebenen digitalen Daten empfängt und eine vorher eingestellte Startadresse abhängig von den beiden Eingangssignalen erzeugt,
    daß ein Zähler (35) die vom Adreßkodierer (34) ausgegebene Startadresse empfängt und damit beginnend durch Inkrementieren mit dem Worttakt eine Adresse erzeugt,
    daß ein Speicher (36) die Adresse des Zählers aufnimmt und vorgespeicherte digitale Daten von dieser Adresse ausgibt und
    daß die von dem Dividierer (37) erzeugten digitalen Daten in einem Multiplizierer (38) mit den aus dem Speicher (36) gelesenen digitalen Daten multipliziert werden, bevor sie an den ersten Schalterkreis (39) ausgegeben werden.
DE3927377A 1988-08-23 1989-08-19 Rauschsperrenschaltkreis in einem digitalen tonsystem Granted DE3927377A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880010699A KR910006360B1 (ko) 1988-08-23 1988-08-23 디지탈 오디오기기의 뮤트회로

Publications (2)

Publication Number Publication Date
DE3927377A1 DE3927377A1 (de) 1990-03-08
DE3927377C2 true DE3927377C2 (de) 1992-05-07

Family

ID=19277035

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3927377A Granted DE3927377A1 (de) 1988-08-23 1989-08-19 Rauschsperrenschaltkreis in einem digitalen tonsystem

Country Status (6)

Country Link
US (1) US5063597A (de)
JP (1) JPH0611089B2 (de)
KR (1) KR910006360B1 (de)
CA (1) CA1302296C (de)
DE (1) DE3927377A1 (de)
GB (1) GB2222331B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2770475B2 (ja) * 1989-09-21 1998-07-02 ヤマハ株式会社 受信装置
DE4023678A1 (de) * 1990-07-26 1992-01-30 Thomson Brandt Gmbh Schaltung zur wiedergabe digitaler daten
US5303409A (en) * 1992-06-04 1994-04-12 Motorola, Inc. Automatically compensated squelch circuit
JPH06244644A (ja) * 1993-02-15 1994-09-02 Pioneer Electron Corp カーオーディオシステムにおけるミュート装置
DE19503881A1 (de) * 1995-02-07 1996-08-08 Nokia Deutschland Gmbh Stummschalter für einen Audioverstärker
KR0170274B1 (ko) * 1995-12-30 1999-03-20 김광호 뮤트 제어 회로
US5918205A (en) * 1996-01-30 1999-06-29 Lsi Logic Corporation Audio decoder employing error concealment technique
US5920833A (en) * 1996-01-30 1999-07-06 Lsi Logic Corporation Audio decoder employing method and apparatus for soft-muting a compressed audio signal
US6377862B1 (en) * 1997-02-19 2002-04-23 Victor Company Of Japan, Ltd. Method for processing and reproducing audio signal
US6148206A (en) * 1998-12-16 2000-11-14 Motorola, Inc. Method for concealing a handover mute
US7546636B1 (en) * 1999-12-16 2009-06-09 Texas Instruments Incorporated Authorization control circuit and method
KR100469568B1 (ko) * 2001-12-18 2005-02-02 한국전자통신연구원 버퍼 모니터링을 통한 오디오 잡음 감쇄 제어 장치 및 그방법
JP2007274428A (ja) * 2006-03-31 2007-10-18 Thine Electronics Inc アナログマルチプレクサ
KR20110024551A (ko) * 2009-09-02 2011-03-09 삼성전자주식회사 휴대단말에서 팝업노이즈 제거 방법 및 장치
CN106412761B (zh) 2011-12-30 2020-02-14 意法半导体研发(深圳)有限公司 用于汽车音频功率放大器的嵌入式扬声器保护
CN113905310B (zh) * 2021-12-09 2022-03-01 北京百瑞互联技术有限公司 一种蓝牙音频的啸叫检测和抑制方法、装置及介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430742A (en) * 1981-11-20 1984-02-07 Motorola, Inc. Data muting method and apparatus for radio communications systems
US4706264A (en) * 1983-06-22 1987-11-10 Chung Telecommunications Digital data compression method and means
JPS6028310A (ja) * 1983-07-26 1985-02-13 Nec Corp 電子ボリユ−ム
DE3630692A1 (de) * 1985-09-10 1987-04-30 Canon Kk Tonsignaluebertragungssystem
JPS63108566A (ja) * 1986-10-27 1988-05-13 Victor Co Of Japan Ltd デイジタルミユ−テイング回路

Also Published As

Publication number Publication date
KR900003863A (ko) 1990-03-27
JPH0611089B2 (ja) 1994-02-09
CA1302296C (en) 1992-06-02
DE3927377A1 (de) 1990-03-08
KR910006360B1 (ko) 1991-08-21
GB2222331A (en) 1990-02-28
GB2222331B (en) 1993-05-19
GB8919043D0 (en) 1989-10-04
US5063597A (en) 1991-11-05
JPH02105628A (ja) 1990-04-18

Similar Documents

Publication Publication Date Title
DE3927377C2 (de)
DE10021824C2 (de) D/A-Wandlervorrichtung und D/A-Wandlerverfahren
DE19852778C2 (de) D/A-Wandlervorrichtung
DE3305662C2 (de) Schaltungsanordnung zur Verstärkungsregelung
DE69011370T2 (de) Vorrichtung zur Tonhöhenverschiebung.
DE69014414T2 (de) Abtast- und Halteanordnung.
EP0497115A2 (de) RDS-Rundfunkempfänger
DE3430850C2 (de)
DE3782959T2 (de) Erzeuger von niederfrequenten toenen.
DE10037937C2 (de) D/A-Wandlervorrichtung und D/A-Wandlerverfahren
DE2637063A1 (de) Kanalprocessor
DE3221483C2 (de)
EP0472555B1 (de) D/a-wandler mit hoher linearität
DE3785625T2 (de) Tonerzeugungsvorrichtung mit Wellenformspeicher.
DE3917020C2 (de)
DE3249791C2 (de) Elektronisches Musikinstrument
DE69712807T2 (de) Korrelationsfilter und CDMA-Empfänger
DE3784212T2 (de) Digitale stummschaltung.
DE68923128T2 (de) Gerät zum Abregeln der Lautstärke und der Tonqualität.
DE3320888A1 (de) Einrichtung zur kompression und/oder expansion eines frequenzspektrums
DE3311729C2 (de) Elektronisches Musikinstrument
DE69208602T2 (de) Ein den Frequenzhub begrenzender Übertragungsschaltkreis
DE69513868T2 (de) Verfahren und Vorrichtung zur digitalen Datenwiedergabe
DE69433525T2 (de) Verzögerungsschaltung mit einem digitalen Speicher
EP0790709A1 (de) Verfahren und Vorrichtung zur Wandlung eines digitalen Audiosignales

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8328 Change in the person/name/address of the agent

Free format text: STOLBERG-WERNIGERODE, GRAF ZU, U., DIPL.-CHEM. DR.RER.NAT. SUCHANTKE, J., DIPL.-ING. HUBER, A., DIPL.-ING. KAMEKE, VON, A., DIPL.-CHEM. DR.RER.NAT. VOELKER, I., DIPL.-BIOL. FRANCK, P., DIPL.-CHEM.ETH DR.SC.TECHN., PAT.-ANWAELTE, 2000 HAMBURG

8364 No opposition during term of opposition