-
Diese Erfindung bezieht sich auf
eine Verzögerungsschaltung,
die einen A/D-Umsetzer,
einen Speicher und einen D/A-Umsetzer verwendet, und die verwendet
wird, um einen Raumklang (Surround Sound) einer Audiomaschine zu
erzeugen, und dergleichen.
-
Bisher wurde ein Raumklang einer
Audiomaschine erzeugt durch Verzögern
eines reproduzierten Klanges um eine vorgegebene Zeitspanne, Dämpfen, und Überlagern
des resultierenden Klangs. Solche Wiedergabemodi, wie z. B. ein
Stadion-Modus und ein Kirchen-Modus, verwenden verschiedene Arten
der Verzögerung
und der Überlagerung
der wiedergegebenen Klänge.
-
Eine der Verzögerungsschaltungen, die für solche
Zwecke verwendet wird, ist in 1 gezeigt. In
der Schaltung wird ein analoges Wiedergabesignal vorübergehend
von einem A/D-Umsetzer 10 in digitale Daten umgesetzt,
wobei die digitalen Daten in einem Speicher 12 gespeichert
werden. Die aus dem Speicher 12 gelesenen Daten werden
von einem D/A-Umsetzer 14 in analoge Daten zurückverwandelt.
In der Schaltung wird die Verzögerung
der Lesezeit gegenüber
der Schreibzeit variiert, wobei die Differenz zwischen diesen zu
einer Verzögerungszeit wird.
-
Als A/D-Umsetzer 10 wird
z. B. derjenige verwendet, der in 2 gezeigt
ist. Der A/D-Umsetzer 10 umfasst einen Addieren 20,
einen Quantisierer 22, einen veränderlichen Integrator 24 und
eine Zeitkonstanten-Steuervorrichtung 26; ein Analogausgang des
veränderlichen
Integrators 24 wird in den Addierer 20 zurückgespeist,
in den ein Analogsignal eingegeben wird. Der Quantisierer 22 umfasst
einen Komparator 22a, der in Reaktion auf die Eingangssignalspannung
einen Hochpegel oder einen Niedrigpegel ausgibt, und eine Halteschaltung 22b,
die den Ausgang des Komparators 22a in Reaktion auf einen
vorgegebenen Takt zum Umsetzen eines Eingangssignals in ein 1-Bit-Digitalsignal
hält. Der
veränderliche Integrator 24 integriert
die Ausgänge
des Quantisierers 22, um ein Analogsignal entsprechend
dem Eingangssignal bereitzustellen. Der Ausgang des veränderlichen
Integrators 24 wird in den Addierer 20 zurückgespeist,
welcher anschließend
eine Differenz zwischen beiden Signalen feststellt; für das Eingangssignal
ohne Änderung
gibt der Quantisierer 22 wechselweise Hochpegel und Niedrigpegel
aus.
-
Andererseits ändert die Steuervorrichtung 26 eine
Zeitkonstante im veränderlichen
Integrator 24 in Reaktion auf den Ausgangszustand des Quantisierers 22.
Das heißt,
wenn der Ausgangspegel des Addierers 20 hoch ist und der
Quantisierer 22 eine ungleichmäßige Ausgabe zwischen "0" und "1" macht, wird
die Zeitkonstante des veränderlichen
Integrators 24 klein gemacht; wenn der Ausgangspegel des
Addierers 20 niedrig ist und der Quantisierer 22 ein Gleichgewicht
an "0" und "1" ausgibt, wird die Zeitkonstante des
veränderlichen
Integrators 24 groß gemacht.
Wenn unter einer solchen Steuerung kein Klang vorhanden ist, kann
die Zeitkonstante groß gemacht
werden, um das Auftreten eines hochfrequenten Geräusches zu
unterdrücken;
wenn sich das Eingangssignal ändert,
kann die Zeitkonstante klein gemacht werden, um einen hohen Ton
in angemessener Weise auszugeben.
-
Andererseits umfasst der D/A-Umsetzer 14 eine
Halteschaltung 27, einen veränderlichen Integrator 28,
und eine Zeitkonstanten-Steuervorrichtung 29, wie in 3 gezeigt ist. Ein Impulsketten-Eingangssignal,
das aus dem Speicher 12 gelesen wird, wird in der Halteschaltung 27 gehalten,
und anschließend
durch den veränderlichen
Integrator 28 integriert, um ein Analogsignal bereitzustellen.
Eine Zeitkonstante im veränderlichen
Integrator 28 wird hierbei durch ein Signal von der Zeitkonstanten-Steuervorrichtung 29 gesteuert,
die die gleiche Konfiguration aufweist wie die in 2 gezeigte Zeitkonstanten-Steuervorrichtung 26.
Das heißt,
die Zeitkonstanten-Steuervorrichtung 29 erfasst
den Pegel eines Eingangssignals und steuert die Zeitkonstante des veränderlichen
Integrators 28 entsprechend. Da die Eingangs- und Ausgangssignale
des Speichers 12 grundsätzlich
gleich sind, ermöglicht
eine solche Steuerung, dass die Zeitkonstante des veränderlichen
Integrators 28 mit derjenigen des veränderlichen Integrators 24 übereinstimmt,
um das gleiche Signal als Eingangssignal um eine vorgegebene Zeitspanne
für die
Ausgabe zu verzögern.
-
In einer solchen herkömmlichen
Verzögerungsschaltung
können
jedoch die Umsetzungseigenschaften des A/D-Umsetzers 10 nicht
mit denjenigen des D/A-Umsetzers 14 vollständig übereinstimmen,
was eine Pegeländerung
hervorruft und zu einer Fehlanpassung zwischen den Eingangs- und Ausgangs-Analogsignalen
führt.
Das heißt,
im Allgemeinen werden Analogschaltungen, wie z. B. CR-Tiefpassfilter,
als Zeitkonstanten-Steuervorrichtungen 26 und 29 verwendet,
wobei die Eigenschaften dieser Schaltungen sich aufgrund von Temperaturänderungen
und dergleichen ändern.
Es ist somit schwierig, die Eigenschaften zwischen den zwei Zeitkonstanten-Steuervorrichtungen 26 und 29 vollständig anzugleichen,
wobei eine Fehlanpassung im Signal auftritt.
-
Wenn die Verzögerungszeit verändert wird, um
den Wiedergabemodus in der herkömmlichen Verzögerungsschaltung
zu wechseln, wird die Auslesezeit aus dem Speicher 12 verändert. Wenn
die Auslesezeit einfach verändert
wird, können
die Steuerung des A/D-Umsetzers 10 und diejenige des D/A-Umsetzers 14 nicht
gleich gemacht werden, wobei das Verzögerungssignal verschieden vom
Eingangssignal wird, was dem Zuhörer
ein Gefühl
einer akustischen Störung
gibt. Um den Wiedergabemodus zu ändern,
kann anschließend
der Speicher 12 mit gesperrtem Ausgang initialisiert werden.
Eine solche Initialisierung des Speichers erfordert jedoch eine
Schaltungskonfiguration zum Initialisieren des Speichers 12.
-
Es ist daher eine Aufgabe der Ausführungsformen
der Erfindung, eine Verzögerungsschaltung zu
schaffen, die eine Verarbeitung, wie z. B. eine Änderung der Verzögerungszeit,
durchführen
kann, ohne eine Initialisierung des Speichers zu erfordern.
-
Gemäß der Erfindung wird eine Verzögerungsschaltung
zum Umsetzen eines Analogsignals in ein Digitalsignal und Verzögern des
resultierenden Digitalsignals, und anschließendes Umsetzen des verzögerten Digitalsignals in
ein Analogsignal für
die Ausgabe geschaffen, wobei die Verzögerungsschaltung umfasst: einen
A/D-Umsetzungsabschnitt zum Umsetzen eines analogen Eingangssignals
in ein Digitalsignal in Folge; einen Speicher zum Speichern der
digitalen Daten vom A/D-Umsetzungsabschnitt in Folge; ein Mittel
zum Lesen von Daten, die zu einem vorgegebenen Zeitpunkt vorher
geschrieben worden sind, unter den Daten, die im Speicher gespeichert sind;
ein Lesesteuermittel zum Steuern der vom Lesemittel gelesenen Daten
entsprechend einem Verzögerungszeitbefehl;
einen D/A-Umsetzungsabschnitt zum Umsetzen der aus dem Speicher
gelesenen Daten in ein Analogsignal in Folge und Ausgeben eines
Verzögerungssignals;
einen Eingangsschalter, der in einem Eingangsweg des Analogsignals
zum A/D-Umsetzungsabschnitt
angeordnet ist, um die Eingabe des Eingangssignals in den A/D-Umsetzungsabschnitt
zu steuern; einen Ausgangsschalter, der in einem Ausgangsweg vom
D/A-Umsetzungsabschnitt angeordnet ist, um die Signalausgabe zu
steuern; und ein Mittel, das dann, wenn eine Verzögerungszeit
entsprechend dem Verzögerungszeitbefehl
geschaltet wird, die Eingangs- und Ausgangsschalter steuert, um
die Eingabe des Eingangssignals und die Ausgabe des Ausgangssignals für eine vorgegebene
Zeitspanne zu sperren.
-
Wenn somit die Verzögerungszeit
verändert wird,
um den Wiedergabemodus zu wechseln, schaltet das Steuermittel den
Eingangsschalter ab, um das Eingangssignal stumm zu schalten, wodurch
die Daten eines stummen Zustands in den Speicher geschrieben werden,
um den Speicher zu initialisieren. Somit kann eine zuverlässige Initialisierung
des Speichers durch die einfache Konfiguration bewerkstelligt werden.
-
Der Verzögerungszeitbefehl kann ein
Befehl für
einen Wiedergabemodus sein.
-
Wenn somit der Benutzer den Wiedergabemodus
wechselt, kann verhindert werden, dass verschiedene Umsetzungseigenschaften
ein Ausgangssignal erzeugen, das dem Benutzer das Gefühl einer akustischen
Störung
gibt.
-
Die Zeit, während der die Eingabe des Eingangssignals
und die Ausgabe des Ausgangssignals durch das Steuermittel gesperrt
sind, kann wenigstens gleich der Zeit sein, die erforderlich ist,
um die Inhalte des Speichers zu löschen.
-
Das Lesesteuermittel kann ein vorgegebenes
Bit eines Adresssignals für
den Zugriff auf den Speicher invertieren, um somit das Adresssignal
zu ändern
und die Verzögerungszeit
zu ändern.
-
Dies ermöglicht, die Verzögerungszeit
leicht zu ändern.
-
Im folgenden werden Ausführungsformen der
Erfindung mit Bezug auf die Zeichnungen beschrieben, in welchen:
-
1 ein
Blockschaltbild ist, das die schematische Konfiguration einer herkömmlichen
Verzögerungsschaltung
zeigt;
-
2 ein
Blockschaltbild ist, das ein Konfigurationsbeispiel eines A/D-Umsetzers in einer
herkömmlichen
Verzögerungsschaltung
zeigt;
-
3 ein
Blockschaltbild ist, das ein Konfigurationsbeispiel eines D/A-Umsetzers in einer
herkömmlichen
Verzögerungsschaltung
zeigt;
-
4 ein
Blockschaltbild ist, das die Gesamtkonfiguration einer Verzögerungsschaltung
gemäß einer
Ausführungsform
der Erfindung zeigt;
-
5 eine
Zeichnung ist, die eine Schaltung zum Ändern einer Adresse zeigt;
-
6 ein
Blockschaltbild ist, das die Konfiguration eines Hauptabschnitts
einer Zeitkonstanten-Steuervorrichtung zeigt;
-
7 ein
Blockschaltbild ist, das ein Konfigurationsbeispiel eines Zählers 50 zeigt;
-
8 ein
Blockschaltbild ist, das ein weiteres Konfigurationsbeispiel des
Zählers 50 zeigt;
-
9 eine
Darstellung ist, die den Zählerstand
des Zählers 50 zeigt;
-
10 ein
Blockschaltbild ist, das die Konfiguration eines Beispiels einer
Zeitkonstanten-Änderungsschaltung
zeigt;
-
11 eine
Darstellung ist, die den Flip-Flop-Zustand in der Zeitkonstanten-Änderungsschaltung zeigt; und
-
12 eine
Darstellung ist, die zeigt, wie sich eine Zeitkonstante ändert.
-
(Beschreibung der Gesamtkonfiguration)
-
4 ist
ein Blockschaltbild, das die Gesamtkonfiguration einer Verzögerungsschaltung
gemäß einer
Ausführungsform
der Erfindung zeigt, in der ein Sprecher 32 vorgesehen
ist, um Zeitkonstanten-Steuerdaten von einem A/D-Umsetzer 10 zu einem D/A-Umsetzer 14 zu übertragen.
Eine Zeitkonstanten-Steuervorrichtung 25 im
A/D-Umsetzer 10 umfasst eine digitale Schaltung und Zeitkonstanten-Steuerdaten,
wobei ein Ausgang der Zeitkonstanten-Steuervorrichtung 25 im Speicher 32 gespeichert
wird. Die Daten im Speicher 32 werden synchron mit den
aktuellen Daten, die aus einem Speicher 12 gelesen werden,
gelesen und der Zeitkonstanten-Steuervorrichtung 33 zugeführt. Anschließend muss
die Zeitkonstanten-Steuervorrichtung 33 nur eine Zeitkonstante
eines veränderlichen
Integrators 28 auf der Grundlage der zugeführten Daten steuern
und erfordert keine Schaltung für
die Pegelerfassung und dergleichen. Der D/A-Umsetzer 14 kann
mit einer Halteschaltung 27 an der vorausgehenden Stufe
des veränderlichen
Integrators 28 versehen sein, wie in 3 gezeigt ist. Die Konfiguration des
A/D-Umsetzers 10 ist ähnlich
derjenigen des herkömmlichen
A/D-Umsetzers in 2.
-
Somit werden in dieser Ausführungsform
die Zeitkonstanten-Steuerdaten im A/D-Umsetzer 10 über den
Speicher 32 dem D/A-Umsetzer 14 zugeführt, um
die Zeitkonstante des veränderlichen
Integrators 28 im D/A-Umsetzer 14 zu steuern.
Die Umsetzungseigenschaften des A/D-Umsetzers 10 werden
somit genau an diejenigen des D/A-Umsetzers 14 angepasst,
um eine bevorzugte Verzögerungsschaltung
zu schaffen. Ferner werden die Zeitkonstanten-Steuerdaten über den Speicher 32 übertragen
und können
somit leicht mit den aktuellen Daten, die über den Speicher 12 übertragen
werden, synchronisiert werden.
-
Die Verzögerungsschaltung in der Ausführungsform
enthält
ferner einen Schalter 34, der in einem Eingangsweg des
Analogsignals installiert ist, einen Schalter 35, der in
einem Ausgangsweg eines Analogsignals installiert ist, einen Schalter 36 zum Steuern
der Leseorte im Speicher, und eine Steuervorrichtung. Die Steuervorrichtung 37 steuert
das Umschalten der Schalter 34, 35 und 36 und
steuert ferner ein Lesen/Schreiben in den Speichern 12 und 32.
Es ist daher sehr einfach, die aus den Speichern 12 und 32 gelesenen
Daten miteinander zu synchronisieren.
-
(Modusänderungsverarbeitung)
-
In einem Modus, wie z. B. Stadion,
wird ein Signal mit einer langen Verzögerungszeit erzeugt, da ein
Echo ähnlich
demjenigen in einem großen
Raum erforderlich ist; in einem Modus, wie z. B. Kirche, wird ein
Signal mit einer kurzen Verzögerungszeit
erzeugt. Zu diesem Zweck wird der Schalter 36 verwendet,
um den Datenlesezeitpunkt aus dem Speicher 12 zu ändern.
-
Wenn ein Modusänderungssignal durch die Benutzerbetätigung eines
Schalters und dergleichen erzeugt wird, wird das Modusänderungssignal
in die Steuervorrichtung 37 eingegeben, die anschließend jeden
der Schalter 34 und 35 mit einem Scheinanschluss
(untere Position in 4)
verbindet, um die Eingabe oder Ausgabe der Signale zu sperren. Die Scheinanschlüsse liegen
auf dem Referenzpotential des gleichen Potentials wie der Vorspannungspegel eines
Eingangssignals. In diesem Zustand wird der Schalter 36 umgeschaltet,
um den Datenlesezeitpunkt zu ändern.
Wenn der Lesezeitpunkt verändert wird,
wird die Verzögerungszeit
eines Ausgangssignals gegenüber
einem Eingangssignal geändert.
Da die digitalen Daten, in die die Eingangssignale umgesetzt werden,
der Reihe nach in den Streicher 12 geschrieben werden,
werden die Daten aus der Adresse, an die die Daten zu einem vorgegebenen
Zeitpunkt vorher geschrieben worden sind, ausgelesen, um somit Daten
mit vorgegebener Verzögerung
bereitzustellen. In einem Modus, wie z. B. Stadion, wird ein Signal
mit einer langen Verzögerungszeit
erzeugt, da ein Echo ähnlich
demjenigen in einem großen
Raum erforderlich ist; in einem Modus, wie z. B. Kirche, wird ein
Signal mit einer kurzer Verzögerungszeit
erzeugt. Zu diesem Zweck wird der Schalter 36 verwendet,
um den Lesezeitpunkt zu ändern.
-
In 4 ist
der Schalter 36 als mechanischer Schalter beschrieben;
tatsächlich
wird die Funktion ausgeführt
durch Ändern
der Leseadresse vom Speicher 12. Das heißt, ein
vorgegebenes Bit eines Adresssignals, das den Ort des Speichers 12 bestimmt,
auf den zugegriffen wird, kann invertiert werden, um den Lesezeitpunkt
zu ändern.
Wenn das dritte Bit des Schreibadresssignals invertiert wird, wird ein
Zugriff immer auf die um vier Bits versetzte Adresse durchgeführt. Anschließend kann
der Schalter 36 einen Schalter umfassen, der steuert, ob
ein Inverter verwendet werden soll.
-
Wie z. B. in 5 gezeigt ist, kann das dritte Bit eines
8-Bit-Adressbusses mit einem Schalter SW zum Auswählen eines
durch einen Inverter INV geleiteten Signals oder eines nicht hier
hindurchgeleiteten Signals versehen sein, wobei der Schalter SW
gesteuert werden kann.
-
Bevor in dem Beispiel ein solcher
Schalter SW geschaltet wird, werden die Schalter 34 und 35 betätigt, um
den Dateneingang stumm zu schalten und den Ausgang zu sperren. Wenn
keine Daten eingegeben werden, gibt der A/D-Umsetzer Daten aus, die
kein Signal bedeuten. Die Daten sind z. B. ein gegebenes Signal
eines alternativen Datenmusters von "1" und "0". Anschließend werden die Daten in den Speicher 12 geschrieben,
um somit die gleiche Wirkung wie bei der Initialisierung des Speichers 12 zu erzeugen.
Da der Ausgang ebenfalls gesperrt ist, wird kein fremdartiges Signal
ausgegeben. Die Eingangsstummschaltperiode ist die Zeitspanne, die zum
Initialisieren des Speichers 12 erforderlich ist.
-
Nach Abschluss einer solchen Verarbeitung kann
dann, wenn die Schalter 34 und 35 eingeschaltet
sind und die A/D-Umsetzung gestartet ist, die verschiedene Umsetzungseigenschaft
zwischen der A/D-Umsetzung und der D/A-Umsetzung am Ausgang, die dem Hörer ein
Gefühl
einer akustischen Störung
gibt, verhindert werden.
-
Somit kann der Speicher durch Stummschalten
eines Eingangssignals initialisiert werden. Daher ist eine Schaltung
für die
Initialisierung sehr einfach, um somit deren Betrieb sicherzustellen.
-
(Konfiguration der Zeitkonstanten-Steuervorrichtung 25)
-
In der Ausführungsform besteht die Zeitkonstanten-Steuervorrichtung 25 aus
einer digitalen Schaltung. 6 zeigt
die Konfiguration eines Hauptabschnitts der Zeitkonstanten-Steuervorrichtung 25.
Ein von einem Quantisierer 22 ausgegebenes Impulskettensignal
wird über
einen Eingangsanschluss 40 in einen D-Eingangsanschluss
eines D-Flip-Flops 42 eingegeben. Ein vorgegebener Takt wird
in einen CL-Eingangsanschluss des D-Flip-Flops 42 eingegeben.
Ein Q-Ausgang des D-Flip-Flops 42 wird in einen Eingangsanschluss
eines Nicht-UND-Gatters 44 eingegeben. Der Takt wird über einen
Inverter 46 in den anderen Eingangsanschluss des Nicht-UND-Gatters 44 eingegeben.
Das D-Flip-Flop 42, das Nicht-UND-Gatter 44 und
der Inverter 46 bilden eine Eingangssignalabtastschaltung 48.
Ein Ausgang des Nicht-UND-Gatters 44 wird
invertiert und anschließend
in einen CL-Eingangsanschluss
eines Zählers 50 zum
Zählen
der Ausgänge der
Abtastschaltung 48 eingegeben.
-
Ferner wird der Takt in einem Zeitgeber 52 eingegeben,
der dann den Takt zählt,
wobei dann, wenn eine vorgegebene Zeitspanne verstrichen ist, ein
Ausgangssignal erzeugt wird. Das Ausgangssignal des Zeitgebers 52 wird
in einen D-Eingangsanschluss eines D-Flip-Flops 54 eingegeben,
woraufhin der Takt einem CL-Eingangsanschluss eines D-Flip-Flops 54 zugeführt wird.
Somit wird der Ausgang des Zeitgebers 52 im D-Flip-Flop 54 gehalten. Ein
Q-Ausgang des D-Flip-Flops 54 wird in einem Eingangsanschluss
eines Nicht-UND-Gatters 56 eingegeben, wobei ein invertierter
Takt in den anderen Eingangsanschluss des Nicht-UND-Gatters 56 eingegeben
wird. Ein Ausgang des Nicht-UND-Gatters 56 wird invertiert
und einem Rücksetzanschluss
des Zählers 50 zugeführt. Wenn
somit der Zeitgeber abläuft,
wird der Zähler 50 zurückgesetzt.
Der Ausgang des Zeitgebers 52 wird ferner einem D-Eingangsanschluss
eines D-Flip-Flops 58 zugeführt, an dessen CL-Eingangsanschluss
der Takt angelegt wird. Somit wird auch der Ausgang des Zeitgebers 52 im D-Flip-Flop 58 gehalten.
-
Andererseits wird ein Ausgang des
Zählers 50 einem
D-Eingangsanschluss eines D-Flip-Flops 60 zugeführt, während ein
Q-Ausgang des D-Flip-Flops 54 einem CL-Eingangsanschluss
des D-Flip-Flops 60 zugeführt wird. Wenn somit der Zeitgeber 52 eine
Zeitüberschreitung
ausgibt, wird der Ausgang des Zählers 50 im
D-Flip-Flop 60 gehalten. Die Q-Ausgänge der D-Flip-Flops 58 und 60 werden einer
Zeitkonstanten-Änderungsschaltung 62 zugeführt.
-
Im folgenden wird die Operation der
in 6 gezeigten Schaltung
beschrieben. Das vom Quantisierer 22 ausgegebene Impulsketteneingangssignal wird
an den Eingangsanschluss 40 angelegt und von der Abtastschaltung 48 abgetastet,
in Reaktion auf das am CL-Anschluss anliegende Taktsignal. Das Taktsignal
ist ein Signal mit einer ausreichend höheren Frequenz als das Eingangssignal.
Andererseits zählt
der Zeitgeber 52 das Taktsignal, wobei dann, wenn eine
vorgegebene Anzahl von Taktsignalen gezählt worden ist (wenn eine vorgegebene
Zeitspanne verstrichen ist) ein Hochpegel an einem Anschluss + eines
Ausgangsanschlusses und ein Niedrigpegel an einem Anschluss – ausgegeben
wird. Das D-Flip-Flop 54 gibt ein Signal aus, das nur für einen Takt
nach der Zeitüberschreitung
auf Hochpegel wechselt; das D-Flip-Flop 58 gibt ein Signal
aus, das für
nur einen Takt nach der Zeitüberschreitung
auf Niedrigpegel wechselt.
-
Der Zähler 58 zählt die
Ausgangssignale von der Abtastschaltung 48 für die im
Zeitgeber 52 gesetzte vorgegebene Zeit. Das D-Flip-Flop 42 in
der Abtastschaltung 48 nimmt das Eingangssignal an der steigenden
Flanke eines Taktsignals an. Wenn das Taktsignal auf Niedrigpegel
liegt und das D-Flip-Flop 42 Hochpegel
ausgibt, liefert das Nicht-UND-Gatter 44 einen Hochpegel
zum Zähler 50.
Somit wird der Zählerwert,
der der Zeit entspricht, während
der das Eingangssignal auf Hochpegel liegt, im Zähler 50 gesetzt. Das
heißt,
wenn das Eingangssignal einen großen Hochpegelabschnitt enthält, steigt
der Zählerwert
des Zählers 50 an;
wenn das Eingangssignal einen großen Niedrigpegelabschnitt enthält, nimmt
der Zählerwert
des Zählers 50 ab.
Der Ausgang des Nicht-UND-Gatters 56 wird invertiert und
dem Rücksetzanschluss
des Zählers 50 zugeführt. Wenn
die vom Zeitgeber 52 ausgegebene Zeitüberschreitung, die ein Hochpegel
ist, im D-Flip-Flop 54 aufgenommen wird und das Taktsignal
auf Niedrigpegel wechselt, gibt das Nicht-UND-Gatter 56 Hochpegel
aus. Wenn somit der Zeitgeber 52 abläuft, wird der Zähler 50 zurückgesetzt.
-
Wenn andererseits die Zeitablauf-Ausgabe des
Zeitgebers 52, die auf Hochpegel liegt, in das D-Flip-Flop 54 eingegeben
wird, wird der Hochpegelausgang dem CL-Anschluss des D-Flip-Flops 60 zugeführt, welches
anschließend
den Ausgang des Zählers 50 aufnimmt
und diesen über
den Q-Ausgangsanschluss
ausgibt.
-
(Konfiguration des Zählers 50)
-
Der Zähler 50 ist ein 4-Bit-Zähler mit
einem Decodierer zum Erzeugen eines Ausgangs, wie z. B. in 7 gezeigt ist. Im Beispiel
der 7 ist ein Exklusiv-ODER-Gatter 70 als
Decodierer vorgesehen, dessen Eingangsanschlüsse mit den Q-Ausgängen an
den dritten und vierten Bits verbunden sind. 8 zeigt ein weiteres Beispiel des Zählers 50,
bei dem der Decoder ein erstes UND-Gatter 72 aufweist,
dessen Eingangsanschlüsse
mit den invertierten Q-Ausgängen
an den zweiten und dritten Bits und mit dem Q-Ausgang am vierten Bit verbunden sind,
sowie ein zweites UND-Gatter 74, dessen Eingangsanschlüsse mit
den Q-Ausgängen
an den zweiten und dritten Bits und mit dem invertierten Q-Ausgang
am vierten Bit verbunden ist, und ein Exklusiv-ODER-Gatter 76,
an das die Ausgänge
der ersten und zweiten UND-Gatter 72 und 74 angelegt
werden.
-
Wenn in 7 nur einer der Q-Ausgänge an den
dritten und vierten Bits auf Hochpegel liegt, erzeugt das Exklusiv-ODER-Gatter 70 des
Zählers 50 einen
hohen Ausgangspegel; ansonsten erzeugt es einen niedrigen Ausgangspegel,
wie unter dem Ausgang 1 in 9 gezeigt
ist. Wenn somit das an den Eingangsanschluss 40 angelegte
Eingangssignal (Ausgang des Kondensators 20) ein Signal
ist, das ungleichgewichtige Komponenten zwischen Hochpegel und Niedrigpegel
enthält,
wird ein Niedrigpegelausgang erzeugt; wenn das Signal im Wesentlichen ein
Gleichgewicht zwischen diesen enthält, wird ein Hochpegelausgang
erzeugt. Wenn somit der Eingangssignalzustand wechselt, gibt der
Zähler 50 Niedrigpegel
aus. Im Beispiel der 8 gibt
der Zähler 50 das
aus, was in 9 unter
Ausgang 2 gezeigt ist. Wenn somit der Zähler 50 in 8 verwendet wird, ist der
Hochpegelausgangsbereich schmaler als dann, wenn der Zähler 50 in 7 verwendet wird.
-
(Übertragung der Zeitkonstanten-Steuerdaten)
-
Der Ausgang des Zählers 50, der vom D-Flip-Flop 60 gehalten
wird, wird an die Zeitkonstanten-Änderungsschaltung 62 als
Aufwärts-
oder Abwärts-Daten
angelegt. Das heißt,
Aufwärts-Daten zum
Reduzieren der Zeitkonstanten werden der Zeitkonstanten-Änderungsschaltung 62 als
Niedrigpegel zugeführt;
Abwärts-Daten
zum Erhöhen
der Zeitkonstanten werden als Hochpegel zugeführt. Andererseits wird der
Ausgang des D-Flip-Flops 58 an die Zeitkonstanten-Änderungsschaltung 52 als
Takt angelegt.
-
Die Zeitkonstanten-Änderungsschaltung 62 umfasst
einen normalen Zähler.
Hochpegelimpulse, die vom D-Flip-Flop 60 zugeführt werden,
werden mit dem vom D-Flip-Flop 58 gelieferten Signal als
Takt gezählt,
wobei dann, wenn der Zählerstand
eine vorgegebene Zahl erreicht, wie z. B. mehrere Bits, ein Signal
zum Steuern der Zeitkonstanten des veränderlichen Integrators 24 erzeugt
wird. Wenn z. B. Niedrigpegelausgänge des D-Flip-Flops 60 vom
Zähler
hochgezählt
werden, wird die Zeitkonstante des veränderlichen Integrators 24 um
ein vorgegebenes Steuerungsmaß reduziert.
Wenn somit das D-Flip-Flop 60 weiterhin Niedrigpegel ausgibt,
wird die Zeitkonstante des veränderlichen
Integrators 24 entsprechend reduziert.
-
Die Zeitkonstanten-Steuerdaten, die
von der Zeitkonstanten-Änderungsschaltung 62 ausgegeben werden,
werden über
den Speicher 32 nur so lange verzögert, wie es erfordert, die
Daten aus den Speicher 12 zu lesen, um sie zur Zeitkonstanten-Steuervorrichtung 33 zu übertragen.
Anschließend
steuert die Zeitkonstanten-Steuervorrichtung 33 den veränderlichen
Integrator 28 in Reaktion auf die übertragenen Zeitkonstantensteuerdaten,
um somit die Zeitkonstante im veränderlichen Integrator 28 des D/A-Umsetzers 14 gleich
derjenigen im veränderlichen
Integrator 24 des A/D-Umsetzers 10 zu machen und
die Signalpegel der Eingangs- und Ausgangssignale anzugleichen.
Genauer, wenn sich der Eingangssignalpegel stark ändert, kann
auch eine bevorzugte Verzögerung
durchgeführt
werden.
-
In dem Beispiel wird der endgültige Ausgang der
Zeitkonstanten-Steuervorrichtung 25 vom A/D-Umsetzer zum
D/A-Umsetzer übertragen,
jedoch kann statt dessen z. B. der Zählerwert übertragen werden. Das Ausgangssignal
des Zählers 50 kann
ebenfalls übertragen
werden. In diesem Fall kann der Speicher 32 ein Schieberegister
zum Verzögern
um eine vorgegebene Zeitspanne umfassen.
-
(Konfiguration der Zeitkonstanten-Änderungsschaltung 62)
-
10 zeigt
ein Konfigurationsbeispiel der Zeitkonstanten-Änderungsschaltung 62.
In diesem Beispiel wird die Anzahl der Bits des internen Zählers beim
Aufwärtszählen und
beim Abwärtszählen geändert. Jedes
Bit des Zählers
besitzt ein D-Flip-Flop 80, ein mit einem D-Eingangsanschluss
des D-Flip-Flops 80 verbundenes Exklusiv-ODER-Gatter 82,
ein Exklusiv-ODER-Gatter 84,
und ein UND-Gatter 86. Ein Q-Ausgang des D-Flip-Flops 80 wird über das
Exklusiv-ODER-Gatter 84 und das UND-Gatter 86 ausgegeben.
Der Q-Ausgang des D-Flip-Flops 80 wird in einen Eingangsanschluss
des Exklusiv-ODER-Gatters 82 eingegeben, wobei ein Ausgang
des D-Flip-Flops 60 in
einen Eingangsanschluss des Exklusiv-ODER-Gatters 84 eingegeben
wird.
-
Andere Eingangsanschlüsse des
Exklusiv-ODER-Gatters 82 und des UND-Gatters 86 des niedrigstwertigen
Bits (LSB) werden auf eine Stromversorgungsspannung hochgezogen.
Das an der vorangehenden Stufe ausgegebene Bit, d. h. der Ausgang
des UND-Gatters 86 des vorangehenden Bits, wird in die
anderen Eingangsanschlüsse
des Exklusiv-ODER-Gatters 82 und des UND-Gatters 86 jedes anderen
Bits als dem LSB eingegeben. Der Ausgang des D-Flip-Flops 60 wird
invertiert und in einen Setzanschluss (wenn Niedrigpegel eingegeben
wird, wird "1" gesetzt) des D-Flip-Flops 80 jedes
Scheinbits eingegeben. Wenn somit der Ausgang des D-Flip-Flops 60 auf
Niedrigpegel ist (die Zeitkonstante wird auf einen kleineren Wert
geändert),
sind die D-Flip-Flops 80 aller Scheinbits auf Hochpegel
gesetzt, d. h. auf "1 ", wobei ein Ausgang
des UND-Gatters 86 des dritten Scheinbits ebenfalls auf
Hochpegel wechselt. Ferner wird ein Niedrigpegelsignal dem einen
Eingangsanschluss des Exklusiv-ODER-Gatters 84 jedes Bits
zugeführt.
Somit wird in jedem Steuerbit der hohe Q-Ausgang des Flip-Flops 80 als
ein Übertrag über das
UND-Gatter 86 und das Exklusiv-ODER-Gatter 82 übertragen.
In diesem Zustand wird der Ausgang des Flip-Flops 58 den
Flip- Flops 80 der
Steuerbits als Takt zugeführt,
so dass die Steuerbits als normaler 2-Bit-Aufwärtszähler dienen.
-
Wenn andererseits der Ausgang des D-Flip-Flops 60 auf
Hochpegel liegt (die Zeitkonstante wird auf einen größeren Wert
geändert),
liegt das Signal, das dem Setzanschluss des Flip-Flops 80 jedes
Scheinbits zugeführt
wird, auf Niedrigpegel. Aus diesem Grund wird die Setzoperation
an den Flip-Flops 80 nicht durchgeführt, so dass alle Flip-Flops 80 eine
normale Operation durchführen. Das
Hochpegelsignal wird dem einen Eingangsanschluss des Exklusiv-ODER-Gatters 84 jedes
Bits zugeführt.
Somit werden für
alle Bits ein niedriger Q-Ausgang des Flip-Flops 80 als Übertrag übertragen,
um das D-Flip-Flop 80 über
einen Hochpegelausgang des Exklusiv-ODER-Gatters 84 und
einen Hochpegelausgang des UND-Gatters 86 auf Niedrigpegel
zu setzen. In diesem Zustand wird der Ausgang des Flip-Flops 58 den
Flip-Flops 80 der
Steuerbits als Takt zugeführt,
so dass die Steuerbits als normaler 2-Bit-Abwärtszähler dienen.
-
Der Zählerstand ist in 11 gezeigt. Somit arbeitet
die Zeitkonstanten-Änderungsschaltung
in der Ausführungsform
als ein 2-Bit-Zähler
beim Aufwärtszählen und
als 5-Bit-Zähler
beim Abwärtszählen. Wenn
daher z. B. der Klangausgang ausgehend von einem stummen Zustand
laut wird (Attacke), arbeitet die Zeitkonstanten-Änderungsschaltung
als 2-Bit-Aufwärtszähler und
gibt ein Signal zum Reduzieren der Zeitkonstanten aus bei Ausgabe
der Steuerbits, die auf "1" "1" gesetzt
sind. Wenn im Gegensatz hierzu der Klangausgang leiser wird (Erholung) arbeitet
sie als 5-Bit-Abwärtszähler und
gibt ein Signal zum Erhöhen
der Zeitkonstanten aus beim Ausgang der Steuerbits, die auf "0" "0" gesetzt sind. Somit ändert sich
die Zeitkonstante für
die Attacke schnell und für
die Erholung sanft, wie in 12 gezeigt
ist. In 11 ist der Zustand,
bis "0" "0" ausgegeben
wird, beim Abwärtszählen nicht
gezeigt. Wenn 64 gezählt
wird, wird "0" "0" ausgegeben.
-
Jeder der veränderlichen Indikatoren 24 und 28 ist
vorzugsweise aus einem analogen Integrator gefertigt, der Kondensatoren,
Widerstände
und dergleichen umfasst; eine vorgegebene Zeitkonstante wird vorgesehen
durch Ändern
der Werte der Kondensatoren, Widerstände und dergleichen. Ferner können "1" "1" oder "0" "0", die von der Zeitkonstanten-Änderungsschaltung
62 ausgegeben
werden, decodiert werden, wobei ein Zähler, dessen Zählerwert
entsprechend dem decodierten Wert verändert wird, vorgesehen sein
kann, um die Zeitkonstante des veränderlichen Integrators 24 entsprechend
dem Zählerwert
zu setzen. Somit entspricht der Zählerwert des Zählers immer
der Zeitkonstanten des veränderlichen
Integrators 24, wobei der Wert auch über den Speicher 32 zur
Zeitkonstanten-Steuerschaltung 33 übertragen werden kann, um die
Zeitkonstante des veränderlichen
Integrators 28 zu setzen.