DE60319373T2 - Verfahren und system für durchweg digitale verstärkungsregelung - Google Patents

Verfahren und system für durchweg digitale verstärkungsregelung Download PDF

Info

Publication number
DE60319373T2
DE60319373T2 DE60319373T DE60319373T DE60319373T2 DE 60319373 T2 DE60319373 T2 DE 60319373T2 DE 60319373 T DE60319373 T DE 60319373T DE 60319373 T DE60319373 T DE 60319373T DE 60319373 T2 DE60319373 T2 DE 60319373T2
Authority
DE
Germany
Prior art keywords
signal
digital
filtered
compressed
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60319373T
Other languages
English (en)
Other versions
DE60319373D1 (de
Inventor
Leonid Plainview KAZAKEVICH
Rui Greenlawn YANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InterDigital Technology Corp
Original Assignee
InterDigital Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InterDigital Technology Corp filed Critical InterDigital Technology Corp
Application granted granted Critical
Publication of DE60319373D1 publication Critical patent/DE60319373D1/de
Publication of DE60319373T2 publication Critical patent/DE60319373T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/40Monitoring; Testing of relay systems
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G7/00Volume compression or expansion in amplifiers
    • H03G7/06Volume compression or expansion in amplifiers having semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/001Digital control of analog signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1235Non-linear conversion not otherwise provided for in subgroups of H03M1/12

Description

  • Fachgebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Fachgebiet drahtloser Kommunikationen. Insbesondere betrifft die vorliegende Erfindung eine durchweg digitale Verstärkungsregelungsarchitektur.
  • Hintergrund
  • In den meisten drahtlosen Kommunikationssystemen wird das Basisbandsignal an einem Empfänger aus dem analogen Format in das digitale Format umgewandelt, so daß die Nutzinformation über eine Abfolge digitaler Verfahren wiederhergestellt werden kann. Die übliche Vorrichtung, die diese Umwandlung erreicht, ist ein Analog-Digital-Wandler (ADC). Eine der wichtigsten Spezifikationen eines ADC ist die Anzahl der Ausgangsbits. Im allgemeinen ist der dynamische Bereich des Eingangssignals, den der ADC unterstützen kann, umso größer, je mehr Ausgangsbits der ADC hat. Dies führt jedoch zu einem teureren ADC ebenso wie dem Rest der Empfängerbestandteile. Wenn die Leistung des Eingangssignals zu groß ist, kann der Ausgang des ADC bei der vorgegebenen Anzahl von Ausgangsbits gesättigt sein. Wenn die Leistung des Eingangssignals andererseits zu klein ist, kann das Eingangssignal stark quantisiert sein. In diesen beiden Fällen kann die Information, die an dem Empfänger zurückgewonnen werden soll, verloren gehen. Ein üblicher Ansatz, dieses Problem zu lösen, ist, einen dynamisch einstellbaren Leistungsverstärker vor dem ADC anzuwenden, so daß das Eingangssignal des ADC auf einem gewünschten Pegel gehalten werden kann. Typischerweise wird die einstellbare Verstärkung, wie in 1 gezeigt, unter Verwendung eines geschlossenen Regelungsme chanismus gesteuert, was auch als automatische Verstärkungsregelung (AGC) bezeichnet wird.
  • Die japanische Patentanmeldung mit der Veröffentlichungsnummer 2000236276 offenbart einen digitalen Breitbandempfänger, der einen logarithmischen Verstärker aufweist, dem ein AGC-Verstärker und ein ADC folgen, wobei eine Ausgabe des ADC zurück an den Verstärker eingespeist wird, um dessen Verstärkung dynamisch einzustellen. Ferner weist der Empfänger eine Exponentenexpanderschaltung auf, um das komprimierte digitale Signal, das von dem logarithmischen Verstärker und dem ADC bereitgestellt wird, zu expandieren.
  • In der Praxis müssen mehreren Anforderungen berücksichtigt werden, wenn die AGC verwendet wird. Die AGC sollte hinreichend schnell sein, um Kanalverlustschwankungen zu kompensieren, sollte aber langsam genug sein, um die Signaleinhüllende nicht zu verzerren. Die AGC sollte die Einfügungsphase des Funks nicht ändern (um die Entdrallungsschleife nicht zu überlasten). Die AGC sollte auch eine lineare Antwort haben (in dB pro Volt). Die AGC ist ein geschlossenes Regelsystem, folglich müssen Stabilitäts-, Einschwingzeit- und Überschwingungsbelange ebenso wie andere Konstruktionsthemen berücksichtigt werden. Es ist erforderlich, daß die AGC Steuerleitungen von dem Modem und häufig einen zusätzlichen Digital-Analog-Wandler (DAC) hat. In Zeitteilungsduplex-(TDD-) und Zeitteilungs-Vielfachzugriff-(TDMA-)Betriebsarten, muss die AGC die Funkverstärkung sehr schnell nach dem Auftreten einer großen unbekannten Stufe der ankommenden Leistung neu einstellen. Die AGC erfordert eine spezifische Funkarchitektur mit Verstärkungsregelung, die beide Kosten und Leistungsverbrauch hinzufügen. Die AGC hat auch Konstruktionszielkonflikte zwischen NF und IP3, insbesondere bei Vorhandensein eines großen Störsenders. IP3 ist ein Schnittpunkt dritter Ordnung. NF ist ein Rauschfaktor. Je höher die Verstärkung vor dem Abwärtswandler (Demodulator) ist, desto besser (niedriger) der NF, aber der IP3 ist ebenfalls erniedrigt (was nicht gut ist). In der Praxis sind einige der vorstehenden Anforderungen schwer zu errei chen. Gewisse Kompromisse müssen gemacht werden, was zu einem Verlust einer gewissen Menge an Leistung auf Systemebene führt.
  • US-A-4 124 773 offenbart ein Audiokommunikationssystem zum Übertragen analoger Signale über Kommunikationsleitungen. Das System empfängt das analoge Signal, das von einem Kompressor komprimiert wird, bevor es von einem ADC in die digitale Form umgewandelt wird. Das digitale komprimierte Signal wird dann über eine Kommunikationsleitung übertragen. An der entfernten Empfangsstelle wandelt ein Digital-Analog-Wandler (DAC) das digitale Signal in seine komprimierte analoge Darstellung um. Nachdem das komprimierte analoge Signal von dem DAC wiedergewonnen wird, baut ein Expander die ursprüngliche analoge Wellenform wieder auf.
  • US-A-4 903 020 offenbart einen Verstärker zum Verstärken eines komprimierten analogen Signals und Weiterleiten des komprimierten Signals an einen Analog-Digital-Wandler für die Umwandlung in ein komprimiertes digitales Signal. Der Ausgang des Analog-Digital-Wandlers ist mit einem digitalen Expander verbunden, von dem expandierte Signale zum Beispiel für die weitere digitale Verarbeitung, Übertragung oder Digital-Analog-Wandlung weitergeleitet werden.
  • US-A-5 446 761 offenbart eine Decodiererschaltung und ein Verfahren zur Bereitstellung eines amplitudenkompensierten Signals durch Entfernen der unerwünschten Wirkung der Amplitudenmodulation auf ein phasenmoduliertes Signal. Das Decodierverfahren wird durch Demodulieren einer empfangenen gleichphasigen Empfangssignalskomponente und einer Quadratur-Empfangssignalkomponente des phasenmodulierten Signals und Ausgeben eines Signals mit veränderlicher Amplitude an eine automatische Vorwärtsverstärkungsregelungsschaltung, die ein amplitudenkompensiertes Signal ausgibt, bereitgestellt. Die automatische Vorwärtsverstärkungsregelungsschaltung weist eine Detektorschaltung, eine Versatzausrichtungsschaltung, eine Differenzierschaltung und eine Verstärkungsregelungsschaltung auf. Die Detektorschaltung gibt ein Gleichstromsignal (DC-Signal) aus, das eine Ampli tude des gleichphasigen Empfangssignals und des Quadratur-Empfangssignals darstellt. Die Versatzausrichtungsschaltung stellt eine konstante Stromvorausrichtung für das DC-Signal bereit, wodurch ein Steuersignal erzeugt wird. Die Verstärkungsregelungsschaltung empfängt das Steuersignal und das amplitudenverändernde Signal und gibt ein amplitudenkompensiertes Signal aus.
  • US-A-5 572 452 offenbart eine Vorrichtung und ein Verfahren zur Realisierung der Präzision, die intern von einem herkömmlichen digitalen Signalprozessor gewonnen wird, indem ein automatisches Vorwärtsverstärkungsregelungs-(AGC-)Signal erzeugt wird. Das Vorwärts-AGC-Bit zeigt die Ausgabe des digitalen Signalprozessors mit einem Verstärkungsfaktor multipliziert an, wenn die Ausgabe von dem in dem digitalen Signalprozessor enthaltenen digitalen Filter unter einem Schwellwert ist. Wenn das Vorwärts-AGC-Signal von einem gleichphasigen und Quadratur-(I/Q)-(log R/phi)-Wandler empfangen wird, der mit dem digitalen Signalprozessor verbunden ist, wird ein entsprechender Wert von der Radiuskomponente des Signals subtrahiert, die von dem (I/Q)-(log R/phi)-Wandler berechnet wird. Da herkömmliche digitale Signalprozessoren 16 IO-Bits haben, ermöglicht das Vorwärts-AGC-Signal ein Eingangssignal mit einem dynamischen Bereich und einer Präzision, die von dem digitalen Signalprozessor zu übertragende 16 Bits übersteigt, ohne Leistung zu verlieren. Als ein Ergebnis wird ein digitaler Signalprozessor mit einer geringeren Anzahl von IO-Bits als für die Präzision und den dynamischen Bereich des Ausgangssignals nominell erforderlich implementiert.
  • Zusammenfassung
  • Die vorliegende Erfindung überwindet die Probleme, die den gegenwärtig verwendeten Verfahren gegenüberstehen, durch Komprimieren eines analogen Eingangssignals auf Basisband und Verwenden eines logarithmischen Verfahrens, wobei das komprimierte Signal in die digitale Form ungewandelt wird und das digitale Signal unter Verwendung eines antilo garithmischen Verfahrens auf seinen ursprünglichen linearen Maßstab expandiert wird. Die Wortgröße des expandierten digitalen Signals kann durch ein Normierungsverfahren verringert werden.
  • Kurze Beschreibung der Erfindung
  • 1 ist ein Blockschaltbild einer AGC mit geschlossener Regelschleife des Stands der Technik.
  • 2 ist ein Blockschaltbild der durchweg digitalen Verstärkungsregelung (ADGC), die echte logarithmische Verstärker als Kompressoren und antilogarithmische Nachschlagtabellen (LUT) als Expander verwendet.
  • 3 ist ein Diagramm, welches das Ergebnis der analogen Kompression und der digitalen Expansion darstellt.
  • 4 stellt die Leistungsverbesserung für ein Kommunikationssystem durch einen Vergleich zwischen ADGC und herkömmlicher AGC dar.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • 1 zeigt eine automatische geschlossene Verstärkungsregelungs-(AGC-)Schaltung 10, in der analoge Eingänge für gleichphasige (I-) und Quadratur-(Q-)Signale jeweils an Verstärker 12 und 14 angelegt werden. Ihre Ausgänge erfahren eine Analog-Digital-Wandlung durch A/D-Wandler 16, 18, die in der Figur als (z. B. 6-Bit-)A/D-Wandler gezeigt sind, die I- und Q-Ausgaben jeweils bei 16a und 18a bereitstellen.
  • Die Ausgaben der A/D-Wandler 16 und 18 werden jeweils an die Schaltung 20 angelegt, um eine Summe I2 + Q2 zu erhalten, die dann mit einem Referenzpegel in der Vergleichsschaltung 22 verglichen wird. Die Ausgabe der Vergleichsschaltung 22 wird durch einen Akkumulator 24 an einen Digital-Analog-Wandler (DAC) 26 angelegt und jeweils an die Verstärkungsregelungseingänge 12b, 14b der Verstärkungsregelungserstärker 12 und 14 angelegt.
  • Die durchweg digitale Verstärkungsregelungs-(ADGC-)Vorrichtung 30 der vorliegenden Erfindung vermeidet einige der Anforderungen, die mit dem Wesen der vorstehend beschriebenen AGC-Schaltungsanordnung mit geschlossener Regelschleife verbunden sind, und erfüllt die restlichen Anforderungen ohne zu viele Schwierigkeiten. Die vorliegende Erfindung verwendet ein Analog-Digital-Wandlungsverfahren, das die Anzahl wirksamer ADC-Bits durch Komprimieren des analogen Basisband-Eingangssignals unter Verwendung eines analogen Kompressors, z. B. einer logarithmischen Schaltungsanordnung, erhöht. Der analoge Kompressor ist eine nichtlineare Vorrichtung, wobei die Verstärkung umgekehrt proportional zu dem Eingangssignal ist. Dies vergrößert den dynamischen Bereich des analogen Eingangssignals.
  • Nachdem das komprimierte analoge Signal in ein digitales Signal umgewandelt ist, wird ein digitaler Expander, z. B. ein antilogarithmisches Verfahren oder eine Nachschlagtabelle (LUT) verwendet, um das digitale Signal zurück in seinen ursprünglichen linearen Maßstab zu expandieren. Der digitale Expander ist eine nichtlineare Vorrichtung, bei der die Verstärkung proportional zum Eingangssignal ist. Die Wortgröße der Ausgabe des Expanders kann aufgrund des Wesens der Funktionalität der meisten Expander größer als die Eingangswortgröße sein. Um die Wortgröße des digitalen Signals für das Zurücksetzen des Empfängers zu verringern, kann ein Normierungsmechanismus angewendet werden, der ein automatischer Pegelregelungsblock mit offener Regelschleife oder geschlossener Regelschleife sein kann.
  • 2 zeigt ein Blockschaltbild der ADGC-Vorrichtung 30 der vorliegenden Erfindung. Die ADGC-Vorrichtung verwendet logarithmische Verstärker 32, 34 zur logarithmischen Verstärkung der I- und Q-Signale, die dann an (z. B. 8-Bit-)Analog-Digital-Wandler 36, 38 weitergegeben werden und danach an antilogarithmische Nachschlagtabellen (LUTs) 40 und 42 weitergegeben werden, um das digitale Signal zu expandieren, und dann anschließend an ein Tiefpaßfilter (z. B. Root Raised Cosine mit infiniter Impulsantwort (RRC + IIR-)Filter) 44, 46 weitergeben werden, von denen jedes als ein Interpolator verwendet wird.
  • Die Ausgaben der Filter 44 und 46 werden an die Schaltungsanordnung 48 angelegt, die die Quadratwurzel der Summe von I2 und Q2 bestimmt. Die Ausgabe der Schaltungsanordnung 48 wird an die Schaltungsanordnung 50 angelegt, welche die gemittelten kombinierten Leistungsmessungen sowohl von den I- als auch Q-Kanälen bestimmt, bevor die Anzahl von Bits des digitalen Signals verringert wird. Die Schaltungsanordnung 50 verwendet die Gleichung 1, um die gemittelte kombinierte Leistung mit einem blockweisen Schema wie folgt zu bestimmen:
    Figure 00070001
    wobei n die Größe des Blocks ist und si die i-te Abtastung der Ausgabe von 50 innerhalb des Blocks ist. Die Ausgaben der Filter 44 und 46 werden von Verzögerungsschaltungen 52 und 54 mit n Abtastungen verzögert, um die Zeitsteuerung zwischen den Ausgaben der Filter 44 und 46 zu synchronisieren, um den Abschluss der von den Schaltungen 48, 50 und 56 ausgeführten Funktionen zu ermöglichen. Als ein Ergebnis sind die Ausgaben von 58 und 60 jeweils
    Figure 00070002
    wobei Ik und Qk für k = 1, ..., n jeweils n abtastverzögerte Ausgaben von 44 und 46 sind.
  • Gemäß der vorliegenden Erfindung ist ein momentaner dynamischer Bereich von 70 dB leicht erreichbar. Zusätzliche 20 bis 30 dB können erhalten werde, indem der rauscharme Verstärker LNA ein- oder ausgeschaltet wird. Die ADGC-Vorrichtung 30 benötigt keine Verstärkungsregelung im Funk, wodurch sie Kosten- und Einfachheitsvorteile bereitstellt. Eine große momentane Leistungsschwankung kann von der ADGC-Vorrichtung 30 leicht unterstützt werden. Die ADGC-Vorrichtung 30 stellt auch eine gute Unterstützung für die Hochgeschwindigkeits-Abwärtsstrecke und die Paketübertragung bereit. Da die ADGC-Vorrichtung 30 der vorliegenden Erfindung eine offene Regelschleife ist, gibt es außerdem keine Stabilitätsprobleme, keine Einschwingzeit und kein Überschwingen. Die ADGC 30 braucht kein Wissen über die Zeitsteuerung des Signals haben, was bei der Zellensuche, Codeerfassung und dem Frequenzkorrekturbetrieb in einem System, das TDD-Technologie verwendet, sehr wichtig ist.
  • Die ADGC-Vorrichtung 30 stellt eine sehr schnelle Schwundkompensation bereit, ohne die Signaleinhüllende zu verzerren, was dazu beiträgt, die Probleme zu vermeiden, auf die man bei hohen Geschwindigkeiten und/oder hohen Datenraten trifft, ändert aber nicht die Einfügungsphase des Systems.
  • Das Ergebnis der analogen Kompression und der digitalen Expansion ist in 3 gezeigt. In dieser Figur stellt die Treppenkurve die Beziehung der Eingabe des analogen Kompressors und der Ausgabe des digitalen Expanders dar. Es ist klar, daß ein Signal mit kleiner Größe unter Verwendung eines analogen Kompressions- und digitalen Expansionsverfahrens mit einem sehr kleinen Quantisierungsschritt quantisiert werden kann. Dies wird ein sehr kleines Quantisierungsrauschen erzeugen und wird als Ergebnis die Leistung des Empfängers verbessern.
  • Um die Leistungsverbesserung für ein Kommunikationssystem zu beobachten, wird unter Verwendung einer TDD-Abwärtsstrecken-Simulationsprüfanlage mit idealem Mehrbenutzerdetektor und einem zusätzlichen weißen Gaußschen Rauschkanal ein Vergleich zwischen der ADGC-Vorrichtung 30 der vorliegenden Erfindung und einer herkömmlichen AGC-Schaltung durchgeführt. Das Simulationsergebnis ist in 4 gezeigt. In dieser Prüfanlage erfährt das Eingangssignal von Schlitz zu Schlitz eine 20 dB-Leistungsschwankung. Hier erkennen wir, daß die ADGC-Vorrichtung 30 der vorliegenden Erfindung die Systemleistung bei einer Blockfehlerrate (BLER) = 0,01 um nahezu 2 dB verbessert.

Claims (8)

  1. Verstärkungssteuerung (30), die dadurch gekennzeichnet ist, daß sie aufweist: einen ersten analogen Kompressor (32) zum Komprimieren eines gleichphasigen Signals I in ein komprimiertes analoges I-Signal; einen ersten Analog-Digital-Wandler, A/D-Wandler, (36) zum Umwandeln des komprimierten analogen I-Signals in ein komprimiertes digitales I-Signal; einen ersten Expander (40) zum Expandieren des komprimierten digitalen I-Signals zurück in einen ursprünglichen linearen Maßstab; ein erstes Tiefpaßfilter (44) zum Erzeugen eines gefilterten digitalen I-Signals basierend auf einem expandierten digitalen I-Signal, das von dem ersten Expander ausgegeben wird; einen zweiten analogen Kompressor (34) zum Komprimieren eines Quadratursignals Q in ein komprimiertes analoges Q-Signal; einen zweiten A/D-Wandler (38) zum Umwandeln des komprimierten analogen Q-Signals in ein komprimiertes digitales Q-Signal; einen zweiten Expander (42) zum Expandieren des komprimierten digitalen Q-Signals zurück in einen ursprünglichen linearen Maßstab; ein zweites Tiefpaßfilter (46) zum Erzeugen eines gefilterten digitalen Q-Signals basierend auf einem expandierten Q-Signal, das von dem zweiten Expander ausgegeben wird; eine erste Schaltung (48) zum Erzeugen eines ersten Signals, das die kombinierte Signalstärke der gefilterten digitalen I- und Q-Signale anzeigt; eine zweite Schaltung (50) zum Empfangen des ersten Signals und Erzeugen eines zweiten Signals, das die mittlere kombinierte Signalstärke der gefilterten digitalen I- und Q-Signale anzeigt; eine dritte Schaltung (56) zum Empfangen des zweiten Signals und Erzeugen eines dritten Signals, das das Inverse der mittleren kombinierten Signalstärke der gefilterten digitalen I- und Q-Signale anzeigt; eine erste Verzögerungsschaltung (52) zum Erzeugen eines verzögerten gefilterten I-Signals basierend auf dem gefilterten digitalen I-Signal; eine zweite Verzögerungsschaltung (54) zum Erzeugen eines verzögerten gefilterten Q-Signals basierend auf dem gefilterten digitalen Q-Signal; einen ersten Multiplizierer (58) mit einem ersten Eingang, der elektrisch mit einem Ausgang der ersten Verzögerungsschaltung (52) verbunden ist, und einem zweiten Eingang, der elektrisch mit einem Ausgang der dritten Schaltung (56) verbunden ist, wobei der erste Multiplizierer (58) einen ersten Wert ausgibt, der im wesentlichen gleich dem verzögerten gefilterten I-Signal, geteilt durch die gemittelte kombinierte Signalstärke der gefilterten digitalen I- und Q-Signale ist; und einen zweiten Multiplizierer (60) mit einem ersten Eingang, der elektrisch mit einem Ausgang der zweiten Verzögerungsschaltung (54) verbunden ist, und einem zweiten Eingang, der elektrisch mit dem Ausgang der dritten Schaltung (56) verbunden ist, wobei der zweite Multiplizierer (60) einen zweiten Wert ausgibt, der im wesentlichen gleich dem verzögerten gefilterten Q-Signal, geteilt durch die gemittelte kombinierte Signalstärke der gefilterten digitalen I- und Q-Signale ist.
  2. Verstärkungssteuerung (30) nach Anspruch 1, wobei die ersten und zweiten analogen Kompressoren (32, 34) logarithmische Verstärker sind.
  3. Verstärkungssteuerung (30) nach einem der Ansprüche 1 oder 2, wobei die ersten und zweiten Expander (40, 42) antilogarithmische Verweistabellen (LTUs) sind.
  4. Verstärkungssteuerung (30) nach einem der Ansprüche 1–3, wobei jedes der ersten und zweiten Tiefpaßfilter (44, 46) ein Root Raised Cosine(RRC-)Filter ist.
  5. Verstärkungssteuerung (30) nach einem der Ansprüche 1–4, wobei jedes der ersten und zweiten Tiefpaßfilter (44, 46) ein Filter mit infiniter Impulsantwort (IIR-Filter) ist.
  6. Verstärkungsteuerungsverfahren, das in einem Kommunikationssystem verwendet wird, wobei das Verfahren dadurch gekennzeichnet ist, daß es die folgenden Schritte aufweist: Komprimieren eines gleichphasigen Signals I in ein komprimiertes analoges I-Signal; Umwandeln des komprimierten analogen I-Signals in ein komprimiertes digitales I-Signal; Erzeugen eines expandierten digitalen I-Signals durch Expandieren des komprimierten digitalen I-Signals zurück in einen ursprünglichen linearen Maßstab; Erzeugen eines gefilterten digitalen I-Signals durch Filtern des expandierten digitalen I-Signals; Komprimieren eines Quadratursignals Q in ein komprimiertes analoges Q-Signal; Umwandeln des komprimierten analogen Q-Signals in ein komprimiertes digitales Q-Signal; Erzeugen eines expandierten digitalen Q-Signals durch Expandieren des komprimierten digitalen Q-Signals zurück in einen ursprünglichen linearen Maßstab; Erzeugen eines gefilterten digitalen Q-Signals durch Filtern des expandierten Q-Signals; Erzeugen eines ersten Signals, das die kombinierte Signalstärke der gefilterten digitalen I- und Q-Signale anzeigt; Verwenden des ersten Signals zum Erzeugen eines zweiten Signals, das die mittlere kombinierte Signalstärke der gefilterten digitalen I- und Q-Signale anzeigt; Verwenden des zweiten Signals zum Erzeugen eines dritten Signals, das das Inverse der mittleren kombinierten Signalstärke der gefilterten digitalen I- und Q-Signale anzeigt; Erzeugen eines verzögerten gefilterten I-Signals durch Verzögern des gefilterten digitalen I-Signals; Erzeugen eines verzögerten gefilterten Q-Signals durch Verzögern des gefilterten digitalen Q-Signals; Multiplizieren des verzögerten gefilterten I-Signals mit dem Inversen der mittleren kombinierten Signalstärke der gefilterten digitalen I- und Q-Signale zum Erzeugen eines ersten Werts, der im wesentlichen gleich dem verzögerten I-Signal, geteilt durch die gemittelte kombinierte Signalstärke der gefilterten digitalen I- und Q-Signale ist; und Multiplizieren des verzögerten gefilterten Q-Signals mit dem Inversen der mittleren kombinierten Signalstärke der gefilterten digitalen I- und Q-Signale zum Erzeugen eines zweiten Werts, der im wesentlichen gleich dem verzögerten Q-Signal, geteilt durch die gemittelte kombinierte Signalstärke der gefilterten digitalen I- und Q-Signale ist.
  7. Verfahren nach Anspruch 6, wobei die I- und Q-Signale jeweils auf Basisband in die komprimierten analogen I- und Q-Signale logarithmisch komprimiert werden.
  8. Verfahren nach Anspruch 6, wobei die komprimierten digitalen I- und Q-Signale logarithmisch expandiert werden.
DE60319373T 2002-06-11 2003-06-05 Verfahren und system für durchweg digitale verstärkungsregelung Expired - Lifetime DE60319373T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US38812202P 2002-06-11 2002-06-11
US388122P 2002-06-11
US10/330,749 US7233624B2 (en) 2002-06-11 2002-12-27 Method and system for all digital gain control
US330749 2002-12-27
PCT/US2003/017857 WO2003104925A2 (en) 2002-06-11 2003-06-05 Method and system for all digital gain control

Publications (2)

Publication Number Publication Date
DE60319373D1 DE60319373D1 (de) 2008-04-10
DE60319373T2 true DE60319373T2 (de) 2009-02-19

Family

ID=29715005

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60319373T Expired - Lifetime DE60319373T2 (de) 2002-06-11 2003-06-05 Verfahren und system für durchweg digitale verstärkungsregelung

Country Status (14)

Country Link
US (4) US7233624B2 (de)
EP (1) EP1512237B1 (de)
JP (3) JP3987854B2 (de)
KR (3) KR100914700B1 (de)
CN (1) CN1669251A (de)
AT (1) ATE387765T1 (de)
AU (1) AU2003238924A1 (de)
CA (1) CA2488750A1 (de)
DE (1) DE60319373T2 (de)
ES (1) ES2301802T3 (de)
MX (1) MXPA04012483A (de)
NO (1) NO20045558L (de)
TW (4) TWI292655B (de)
WO (1) WO2003104925A2 (de)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895247B2 (en) * 2001-11-01 2005-05-17 Ericsson, Inc. System and method for obtaining optimum RF performance when co-siting cellular base stations
US7233624B2 (en) * 2002-06-11 2007-06-19 Interdigital Technology Corporation Method and system for all digital gain control
US7769108B1 (en) * 2004-12-17 2010-08-03 The United States Of America As Represented By The Secretary Of The Air Force Digital receiver instantaneous dynamic range enhancement
US8089854B2 (en) * 2007-04-03 2012-01-03 Qualcomm, Incorporated Companded transmit path for wireless communication
GB0723892D0 (en) * 2007-12-06 2008-01-16 Cambridge Silicon Radio Ltd Adaptive IQ alignment apparatus
CN101257319B (zh) * 2008-04-09 2011-07-20 浙江大学 一种全数字对数自动增益控制装置及方法
WO2010120768A2 (en) * 2009-04-13 2010-10-21 Viasat, Inc. Active hybrids for antenna systems
US10516219B2 (en) 2009-04-13 2019-12-24 Viasat, Inc. Multi-beam active phased array architecture with independent polarization control
US8693970B2 (en) 2009-04-13 2014-04-08 Viasat, Inc. Multi-beam active phased array architecture with independant polarization control
US9112452B1 (en) 2009-07-14 2015-08-18 Rf Micro Devices, Inc. High-efficiency power supply for a modulated load
EP2561611B1 (de) 2010-04-19 2015-01-14 RF Micro Devices, Inc. Energieverwaltungssystem mit pseudo-hüllkurvenfolger
US8519788B2 (en) 2010-04-19 2013-08-27 Rf Micro Devices, Inc. Boost charge-pump with fractional ratio and offset loop for supply modulation
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
US8981848B2 (en) 2010-04-19 2015-03-17 Rf Micro Devices, Inc. Programmable delay circuitry
US8633766B2 (en) 2010-04-19 2014-01-21 Rf Micro Devices, Inc. Pseudo-envelope follower power management system with high frequency ripple current compensation
US9431974B2 (en) 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
US8571498B2 (en) 2010-08-25 2013-10-29 Rf Micro Devices, Inc. Multi-mode/multi-band power management system
US9954436B2 (en) 2010-09-29 2018-04-24 Qorvo Us, Inc. Single μC-buckboost converter with multiple regulated supply outputs
WO2012068260A1 (en) * 2010-11-16 2012-05-24 Rf Micro Devices, Inc. Digital gain multiplier for envelop tracking systems and corresponding method
US8588713B2 (en) 2011-01-10 2013-11-19 Rf Micro Devices, Inc. Power management system for multi-carriers transmitter
WO2012106437A1 (en) 2011-02-02 2012-08-09 Rf Micro Devices, Inc. Fast envelope system calibration
EP2673880B1 (de) 2011-02-07 2017-09-06 Qorvo US, Inc. Verfahren für gruppenverzögerungskalibrierung zur hüllkurvennachführung bei einem leistungsverstärker
US8624760B2 (en) 2011-02-07 2014-01-07 Rf Micro Devices, Inc. Apparatuses and methods for rate conversion and fractional delay calculation using a coefficient look up table
US9246460B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
EP2715945B1 (de) 2011-05-31 2017-02-01 Qorvo US, Inc. Robuster iq-empfänger auf basis von hf-verstärkungsmessungen
US9019011B2 (en) 2011-06-01 2015-04-28 Rf Micro Devices, Inc. Method of power amplifier calibration for an envelope tracking system
US8760228B2 (en) 2011-06-24 2014-06-24 Rf Micro Devices, Inc. Differential power management and power amplifier architecture
US8952710B2 (en) 2011-07-15 2015-02-10 Rf Micro Devices, Inc. Pulsed behavior modeling with steady state average conditions
US8626091B2 (en) 2011-07-15 2014-01-07 Rf Micro Devices, Inc. Envelope tracking with variable compression
WO2013012787A2 (en) 2011-07-15 2013-01-24 Rf Micro Devices, Inc. Modified switching ripple for envelope tracking system
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
US8624576B2 (en) 2011-08-17 2014-01-07 Rf Micro Devices, Inc. Charge-pump system for providing independent voltages
WO2013033700A1 (en) 2011-09-02 2013-03-07 Rf Micro Devices, Inc. Split vcc and common vcc power management architecture for envelope tracking
US8957728B2 (en) 2011-10-06 2015-02-17 Rf Micro Devices, Inc. Combined filter and transconductance amplifier
CN103959189B (zh) 2011-10-26 2015-12-23 射频小型装置公司 基于电感的并行放大器相位补偿
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
US9024688B2 (en) 2011-10-26 2015-05-05 Rf Micro Devices, Inc. Dual parallel amplifier based DC-DC converter
CN103988406B (zh) 2011-10-26 2017-03-01 Qorvo美国公司 射频(rf)开关转换器以及使用rf开关转换器的rf放大装置
US8699626B2 (en) 2011-11-29 2014-04-15 Viasat, Inc. General purpose hybrid
US8975959B2 (en) 2011-11-30 2015-03-10 Rf Micro Devices, Inc. Monotonic conversion of RF power amplifier calibration data
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US8947161B2 (en) 2011-12-01 2015-02-03 Rf Micro Devices, Inc. Linear amplifier power supply modulation for envelope tracking
US9041364B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. RF power converter
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
US8981839B2 (en) 2012-06-11 2015-03-17 Rf Micro Devices, Inc. Power source multiplexer
CN104662792B (zh) 2012-07-26 2017-08-08 Qorvo美国公司 用于包络跟踪的可编程rf陷波滤波器
US9225231B2 (en) 2012-09-14 2015-12-29 Rf Micro Devices, Inc. Open loop ripple cancellation circuit in a DC-DC converter
US9197256B2 (en) 2012-10-08 2015-11-24 Rf Micro Devices, Inc. Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal
WO2014062902A1 (en) 2012-10-18 2014-04-24 Rf Micro Devices, Inc Transitioning from envelope tracking to average power tracking
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
US9929696B2 (en) 2013-01-24 2018-03-27 Qorvo Us, Inc. Communications based adjustments of an offset capacitive voltage
US9178472B2 (en) 2013-02-08 2015-11-03 Rf Micro Devices, Inc. Bi-directional power supply signal based linear amplifier
US9197162B2 (en) 2013-03-14 2015-11-24 Rf Micro Devices, Inc. Envelope tracking power supply voltage dynamic range reduction
US9203353B2 (en) 2013-03-14 2015-12-01 Rf Micro Devices, Inc. Noise conversion gain limited RF power amplifier
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
CN104954032B (zh) * 2015-05-22 2018-01-26 豪威科技(上海)有限公司 无线接收机及其使用方法
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US9948240B2 (en) 2015-07-01 2018-04-17 Qorvo Us, Inc. Dual-output asynchronous power converter circuitry
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
US10542443B2 (en) * 2017-10-27 2020-01-21 Keysight Technologies, Inc. Methods, systems, and computer readable media for testing long term evolution (LTE) air interface device using emulated noise in unassigned resource blocks (RBs)
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit
US11089495B2 (en) 2019-07-11 2021-08-10 Keysight Technologies, Inc. Methods, systems, and computer readable media for testing radio access network nodes by emulating band-limited radio frequency (RF) and numerology-capable UEs in a wideband 5G network
CN111030713A (zh) * 2019-10-30 2020-04-17 创达特(苏州)科技有限责任公司 一种抗瞬态脉冲干扰装置及方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132985A (en) 1972-08-03 1979-01-02 Minolta Camera Kabushiki Kaisha Automatic control device for cameras
SE388747B (sv) 1975-08-04 1976-10-11 Hartmut Traunmuller Sett att presentera ur en elektroakustisk signal utvunnen information for dova, samt anordning for utforande av settet
US4124773A (en) 1976-11-26 1978-11-07 Robin Elkins Audio storage and distribution system
US4189625A (en) * 1978-03-13 1980-02-19 Strandberg Terry W Method and apparatus for processing dual frequency digital information signals
US4250470A (en) 1978-06-28 1981-02-10 Communications Satellite Corporation Syllabic compander with logarithmic chain
EP0310769B1 (de) 1987-10-06 1993-08-18 PEICOM sound systems GmbH Verfahren und Anordnung zur Verarbeitung von Signalen, die von einem Speichermedium mit (dynamik-)komprimiert aufgezeichneten Analog(Ton-) Signalen abgetastet werden
US5287556A (en) * 1990-09-28 1994-02-15 Motorola, Inc. Interference reduction using an adaptive receiver filter, signal strength, and BER sensing
JPH0575655A (ja) * 1991-09-13 1993-03-26 Sony Corp データ再生装置
JP3241098B2 (ja) 1992-06-12 2001-12-25 株式会社東芝 多方式対応の受信装置
TW234229B (de) 1992-10-26 1994-11-11 Philips Electronics Nv
EP0595406A1 (de) 1992-10-26 1994-05-04 Koninklijke Philips Electronics N.V. Funkgerät mit Signalkompression
JPH06164390A (ja) 1992-11-24 1994-06-10 Roland Corp 圧縮伸張装置
JPH06244888A (ja) * 1993-02-12 1994-09-02 Fujitsu Ltd Qam復調器
US5446761A (en) 1993-06-11 1995-08-29 Motorola, Inc. Decoder circuit for phase modulated signals
DE69533540T2 (de) * 1994-07-29 2005-11-17 Qualcomm, Inc., San Diego Verfahren und gerät zum ausführen der kodeerfassung in einem cdma übertragungssystem
US5572452A (en) * 1995-02-03 1996-11-05 Telefonaktiebolaget Lm Ericsson Filter with feed-forward AGC
JP3087627B2 (ja) 1995-09-30 2000-09-11 日本電気株式会社 復調装置
JP3955965B2 (ja) 1999-02-15 2007-08-08 株式会社ケンウッド 広帯域ディジタル受信機
US6577262B1 (en) * 1999-12-22 2003-06-10 Koninklijke Philips Electronics N.V. Compander for power control in a ballast
US6459889B1 (en) * 2000-02-29 2002-10-01 Motorola, Inc. DC offset correction loop for radio receiver
JP4379658B2 (ja) * 2000-06-20 2009-12-09 パナソニック株式会社 受信装置
JP2002094424A (ja) * 2000-09-19 2002-03-29 Nec Corp 受信装置
JP3518743B2 (ja) * 2000-10-05 2004-04-12 日本電気株式会社 多値ディジタル復調システム
JP3695316B2 (ja) * 2000-11-24 2005-09-14 株式会社日本自動車部品総合研究所 スペクトラム拡散受信機の相関検出器
US20030002578A1 (en) * 2000-12-11 2003-01-02 Ikuo Tsukagoshi System and method for timeshifting the encoding/decoding of audio/visual signals in real-time
US20030002576A1 (en) * 2001-06-29 2003-01-02 Whitehead David E. Apparatus and method for compression of data in protection and control communications between protective relays in a power system
US6510188B1 (en) * 2001-07-26 2003-01-21 Wideband Computers, Inc. All digital automatic gain control circuit
US7013117B2 (en) * 2002-03-25 2006-03-14 Broadcom Corporation Analog power detection for gain control operations
US7233624B2 (en) * 2002-06-11 2007-06-19 Interdigital Technology Corporation Method and system for all digital gain control

Also Published As

Publication number Publication date
JP3987854B2 (ja) 2007-10-10
TWI369071B (en) 2012-07-21
WO2003104925A3 (en) 2004-02-26
JP2005530385A (ja) 2005-10-06
US7532671B2 (en) 2009-05-12
KR20070114231A (ko) 2007-11-29
KR100914700B1 (ko) 2009-08-28
US20090190699A1 (en) 2009-07-30
CA2488750A1 (en) 2003-12-18
US8098742B2 (en) 2012-01-17
TW201021440A (en) 2010-06-01
KR20050096199A (ko) 2005-10-05
TWI292655B (en) 2008-01-11
KR20050010873A (ko) 2005-01-28
AU2003238924A8 (en) 2003-12-22
TW200501589A (en) 2005-01-01
KR100768054B1 (ko) 2007-10-18
JP2006060858A (ja) 2006-03-02
ATE387765T1 (de) 2008-03-15
TWI393359B (zh) 2013-04-11
TW200715705A (en) 2007-04-16
ES2301802T3 (es) 2008-07-01
EP1512237A2 (de) 2005-03-09
MXPA04012483A (es) 2005-02-17
TW200401500A (en) 2004-01-16
US20030228853A1 (en) 2003-12-11
US20080240259A1 (en) 2008-10-02
US20070206684A1 (en) 2007-09-06
KR100998544B1 (ko) 2010-12-07
NO20045558L (no) 2004-12-20
TWI313976B (en) 2009-08-21
DE60319373D1 (de) 2008-04-10
JP4227129B2 (ja) 2009-02-18
AU2003238924A1 (en) 2003-12-22
US7391814B2 (en) 2008-06-24
CN1669251A (zh) 2005-09-14
JP2007295620A (ja) 2007-11-08
EP1512237A4 (de) 2005-11-30
WO2003104925A2 (en) 2003-12-18
EP1512237B1 (de) 2008-02-27
US7233624B2 (en) 2007-06-19

Similar Documents

Publication Publication Date Title
DE60319373T2 (de) Verfahren und system für durchweg digitale verstärkungsregelung
DE69928934T2 (de) Verfahren und gerät zur korrektur des gleichspannungsversatzes in digital-analog-wandlern
DE19852778C2 (de) D/A-Wandlervorrichtung
DE69818916T2 (de) Verfahren zur Abtastung, Abwärtswandlung, und Digitalisierung eines Bandpass-Signals mit Hilfe eines digitalen Prädiktionscodierers
DE3315519C2 (de)
DE19835418B4 (de) Nachrichtenübermittlungsvorrichtung für digitale Nachrichtenübermittlung
DE112009000150T5 (de) Verfahren und Vorrichtung zur Übersprechkompensation
EP1813026A2 (de) Sender und empfänger für ein drahtloses audio-übertragungssystem
DE60124809T2 (de) Digitaler Empfänger
DE10296941T5 (de) Verfahren und Vorrichtung zur Korrektur der Signalverzerrung
DE69735252T2 (de) Demodulator
DE60022701T2 (de) Anordnung zur Ausgleichung der Nichtlinearität eines A/D Wandlers
EP0530912B1 (de) Funkempfänger mit analoger Dynamikkompression und digitaler Expandierung
EP1869765B1 (de) Kompandersystem
EP1568127B1 (de) Verstärkeranordnung, empfänger mit der verstärkeranordnung und verfahren zum betrieb eines programmierbaren verstärkers
DE102015200961B4 (de) Digitales Drahtlos-Audioübertragungssystem mit optimierter Dynamik
DE19626599A1 (de) Schaltungsanordnung zur Verstärkungsregelung
DE2718631B2 (de) Verfahren zur digitalen Übertragung von qualitativ hochwertigen Tonsignalen
EP1940053B1 (de) Vorrichtung und Verfahren zur Verstärkungsregelung
AT384128B (de) Analog/digital-umsetzsystem
EP0751654A2 (de) Rhamensynchronisierung, insbesondere für Mehrträgermodulationssignale
EP3605846A1 (de) Verfahren und schaltungsanordnung zur analog/digitalwandlung elektrischer signale
DE1118833B (de) Vorrichtung zur Dynamikexpansion von in der Amplitude komprimierten Informationssignalen
DE949667C (de) Verfahren zur Amplitudenmodulation mit veraenderlichem Traegerwert
EP1397867A1 (de) Verfahren und vorrichtung zur unterdrückung von grenzzyklen bei noise-shaping-filtern

Legal Events

Date Code Title Description
8364 No opposition during term of opposition