JP2007295620A - Ａｄｇｃ方法及びシステム - Google Patents

Abstract

【課題】入力信号を広範囲で高分解能でアナログデジタル変換する。
【解決手段】ＡＧＤＣデバイス３０は、閉ループＡＧＣ回路の性質に関連する要件を回避し、残りの要件をそれほどの困難を伴わずに満たすものであって、ＡＧＤＣデバイス３０において、対数回路３４を使用して、ベースバンドの入力アナログ信号が圧縮され、有効なＡＤＣビット数を増大させるアナログデジタル変換方法が使用される。この圧縮されたアナログ信号がデジタル信号に変換された後に、デジタルアンチログ処理またはＬＵＴ４２を使用してこのデジタル信号を伸張して元のリニアスケールに戻す。アンチログ処理の出力のワードサイズは、アンチログ関数の性質によってその入力ワードサイズよりも大きい。デジタル信号のワードサイズを小さくするため、開ループ正規化技法を適用することができる。
【選択図】図２

Description

本発明は、ワイヤレス通信の分野に関する。特に、本発明は、ＡＤＧＣ（all digital gain control）アーキテクチャに関する。

ほとんどのワイヤレス通信システムにおいては、有用な情報を一連のデジタル処理によってリカバーするため、レシーバにおいて、ベースバンド信号がアナログフォーマットからデジタルフォーマットへ変換される。この変換を行う装置としては通常のＡＤＣ（analog-to-digital converter）がある。ＡＤＣの最も重要な仕様の１つが、出力ビット数である。一般に、このＡＤＣの有する出力ビット数が多くなればなるほど、このＡＤＣのサポートすることができる入力信号のダイナミックレンジが大きくなる。しかし、このようにすると、ＡＤＣがより高価になり、同様に、他のレシーバコンポーネントも高価になってしまう。出力ビット数が所定のものである場合において、仮にこの入力信号パワーがあまりにも大きすぎる場合には、このＡＤＣの出力が飽サムしてしまうこともある。他方、仮にこの入力信号パワーが小さすぎる場合には、この入力信号の量子化が極度に行われることになる。これらいずれの場合においても、このレシーバでリカバーすべき情報が失われることもある。この問題を解決するための一般的なアプローチは、このＡＤＣの前段に、ダイナミックに調整可能なゲイン増幅器を設けることであり、これにより、このＡＤＣの入力信号を所望のレベルに維持することができる。典型的には、この調整可能なゲインは閉ループメカニズムを用いて制御される。この閉ループメカニズムは、図１に示すが、ＡＧＣ（automatic gain control）とも呼ばれる。

ＡＧＣの使用に際しては、実際には、いくつかの要件を考慮する必要がある。ＡＧＣは、チャネル損失変動を補償できるだけの速さがあればよいが、信号包絡線を歪ませないだけの速さが必要である。ＡＧＣは、（このデローテーションループ（de-rotation loop）が過負荷にならないようにするため）このレディオ（radio）の挿入フェーズ（insertion phase）を変更しないほうがよい。ＡＧＣは、線形応答（ｄＢ／ボルト）したほうがよい。ＡＧＣは閉ループの制御システムであるから、安定性と、セトリング時間と、オーバシュートとに対する懸念があり、同様に、考慮すべき他の設計上の課題がある。ＡＧＣは、モデムとの間にコントロールラインを必要とし、しばしばＤＡＣ（digital-to-analog converter）を追加する必要がある。ＴＤＤ（time division duplex）モードとＴＤＭＡ（Time Division Multiple Access）モードとにおいては、ＡＧＣは、受信パワーが今までになく大きくなったとき、レディオゲイン（radio gain）を非常に高速に再調整する必要がある。ＡＧＣでは、ゲイン制御を有する特定のレディオアーキテクチャが必要であるから、コストとパワー消費が増加する。特に大きなジャマー（jammer）が存在する場合には、ＡＧＣにおいては、ＮＦとＩＰ３との間に設計上のトレードオフも存在する。ＩＰ３は３次インターセプトポイントである。ＮＦはノイズ指数である。ダウンコンバータ（復調器）の前段のゲインが高くなればなるほど、このＮＦはさらに良好（さらに小さく）なるが、このＩＰ３も低下してしまう（これは良くない）。実際には、上記要件の中には要件を満たすには困難なものもある。トレードオフが必要であるが、そうするとシステムレベルの性能が欠けてしまうことになる。

本発明によれば、ベースバンドの入力アナログ信号が圧縮され、対数技法が採用され、この圧縮された信号がデジタルフォーマットに変換され、得られたデジタル信号が、アンチログ技法を用いて、元のリニアスケールに伸張され、これにより、現行技術の問題が解消される。この伸張されたデジタル信号のワードサイズは、正規化技法により小さくすることができる。

図１は、同相（Ｉ）信号および直交（Ｑ）信号のアナログ入力がそれぞれ増幅器１２および１４に印加される従来技術の閉ループＡＧＣ回路１０を示すものである。これらの出力は、図１に（例えば、６ビット）ＡＤＣ（analog-to-digital converter）として示されているＡＤＣ１６、１８により、アナログデジタル変換され、それぞれ、１６ａおよび１８ａから、Ｉ出力およびＱ出力が供給される。

これらＡＤＣ１６、１８の出力を、回路２０に供給し、Ｉ２＋Ｑ２のサム（sum）を取得し、ついで、このサムを、比較回路２２において基準レベルと比較する。比較回路２２の出力は、アキュムレータ２４を介して、ＤＡＣ（digital-to-analog converter）２６に供給され、それぞれゲイン制御増幅器１２、１４のゲイン制御入力端子１２ｂ、１４ｂに供給される。

本発明に係るＡＤＧＣ（all digital gain control）デバイス３０によれば、上述した閉ループＡＧＣ回路の性質に関連する要件の幾つかを必要とせず、しかもそれほど困難をともなわずに残りの要件が満たされる。本発明では、アナログ圧縮器、例えば対数回路を用いてこのベースバンド入力アナログ信号を圧縮することにより有効なＡＤＣビット数を増大させるアナログデジタル（analog-to-digital）変換方法を採用している。このアナログ圧縮器は、そのゲインがこの入力信号に逆比例する非線形デバイスである。このため、このアナログ入力信号のダイナミックレンジが増大する。

この圧縮されたアナログ信号がデジタル信号に変換された後においては、このデジタル信号を元のリニアスケールに伸張するため、デジタル伸張器、例えばアンチログ処理またはＬＵＴ（look-up table）が使用される。このデジタル伸張器は、そのゲインがその入力信号に比例する非線形デバイスである。この伸張器の出力のワードサイズは、ほとんどの伸張器の機能の性質によってその入力ワードサイズよりも大きくなることもある。このレシーバをリセットするためのデジタル信号のワードサイズを小さくするため、正規化メカニズムを適用することができる。この正規化メカニズムは、開ループか、又は閉ループの自動レベル制御ブロック、とすることができる。

図２は本発明に係るＡＤＧＣデバイス３０のブロック図を示す。このＡＤＧＣデバイス３０は、ログアンプ３２、３４（すなわち、第１のアナログ圧縮器３２及び第２のアナログ圧縮器３４）を使用してこのＩ信号およびＱ信号の対数増幅を行い、これらの信号は、圧縮されて、（例えば、６ビット）ＡＤＣ３６、３８に渡され、その後、アンチログＬＵＴ４０、４２（すなわち、第１の伸張器４０及び第２の伸張器４２）に渡され、このデジタル信号が伸張され、その後、ローパスフィルタ（例えば、それぞれが補間器（interpolator）として使用される、ＲＲＣ（root-raised cosine）ＩＩＲ（infinite impulse response）（ＲＲＣ＋ＩＩＲ）フィルタ４４、４６）に渡される。

フィルタ４４、４６の出力は、ＩチャネルとＱチャネルの合成信号強度を決定する回路４８に供給される。ＩチャネルとＱチャネルの合成信号強度は回路４８から回路５０への出力であり、この回路５０においては、ＩチャネルとＱチャネルの両方からの合成信号強度の測定値の平均値が決定されてはじめて、当該デジタル信号のビット数が低減される。回路５０は、式（１）を使用してブロックごとのスキームを用いて合成信号強度の平均値Ｘを決定する。

ここに、ｎはこのブロックサイズであり、Ｓ_ｋはＩ_ｋ ^２とＱ_ｋ ^２の合計の平方根であり、Ｉ_ｋとＱ_ｋ（ｋ＝１，・・・，ｎ）はそれぞれフィルタ４４とフィルタ４６のｎサンプル出力である。フィルタ４４の出力とフィルタ４６の出力とのタイミングを同期させて、回路４８、５０および５６を含む正規化回路による機能が正常終了することができるようにするため、フィルタ４４および４６の出力は、ｎ個のサンプルを用いて遅延回路５２および５４によって遅延される。その結果、乗算器５８の出力は式（２）のようになり、乗算器６０の出力は式（３）のようになる。

ここに、Ｉ_ｋとＱ_ｋ（ｋ＝１，・・・，ｎ）は、それぞれフィルタ４４および４６のｎサンプル出力であり、Ｘは式（１）によって定義される。

本発明によれば、７０ｄＢの瞬間ダイナミックレンジを簡単に得ることができる。ＬＮＡをオンまたはオフに切り換えることによって、追加の２０ｄＢから３０ｄＢを取得することができる。このＡＧＤＣデバイス３０では、レディオ（radio）においてゲイン制御は必要でなく、これによりコストおよび簡便性の点で利益がもたらされる。このＡＤＧＣデバイス３０によって大きな瞬間パワー変動を簡単にサポートすることができる。このＡＤＧＣデバイス３０では、高速のダウンリンクおよびパケット伝送のための良好なサポートも提供される。さらに、本発明のＡＤＧＣデバイス３０が開ループであるので、安定性の問題も、セトリング時間も、オーバシュートも存在しない。ＡＤＧＣ３０では、この信号のタイミングについての知識を必要とせず、このことは、ＴＤＤ技法を使用したシステム中のセル探索、コード獲得、および周波数補正モードにおいて非常に重要である。

このＡＤＧＣデバイス３０では、この信号包絡線を歪ませずに非常に高速にフェーディング補償され、高速および／または高データ転送速度に伴う問題を解消できるが、このシステムの挿入位相は変化しない。

アナログ圧縮およびデジタル伸張した結果を図３に示す。図３において階段状の曲線は、このアナログ圧縮器の入力とデジタル伸張器の出力の関係を示す。アナログ圧縮技法およびデジタル伸張技法を使用すれば、小さな信号を、非常に小さな量子化ステップを用いて量子化できることは明らかである。これによって、量子化ノイズが非常に小さくなるため、このレシーバの性能が改善されることになる。

通信システムの性能の改善を観察するため、本発明に係るＡＤＧＣデバイス３０と、慣用のＡＧＣ回路との比較が、理想的なマルチユーザ検出器と追加のガウシアンホワイトノイズチャネルとを用いたＴＤＤダウンリンクシミュレーションテストベンチを使用して、行われる。このシミュレーションの結果を図４に示す。このテストベンチにおいては、この入力信号は、２０ｄＢのスロットごとに、パワー変動がある。本発明に係るＡＤＧＣデバイス３０は、ブロックエラーレート（ＢＬＥＲ）＝０．０１において、このシステム性能がほぼ２ｄＢだけ改善される、ことが分かる。

従来技術に係る閉ループＡＧＣのブロック図である。 真のログアンプを圧縮器として使用し、アンチログＬＵＴを伸張器として使用したＡＤＧＣのブロック図である。 アナログ圧縮とデジタル伸張の結果を示すグラフである。 ＡＤＧＣと慣用のＡＧＣとを比較することにより通信システム性能の改善を示す図である。

Claims (15)

1. （ａ）フィルタリングされた同相（Ｉ）信号を生成するように構成された第１のローパスフィルタ（４４）と、
   （ｂ）フィルタリングされた直交（Ｑ）信号を生成するように構成された第２のローパスフィルタ（４６）と、
   （ｃ）前記第１及び第２のローパスフィルタ（４４、４６）の出力端に結合された正規化回路と
   を備えたゲインコントローラであって、
   前記正規化回路は、
   前記Ｉ信号及びＱ信号の合成信号強度を決定する回路（４８）と、
   前記回路（４８）に結合され、前記Ｉ信号及びＱ信号の両方からの合成信号強度の測定値の平均値を出力する回路（５０）と、
   前記回路（５０）に結合され、前記合成信号強度の測定値の平均値の逆数を出力する回路（５６）と
   を含むことを特徴とするゲインコントローラ。
2. （ｄ）前記Ｉ信号を圧縮されたアナログＩ信号に圧縮する第１のアナログ圧縮器（３２）と、
   （ｅ）前記第１のアナログ圧縮器（３２）の出力端に電気的に結合され、前記圧縮されたアナログＩ信号を圧縮されたデジタルＩ信号に変換する第１のアナログデジタル（Ａ／Ｄ）変換器（３６）と、
   （ｆ）前記第１のアナログデジタル（Ａ／Ｄ）変換器（３６）の出力端および前記第１のローパスフィルタ（４４）の入力端に電気的に結合され、前記圧縮されたデジタルＩ信号を伸張して元のリニアスケールに戻すように構成された第１の伸張器（４０）と、
   （ｇ）前記Ｑ信号を圧縮されたアナログＱ信号に圧縮する第２のアナログ圧縮器（３４）と、
   （ｈ）前記第２のアナログ圧縮器（３４）の出力端に電気的に結合され、前記圧縮されたアナログＱ信号を圧縮されたデジタルＱ信号に変換する第２のアナログデジタル（Ａ／Ｄ）変換器（３８）と、
   （ｉ）前記第２のアナログデジタル（Ａ／Ｄ）変換器（３８）の出力端および前記第２のローパスフィルタ（４６）の入力端に電気的に結合され、前記圧縮されたデジタルＱ信号を伸張して元のリニアスケールに戻すように構成された第２の伸張器（４２）と
   をさらに備えたことを特徴とする請求項１に記載のゲインコントローラ。
3. 前記第１の圧縮器及び前記第２の圧縮器（３０、３４）は対数増幅器であることを特徴とする請求項２に記載のゲインコントローラ。
4. 前記第１の伸張器及び前記第２の伸張器（４０、４２）はアンチログ・ルックアップテーブル（ＬＵＴ）であることを特徴とする請求項２に記載のゲインコントローラ。
5. 前記正規化回路（４８、５０、５６）はフィルタリングされたＩ信号及びＱ信号のワードサイズを減少させることを特徴とする請求項１に記載のゲインコントローラ。
6. 前記第１のローパスフィルタ及び前記第２のローパスフィルタ（４４、４６）のそれぞれはＲＲＣフィルタであることを特徴とする請求項１に記載のゲインコントローラ。
7. 前記第１のローパスフィルタ及び前記第２のローパスフィルタ（４４、４６）のそれぞれはＩＩＲフィルタであることを特徴とする請求項１に記載のゲインコントローラ。
8. （ｊ）前記第１のローパスフィルタ（４４）の出力端に電気的に結合され、フィルタリングされた遅延Ｉ信号を出力する第１の遅延回路（５２）と、
   （ｋ）前記第２のローパスフィルタ（４６）の出力端に電気的に結合され、フィルタリングされた遅延Ｑ信号を出力する第２の遅延回路（５４）と、
   （ｌ）前記第１の遅延回路（５２）の出力端に電気的に結合された第１の入力端と、前記フィルタリングされた遅延Ｉ信号のゲインを調整するために使用される前記正規化回路（４８、５０、５６）の出力端に電気的に結合された第２の入力端とを有し、前記フィルタリングされたＩ信号及びＱ信号の合成信号強度の平均値の逆数によって乗算された前記フィルタリングされた遅延Ｉ信号に実質的に等しい値を出力する第１の乗算器（５８）と、
   （ｍ）前記第２の遅延回路（５４）の出力端に電気的に結合された第１の入力端と、前記フィルタリングされた遅延Ｑ信号のゲインを調整するために使用される前記正規化回路（４８、５０、５６）の出力端に電気的に結合された第２の入力端とを有し、前記フィルタリングされたＩ信号及びＱ信号の合成信号強度の平均値の逆数によって乗算された前記フィルタリングされた遅延Ｑ信号に実質的に等しい値を出力する第２の乗算器（６０）と
   をさらに備えたことを特徴とする請求項２に記載のゲインコントローラ。
9. 同相（Ｉ）信号及び直交（Ｑ）信号の広範囲で高分解能なアナログデジタル変換をする通信システムにおいて使用されるゲインコントロール方法であって、
   前記方法は、
   （ａ）デジタルＩ信号をフィルタリングしてフィルタリングされたＩ信号を生成するステップと、
   （ｂ）デジタルＱ信号をフィルタリングしてフィルタリングされたＱ信号を生成するステップと、
   （ｃ）前記Ｉ信号および前記Ｑ信号の合成信号強度を決定するステップと、
   （ｄ）前記Ｉ信号および前記Ｑ信号の両方から合成信号強度の測定値の平均値を決定するステップと、
   （ｅ）前記合成信号強度の測定値の平均値の逆数を決定するステップと
   を備えることを特徴とする方法。
10. （ｆ）前記Ｉ信号を圧縮されたアナログＩ信号に圧縮するステップと、
    （ｇ）前記圧縮されたアナログＩ信号を圧縮されたデジタルＩ信号に変換するステップと、
    （ｈ）前記圧縮されたデジタルＩ信号を伸張して元のリニアスケールに戻すステップと、
    （ｉ）前記Ｑ信号を圧縮されたアナログＱ信号に圧縮するステップと、
    （ｊ）前記圧縮されたアナログＱ信号を圧縮されたデジタルＱ信号に変換するステップと、
    （ｋ）前記圧縮されたデジタルＱ信号を伸張して元のリニアスケールに戻すステップと
    をさらに備えることを特徴とする請求項９に記載の方法。
11. 前記Ｉ信号はベースバンド信号において圧縮されたアナログＩ信号になるように対数的に圧縮されることを特徴とする請求項１０に記載の方法。
12. 前記Ｑ信号はベースバンド信号において圧縮されたアナログＱ信号になるように対数的に圧縮されることを特徴とする請求項１０に記載の方法。
13. 前記圧縮されたデジタルＩ信号は対数的に伸張されることを特徴とする請求項１０に記載の方法。
14. 前記圧縮されたデジタルＱ信号は対数的に伸張されることを特徴とする請求項１０に記載の方法。
15. （ｌ）前記フィルタリングされたＩ信号を遅延させてフィルタリングされた遅延Ｉ信号を生成するステップと、
    （ｍ）前記フィルタリングされたＱ信号を遅延させてフィルタリングされた遅延Ｑ信号を生成するステップと、
    （ｎ）前記フィルタリングされたＩ信号及びＱ信号の合成信号強度の平均値の逆数によって前記フィルタリングされた遅延Ｉ信号を乗算するステップと、
    （ｏ）前記フィルタリングされたＩ信号及びＱ信号の合成信号強度の平均値の逆数によって前記フィルタリングされた遅延Ｑ信号を乗算するステップと
    をさらに備えることを特徴とする請求項１０に記載の方法。

Images