DE4427388C2 - Verfahren und Schaltungsanordnung zur Signalsynthese - Google Patents
Verfahren und Schaltungsanordnung zur SignalsyntheseInfo
- Publication number
- DE4427388C2 DE4427388C2 DE19944427388 DE4427388A DE4427388C2 DE 4427388 C2 DE4427388 C2 DE 4427388C2 DE 19944427388 DE19944427388 DE 19944427388 DE 4427388 A DE4427388 A DE 4427388A DE 4427388 C2 DE4427388 C2 DE 4427388C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- digital
- amplitude
- output
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
Description
Die Erfindung betrifft ein Verfahren zur Signalsynthese, bei
dem mittels eines digitalen Signalprozessors ein digitales
Signal erzeugt wird, aus dem mittels einer Digital-Analog-
Umsetzung ein Ausgangssignal erzeugt wird, wobei ein Signal
fluß auf zwei getrennt steuerbaren, unterschiedlich bewichte
ten Signalwegen stattfindet und die Signale der beiden Signal
wege zu einem Ausgangssignal addiert werden.
Weiterhin betrifft die Erfindung eine Schaltungsanordnung zur
Signalsynthese mit einem digitalen Signalprozessor und zwei
Digital-Analog-Wandlern, die über zwei getrennte Signalwege
mit dem Signalprozessor verbunden sind. Dabei ist der eine
Digital-Analog-Wandler über ein erstes Wichtungsglied und der
andere Digital-Analog-Wandler über ein zweites Wichtungsglied
oder direkt mit einem Summationspunkt verbunden.
In der Meßtechnik ist es erforderlich, Signale zu erzeugen,
die hinsichtlich ihrer Parameter über einen großen Amplituden
bereich genau reproduzierbar sind.
Hierzu ist es bekannt, über einen digitalen Signalprozessor
ein digitales Signal zu erzeugen, welches nach einer Digital-
Analog-Umsetzung ein Ausgangssignal erzeugt, welches als ein
derartiges Meßsignal Verwendung finden kann. Zur Gewährlei
stung der genauen Reproduzierbarkeit in einem großen Pegelbe
reich findet dabei ein hochauflösender Digital-Analog-Umsetzer
Verwendung. Dabei ist es üblich, mit einer Auflösung von 20
bis 24 bit zu arbeiten.
Nachteilig ist dabei, daß derartige Digital-Analog-Umsetzer
sehr kostenaufwendig sind und trotz dieses hohen Fertigungs
aufwandes eine Restungenauigkeit bei der Signalerzeugung ver
bleibt.
Außerdem können kleine Signalpegel nicht ohne einen relativ
großen Klirrfaktor erzielt werden.
Insbesondere zur Vermeidung dieser Nachteile ist es bekannt,
hinter einen Digital-Analog-Umsetzer einen Verstärker mit
einer veränderbaren Verstärkung nachzuschalten. Bei derartigen
Verstärkern wird die Verstärkungsänderung dadurch realisiert,
daß verschiedene Rückkopplungswiderstände wahlweise zuschalt
bar sind.
Nachteilig bei dieser Lösung ist es, daß diese Verstärker
einer naturgemäßen Drift unterliegen, die exemplarabhängig
unterschiedlich ist. Diese Drift bedingt eine relativ geringe
Genauigkeit. Ein Ausschalten der Drift ist zwar möglich, aber
wiederum mit einem sehr hohen Herstellungsaufwand und einem
hohen Abgleichaufwand verbunden.
Außerdem werden durch das Umschalten der Verstärkungen Stör
signale durch ein sogenanntes Schaltknacken, d. h. einem Pegel
sprung am Ausgang, hervorgerufen.
Aus der US-Patentschrift 49 75 699 ist ein Verfahren zur Si
gnalsynthese bekannt, bei dem mittels eines digitalen Signal
prozessors ein digitales Signal erzeugt wird, aus dem mittels
einer digitalen Analogumsetzung ein Ausgangssignal erzeugt
wird. Bei diesem Verfahren sind zwei getrennt steuerbare un
terschiedlich bewichtete Signalwege vorgesehen, wobei die
Signale, die diese Signalwege passiert haben, zu einem Aus
gangssignal addiert werden.
Die Zielsetzung dieser entgegengehaltenen Lösung besteht dar
in, die Genauigkeit des Ausgangssignales zu erhöhen. Dies soll
dadurch erreicht werden, daß mittels des digitalen Signal
prozessors ein Korrektursignal erzeugt wird. Dabei wird einer
seits das Signal selbst und andererseits das Korrektursignal
auf die beiden Signalwege gegeben. Dort erfahren sie eine
Digital-Analogumsetzung. Nach einer Bewichtung des Korrektur
signales werden beide Signale an einem Summationspunkt zu
sammengeführt. Damit kann mittels des Korrektursignales das
Ausgabesignal in der Genauigkeit erhöht werden. Insbesondere
werden durch die Korrektur die sogenannten Treppenstufen, die
bei einer Digital- Analogumsetzung bestehen, durch eine Inter
polation geglättet.
Nachteilig bei diesem Verfahren ist es, daß einerseits die
Bereitstellung des Korrektursignales einen hohen schaltungs
technischen und/oder verfahrenstechnischen Aufwand bedeutet.
Andererseits wird diese Lösung im wesentlichen stets nur für
eine Größenordnung einer Amplitude vorgesehen sein. Bei der
Anwendung von Ausgangssignalen, die in ihrer Amplitude sehr
stark schwanken, kann eine derartige Korrektur, insbesondere
bei sehr geringen Amplituden, nur einen geringen Erfolg her
beiführen.
Ausgehend von dem Stand der Technik liegt der Erfindung die
Aufgabe zugrunde, bei einer Signalsynthese unter Beibehaltung
einer sehr hohen Genauigkeit mit einem geringen schaltungs
technischen Aufwand einen großen Dynamikbereich zu erreichen.
Gemäß der Erfindung wird verfahrensseitig die Aufgabe dadurch
gelöst, daß das Signal des digitalen Signalprozessors auf die
zwei Signalwege in ein erstes und ein zweites Signal aufge
teilt wird, wobei jeder Signalweg für verschiedene Werteberei
che des Ausgangssignales vorgesehen ist. Dabei weisen das
erste und das zweite Signal vor ihrer Bewichtung eine annä
hernd gleiche Amplitude auf. Bei einem festgelegten Umschalt
amplitudenwert des beabsichtigten Ausgangssignales wird die
Amplitude des ersten Signales in dem Maße verringert, wie die
Amplitude des zweiten Signales, unter der Bedingung, daß die
Addition nach Passieren der Signalwege des ersten und des
zweiten Signales das beabsichtigte Ausgangssignal ergibt,
vergrößert wird.
Das erste und das zweite Ausgangssignal haben vor ihrer Be
wichtung annähernd die gleiche Amplitude, die nach der Bewich
tung vergrößert oder verringert wird. Somit wird ein Signalweg
für ein amplitudenhöheres Ausgangssignal und der andere Sig
nalweg für das Ausgangssignal mit einer geringeren Amplitude
genutzt. Es erfolgt somit eine Aufteilung der Signalwege in
verschiedene Wertebereiche der Amplituden, wodurch die hohe
Pegelgenauigkeit des Digital-Analog-Wandlers bei großen Am
plituden genutzt werden kann.
In einer günstigen Ausgestaltung des erfindungsgemäßen Ver
fahrens ist vorgesehen, daß ein Signalweg als amplitudenhöhe
rer Signalweg dadurch ausgebildet ist, daß er im Verhältnis zu
dem anderen Signalweg eine Verstärkung oder der andere Signal
weg eine Dämpfung aufweist.
In einer weiteren günstigen Ausgestaltung des erfindungsgemä
ßen Verfahrens ist vorgesehen, daß der amplitudenhöhere Si
gnalweg nach Verringerung der Amplitude des auf diesem Signal
weg befindlichen ersten oder zweiten Signales unterbrochen
wird. Somit kann durch den digitalen Signalprozessor der Am
plitudenwert des amplitudenhöheren Signales bis zu einem ver
tretbaren Schwellenwert verringert werden. Ist dieser Schwel
lenwert erreicht, wird dieser Signalweg unterbrochen und somit
ein Störeinfluß auf das Ausgangssignal vermieden. Bei einer
weiteren Absenkung des Signales wird der andere Signalweg
wirksam und erzeugt somit ein sauberes und genau reproduzier
bares Ausgangssignal.
In einer besonders günstigen Ausgestaltung des erfindungsge
mäßen Verfahrens ist vorgesehen, daß der Umschaltamplituden
wert bei Ansteigen des Ausgangssignales auf einen höheren Wert
festgelegt wird, als beim Absinken.
Durch diesen verfahrenstechnischen Schritt wird eine sogenann
te Schalthysterese erreicht, die ein ständiges Hin- und Her
schalten vermeidet, wenn innerhalb des Übergangsbereiches
zwischen dem amplitudenhöheren und dem amplitudenniederen
Bereich gearbeitet wird.
Die erfindungsgemäße Aufgabe wird weiterhin anordnungsseitig
dadurch gelöst, daß dem Digital-Analog-Wandler, dem die Erzeu
gung der größeren Signalamplitude dadurch zugeordnet ist, daß
sein Ausgang die größere Verstärkung oder die geringere Dämp
fung erfährt, ein Schalter nachgeschaltet ist.
Durch die zwei getrennten Signalwege wird eine getrennte Steu
erung des Ausgangssignales des digitalen Signalprozessors auf
beiden Signalwegen möglich, wodurch der Signalprozessor den
als amplitudenhöher definierten Signalweg für die Nutzung
eines Ausgangssignales mit hoher Amplitude und den anderen
Signalweg für ein Ausgangssignal mit geringerer Amplitude
vorsieht. Die Verstärkungs- bzw. Dämpfungsfaktoren des oder
der Wichtungsglieder bestimmen hierbei den Wertebereich, für
den die Signalwege zuständig sind.
Selbstverständlich ist es möglich, noch mehr als zwei Signal
wege vorzusehen, entsprechend differenzierter zu wichten und
an einen Summationspunkt zu bringen. Dadurch wird eine noch
weitere Auffächerung der Amplitudenbereiche und damit eine
weitere Erhöhung der Genauigkeit erreicht.
Der Schalter vermeidet es, daß durch den amplitudenhöheren
Signalweg Störsignale auf das amplitudengeringere Signal ein
gestreut werden, wenn mit geringeren Ausgangsamplituden ge
arbeitet werden soll.
Dabei erweist es sich als besonders vorteilhaft, wenn der
Schalter bewußt nicht als ein idealer Schalter ausgeführt ist,
sondern einen gewissen Schaltübergang realisiert. Dadurch wird
ein Beitrag dazu geleistet, daß Störsignale durch Umschalten
vermieden werden.
Eine weitere Möglichkeit zur Vermeidung von Störsignalen in
folge des Schaltens ist, daß das Schalten im weitgehend sig
nallosen Zustand erfolgt.
In einer günstigen Ausgestaltung der erfindungsgemäßen Schal
tungsanordnung ist vorgesehen, daß das Wichtungsglied aus
einem Spannungsteiler besteht.
Hierbei besteht die Möglichkeit, mit dem Spannungsteiler den
amplitudenniederen Signalweg zu realisieren und den amplitu
denhöheren Signalweg direkt an den Summationspunkt zu führen.
Eine weitere günstige Ausgestaltung der Erfindung sieht vor,
daß das Wichtungsglied aus einem Verstärker besteht. Ein der
artiges Wichtungsglied wird sodann vorzugsweise in den ampli
tudenhöheren Signalweg eingesetzt werden.
Es ist logischerweise auch möglich, sowohl ein Dämpfungsglied
in einem Signalweg, als auch einen Verstärker in dem anderen
Signalweg einzusetzen.
In einer besonders günstigen Ausgestaltung der erfindungsgemä
ßen Schaltungsanordnung ist vorgesehen, daß der Summations
punkt durch den Eingang eines Summierverstärkers ausgebildet
ist.
Die Erfindung soll nachfolgend anhand eines Ausführungsbei
spieles näher erläutert werden.
Die zugehörige Zeichnung zeigt ein schematisiertes Block
schaltbild einer erfindungsgemäßen Schaltungsanordnung.
Ein digitaler Signalprozessor 1 erhält von einer nicht näher
dargestellten Eingabeschaltung eingangsseitig die Information,
mit welcher Frequenz und welcher Amplitude ein Ausgangssignal
erzeugt werden soll. Ausgangsseitig ist der digitale Signal
prozessor 1 über zwei getrennte Signalwege mit einem ersten
Digital-Analog-Wandler 2 und einem zweiten Digital-Analog-
Wandler 3 verbunden. Der Signalweg, in dem der erste Digital-
Analog-Umwandler 2 eingebunden ist, ist der amplitudenhöhere
Signalweg, in dessen Verlaufe ein Schalter 4 eingebunden ist,
über den dieser Signalweg bei niedrigeren Ausgangsamplituden
werten abgeschaltet werden kann.
Über einen Vorwiderstand 5 ist dieser Signalweg an den Sum
miereingang eines Summierverstärkers 6 angeschlossen.
Ausgangsseitig ist der Digital-Analog-Wandler 3 mit einem
Spannungsteiler 7 verbunden. Der Mittelabgriff des Spannungs
teilers 7 ist wiederum mit einem Vorwiderstand 8 auf den Sum
miereingang des Summierverstärkers 6 geschaltet.
Entsprechend des Teilungsverhältnisses des Spannungsteilers 7
wird der Signalweg, der das Signal B führt, für den amplitu
denniederen Teil des Ausgangssignales an dem Summierverstärker
6 verantwortlich sein.
Bezugszeichenliste
1 digitaler Signalprozessor
2 Digital-Analog-Wandler
3 Digital-Analog-Wandler
4 Schalter
5 Vorwiderstand
6 Summierverstärker
7 Spannungsteiler
8 Vorwiderstand
2 Digital-Analog-Wandler
3 Digital-Analog-Wandler
4 Schalter
5 Vorwiderstand
6 Summierverstärker
7 Spannungsteiler
8 Vorwiderstand
Claims (8)
1. Verfahren zur Signalsynthese, bei dem mittels eines digi
talen Signalprozessors ein digitales Signal erzeugt wird,
aus dem mittels einer Digital-Analog-Umsetzung ein Aus
gangssignal erzeugt wird, wobei ein Signalfluß auf zwei
getrennt steuerbaren, unterschiedlich bewichteten Signal
wegen stattfindet und die Signale der beiden Signalwege zu
einem Ausgangssignal addiert werden, dadurch ge
kennzeichnet,
daß das Signal des digitalen Signalprozessors auf die zwei
Signalwege in ein erstes und ein zweites Signal aufgeteilt
wird, wobei jeder Signalweg für verschiedene Wertebereiche
des Ausgangssignales vorgesehen ist,
daß das erste und das zweite Signal vor ihrer Bewichtung eine annähernd gleiche Amplitude aufweisen und
daß bei einem festgelegten Umschaltamplitudenwert des beabsichtigten Ausgangssignales die Amplitude des ersten Signales in dem Maße verringert wird, wie die Amplitude des zweiten Signales, unter der Bedingung, daß die Addi tion nach Passieren der Signalwege des ersten und des zweiten Signales das beabsichtigte Ausgangssignal ergibt, vergrößert wird.
daß das erste und das zweite Signal vor ihrer Bewichtung eine annähernd gleiche Amplitude aufweisen und
daß bei einem festgelegten Umschaltamplitudenwert des beabsichtigten Ausgangssignales die Amplitude des ersten Signales in dem Maße verringert wird, wie die Amplitude des zweiten Signales, unter der Bedingung, daß die Addi tion nach Passieren der Signalwege des ersten und des zweiten Signales das beabsichtigte Ausgangssignal ergibt, vergrößert wird.
2. Verfahren zur Signalsynthese nach Anspruch 1, da
durch gekennzeichnet, daß ein Signalweg
als amplitudenhöherer Signalweg dadurch ausgebildet ist,
daß er im Verhältnis zu dem anderen Signalweg eine Ver
stärkung oder der andere Signalweg eine Dämpfung aufweist.
3. Verfahren zur Signalsynthese nach Anspruch 1 oder 2, da
durch gekennzeichnet, daß der amplitu
denhöhere Signalweg nach Verringerung der Amplitude des
auf diesen Signalweg befindlichen ersten oder zweiten
Signales unterbrochen wird.
4. Verfahren zur Signalsynthese nach einem der Ansprüche 1
bis 3, dadurch gekennzeichnet, daß
der Umschaltamplitudenwert bei Ansteigen des Ausgangs
signales auf einen höheren Wert festgelegt wird als beim
Absinken.
5. Schaltungsanordnung zur Signalsynthese mit einem digitalen
Signalprozessor und zwei Digital-Analog-Wandlern, die über
zwei getrennte Signalwege mit dem Signalprozessor verbun
den sind und der eine Digital-Analog-Wandler über ein
erstes Wichtungsglied und der andere Digital-Analog-Wand
ler über ein zweites Wichtungsglied oder direkt mit einem
Summationspunkt verbunden ist, dadurch ge
kennzeichnet, daß dem Digital-Analog-Wandler
(2), dem die Erzeugung der größeren Signalamplitude da
durch zugeordnet ist, daß sein Ausgang die größere Ver
stärkung oder die geringere Dämpfung erfährt, ein Schalter
(4) nachgeschaltet ist.
6. Schaltungsanordnung zur Signalsynthese nach Anspruch 5,
dadurch gekennzeichnet, daß das Wich
tungsglied aus einem Spannungsteiler (7) besteht.
7. Schaltungsanordnung zur Signalsynthese nach Anspruch 5,
dadurch gekennzeichnet, daß das Wich
tungsglied aus einem Verstärker besteht.
8. Schaltungsanordnung zur Signalsynthese nach einem der
Ansprüche 5 bis 7, dadurch gekennzeichnet,
daß der Summationspunkt durch den Eingang eines
Summierverstärkers (6) ausgebildet ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944427388 DE4427388C2 (de) | 1994-08-03 | 1994-08-03 | Verfahren und Schaltungsanordnung zur Signalsynthese |
DK82595A DK82595A (da) | 1994-08-03 | 1995-07-14 | Fremgangsmåde og kredsløb til signalsyntese |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944427388 DE4427388C2 (de) | 1994-08-03 | 1994-08-03 | Verfahren und Schaltungsanordnung zur Signalsynthese |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4427388A1 DE4427388A1 (de) | 1996-02-08 |
DE4427388C2 true DE4427388C2 (de) | 1997-07-17 |
Family
ID=6524770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944427388 Expired - Fee Related DE4427388C2 (de) | 1994-08-03 | 1994-08-03 | Verfahren und Schaltungsanordnung zur Signalsynthese |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE4427388C2 (de) |
DK (1) | DK82595A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19952254C2 (de) * | 1998-10-30 | 2003-11-27 | Hewlett Packard Co | Ausgangsamplituden-Steuerschaltung |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2425227B (en) * | 2005-04-15 | 2009-09-02 | Sony Uk Ltd | Analogue to digital conversion |
GB2425226B (en) * | 2005-04-15 | 2009-07-29 | Sony Uk Ltd | Analogue to digital conversion |
WO2006109013A1 (en) | 2005-04-15 | 2006-10-19 | Sony United Kingdom Limited | Analogue to digital conversion |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975699A (en) * | 1989-12-01 | 1990-12-04 | Hughes Aircraft Company | Error reduction method and apparatus for a direct digital synthesizer |
-
1994
- 1994-08-03 DE DE19944427388 patent/DE4427388C2/de not_active Expired - Fee Related
-
1995
- 1995-07-14 DK DK82595A patent/DK82595A/da not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19952254C2 (de) * | 1998-10-30 | 2003-11-27 | Hewlett Packard Co | Ausgangsamplituden-Steuerschaltung |
Also Published As
Publication number | Publication date |
---|---|
DE4427388A1 (de) | 1996-02-08 |
DK82595A (da) | 1996-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10021824C2 (de) | D/A-Wandlervorrichtung und D/A-Wandlerverfahren | |
DE19852778C2 (de) | D/A-Wandlervorrichtung | |
DE3136813C2 (de) | Kalibrierschaltung | |
DE3003099C2 (de) | Digital-Analog-Wandler mit Kompensationsschaltung | |
DE3202789C2 (de) | ||
DE4003758A1 (de) | Verfahren und vorrichtung zum umformen von analog/digital-nichtlinearitaeten in statisches rauschen | |
DE2942106A1 (de) | Verstaerkungsregelkreis | |
DE3935617C2 (de) | ||
DE10392236T5 (de) | Analog/Digital-Umsetzvorrichtung und -verfahren | |
DE2161657C2 (de) | Regeleinrichtung | |
DE2556684A1 (de) | Entzerrungsschaltungsanordnung | |
DE10037937A1 (de) | D/A-Wandlervorrichtung und D/A-Wandlerverfahren | |
DE4320691A1 (de) | Digital/Analog-Wandler | |
DE60122248T2 (de) | D/A-Wandler des Stromaddierungstyps | |
DE4427388C2 (de) | Verfahren und Schaltungsanordnung zur Signalsynthese | |
DE3634528C1 (de) | Schaltung zur Kompensation des Frequenzganges eines Spektrumanalysators | |
DE3112243C2 (de) | Klirrfaktormeßgerät | |
DE4134578C2 (de) | Schaltungsanordnung zur Erzeugung von Audiosignalen Klang-/Toneffekte erteilenden Oberwellen | |
DE3313820A1 (de) | Einrichtung zum pruefen der oberflaeche eines metallischen pruefteiles | |
DE3215519C2 (de) | ||
DE1955555C3 (de) | Anelog/Digital-Umsetier für sehr hohe Frequenzen | |
DE19952254C2 (de) | Ausgangsamplituden-Steuerschaltung | |
DE4322597C2 (de) | Anordnung zur hochauflösenden Analog/Digital-Wandlung von Signalen mit unterschiedlichen Signalamplituden | |
DE10005605B4 (de) | Analoge Vorstufe | |
DE2165735C3 (de) | Schaltungsanordnung zum wahlweisen Anheben oder Absenken der Lautstärke eines Frequenzbereiches in einem Niederfrequenzverstärker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: GRAHNERT, JOACHIM, DR., 01326 DRESDEN, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |