DE3853774T2

DE3853774T2 - Gerät und Verfahren zur Analog-Digitalumsetzung mit veränderbarer Verstärkung.

Info

Publication number: DE3853774T2
Application number: DE3853774T
Authority: DE
Inventors: David Lawrence Lynch; Guy Charles Quesnel
Original assignee: Northern Telecom Ltd
Current assignee: Nortel Networks Ltd
Priority date: 1988-03-09
Filing date: 1988-12-16
Publication date: 1995-09-21
Anticipated expiration: 2008-12-17
Also published as: EP0331850B1; DE3853774D1; JP2585090B2; KR890015517A; ATE122510T1; EP0331850A2; CA1271996A; AU609923B2; US4875045A; CN1011844B; KR970007353B1; CN1035745A; EP0331850A3; HK32496A; JPH01235419A; AU2763688A

Description

Gebiet der Erfindung

Die Erfindung liegt auf dem Gebiet von Analog-/Digital-Codierern und bezieht sich insbesondere auf einen Fernsprech-Codierer mit veränderlicher Verstärkung.

Ausgangspunkt der Erfindung

Telefonsysteme von digitalen Typ benötigen Analog-/Digital- und Digital-/Analog-Umsetzerschaltungen, die üblicherweise als CODEC bezeichnet werden, zur Herstellung einer Schnittstellenverbindung für Sprachsignale und dergleichen zwischen Analogsignalen, die mit Analog-Wandlern kompatibel sind, und Binärsigalen, die mit digitalen Fernsprech-Vermittlungs- und Übertragungsfunktionen und -geräten kompatibel sind. Damit die Codierfunktion derart ausgeführt werden kann, daß pulscodernodulierte (PCM-) Worte erzeugt werden, die in genauer Weise ein Analog-Eingangssignal darstellen, muß das Analogsignal um einen Codierer- Mittelpunkt zentriert sein. Dies bedeutet, daß der Codierer- Betriebsmittelpunkt und der Nullpegel des Analogsignals einander entsprechen sollten. Wenn dies nicht der Fall ist, so werden eine Quantisierungsverzerrung, eine harmonische Verzerrung und Stör- und Rauschsignale in die PCM-Worte eingeführt. Es ist eine typische Praxis, die Verstärkung eines Codierers bei der Herstellung vorherzubestimmen, und wenn dies erwünscht ist, später im Gebrauch die Verstärkung in der Schaltung durch die Verwendung eines voreingestellten Verstärkungsgliedes zu ändern. Die Vorspannung des Mittelpunktes kann zweckmäßigerweise durch eine Wechselspannungskopplung eines geeigneten Knotens innerhalb des Codierers und die Aufladung des Knotens über einen Schalter-Kondensator-Widerstand erzielt werden, um irgendeinen Offset-Wert am Codierereingang zu Null zu machen. Im Ergebnis wird das Vorzeichenbit jedes PCM-Wortes auf den wechselspannungsgekoppelten Knoten derart integriert, daß dessen Langzeitspannung (Gleichspannungswert) den Mittelwert der Vorzeichenbit-polaritäten darstellt. Eine Stabilität wird dann erzielt, wenn die Häufigkeiten der Vorzeichenbits in gleicher Weise negativ und positiv sind.
Wenn jedoch die Verstärkung des typischen Codierers während seines normalen Betriebes geändert wird, so erscheint entsprechend eine Sprungkomponente am Eingang des Codierers, weil das integrierte Signal an dem wechselspannungsgekoppelten Knoten nicht mehr den Gesamt-Offset-Wert aufhebt. Entsprechend wird der Betriebsmittelpunkt so verschoben, daß er nicht mehr dem Nullpegel des Analogsignals entspricht. In einem linearen Codierer äußert sich die Wirkung einer Verstärkungsänderung in Form eines störenden Knackgeräusches. Bei einem Kompressionscodierer kann weiterhin eine schwerwiegende harmonische Verzerrung auftreten. Mit der Zeit verringert sich die Sprungspannung, bis der Betriebsmittelpunkt wiederum dem Nullpegel des Analogsignals entspricht. Während dieser Zeit verschlechtern jedoch die resultierenden harmonischen Verzerrungen die Qualität des komprimierten codierten Signals. Bei einer Anwendung, bei der die Verstärkung des Codierers von Zeit zu Zeit oder häufig eingestellt wird, ist dieses Betriebsverhalten nicht annehmbar. Die europäische Patentanmeldung 0 005 999 und das US-Patent 4 590 458 beschreiben jeweils Analog-/Digital-Codiersysteme, deren Verstärkung über derart weite Bereiche veränderbar ist, daß bei hohen Verstärkungseinstellungen Offset-Fehler in beträchtlicher Weise die Genauigkeit der digitalen Ausgangssignale beeinträchtigen können. Offset-Fehler werden dadurch korrigiert, daß der in einem Null- oder Erdsignal vorhandene Fehler bestimmt und entweder das Analog-Eingangssignal oder das verstärkte Analogsignal entsprechend eingestellt werden, um den Fehler zu beseitigen. Keines dieser Dokumente befaßt sich mit der Arbeitsmittelpunkt-Stabilisierung eines Verstärkers in Abhängigkeit von den Vorzeichenbits, wie dies bei vielen Analog-/Digital-Codierern, die in der Fernsprechtechnik verwendet werden, typisch ist.

Zusammenfassung der Erfindung

Es ist ein Ziel der Erfindung, einen eine veränderliche Verstärkung aufweisenden Codierer zu schaffen, bei dem die Analog-/ Digital-Signalumsetzungen während des Verlaufes eines Telefongespäches modifiziert werden können.
Es ist weiterhin ein Ziel der Erfindung, einen Codierer zu schaffen, dessen Verstärkung abrupt 'im fliegenden Wechsel' geändert werden kann, d.h. während eines aktiven Telefongespräches, ohne daß erhebliche Rausch- und Störgesräusche und Verzerrungen eingeführt werden.
Gemäß der Erfindung schließt ein eine veränderliche Verstärkung aufweisender Analog-/Digital-Codierer einen ersten, eine feste Verstärkung aufweisenden Codierpfad ein, der ein erstes Analogsignal mit stabilisiertem Arbeitsmittelpunkt an einen zweiten, eine veränderliche Verstärkung aufweisenden Codierpfad liefert, in dem ein Analogverstärker in inverser Weise ein in veränderlicher Weise angezapftes Differenzsignal verstärkt, das zwischen dem ersten Analogsignal und einem Signal zur Codierung an einem Ausgang des Analogverstärkers in dem zweiten Pfad entwickelt wird.
Eine Vorrichtung gemäß der Erfindung zur veränderlichen Codierung eines Analogsignals zur Erzeugung pulscodemodulierter (PCM-) Signal-Abtastproben hieraus, umfaßt eine erste Einrichtung zur Erzeugung codierter Signalabtastproben und zweite Einrichtungen zur Erzeugung von eine veränderliche Verstärkung aufweisenden codierten Signal-Abtastproben. Die erste Einrichtung schließt eine erste Verstärkereinrichtung mit einem Analogsignal-Eingangsanschluß ein, die zur Erzeugung eines ersten, einen stabilisierten Arbeitsmittelpunkt aufweisenden Analogsignals in Abhängigkeit von dem Analogsignal und von ersten Vorzeichenbits dient, wobei das erste Vorzeichenbit von einem Analog-/Digitalumsetzer zur Erzeugung der ersten Vorzeichenbits in Abhängigkeit von dem ersten stabilisierten Analogsignal ausgeht. Die zweite Einrichtung schließt eine zweite Verstärkereinrichtung zur Erzeugung eines zweiten, einen stabilisierten Arbeitsmittelpunkt aufweisenden Analogsignals in proportionaler inverser Beziehung zu dem ersten stabilisierten Analogsignal und in Abhängigkeit von zweiten Vorzeichenbits ein. Eine Widerstandseinrichtung ist so angeschaltet, daß eine Differenz zwischen den ersten und zweiten stabilisierten Analogsignalen längs dieser Widerstandseinrichtung erscheint, und sie schließt eine veränderbare Anzapfungseinrichtung ein, die mit einem invertierenden Eingang des zweiten Verstärkers verbunden ist. Der Analog-/Digital-Umsetzer erzeugt die PCM-Signal-Abtastproben unter Einschluß der zweiten Vorzeichenbits in Abhängigkeit von dem zweiten stabilisierten Analogsignal.
Ein alternatives Verstärkungsverfahren zur Erzeugung digitaler Wortdarstellungen eines Analog-Signals gemäß der Erfindung schließt die Schaffung eines ersten Signals in Abhängigkeit von dem Analogsignal und erster hierzu entsprechender Vorzeichenbits durch eine stabilisierte Arbeitsmittelpunkt-Verstärkung des Analogsignals mit einer vorgegebenen festen Verstärkung ein. In Abhängigkeit von dem ersten Signal werden ein zweites Signal und zweite, dem zweiten Signal entsprechende Vorzeichenbits durch eine stabilisierte Arbeitsmittelpunkt-Verstärkung des ersten Signals mit einer in steuerbarer Weise änderbaren Verstärkung geschaffen. Das zweite Signal wird digital umgesetzt, um Mehrbit-Worte zu schaffen, die jeweils eines der zweiten Vorzeichenbits einschließen, wodurch die Mehrbit-Worte bezüglich des ersten Signals verstärkungsveränderlich sind.

Kurze Beschreibung der Zeichnungen

Ein Ausführungsbeispiel wird unter Bezugnahme auf die beigefügten Zeichnungen erläutert, in denen:
Fig. 1 eine graphische Darstellung eines rekonstruierten Signals ist, das durch eine momentane Verstärkungseinstellung bei einem bekannten Codierer beeinflußt wurde,
Fig. 2 ein Blockschaltbild eines bekannten Codierers mit einer vorgegebenen festen Verstärkung ist,
Fig. 3 ein Blockschaltbild einer eine veränderliche Verstärkung aufweisenden Codierschaltung gemäß der Erfindung ist,
Fig. 4 ein ausführlicheres Blockschaltbild eines Beispiels der eine veränderliche Verstärkung aufweisenden Codierschaltung nach Fig. 3 ist, und
Fig. 5 ein verkürztes Schaltbild eines Beispiels eines Verstärkungseinstellelementes ist, das in der Codierschaltung nach Fig. 4 verwendbar ist.

Beschreibung des Ausführungsbeispiels

Die graphische Darstellung nach Fig. 1 schließt eine Spannungsachse V auf der linken Seite der Figur und eine Zeitachse T ein, die sich unter einem rechten Winkel zur Spannungsachse V erstreckt. Eine rekonstruierte Analogdarstellung eines codierten Tonfreguenzsignals, wie es beispielsweise von dem Codierer nach Fig. 2 geliefert werden könnte, ist entlang der Zeitachse T dargestellt. Die ersten eineinhalb Perioden auf der linken Seite der Figur stellen eine Codierfunktion eines konstanten Signals dar, bei der die Codierfunktion eine erste Verstärkung aufweist. Die übrigen Perioden stellen eine Codierfunktion des konstanten Signals dar, nachdem die Codierfunktion abrupt in der Codierschaltung auf eine zweite Verstärkung geändert oder eingestellt wurde, die größer als die erste Verstärkung ist. Wenn die Verstärkungsänderungen extrem sind, wie dies der Fall sein könnte, wenn eine Freisprech-Vermittlung erforderlich wäre, so würde die Zeit, die das Signal zum Einschwingen benötigt, wie dies auf der rechten Seite der Figur gezeigt ist, bis zu einer Minute betragen. Ein derartiges Betriebsverhalten würde in einem Fernsprechsystem nicht praktisch verwendbar sein.
Der typische Codierer, der in Fig. 2 gezeigt ist, wird in der in den Figuren 3 und 4 gzeigten Weise angepaßt, wobei der Aufbau und die Funktionen der Schaltungen nach den Figuren 3 und 4 leichter verständlich werden, wenn zunächst der Stand der Technik betrachtet wird. In Fig. 2 wird ein Tonfrequenz-Analogsignal einem Tonfrequenz-Eingang 9 zugeführt, und kapazitiv über einen Kondensator 12 einem Knoten 18 einer Butterworth-Filterschaltung zweiter Ordnung zugeführt, die ausführlich bei 11 gezeigt ist. Ein Tiefpaßfilter 14, das häufig als ein Antialiasing-Filter bezeichnet wird, leitet Sprachband-Frequenzen an einen Eingang einer Analog-/Digatal-Umsetzerschaltung 13 weiter. Bei einer typischen Fernsprechanwendung werden die Umsetzerschaltungen mit einer Abtastrate von 8 kHz betrieben, und die Filtergrenzfrequenz-Charakteristik liegt zwischen 3 kHz und 4 kHz. Die Analog-/Digital-Umsetzerschaltung 13 erzeugt Mehrbit-Worte, üblicherweise 8-Bit-PCM-Worte mit einer 8 kHz-Rate in Abhängigkeit von den Analogsignalen von dem Tiefpaßfilter 14. Ein Vorzeichenbit jedes Wortes legt die Polarität jedes Wortes fest. Das Vorzeichenbit wird weiterhin dazu verwendet, den Arbeitsmittelpunkt der Schaltung 11 über den Knoten 18 einzustellen, dem eine Integration der Vorzeichenbit-Häufigkeiten über einen Vorzeichenbit-Zwischenspeicher 16 und ein Widerstandselement 17 mit einer geschalteten Kondensatorfunktion zugeführt wird.
Die soweit beschriebene bekannte Codierschaltung ergibt eine Codierfunktion mit fester Verstärkung. Die Verstärkung dieser Schaltung kann beispielsweise dadurch geändert werden, daß ein Widerstand in Serie mit dem invertierenden Eingang des Verstärkers 10 eingeführt wird. Wenn die Verstärkung im Betrieb geändert wird, beispielsweise während eines Telefongesprächs, so hat dies die Wirkung einer Störung des Arbeitsmittelpunktes ähnlich dem Fall, wie er in Fig. 1 als Beispiel angegeben ist. Wie dies weiter oben erwähnt wurde, wären häufige Verstärkungsänderungen mit dieser Folge in einem typischen Fernsprechsystem nicht tolerierbar.
In Fig. 3 stellt ein eine feste Verstärkung aufweisender Verstärker 10 alle Teile der Fig. 2 mit Ausnahme des Analog-/ Digital-Umsetzers 13 dar. Der Analog-/Digital-Umsetzer 13 nach Fig. 3 wird so umgeschaltet, daß er abwechselnd erste und zweite Analogsignale von dem eine feste Verstärkung aufweisenden Verstärker 10 und einem eine veränderliche Verstärkung aufweisenden Verstärker 20 über einen Schalter 45 empfängt. Ein Ausgang der Umsetzerschaltung 13 ist über einen Schalter 46 angekoppelt, um digitale Ausgangssignale abwechselnd an Leitungen 15 und 25 zu liefern.
Der Umsetzer 13 wird bei diesem Beispiel mit einer Abtastrate von 16 kHz synchron mit den Schaltern 45 und 46 betrieben. Signale vom Ausgang des eine feste Verstärkung aufweisenden Verstärkers 10 werden in inverser Weise in dem eine veränderliche Verstärkung aufweisenden Verstärker 20 entsprechend einem Verstärkungsfaktor verstärkt, der über einen Steuereingang 44 gesteuert wird. Beide Verstärker 10 und 20 sind in Abhängigkeit von Vorzeichenbits arbeitsmittelpunktstabilisiert, die über jeweilige Pfade 15a und 25 a zugeführt werden. Entsprechend sind die Vorzeichenbits auf dem Pfad 15a eine invertierte Version der Vorzeichenbits auf dem Pfad 25a. In einem weiteren nicht gezeigten Beispiel werden die Schalter 45 und 46 nicht verwendet, und lediglich der Ausgang des eine veränderliche Verstärkung aufweisenden Verstärkers wird in ein Digitalsignal umgewandelt. In diesem Beispiel ist der Pfad 15a direkt mit dem Pfad 25a verbunden, unterscheidet sich hiervon jedoch dadurch, daß er einen Inverter in Serie hiermit einschließt, um die Vorzeichenbits auf dem Pfad 25a zur Verwendung bei der Stabilisierung des Verstärkers 10 zu invertieren.
Die in Fig. 4 gezeigte veränderbare Codierschaltung schließt alle Elemente der bekannten Codierschaltung nach Fig. 2 ein (die entsprechend bezeichnet sind), und zwar zusätzlich zu Elementen, die ein Beispiel des eine veränderliche Verstärkung aufweisenden Verstärkers 20 in Fig. 3 bilden. Mit Ausnahme des Kondensators 12 und eines Kondensators 10 sind alle Elemente der Fig. 4 vorzgusweise in einer CMOS-Transistortechnologie in einer integrierten Schaltung integriert. In diesem Beispiel sind die Tiefpaßfilter 17 und 27 durch Schalter-Kondensator-Widerstände gebildet. Ein Operationsverstärker 21 schließt einen nichtinvertierenden Eingang ein, der als Stabilisierungsknoten für ein Arbeitsmittelpunkt-Vorspannungspotential verwendet wird. Das Vorspannungspotential wird durch den Kondensator 22 und den Schalter-Kondensator-Widerstand 27 in Abhängigkeit von Vorzeichenbits von einem Zwischenspeicher 26 erzeugt, der Vorzeichenbits von dem digitalen Ausgang 25 mit einer 8 kHz-Abtastrate aufnimmt und hält. Ein Widerstandselement 40 ist über eine Leitung 41 mit dem Ausgang des Tiefpaßfilters 14 und über eine Leitung 42 mit einem Ausgang des Verstärkers 21 verbunden. Ein invertierender Eingang des Verstärkers 21 ist kapazitiv mit seinem Ausgang über einen Kondensator 23 (von ungefähr 5 pF) verbunden, und er ist weiterhin mit dem Widerstandselement 40 über eine einstellbare Anzapfung 43 verbunden. Die Anzapfung ist durch einen bei 44 gezeigten Steuereingang änderbar.
Der Ausgangsmittelpunkt des Verstärkers 11 ist direkt über das Filter 14 derart gekoppelt, daß die Potentialdifferenz zwischen dem Ausgang des Verstärkers 11 und des Verstärkers 21 längs des Widerstandselementes 40 erscheint. Die veränderliche Anzapfung 43 durchläuft bei ihrer Einstellung eine Gleichspannungspotentialdifferenz, die den Gleichspannungsausgang des Verstärkers 21 derart ausgleicht, daß dieser ungefähr auf dem bevorzugten Mittelpunkt bleibt, selbst während der Perioden, die kürzer als die Zeitkonstante der Integrationsfunktion der Elemente 22 und 27 sind.
Ein Beispiel für das Widerstandselement 40 ist ausführlicher in Fig. 5 gezeigt. Dieses Beispiel ist insbesondere für eine Integration in CMOS-Technologie ausgebildet. Zweiunddreißig Spalten, die jeweils mit CO bis C31 bezeichnet sind, schließen jeweils zehn Feldeffekttransistoren ein, die in einer Serienkette angeordnet sind und an einer Sammelschiene enden, die der veränderlichen Anzapfung 43 entspricht. Zweiunddreißig entsprechende Widerstandssegmente, die mit R1 bis R32 bezeichnet sind, sind in Serie zwischen Leitungen 41 und 42 eingeschaltet. Die erste Spalte CO ist mit einem Verbindungspunkt zwischen der Leitung 41 und dem Widerstandssegment R1 verbunden, während die zweite Spalte C1 mit einem Verbindungspunkt zwischen den Widerstandssegmenten R1 und R2 verbunden ist, und so weiter, wie dies gezeigt ist.
Der Steuereingang 43 schließt fünf mit A bis E bezeichnete Leitungen ein, die jeweils mit Gateelektroden, wie beispielsweise bei 55, eines Paares von Feldeffektransistoren (FET) in jeder der Spalten verbunden sind, die jeweils vom entgegengesetzten Leitungstyp sind. Aus Zweckmäßigkeitsgründen ist dies dadurch dargestellt, daß ein Feldeffekttransitor des Paares eine Gateelektrode mit einem daran angeordneten Invertierungssymbol 55' aufweist.
Beispielsweise ist in der Spalte CO ein FET 52 mit einem FET 53 gepaart, der das Invertierungssymbol einschließt. Beide Feldeffekttransistoren 52 und 53 schließen Gateelektroden ein, die mit der Leitung 43A verbunden sind, doch sprechen die Feldeffekttransistoren 52 und 53 in entgegengesetzter Weise auf ein Steuersignal an der Leitung an, so daß wenn ein FET abgeschaltet ist, der andere eingeschaltet ist. Aus Gründen einer einfachen Darstellung sind die Steuerleitungen so gezeigt, als ob sie geradlinig längs jeder jeweiligen Reihe verlaufen. Dies soll anzeigen, daß die Gateelektrode jedes der Feldeffekttransistoren mit ihrer jeweiligen Steuerleitung verbunden ist. Es ist zu erkennen, daß in jeder Spalte eine Hälfte der Feldeffekttransistoren jeweils durch einen leitenden Pfad überbrückt ist, wie dies beispielsweise bei 54 gezeigt ist. Die leitenden Pfade oder Brücken sind in einem vorher festgelegten Muster derart organisiert, daß lediglich eine der Spalten CO bis C31 bei Vorhandensein irgendeines 5-Bit-Binärwortes eingeschaltet wird, das dem Steuereingang 44 zugeführt wird. Im einzelnen ist bei diesem Muster ein FET von jedem FET-Paar uberbrückt, während der andere Feldeffekttransistor nicht überbrückt ist, so daß der überbrückte FET keine Funktion aufweist. Daher ist jede der Leitungen A bis E lediglich hinsichtlich eines einzigen FET in jeder Reihe wirksam, obwohl sie mit dem jeweiligen Paar von Feldeffekttransistoren in jeder Reihe verbunden ist. Diese spezielle Struktur wurde aus Zweckmäßigkeitsgründen bei der Herstellung des Ausführungsbeispiels in der MOS-Technologie ausgewählt.
Bei diesem speziellen Beispiel des Codierers in Fig. 4 ist das Widerstandselement so ausgebildet, daß sich eine Verstärkungsänderung in 1,7 Dezibel-Schritten über einen Bereich von 52,7 Dezibel ergibt.

Claims

1. Analog-/Digital-(A/D-) Codierer zur Lieferung von Digitalworten, die Abtastproben eines Analog-Eingangssignals darstellen, mit:

einer Analog-/Digital-Umsetzerschaltung (13) mit einem Eingang und einem Ausgang zur Erzeugung der Digitalworte, die jeweils aus mehreren Bits unter Einschluß eines Vorzeichenbits bestehen,

einer ersten Verstärkereinrichtung (11) zur Erzeugung eines ersten Analogsignals mit einer festen Verstärkung in Abhängigkeit von dem Analog-Eingangssignal,

eine erste Rückführungseinrichtung (16, 17), die zur Arbeitsmittelpunkt-Stabilisierung der Betriebsweise der ersten Verstärkereinrichtung in Abhängigkeit von den Vorzeichenbits dient,

wobei der Analog-/Digital-Codierer gekennzeichnet ist durch:

eine zweite Verstärkereinrichtung (21) zur Erzeugung eines zweiten Analogsignals mit in veränderlicher Weise steuerbarer Verstärkung in Abhängigkeit von dem ersten Analogsignal,

eine zweite Rückführungseinrichtung (26, 27), die zur Arbeitsmittelpunkt-Stabilisierung der Betriebsweise der zweiten Verstärkereinrichtung in Abhängigkeit von den Vorzeichenbits dient, die dem eine in veränderlicher Weise steuerbare Verstärkung aufweisenden Analogsignal entsprechen, und

einen Schalter (45, 46) zum abwechselnden Verbinden der ersten und zweiten Analogsignale mit dem Eingang der Analog-/Digital-Umsetzerschaltung und in gleicher Weise zum abwechselnden Verbinden der ersten und zweiten Rückführungseinrichtungen mit den Ausgang der Digitalumsetzerschaltung,

wodurch erste und zweite Digitalworte, die den eine feste und eine veränderliche Verstärkung aufweisenden Umsetzungen des Analog-Eingangssignals entsprechen, abwechselnd am Ausgang der Analog-/Digital-Umsetzerschaltung verfügbar sind.

2. A/D-Codierer nach Anspruch 1, der weiterhin dadurch gekennzeichnet ist, daß das zweite Analogsignal der Umsetzerschaltung in invertierter Beziehung zu dem eine feste Verstärkung aufweisenden Analogsignal zugeführt wird, das durch die erste Verstärkereinrichtung erzeugt wird.

3. A/D-Codierer nach Anspruch 1, bei dem die zweite Verstärkereinrichtung auf ein von außen zugeführtes Steuersignal anspricht, um ein Ausmaß der Verstärkung festzulegen, dem das erste Analogsignal bei der Erzeugung des zweiten Analogsignals unterworfen wird.

4. A/D-Codierer nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Verstärkereinrichtung eine Widerstandseinrichtung (40) mit einer veränderbaren Anzapfungseinrichtung (43) einschließt, daß die Widerstandseinrichtung längs der ersten und zweiten Analogsignale angeschaltet ist, während die veränderbare Anzapfungseinrichtung mit einem Eingang der zweiten Verstärkereinrichtung verbunden ist, wodurch die zweite Verstärkereinrichtung auf ein von außen zugeführtes Steuersignal anspricht, um das Ausmaß der Verstärkung festzulegen, dem das erste Analogsignal bei der Erzeugung des zweiten Analogsignals unterworfen ist.

5. A/D-Codierer nach Anspruch 4, bei dem das von außen zugeführte Steuersignal ein digitales Steuersignal mit mehreren Bits ist und bei dem der A/D-Codierer weiterhin dadurch gekennzeichnet ist, daß die Widerstandseinrichtung eine Vielzahl von Widerstandssegmenten einschließt, die in Serie miteinander verbunden und zwischen einem Ausgang der ersten Verstärkereinrichtung und einem Ausgang der zweiten Verstärkereinrichtung eingeschaltet sind, und daß die veränderbare Anzapfungseinrichtung eine Vielzahl von Schalterelementen einschließt, die jeweils so angeordnet sind, daß sie eine Verbindung zwischen dem Eingang der zweiten Verstärkereinrichtung und einem der Widerstandssegmente in Abhängigkeit von dem digitalen Steuersignal herstellen.

6. A/D-Codierer nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltereinrichtungen fehlen, daß der Eingang der Analog-/ Digital-Umsetzerschaltung ausschließlich zum Empfang des zweiten Analogsignals angeschaltet ist, daß der Ausgang der Analog-/ Digital-Umsetzerschaltung gemeinsam sowohl mit der ersten als auch der zweiten Rückführungseinrichtung verbunden ist, und daß die erste Rückführungseinrichtung in invertierter Weise auf die Vorzeichenbits der zweiten Digitalworte anspricht, wodurch die Digitalworte ausschließlich die mit veränderbarer Verstärkung erfolgenden Umsetzungen des Analog-Eingangssignals darstellen.

7. Verfahren zur Lieferung von Digitalworten, die Abtastproben eines Analog-Eingangssignals darstellen, mit den folgenden Schritten:

a) Erzeugen erster Digitalworte, die jeweils aus mehreren Bits unter Einschluß eines Vorzeichenbits bestehen, in Abhängigkeit von einem ersten Analogsignal,

b) Verstärken des Analog-Eingangssignals mit einer festen vorgegebenen Verstärkung in Abhängigkeit von vorhergehenden Häufigkeiten der Vorzeichenbits, die im Schritt a) erzeugt wurden, um das erste Analogsignal mit einer stabilisierten Arbeitsmittelpunkt-Charakteristik zu liefern,

wobei das Verfahren durch die folgenden Schritte gekennzeichnet ist:

c) Erzeugen zweiter Digitalworte, die jeweils aus mehreren Bits unter Einschluß eines Vorzeichenbits bestehen, in Abhängigkeit von einem zweiten Analogsignal,

d) Verstärken des ersten Analogsignals mit der stabilisierten Arbeitsmittelpunkt-Charakteristik mit einer in steuerbarer Weise geänderten Verstärkung in Abgängigkeit von vorhergehenden Häufigkeiten der Vorzeichenbits, die im Schritt c) erzeugt wurden, um das zweite Analogsignal mit einer stabilisierten Arbeitsmittelpunkt-Charakteristik zu liefern,

wodurch die Stärke eines durch die zweiten Digitalworte dargestellten Tonfrequenzsignals in steuerbarer Weise veränderlich ist.

8. Verfahren nach Anspruch 7, weiterhin dadurch gekennzeichnet, daß im Schritt d) das zweite Analogsignal in invertierter Beziehung zu dem ersten Analogsignal geliefert wird.

9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß im Schritt d) das erste Analogsignal mit einer Verstärkung verstärkt wird, die entsprechend einem von außen zugeführten Steuersignal in der Form eines Mehrbit-Binärwortes geändert wird.

10. Verfahren nach Anspruch 7, bei dem der Schritt a) nicht ausgeführt ist, so daß lediglich die Digitalworte des Schrittes c) erzeugt werden, und bei dem der Schritt b) dadurch gekennzeichnet ist, daß die Verstärkung mit invertiertem Ansprechverhalten auf die vorhergehenden Häufigkeiten der Vorzeichenbits ausgeführt wird, die im Schritt c) erzeugt werden.

11. A/D-Codierer nach Anspruch 1, der weiterhin dadurch gekennzeichnet ist, daß die Schaltereinrichtung so betreibbar ist, daß sie die ersten und zweiten Analogsignale dem Eingang der Analog-/Digital-Umsetzerschaltung mit einer festen Rate zuführt, die zumindestens gleich dem doppelten einer Nyquist-Frequenz ist, und

daß die Umsetzerschaltung mit der festen Rate betrieben wird, so daß die codierten Abtastproben der Signale von den ersten und zweiten Einrichtungen abwechselnd am Ausgang der Umsetzerschaltung verfügbar sind.

12. A/D-Codierer nach Anspruch 6, bei dem das von außen zugeführte Steuersignal ein digitales Steuersignal mit mehreren Bits ist, und bei dem der A/D-Codierer weiterhin dadurch gekennzeichnet ist, daß die Widerstandseinrichtung eine Vielzahl von Widerstandssegmenten einschließt, die in Serie miteinander verbunden und zwischen dem Ausgang der ersten Verstärkereinrichtung und einem Ausgang der zweiten Verstärkereinrichtung angeschaltet sind, und daß die veränderliche Anzapfungseinrichtung eine Vielzahl von Schaltereinrichtungen einschließt, die so angeordnet sind, daß sich eine Verbindung zwischen dem Eingang der zweiten Verstärkereinrichtung und einem der Widerstandssegmente in Abhängigkeit von dem digitalen Steuersignal ergibt.

13. A/D-Codierer nach Anspruch 1, bei dem die zweite Verstärkereinrichtung einen Spannungsteiler (40) einschließt, der zwischen Ausgängen der ersten und zweiten Verstärkereinrichtung eingeschaltet ist und zumindestens zwei Spannungsanzapfpositionen einschließt.

14. A/D-Codierer nach Anspruch 1, bei dem die zweite Verstärkereinrichtung folgende Teile umfaßt:

einen Differenzverstärker (21) mit einem Ausgang zur Lieferung des eine veränderliche Verstärkung aufweisenden Analogsignals und mit einem invertierenden Eingang, und

einem Spannungsteiler (40), der zwischen einem Ausgang der ersten Verstärkereinrichtung und dem Ausgang des Differnzverstärkers angeschaltet ist und eine Vielzahl von Spannungsanzapfungspositionen (C0 - C31) einschließt, von denen irgendeine selektiv mit dem invertierenden Eingang verbindbar ist.

15. A/D-Codierer nach Anspruch 14, bei dem der Spannungsteiler eine Vielzahl von widerstandssegmenten (R1 - R32) und eine Vielzahl von entsprechenden Schalterelementen (52) umfaßt, die jeweils zwischen jedem der Widerstandssegmente und dem invertierenden Eingang eingeschaltet sind.

16. A/D-Codierer nach Anspruch 15, bei dem jedes Schalterelement aus einer Spalte von Feldeffekttransistorbauteilen (53) besteht, die Reihe an Reihe gemeinsam mit entsprechenden Gate-Steuerleitungen (A - D) verbunden sind, wobei die Feldeffekttransistorbauteile in in entgegengesetzter Weise ansprechenden Kombinationen angeordnet und selektiv überbrückt sind, derart, daß ein an die Steuerleitungen angelegtes Binärwort bewirkt, daß eine Spalte eine wesentlich höhere Leitfähigkeit aufweist, als irgendeine der anderen Spalten.

17. A/D-Codierer nach Anspruch 14, bei dem der Spannungsteiler im Betrieb auf n-Bit-Binärworte anspricht und folgende Teile umfaßt:

n Leitungen zum Anlegen der Binärworte an diese, wobei jede der n Leitungen zur Steuerung von 2n Schalterelementen (52) angeschaltet ist, wobei jedes der 2n Schalterelemente in einer entsprechenden Spalte von zumindestens n Schalterelementen angeordnet ist und jede der Spalten zwischen einer gemeinsamen Sammelschiene (43) unter einer entsprechenden Spannungsanzapfung einer in Segmente unterteilten Widerstandsschiene verbunden ist, die 2n Widerstandsseqmente (R1 - R32) in einer Serienschaltung zwischen dem Ausgang der ersten Einrichtung und dem Ausgang des Differenzverstärkers in der zweiten Einrichtung aufweist, wobei die gemeinsame Sammelschiene mit dem invertierenden Eingang des Differenzverstärkers verbunden ist.