JPH06243580A - Ａｇｃ回路 - Google Patents

Ａｇｃ回路

Info

Publication number
JPH06243580A
JPH06243580A JP5025698A JP2569893A JPH06243580A JP H06243580 A JPH06243580 A JP H06243580A JP 5025698 A JP5025698 A JP 5025698A JP 2569893 A JP2569893 A JP 2569893A JP H06243580 A JPH06243580 A JP H06243580A
Authority
JP
Japan
Prior art keywords
value
amplitude
error signal
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5025698A
Other languages
English (en)
Inventor
Akihiko Hirano
章彦 平野
Terumi Takashi
輝実 高師
Kazunori Iwabuchi
一則 岩渕
Hideyuki Yamakawa
秀之 山川
Yoshiteru Ishida
嘉輝 石田
Minoru Kosuge
稔 小菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5025698A priority Critical patent/JPH06243580A/ja
Priority to US08/196,478 priority patent/US5448424A/en
Publication of JPH06243580A publication Critical patent/JPH06243580A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/001—Digital control of analog signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B20/1252—Formatting, e.g. arrangement of data block or words on the record carriers on discs for discontinuous data, e.g. digital information signals, computer programme data

Abstract

(57)【要約】 【目的】 磁気記録装置のデータリードの際、データと
クロックが非同期の時にも設定通りの振幅値制御するこ
とが可能なＡＧＣ回路を提供し、後段のタイミング抽出
回路の動作の信頼性を高める。 【構成】 入力信号の増幅利得を指示にしたがって変化
させる可変利得部１１と、該可変利得部の出力の値をあ
らかじめ定めた間隔で抽出する抽出部１３と、該抽出部
で抽出された値に基づいて入力信号の振幅があらかじめ
定めた振幅になるように前記可変利得部の増幅利得を指
示する可変利得制御部と有するＡＧＣ回路において、前
記可変利得制御部は、前記抽出部で抽出された値を自乗
し、該自乗値と直前の自乗値とに基づいて、入力信号の
振幅があらかじめ定めた振幅になるように前記可変利得
部の増幅利得を指示するための誤差信号を出力する誤差
信号出力手段１５ａと、該誤差信号出力手段からの誤差
信号を積分して前記可変利得部の増幅利得を指示する積
分手段１８とを備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、磁気記録再生装置など
に用いられ、振幅値を設定値通りに制御するＡＧＣ制御
回路に係わる。
【０００２】
【従来の技術】信号情報を磁気記録媒体上に磁気信号と
して記録、再生する磁気記録再生装置では、データ再生
時に読みだした信号は、記録媒体の内外周の差等により
その振幅レベルが変動する。ＡＧＣ回路は、この信号振
幅の変動を一定値に保つよう制御を行う。磁気記録再生
装置のリード系信号処理回路の構成図と、ＡＧＣ回路の
ブロック図と、ＡＧＣ回路中のＶＧＡコントローラの構
成図とを、図８、図９および図１０にそれぞれ示し、こ
れらの図を参照して従来の技術を説明する。
【０００３】図８において、磁気記録再生装置のリード
系信号処理回路は、磁気信号が記録される磁気記録媒体
１、磁気記録媒体上の磁気信号を電気信号１０１に変換
する磁気ヘッド２、再生された電気信号を増幅するＲ／
Ｗ Ａｍｐ３、増幅されたアナログ信号１０２の振幅値
の制御を行うＡＧＣ回路４、再生信号１０３からデータ
として識別するのに必要なタイミングクロック信号１０
４を抽出するタイミング抽出回路５、リードデータとタ
イミングクロックよりデータの復合を行う復号器６、復
合された再生データ１０５とタイミングクロック１０６
を受け取り、データをフォーマット変換すると共にホス
トへのデータ転送を制御するコントローラ７、および、
回路全体の制御をするマイコン８を有する。ここで、図
８における復号器６に、デジタル値を入力とするビタビ
等の復号器を使用する場合、その性能を考えるとＡＧＣ
回路４およびタイミング抽出回路５も復号器への入力信
号１０４であるデジタル値を用いてフィードバック制御
することが望ましい。図９に、従来のデジタルコントロ
ール（アナログドライブ）型のＡＧＣ回路の構成を示
す。
【０００４】図９に示すように、従来のＡＧＣ回路４
は、制御信号２０１により増幅利得を変化させるＶＧＡ
（Variable Gain Amplifier）１１、ＶＧＡの出力２０
２の等かを行うイコライザ１２、イコライザ出力２０３
を量子化するＡＤコンバータ１３、ＰＲ４（Partial Re
sponse Class4）処理のため量化子出力２０４の帯域制
限を行なう（１＋Ｄ）ブロック１４、（１＋Ｄ）後の信
号から設定振幅との誤差を検出し誤差信号２０５を生成
するＶＧＡコントローラ１５、誤差信号２０５をアナロ
グ値に変換するＤＡコンバータ１６、ＤＡコンバータ出
力２０６に所定の係数を掛ける乗算器１７、および、乗
算器出力２０７の積分を行ないＶＧＡの制御信号２０１
を生成する積分器１８を有する。
【０００５】また、振幅情報を基にＶＧＡ等のアナログ
部駆動のための制御信号を生成するＶＧＡコントローラ
１５の構成を図１０に示す。図１０において、ＶＧＡコ
ントローラ１５は、入力信号１０３のレベルを判定し判
定信号３０１を生成する識別器２１、入力信号１０３と
判定信号３０１との乗算を行う乗算器２２、判定信号３
０１を基に設定振幅値Ａか０の一方を選択し出力するマ
ルチプレクサ２３、乗算器出力３０２からマルチプレク
サの出力３０３を減算し差分信号３０４を生成する減算
器２４、制御クロック１０４により差分信号値３０４を
１クロック遅延させる遅延器２５、および、差分信号３
０４と遅延器の出力である１サンプル前の差分信号３０
５を加算し誤差信号２０５を生成する加算器２６を有す
る。
【０００６】次に、図１１を参照してＡＧＣ回路の入力
信号１０２について説明し、図１２および図１３を参照
して従来のＡＧＣ回路の動作を説明する。図１１に磁気
記憶媒体のセクタフォーマットを示し、図１２および図
１３に、従来のＡＧＣ回路の動作のタイミングチャート
を示す。
【０００７】図１１において、ハードディスクドライブ
等における記録情報の１つの集まりであるセクタは、各
セクタ間に配置され速度変動分を補償するＧＡＰ４１、
セクタのアドレスが書き込まれているＩＤ４３、ＩＤ４
３の読み出しに必要なタイミングクロック生成のための
同期信号部ＳＹＮＣ４２、ＩＤ−ＳＹＮＣ間に配置され
速度変動分を保障するＧＡＰ４４、ＳＹＮＣ４２と同様
ＤＡＴＡ４６の読み出しに必要なタイミングクロック生
成のためのＳＹＮＣ４５、および、実際の情報が蓄えら
れるＤＡＴＡ４６から構成される。ここで、ＩＤ４３お
よびＤＡＴＡ部４６は、アドレスとデータとがそれぞれ
書き込まれているためそこから読みだされる信号はラン
ダムなパターンであり、ＳＹＮＣ４２はタイミング生成
回路５がそれを基にして同期をとるようにあらかじめ定
められた規則的なパターンになっている。また、ＧＡＰ
４１もＳＹＮＣ４２と同じパターンが書き込まれてい
る。すなわち、データ４６がサンプル点で｛1、0、-1｝の
ランダム値とりうるのに対し、ＳＹＮＣ４５およびＧＡ
Ｐ４１の領域では、例えばＰＲ４処理を行なう場合、
｛1、0、-1、0、…｝といった規則的なビット列になり、
（１＋Ｄ）の処理を行なった上で信号をビット列｛1、1、
-1、-1…｝にする。
【０００８】つぎに、図９に示すＡＧＣ回路の動作を説
明する。まず、図１２で示す、セクタ中のＩＤ４３およ
びＤＡＴＡ部４６でのランダムデータがＡＧＣ回路に入
力される場合について述べる。ＶＧＡ１１を介しゲイン
倍されたＶＧＡ出力信号２０２は、ＥＱ１２により高調
波成分を取り除かれた後、ＡＤＣ１３により量子化され
る。その後、（１＋Ｄ）ブロック１４において、ＰＲ処
理を行うため１サンプル前の値が加算され、ＶＧＡコン
トローラ入力信号１０３が生成される。ＶＧＡコントロ
ーラ入力信号１０３は復号器６に入力されると共にＶＧ
Ａコントローラ１５に入力される。図１０に示すＶＧＡ
コントローラ１５では、入力信号１０３（Ｖ103）を受
け、まず識別器２１で下記の判定条件により判定信号
（Ｖ301）を生成する。
【０００９】Ｖ103≧Ａ／２ ……… Ｖ301＝ １ −Ａ／２＜Ｖ103＜Ａ／２ ……… Ｖ301＝ ０ −Ａ／２≧Ｖ103 ……… Ｖ301＝−１ 但し、Ｖ103：識別器入力、Ｖ301：識別器出力、Ａ：Ａ
ＧＣ設定振幅値この識別器出力の判定信号Ｖ301をＶＧ
Ａコントローラ入力信号Ｖ103に乗ずることで信号の絶
対値化を行なう。また、判定信号Ｖ301が"０"に相当す
るデータには０を乗じ、振幅設定を行なう情報としては
使わない。その後、マルチプレクサ２３で、上記識別器
出力Ｖ103が０の時は０を選択し、１または−１の時は
設定振幅値Ａを選択する。減算器２４では、乗算器出力
信号３０２からマルチプレクサ２３で選択された値を減
ずることで差分信号３０４を生成する。つぎに、差分信
号３０４を、遅延器２５と加算器２６とによる（１＋
Ｄ）の操作でフィルタリングして誤差信号２０５を生成
する。図９に示すＤＡコンバータ１６においてアナログ
値に変換後、ＡＧＣループのループゲインを定める係数
を乗算器１７で乗じた後、積分器１８にて積分しＶＧＡ
の制御信号２０１とする。
【００１０】以上のようなフィードバック制御により、
ＶＧＡコントローラ入力信号の振幅が設定振幅値より大
きいときは制御信号２０１の絶対値を下げてＶＧＡのゲ
インを減少させ、逆に設定振幅値より小さい時はゲイン
を増加させる。最終的にサンプリング点でのＶＧＡコン
トローラ入力信号の振幅が設定振幅値に等しくなるよう
にする。図１３に示す、ＳＹＮＣでの規則的なデータの
場合にも同様な動作を行う。このＡＧＣ回路中、ＡＤコ
ンバータ１３、（１＋Ｄ）ブロック１４、ＶＧＡコント
ローラ１５に使用するサンプルクロックは、タイミング
抽出回路５で生成したものを用いる。
【００１１】なお、従来例としては、特開昭６１−１２
９９１３号公報に記載されている技術がある。
【００１２】
【発明が解決しようとする課題】図１４を用いて従来技
術の問題点を説明する。上述の通り、ＡＧＣ回路で使用
するサンプルクロック１０４は、タイミング抽出回路５
で生成したものである。ここで、タイミング抽出回路５
は、入力データ１０３を読みだす直前まではリファレン
スクロックに同期し、入力データ１０３と同じ周波数の
クロックを生成する。そして読み出し時には、ＳＹＮＣ
４２の規則的な基準クロックをもとに位相の引込みを完
了させ、ＩＤ部４３もしくはＤＡＴＡ部４６では同期の
完了したクロック１０４とデータ１０３の位相が外れな
いよう制御を行う。したがって、ＩＤ部４３もしくはＤ
ＡＴＡ部４６内のデータはクロックと同期しているが、
ＧＡＰおよびＳＹＮＣの始めでは、サンプルクロックと
データの位相は合っていないことがある。一方、従来の
ＡＧＣ回路４はサンプルクロックと入力データの位相が
合っていることを前提に振幅の制御を行う。データとサ
ンプルクロック間に位相誤差が存在する時、ＡＧＣ回路
の出力振幅値は、設定振幅値には一致しない。例えば、
図１４に示すような位相誤差φがある場合、ある程度引
込み、理想的なサンプルポイント（図１４に示す○印）
でのデータの振幅値が設定振幅値Ａになったとしても、
実際のサンプルポイント（図１４に示す△印）における
データの振幅値が設定振幅値Ａではないために誤差信号
は０にはならず、引込みが完了した安定点でのＡＧＣ回
路の出力は設定振幅より減少してしまうという問題点が
ある。
【００１３】上記問題点について、図１６に示すＶＧＡ
入力信号１０２とＶＧＡコントローラ入力信号の拡大図
を用いてさらに詳細に説明する。ＶＧＡ入力信号１０２
は、ＶＧＡ１１においてゲイン倍され、ＥＱ１２により
等化された後、ＡＤＣ１３により量子化される。その
後、（１＋Ｄ）ブロック１４において、ＰＲ処理を行う
ため１サンプル前の値が加算される。（１＋Ｄ）ブロッ
ク１４は、ある時刻ｔにおける入力の値と、その時刻ｔ
よりも一定時刻Ｔ過去の入力値を加算したものを時刻ｔ
において出力するものである。図１６において、時刻ｎ
におけるＶＧＡコントローラ入力信号１０３のＶ１０３
（ｎ）の値は、時刻ｎにおけるＶＧＡ入力信号１０２の
Ｖ１０２（ｎ）とそれより時間Ｔだけ過去の値Ｖ１０２
（ｎ−１）を加えたものである。同様に、時刻ｍにおけ
るＶＧＡコントローラ入力信号１０３のＶ１０３（ｍ）
の値は、時刻ｍにおけるＶＧＡ入力信号１０２のＶ１０
２（ｍ）とそれより時間Ｔだけ過去の値Ｖ１０２（ｍ−
１）を加えたものである。ＶＧＡ入力信号１０２の値
は、理想的なサンプルポイントにおいて、｛1、0、-1、0、
…｝といった規則的なビット列になり、（１＋Ｄ）の処
理を行なった後のＶＧＡコントローラ入力信号１０３は
ビット列｛1、1、-1、-1…｝となる。図１６に示すよう
に、ＶＧＡ入力信号１０２の波形はそのピークが理想的
なサンプリングポイントに一致するがＶＧＡコントロー
ラ入力信号１０３はピークと理想的なサンプリングポイ
ントとが一致しない。従って破線で囲んだ部分の理想的
なサンプリングポイントでの位置と位相誤差があるとき
の値との大小関係は、ＶＧＡ入力信号１０２とＶＧＡコ
ントローラ入力信号１０３とでは等しくなるとは限らな
い。ＡＧＣ回路は、ＶＧＡコントローラ入力信号１０３
のピークの振幅を設定振幅Ａにするのではなく、あくま
でサンプリングポイントでの振幅をＡにする。
【００１４】また、例えば、図１６において、ＶＧＡコ
ントローラ入力信号１０３の時刻ｎでの値が設定振幅値
Ａに等しいとする。この時、時刻ｎでの誤差信号Ｖ２０
５（ｎ）は、以下に示すようになりＶＧＡのゲインはこ
のまま保たれる。
【００１５】 しかし、時刻ｍのように入力データとクロックとの間に
位相誤差がある場合、誤差信号Ｖ２０５（ｍ）は以下に
示すようになる。
【００１６】 このように、ＶＧＡコントローラ入力信号１０３の振幅
値が設定振幅値Ａに等しいにもかかわらず、誤差信号を
生成してしまう。これが、（−ａ）倍されることでＶＧ
Ａのゲインが減少し、ＶＧＡコントローラ入力信号１０
３の振幅値が設定振幅値Ａよりも減少することとなる。
【００１７】また、ＧＡＰおよびＳＹＮＣでのＶＧＡコ
ントローラの入力信号波形をサイン波とみなすと、位相
誤差とＡＧＣ回路出力振幅誤差との関係は図１５のよう
に示され、位相誤差により出力振幅は設定振幅に対し４
０％の幅で変動する。
【００１８】ここで、ＡＧＣ回路の出力を受けるタイミ
ング抽出回路が、ＡＧＣ回路と同様、その入力に復号器
に入力するデジタル信号を用いるとする。そのようなデ
ジタル入力のタイミング抽出回路として、例えば「Kurt
H.Mueller他”Timing Recovery in Digital Synchrono
us Data Receivers"IEEE Transactions on Communicati
ons,May 1976」に示されるような従来例がある。該従来
例は、サンプル点での振幅値により位相誤差を検出する
タイプの位相比較器を含んだ位相同期回路を備えたもの
である。しかし、このような振幅値を用いる制御を行な
う場合にも、ＡＧＣ回路での振幅の変動は、直接位相比
較器のゲイン変動につながる。このゲイン変動は、位相
同期回路の自然角周波数ωｎ、ダンピングファクタζの
パラメータに影響をおよぼし、引込み時間の増加や引込
み特性の不安定化などという問題を生じる。
【００１９】そこで、本発明は、このような点を考慮し
てなされたもので、位相誤差の影響を受けないＡＧＣ回
路を提供することを目的とする。
【００２０】
【課題を解決するための手段】本発明は、上記課題を解
決するために、入力信号の増幅利得を指示にしたがって
変化させる可変利得部と、該可変利得部の出力の値をあ
らかじめ定めた間隔で抽出された値に基づいて入力信号
の振幅があらかじめ定めた振幅になるように前記可変利
得部の増幅利得を指示する可変利得制御部と有するＡＧ
Ｃ回路において、前記可変利得制御部は、前記抽出され
た値を自乗し、該自乗値と直前の自乗値とに基づいて、
入力信号の振幅があらかじめ定めた振幅になるように前
記可変利得部の増幅利得を指示するための誤差信号を出
力する誤差信号出力手段と、該誤差信号出力手段からの
誤差信号を積分して前記可変利得部の増幅利得を指示す
る積分手段とを備える。前記誤差信号出力手段は、前記
抽出された値の自乗値と直前の自乗値との和からあらか
じめ定めた振幅に対応する値を減じた結果を誤差信号と
することができる。
【００２１】前記可変利得制御部は、前記誤差信号出力
手段（以下、第１の誤差信号出力手段という）に加え、
前記抽出された値から、入力信号の振幅があらかじめ定
めた振幅になるように誤差信号を出力する、前記第１の
誤差信号出力手段と異なる第２の誤差信号出力手段と、
前記第１の誤差信号出力手段と前記第２の誤差信号出力
手段とをあらかじめ定めたタイミングで切り換える切り
換え制御手段とをさらに備えることができる。前記切り
換え制御手段は、前記入力信号のデータと前記あらかじ
め定めた抽出間隔とが非同期の時に前記第１の誤差信号
出力手段を用いるように制御する。また、前記切り換え
制御手段は、入力信号中の同期信号の入力時に非同期の
場合に前記第１の誤差信号出力手段を用い、入力信号中
の同期信号以外の信号の入力時には、前記第２の誤差信
号出力手段を用いるように制御するようにしてもよい。
【００２２】また、入力信号の増幅利得を指示にしたが
って変化させる可変利得部と、該可変利得部の出力の値
をあらかじめ定めた間隔で抽出された値に基づいて入力
信号の振幅があらかじめ定めた振幅になるように前記可
変利得部の増幅利得を指示する可変利得制御部と有する
ＡＧＣ回路において、前記可変利得制御部は、前記抽出
された値を自乗し、該自乗値をあらかじめ定めた値と比
較し、比較結果に対応するあらかじめ定めた第１の値と
第２の値とのうちいずれかの値を該自乗値から減算し、
該減算された自乗値と直前の減算された自乗値とを加算
して前記可変利得部の増幅利得を指示するための誤差信
号を出力する誤差信号出力手段と、該誤差信号出力手段
からの誤差信号を積分して前記可変利得部の増幅利得を
指示する積分手段とを備えるようにしてもよい。
【００２３】さらに、記録手段に記録されている信号を
読み出す読み出し回路と、該読み出し回路で読みだされ
た信号を増幅する増幅回路と、該増幅回路で増幅された
信号の振幅の制御を行うＡＧＣ回路と、該ＡＧＣ回路で
振幅制限された信号からタイミングクロックを抽出する
タイミング抽出回路と、該タイミング抽出回路で抽出さ
れたタイミングクロックにより前記ＡＧＣ回路で振幅制
限された信号をサンプリングしてデータを復号する復号
器と、該復号器で復号されたデータをアナログ信号に変
換する変換回路と、該変換回路で変換されたアナログ信
号を出力する出力回路とを有する記録再生装置におい
て、上記ＡＧＣ回路を備えることができる。
【００２４】
【作用】可変利得部では、指示された増幅利得にしたが
って入力信号を増幅させる。可変利得部からの入力信号
の値をあらかじめ定めた間隔（サンプリング周期）で抽
出するのは、Ａ／Ｄコンバータなどである。ＡＧＣ回路
の外部にあるＡ／Ｄコンバータからの抽出された値を可
変利得制御部に入力する。可変利得制御部では、前記抽
出された値を自乗し、前記抽出された値の自乗値と直前
の自乗値との和からあらかじめ定めた振幅に対応する値
（あらかじめ定めた振幅の自乗値の２倍の値）を減じた
結果を誤差信号として出力する。または、前記抽出され
た値の自乗値と直前の自乗値とから設定振幅値の自乗Ａ
2をそれぞれ減じ、その減算結果の和を取るようにして
もよい。前記抽出された値の自乗値と直前の自乗値との
和をとることで（１＋Ｄ）処理を行なうことができ、位
相誤差を除去することができる。すなわち、入力信号の
データとサンプル周期の周波数が等しく両者の位相差が
φであったとすると、可変利得制御部への入力信号は、
サンプル点｛…、ｋ、ｋ+１、ｋ+２、ｋ+３、…｝で
｛…、Ａ'sin(π/4+φ)、Ａ'sin(π/4+π/2+φ)、Ａ'sin
(π/4+π+φ)、Ａ'sin(π/4+3π/2+φ)、…｝となる。こ
こでＡ’はサイン波である信号１０３の振幅値を示す。
上記出力は｛…Ａ'sin(π/4+φ)、Ａ'cos(π/4+φ)、-Ａ'
sin(π/4+φ)、-Ａ'cos(π/4+φ)、…｝と同値であり、こ
れらの自乗をとった値｛Ａ'2sin2(π/4+φ)、Ａ'2cos
2(π/4+φ)、Ａ'2sin2(π/4+φ)、Ａ'2cos2(π/4+φ)、
…｝は、Ａ'2sin2(π/4+φ)とＡ'2cos2(π/4+φ)が交互
に出力される形となる。よって、設定振幅値の自乗Ａ2
を減じ（１＋Ｄ）で連続する２値の和をとった誤差信号
は、（Ａ'2sin2(π/4+φ)+Ａ'2cos2(π/4+φ)-２Ａ2）=
Ａ'2-２Ａ2となり、位相差φの項は消去される。
【００２５】また、前記抽出された値から、入力信号の
振幅があらかじめ定めた振幅になるように誤差信号を出
力する第２の誤差信号出力手段を備える場合には、切り
換え制御手段が、ＧＡＰやＳＹＮＣ領域での規則的なデ
ータ列において、前記入力信号のデータと前記あらかじ
め定めた間隔とが非同期時に前記第１の誤差信号出力手
段に切り換え、該第１の誤差信号出力手段からの誤差信
号により振幅制限を行う。また、ランダムな３値をとる
データ領域においては、切り換え制御手段が、前記第２
の誤差信号出力手段に切り換え、該第２の誤差信号出力
手段からの誤差信号により振幅制限を行う。誤差信号
は、ループ定数を設定する係数を乗じ、積分手段により
以前の値と加算した信号を可変利得部の制御信号とする
ことで負帰還をかける。
【００２６】
【実施例】本発明の実施例を図を用いて説明する。図１
は本実施例の特徴を示すＶＧＡコントローラのブロック
構成図であり、図２は、本実施例のＶＧＡコントローラ
を備えたＡＧＣ回路、図３は、本実施例のＶＧＡコント
ローラを備えたＡＧＣ回路の動作を説明するものであ
る。また、ＡＧＣ回路を備える磁気記録再生装置のリー
ド系信号処理回路の全体構成は図８に示したものと同じ
構成である。
【００２７】図８において、磁気記録再生装置のリード
系信号処理回路は、磁気信号が記録される記憶手段の磁
気記録媒体１、磁気記録媒体上の磁気信号を電気信号１
０１に変換する磁気ヘッド２、再生された電気信号を増
幅するＲ／Ｗ Ａｍｐ３、増幅されたアナログ信号１０
２の振幅値の制御を行うＡＧＣ回路４、再生信号１０３
からデータとして識別するのに必要なタイミングクロッ
ク信号１０４を抽出する抽出回路であるタイミング抽出
回路５、リードデータとタイミングクロックよりデータ
の復合を行う復号器６、復合された再生データ１０５と
タイミングクロック１０６を受け取り、データをフォー
マット変換すると共にホストへのデータ転送を制御する
コントローラ７、および、回路全体の制御をするマイコ
ン８を有する。また、磁気記録再生装置だけでなく記憶
手段の再生を行う記録再生装置にＡＧＣ回路を備えるこ
とができる。この場合、上記構成に加えて復号器で復号
されたデータをアナログ信号に変換する変換回路と、該
変換回路で変換されたアナログ信号を出力する出力回路
とを有するようにしてもよい。
【００２８】つぎに、図１におけるＶＧＡコントローラ
の構成を説明する。本実施例におけるＶＧＡコントロー
ラは、入力信号１０３の自乗を算出する乗算器２２と、
設定振幅値Ａの自乗値を乗算器出力３０２から減ずる減
算器２４と、（１＋Ｄ）の操作を行う遅延器２５と、加
算器２６とを有する。遅延器はタイミング抽出回路から
のクロック１０４で制御する。
【００２９】また、図２において、ＡＧＣ回路４は、制
御信号２０１により利得を変化させる可変利得部のＶＧ
Ａ（Variable Gain Amplifier）１１、ＶＧＡの出力２
０２の等化を行うイコライザ（ＥＱ）１２、イコライザ
出力２０３を量子化する抽出部のＡＤコンバータ１３、
ＰＲ４（Partial Response Class4）処理のため量化子
出力２０４の帯域制限を行なう（１＋Ｄ）ブロック１
４、（１＋Ｄ）後の信号から設定振幅との誤差を検出し
誤差信号２０５を生成するＶＧＡコントローラ１５、誤
差信号２０５をアナログ値に変換するＤＡコンバータ１
６、ＤＡコンバータ出力２０６に所定の係数を掛ける乗
算器１７、および、乗算器出力２０７の積分を行ないＶ
ＧＡの制御信号２０１を生成する積分器１８を有する。
ＶＧＡコントローラ１５は、誤差信号出力手段であり、
抽出部のＡＤコンバータ１３で抽出された値（もしくは
（１＋Ｄ）ブロック１４の出力値）を自乗し、該自乗値
をあらかじめ定めた値と比較し、比較結果に対応するあ
らかじめ定めた第１の値と第２の値とのうちいずれかの
値を該自乗値から減算し、該減算された自乗値と直前の
減算された自乗値とを加算して前記可変利得部の増幅利
得を指示するための誤差信号を出力する。また、可変利
得制御部として、前記誤差信号出力手段のＶＧＡコント
ローラ１５からの誤差信号を積分して前記可変利得部の
増幅利得を指示する積分手段とを備えるようにしてもよ
い。さらに、可変利得制御部は、ＤＡコンバータ１６お
よび乗算器１７を有することができる。
【００３０】図１に示すＶＧＡコントローラの動作およ
び図２に示すＡＧＣ回路の動作について説明する。
【００３１】ＶＧＡ１１を介しゲイン倍されたＶＧＡ出
力信号２０２は、ＥＱ１２により等化された後、ＡＤＣ
１３により量子化される。その後、（１＋Ｄ）ブロック
１４において、ＰＲ処理を行うため１サンプル前の値が
加算され、ＶＧＡコントローラ入力信号１０３が生成さ
れる。ＶＧＡコントローラ入力信号１０３は復号器６に
入力されると共にＶＧＡコントローラ１５ａに入力され
る。図１に示すＶＧＡコントローラ１５ａでは、入力信
号１０３（Ｖ103）を受け、乗算器２２で入力信号１０
３の自乗を算出する。減算器２４では、乗算器出力信号
３０２からＡの二乗値を減ずることで差分信号２０４を
生成する。つぎに、差分信号２０４を、遅延器２５と加
算器２６とによる（１＋Ｄ）の操作でフィルタリングし
て誤差信号２０５を生成する。つぎに、図２に示すＤＡ
コンバータ１６においてアナログ値に変換後、ＡＧＣル
ープのループゲインを定める係数を乗算器１７で乗じた
後、積分器１８にて積分しＶＧＡの制御信号２０１とす
る。
【００３２】次に、図１に示すＶＧＡコントローラの原
理について図３を参照して説明する。本実施例における
ＶＧＡコントローラは、ＡＧＣ回路にＧＡＰ４１および
ＳＹＮＣ４２の情報、すなわち、ＶＧＡコントローラへ
の入力が{1、1、-1、-1、…｝の規則的なビット列が入力さ
れる場合に使用する。図３に示すように、規則的なビッ
ト列におけるＶＧＡコントローラ入力信号１０３の各サ
ンプル点での値は、データビット列の周期をＴとすると
周期４Ｔのサイン関数でみなすことができる。すなわ
ち、データとサンプルクロックの周波数が等しく両者の
位相差がφであったとすると、ＶＧＡコントローラ入力
信号は、サンプル点｛…、ｋ、ｋ+１、ｋ+２、ｋ+３、
…｝で｛…、Ａ'sin(π/4+φ)、Ａ'sin(π/4+π/2+φ)、
Ａ'sin(π/4+π+φ)、Ａ'sin(π/4+3π/2+φ)、…｝とな
る。ここでＡ’はサイン波である信号１０３の振幅値を
示す。上記出力は｛…Ａ'sin(π/4+φ)、Ａ'cos(π/4+
φ)、-Ａ'sin(π/4+φ)、-Ａ'cos(π/4+φ)、…｝と同値で
あり、乗算器２２でこれらの自乗をとった値｛Ａ'2sin2
(π/4+φ)、Ａ'2cos2(π/4+φ)、Ａ'2sin2(π/4+φ)、Ａ'2
cos2(π/4+φ)、…｝は、Ａ'2sin2(π/4+φ)とＡ'2cos
2(π/4+φ)が交互に出力される形となる。よって、設定
振幅値の自乗Ａ2を減じ（１＋Ｄ）で連続する２値の和
をとったＶＧＡコントローラ出力である誤差信号２０５
は、（Ａ'2sin2(π/4+φ)+Ａ'2cos2(π/4+φ)-２Ａ2）=
Ａ'2-２Ａ2となり、位相差φの項は消去される。ＡＧＣ
回路は、乗算器１７で乗する係数を適当に設定し、負帰
還をかけることで、前記出力値（Ａ'2-２Ａ2）を０にす
るようループを制御する。したがって、収束点でＡ’＝
√２×Ａとなり、入力サイン波の振幅値Ａ’とサンプル
点での振幅値Ａは√２：１の関係にあることから、上記
制御によりサンプル点での振幅値をＡとすることが可能
となる。
【００３３】また、本実施例のＶＧＡコントローラが使
用されるＧＡＰ４１およびＳＹＮＣ４２の領域では、前
記の通りタイミング抽出回路はレファレンスクロックに
同期している。このレファレンスクロックの周波数とそ
の後に実際リードするデータの周波数とは理想的には等
しいはずであるが、ディスクの回転変動等により多少ず
れてくる場合がでてくる。このような場合、ＡＧＣの出
力振幅は一定値をとらず変動する。図４は、サンプルク
ロックの周波数が、データの周波数のｎ倍である時のＶ
ＧＡコントローラ出力を示したものである。実線で示さ
れたＶＧＡコントローラ出力は、周波数誤差ｎの関数
を、図４において点線で示す包絡線としてサンプル周期
Ｔごとに変動する。このＶＧＡコントローラ出力変動の
直流成分は、理想的な設定振幅（Ａ'2-２Ａ2）に等しく
なる。また、正負交互に値が反転し、図２に示す積分器
１８において積分するために、その積分値である制御信
号の変動量は小さくすることができる。これにより、周
波数に誤差があっても対応することができる。
【００３４】また、本実施例におけるＡＧＣ回路の他の
構成を図１９および図２０に示す。さらに、図１９およ
び図２０におけるフィルタ部４’のブロック図を図１８
に示す。
【００３５】図１９および図２０においては、上記図２
に示したイコライザ１２、ＡＤコンバータ１３および
（１＋Ｄ）ブロック１４を、フィルタ部４’とし、ＡＧ
Ｃ回路に含めない場合の構成を示している。イコライザ
１２、ＡＤコンバータ１３および（１＋Ｄ）ブロック１
４の配置は、任意に選択できる。例えば、図１８に示し
たように、イコライザ１２、ＡＤコンバータ１３、（１
＋Ｄ）ブロック１４の順でもよいし、ＡＤコンバータ１
３、（１＋Ｄ）ブロック１４、イコライザ１２の順でも
よい。ただし、ＡＤコンバータ１３の前後で扱う信号が
アナログ値とディジタル値で異なるので、それに対応し
て（１＋Ｄ）ブロック１４およびイコライザ１２の回路
構成は異なる。さらに、フィルタ部４’は、図１９およ
び図２０に示すように、ＶＧＡの前段と後段とのどちら
に配置してもよい。
【００３６】つぎに、ディジタル値を扱う（１＋Ｄ）ブ
ロック１４について説明する。記録装置用信号処理回路
では、高密度化（すなわち、高性能化）を実現する手段
としてＰＲＭＬ（Partial Response Maximum Likelihoo
d）というものがある。ＰＲは、装置の伝送特性に整合
した電力スペクトルを持つ符号形態に変換する手段であ
り、電力スペクトルの形態により５種類のクラスに大別
される。このうち、本実施例における磁気記録装置に適
合するものとしてはＰＲ４（クラス４）が挙げられる。
これは、（１＋Ｄ）ブロックを信号処理回路中に挿入
し、磁気記録系の持つ再生時の微分特性と帯域フィルタ
特性とを持たせることで実現する。図２１に周波数特性
を示す。図２１において、（ａ）は（１＋Ｄ）ブロック
の周波数特性を示し、（ｂ）は、磁気記録系の持つ微分
特性を示し、（ｃ）は帯域フィルタ特性を示す。また、
ＭＬは、一般に最尤復号（それを実現するものとしてビ
タビ復号がある）とよばれる。最尤復号は、時系列的に
信号を識別する方法である。これら、ＰＲとＭＬとは、
組み合わせて用いることにより、再生信号のＳＮ比が効
率的に改善でき、高密度化が実現できる。本実施例にお
ける（１＋Ｄ）ブロック１４は、上記ＰＲ４の処理を行
うためのものである。このため、（１＋Ｄ）ブロック１
４をＡＧＣ回路に含めなくてもよい。また、イコライザ
１２も扱う信号の等化を行い、復号器の性能を保証する
ものであり、ＡＤコンバータ１３は、ＭＬを行うために
ディジタル値に変換するのでＡＧＣ回路に含めなくても
よい。
【００３７】また、図１９に示すような構成において
は、ＡＧＣ回路を備える磁気記録再生装置のリード系信
号処理回路の全体構成は図１７に示すようになる。
【００３８】上述した図１に示すＶＧＡコントローラ
は、規則的なサイン波形を入力することを前提としてい
るため、ランダムの３値をとるデータ領域においては従
来のＶＧＡコントローラ１５を利用するようにしてもよ
い。図５に、ＡＧＣ制御を必要とする全領域で動作を可
能とするＶＧＡコントローラｂの構成を示す。図５にお
いて、ＶＧＡコントローラ１５ｂは、図２に示すＡＧＣ
回路におけるＶＧＡコントローラ１５ａの代わりに用い
るもので、（１＋Ｄ）ブロック出力１０３を図１０に示
す従来のＶＧＡコントローラ１５と、図１に示す上記の
ＶＧＡコントローラ１５ａとに入力し、マルチプレクサ
２７を用いＶＧＡコントローラ１５および１５ａの出力
の一方を制御信号１０７によって選択し、ＤＡコンバー
タ１６に出力するものである。すなわち、可変利得制御
部は、前記抽出部で抽出された値を自乗し、該自乗値と
直前の自乗値とに基づく前記入力信号の振幅から、入力
信号の振幅があらかじめ定めた振幅になるように前記可
変利得部の増幅利得を指示するための第１の誤差信号を
出力する誤差信号出力手段と、前記抽出部で抽出された
値から、入力信号の振幅があらかじめ定めた振幅になる
ように誤差信号を出力する、前記第１の誤差信号出力手
段と異なる第２の誤差信号出力手段と、前記第１の誤差
信号出力手段と前記第２の誤差信号出力手段とをあらか
じめ定めたタイミングで切り換える切り換え制御手段
と、前記誤差信号を積分して前記可変利得部の増幅利得
を指示する積分手段とを備えることができる。また、制
御信号１０７は、図８に示したコントローラ７において
出力することができ、ＧＡＰ４１およびＳＹＮＣ４２の
領域においては、図１に示す上記のＶＧＡコントローラ
１５ａからの出力を選択し、ＩＤ部４３もしくはＤＡＴ
Ａ部４６の領域においては、図１０に示す従来のＶＧＡ
コントローラ１５からの出力を選択するように制御す
る。切り換えタイミングについてはさらに後述する。
【００３９】また、マルチプレクサ２７を用いる代わり
に、ＶＧＡコントローラ１５ａとＶＧＡコントローラ１
５との前段に、スイッチ回路を備えて、制御信号１０７
により制御するようにしてもよい。この場合も、ＧＡＰ
４１およびＳＹＮＣ４２の領域においては、図１に示す
上記のＶＧＡコントローラ１５ａに（１＋Ｄ）ブロック
出力１０３を入力するように選択し、ＩＤ部４３もしく
はＤＡＴＡ部４６の領域においては、図１０に示す従来
のＶＧＡコントローラ１５に（１＋Ｄ）ブロック出力１
０３を入力するように選択するように制御する。
【００４０】また、ＶＧＡコントローラ１５とＶＧＡコ
ントローラ１５ａとの内部構成について見てみると、遅
延器２５および加算器２６で構成する（１＋Ｄ）部など
共有できる部分も多い。したがって、図５で示したよう
に両ＶＧＡコントローラが完全に独立である必要はな
く、例えば、図６に示すような構成も考えられる。図６
に示すＶＧＡコントローラ１５ｃは、ＶＧＡコントロー
ラ入力信号１０３の自乗を算出する乗算器２２と、乗算
器出力レベルを判定し判定信号３０６をマルチプレクサ
に出力する識別器２８と、判定信号３０６と制御信号１
０７から出力を選択するマルチプレクサ２９と、自乗結
果からマルチプレクサ出力である設定振幅値Ａの自乗も
しくは０を減ずる減算器２４と、（１＋Ｄ）の操作を行
う遅延器２５と、加算器２６とを有する。可変利得制御
部の誤差信号出力手段であるＶＧＡコントローラ１５ｃ
は、抽出部で抽出された値を自乗し、該自乗値をあらか
じめ定めた値と比較し、比較結果に対応するあらかじめ
定めた第１の値と第２の値とのうちいずれかの値を該自
乗値から減算し、該減算された自乗値と直前の減算され
た自乗値とを加算して前記可変利得部の増幅利得を指示
するための誤差信号を出力する。
【００４１】図６において、（１＋Ｄ）ブロック出力１
０３は、乗算器２２で入力信号１０３の自乗を算出す
る。識別器２８は、乗算器出力レベルを判定し判定信号
３０６をマルチプレクサに出力する。マルチプレクサの
出力値３０３は、制御信号１０７によりデータとサンプ
ルクロックとが同期状態であるＧＡＰ４１およびＳＹＮ
Ｃ４２の領域の時は設定振幅値Ａの二乗が選択され、Ｉ
Ｄ部４３もしくはＤＡＴＡ部４６でのランダムデータが
入力される場合は、以下に示す通り選択する。
【００４２】 Ｖ302≧（Ａ／２）2 ……… Ｖ303＝ Ａ2 ０＜Ｖ302＜（Ａ／２）2 ……… Ｖ303＝ ０ 但し、Ｖ302：識別器入力、Ｖ303：ＭＰＸ出力、Ａ：Ａ
ＧＣ設定振幅値上記構成では、回路の動作特性としては
図５で示したものとは多少異なってくるが、ＡＧＣ制御
を必要とする全領域で振幅制御動作を行うことができ
る。以上述べてきた回路における制御信号１０７による
切り替えタイミングを更に具体的に図７を用いて説明す
る。
【００４３】図７は、磁気記録媒体上のセクタフォーマ
ットに対する、タイミング抽出回路およびＡＧＣ回路の
動作シーケンスを示したものである。コントローラ７
は、リード時に各セクタの先頭で出されるセクタパルス
を受け取ると、ＧＡＰ４１の次のＳＹＮＣ４２およびＩ
Ｄ４３でリードゲートをイネーブルする。それを受け、
タイミング抽出回路５は、ＳＹＮＣ４２で位相の引込み
を完了させ、ＩＤ４３では位相のあった状態からこの位
相が外れないよう追従動作を行なう。このようにして読
みだされたＩＤのアドレス情報が読みだしたいセクタの
アドレスに一致している時、コントローラ７は、ＧＡＰ
４４で一端リードゲートをディセーブルしＳＹＮＣ４５
およびＤＡＴＡ４６で再び位相の引込み、追従を行な
う。アドレスが一致していない時は、リードゲートをデ
ィセーブルにし、そのセクタのＤＡＴＡの情報のリード
は行なわず、次のセクタの情報を読みだすよう上記の動
作を繰り返す。ＡＧＣ回路４では、このタイミング抽出
回路による入力データとクロック間の位相状態に基づい
て、制御信号１０７により用いるＶＧＡコントローラを
切り替える。
【００４４】図７において、動作シーケンス１では、Ｇ
ＡＰおよびＳＹＮＣでＶＧＡコントローラ１５ａを選択
し、振幅引込みを行なう。この時、ＡＧＣ回路の時定数
は、ＧＡＰ４１の期間内でほぼ振幅を期待値に引き込め
るよう設定し、ＳＹＮＣ４２でのタイミング抽出回路動
作の安定性を高める。入力データとクロック間の位相が
あっているＩＤ部では、ＶＧＡコントローラ１５を選択
し、振幅値を設定値から外れないよう追従させる。つぎ
に、ＧＡＰ４４では、ライトの度にＳＹＮＣ４５のデー
タの上書きを任意のタイミングでスタートするため、Ｓ
ＹＮＣ４５との境界付近のデータの位相状態が特定でき
ないので、ＡＧＣ回路ではフィードバック制御は行なわ
ず、ＶＧＡのゲインを一定にホールドする。ＩＤとＤＡ
ＴＡとが同一トラック上にあり、両者に書き込まれたデ
ータの振幅値にはそれほど差がないと考えると、ＤＡＴ
Ａ部４６のデータのリードを行なう際のＶＧＡゲインに
はＩＤ部で引き込んだゲインを使用できるため、シーケ
ンス１ではこのゲインホールドはＤＡＴＡ部４６の最初
まで、すなわちＧＡＰ４４とＳＹＮＣ４５との期間続け
る。そして、ＤＡＴＡでは、ＶＧＡコントローラ１５に
より再度振幅の追従を行なう。
【００４５】また、動作シーケンス２は、上記動作シー
ケンス１においてＤＡＴＡが始まるまでゲインをホール
ドするため、ＩＤ部とＤＡＴＡ部とのデータの振幅値が
実際には異なっていて、ＤＡＴＡ部の初期のデータの振
幅値が設定値と異なってしまうような場合に対応でき
る。動作シーケンス２は、ＧＡＰ４４まではシーケンス
１と同様である。しかし、シーケンス１がＳＹＮＣ４５
でもゲインをホールドし続けるのに対し、シーケンス２
では、ＳＹＮＣ４５で再びＶＧＡコントローラ１５ａを
選択してフィードバック制御をスタートする。このた
め、上記のようにＩＤ部とＤＡＴＡ部の振幅が異なって
いる場合にもＳＹＮＣ４５期間内で再び引き込むためＤ
ＡＴＡ部のデータの振幅を設定値通りにすることができ
る。
【００４６】動作シーケンス３および４では、シーケン
ス１およびシーケンス２でのＶＧＡコントローラ１５に
よる振幅追従を、引込み完了信号を用いて切り替える。
引込み完了信号は、実際にタイミング抽出回路５の状態
から位相引込みが完了したかどうかの判定を行なって信
号を生成する手段を備えてもよいし、タイミング抽出回
路が位相引込みに用いる時間は抽出回路の設定定数によ
り定まるので、設定定数値から逆算して生成することも
できる。通常位相引込みは、ＳＹＮＣ終了よりも十分以
前に完了させ、ＳＹＮＣの終わり付近では位相追従に切
り替えるよう定数を設定するので、シーケンス３および
４では振幅追従を開始するタイミングがシーケンス１お
よび２に比べ早くなる。これらのシーケンス中の動作切
り替え制御信号は、タイミング抽出回路で使用するリー
ドゲート同様、コントローラ７での生成するか、もしく
は、コントローラが内部で生成する方法と同様にセクタ
パルスを用いてコントローラ外部で生成することができ
る。
【００４７】本実施例のＡＧＣ回路によれば、データと
サンプルクロックとが同期状態にあるときはもとより、
非同期状態の時にも振幅値を設定通りに制御することが
可能であり、後段のタイミング抽出回路の動作の信頼性
を高めるものである。
【００４８】
【発明の効果】本発明によれば、磁気記録再生装置の読
み出し動作の安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明のＶＧＡコントローラの構成図。
【図２】本発明のＡＧＣ回路のブロック図。
【図３】本発明のＡＧＣ回路の動作説明図。
【図４】非同期時のＡＧＣ出力振幅変動の説明図。
【図５】本発明のＶＧＡコントローラのブロック図。
【図６】本発明のＶＧＡコントローラの構成図。
【図７】本発明のＡＧＣ回路の動作シーケンス図。
【図８】磁気記録再生装置のリード系信号処理回路のブ
ロック図。
【図９】従来のＡＧＣ回路のブロック図。
【図１０】従来のＶＧＡコントローラの構成図。
【図１１】磁気記録媒体のセクタフォーマット説明図。
【図１２】従来のＡＧＣ回路の動作説明図。
【図１３】従来のＡＧＣ回路の動作説明図。
【図１４】従来のＡＧＣ動作の問題点の動作説明図。
【図１５】位相誤差と出力振幅の関係の説明図。
【図１６】従来のＡＧＣ動作の問題点の動作説明図。
【図１７】磁気記録再生装置のリード系信号処理回路の
ブロック図。
【図１８】フィルタ回路のブロック図。
【図１９】本発明におけるＡＧＣ回路のブロック図。
【図２０】本発明におけるＡＧＣ回路のブロック図。
【図２１】周波数特性図。
【符号の説明】
１…磁気記録媒体、２…磁気ヘッド、３…Ｒ／Ｗ Ａｍ
ｐ、４…ＡＧＣ回路、５…タイミング抽出回路、６…復
号器、７…コントローラ、８…マイコン、１１…ＶＧ
Ａ、１２…イコライザ、１３…ＡＤコンバータ、１４…
（１＋Ｄ）ブロック、１５…ＶＧＡコントローラ、１５
ａ…ＶＧＡコントローラ、１５ｂ…ＶＧＡコントロー
ラ、１５ｃ…ＶＧＡコントローラ、１６…ＤＡコンバー
タ、１７…乗算器、１８…積分器、２１…識別器、２２
…乗算器、２３…マルチプレクサ、２４…減算器、２５
…遅延器、２６…加算器、２７…マルチプレクサ、４１
…ＧＡＰ、４２…ＳＹＮＣ、４３…ＩＤ、４４…ＧＡ
Ｐ、４５…ＳＹＮＣ、４６…ＤＡＴＡ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｇ 11/00 Ｚ 9067−5Ｊ (72)発明者 岩渕 一則 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 山川 秀之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 石田 嘉輝 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 小菅 稔 神奈川県小田原市国府津2880番地 株式会 社日立製作所小田原工場内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】入力信号の増幅利得を指示にしたがって変
    化させる可変利得部と、該可変利得部の出力の値をあら
    かじめ定めた間隔で抽出された値に基づいて入力信号の
    振幅があらかじめ定めた振幅になるように前記可変利得
    部の増幅利得を指示する可変利得制御部と有するＡＧＣ
    回路において、 前記可変利得制御部は、前記抽出された値を自乗し、該
    自乗値と直前の自乗値とに基づいて、入力信号の振幅が
    あらかじめ定めた振幅になるように前記可変利得部の増
    幅利得を指示するための誤差信号を出力する誤差信号出
    力手段と、該誤差信号出力手段からの誤差信号を積分し
    て前記可変利得部の増幅利得を指示する積分手段とを備
    えることを特徴とするＡＧＣ回路。
  2. 【請求項２】請求項１において、前記誤差信号出力手段
    は、前記抽出された値の自乗値と直前の自乗値との和か
    らあらかじめ定めた振幅に対応する値を減じた結果を誤
    差信号とすることを特徴とするＡＧＣ回路。
  3. 【請求項３】請求項１において、前記可変利得制御部
    は、前記誤差信号出力手段（以下、第１の誤差信号出力
    手段という）に加え、前記抽出された値から、入力信号
    の振幅があらかじめ定めた振幅になるように誤差信号を
    出力する、前記第１の誤差信号出力手段と異なる第２の
    誤差信号出力手段と、前記第１の誤差信号出力手段と前
    記第２の誤差信号出力手段とをあらかじめ定めたタイミ
    ングで切り換える切り換え制御手段とをさらに備えるこ
    とを特徴とするＡＧＣ回路。
  4. 【請求項４】請求項３において、前記切り換え制御手段
    は、前記入力信号のデータと前記あらかじめ定めた抽出
    間隔とが非同期の時に前記第１の誤差信号出力手段を用
    いるように制御することを特徴とするＡＧＣ回路。
  5. 【請求項５】請求項３において、前記切り換え制御手段
    は、入力信号中の同期信号の入力時に非同期の場合に前
    記第１の誤差信号出力手段を用い、入力信号中の同期信
    号以外の信号の入力時には、前記第２の誤差信号出力手
    段を用いるように制御することを特徴とするＡＧＣ回
    路。
  6. 【請求項６】入力信号の増幅利得を指示にしたがって変
    化させる可変利得部と、該可変利得部の出力の値をあら
    かじめ定めた間隔で抽出された値に基づいて入力信号の
    振幅があらかじめ定めた振幅になるように前記可変利得
    部の増幅利得を指示する可変利得制御部と有するＡＧＣ
    回路において、 前記可変利得制御部は、前記抽出された値を自乗し、該
    自乗値をあらかじめ定めた値と比較し、比較結果に対応
    するあらかじめ定めた第１の値と第２の値とのうちいず
    れかの値を該自乗値から減算し、該減算された自乗値と
    直前の減算された自乗値とを加算して前記可変利得部の
    増幅利得を指示するための誤差信号を出力する誤差信号
    出力手段と、該誤差信号出力手段からの誤差信号を積分
    して前記可変利得部の増幅利得を指示する積分手段とを
    備えることを特徴とするＡＧＣ回路。
  7. 【請求項７】記録手段に記録されている信号を読み出す
    読み出し回路と、該読み出し回路で読みだされた信号を
    増幅する増幅回路と、該増幅回路で増幅された信号の振
    幅の制御を行うＡＧＣ回路と、該ＡＧＣ回路で振幅制限
    された信号からタイミングクロックを抽出するタイミン
    グ抽出回路と、該タイミング抽出回路で抽出されたタイ
    ミングクロックにより前記ＡＧＣ回路で振幅制限された
    信号をサンプリングしてデータを復号する復号器と、該
    復号器で復号されたデータをアナログ信号に変換する変
    換回路と、該変換回路で変換されたアナログ信号を出力
    する出力回路とを有する記録再生装置において、 前記ＡＧＣ回路は、入力信号の増幅利得を指示にしたが
    って変化させる可変利得部と、該可変利得部の出力の値
    をあらかじめ定めた間隔で抽出された値に基づいて入力
    信号の振幅があらかじめ定めた振幅になるように前記可
    変利得部の増幅利得を指示する可変利得制御部と備え、 前記可変利得制御部は、前記抽出された値を自乗し、該
    自乗値と直前の自乗値とに基づく前記入力信号の振幅か
    ら、入力信号の振幅があらかじめ定めた振幅になるよう
    に前記可変利得部の増幅利得を指示するための第１の誤
    差信号を出力する誤差信号出力手段と、前記抽出された
    値から、入力信号の振幅があらかじめ定めた振幅になる
    ように誤差信号を出力する、前記第１の誤差信号出力手
    段と異なる第２の誤差信号出力手段と、前記第１の誤差
    信号出力手段と前記第２の誤差信号出力手段とをあらか
    じめ定めたタイミングで切り換える切り換え制御手段
    と、前記誤差信号を積分して前記可変利得部の増幅利得
    を指示する積分手段とを備えることを特徴とする記録再
    生装置。
  8. 【請求項８】記録手段に記録されている信号を読み出す
    読み出し回路と、該読み出し回路で読みだされた信号を
    増幅する増幅回路と、該増幅回路で増幅された信号の振
    幅の制御を行うＡＧＣ回路と、該ＡＧＣ回路で振幅制限
    された信号からタイミングクロックを抽出するタイミン
    グ抽出回路と、該タイミング抽出回路で抽出されたタイ
    ミングクロックにより前記ＡＧＣ回路で振幅制限された
    信号をサンプリングしてデータを復号する復号器と、該
    復号器で復号されたデータをアナログ信号に変換する変
    換回路と、該変換回路で変換されたアナログ信号を出力
    する出力回路とを有する記録再生装置において、 前記ＡＧＣ回路は、入力信号の増幅利得を指示にしたが
    って変化させる可変利得部と、該可変利得部の出力の値
    をあらかじめ定めた間隔で抽出された値に基づいて入力
    信号の振幅があらかじめ定めた振幅になるように前記可
    変利得部の増幅利得を指示する可変利得制御部と備え、 前記可変利得制御部は、前記抽出された値を自乗し、該
    自乗値をあらかじめ定めた値と比較し、比較結果に対応
    するあらかじめ定めた第１の値と第２の値とのうちいず
    れかの値を該自乗値から減算し、該減算された自乗値と
    直前の減算された自乗値とを加算して前記可変利得部の
    増幅利得を指示するための誤差信号を出力する誤差信号
    出力手段と、該誤差信号出力手段からの誤差信号を積分
    して前記可変利得部の増幅利得を指示する積分手段とを
    備えることを特徴とする記録再生装置。
JP5025698A 1993-02-15 1993-02-15 Ａｇｃ回路 Pending JPH06243580A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5025698A JPH06243580A (ja) 1993-02-15 1993-02-15 Ａｇｃ回路
US08/196,478 US5448424A (en) 1993-02-15 1994-02-15 AGC circuit and recording and reproducing apparatus using AGC circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5025698A JPH06243580A (ja) 1993-02-15 1993-02-15 Ａｇｃ回路

Publications (1)

Publication Number Publication Date
JPH06243580A true JPH06243580A (ja) 1994-09-02

Family

ID=12173014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5025698A Pending JPH06243580A (ja) 1993-02-15 1993-02-15 Ａｇｃ回路

Country Status (2)

Country Link
US (1) US5448424A (ja)
JP (1) JPH06243580A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007037152A (ja) * 2005-07-27 2007-02-08 Samsung Electronics Co Ltd 自動利得調節器の電圧を制御できる自動利得調節器及び制御方法
KR100694065B1 (ko) * 2004-11-11 2007-03-12 삼성전자주식회사 가변 이득 증폭기
JP2011013916A (ja) * 2009-07-01 2011-01-20 Sony Corp 信号処理回路、ａｇｃ回路、および記録再生装置
JP2013175276A (ja) * 2007-06-05 2013-09-05 Micron Technology Inc データ値のアナログ通信を利用するソリッドステートメモリ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835666A (en) * 1994-09-22 1998-11-10 Canon Kabushiki Kaisha Reproducing apparatus including equalizing means which equalizes a reproduced signal when the signal is between a first and second level and varies the response speed
US5796535A (en) * 1995-05-12 1998-08-18 Cirrus Logic, Inc. Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer
US5976819A (en) * 1995-11-21 1999-11-02 National Jewish Medical And Research Center Product and process to regulate actin polymerization in T lymphocytes
US5931968A (en) 1996-02-09 1999-08-03 Overland Data, Inc. Digital data recording channel
US6111710A (en) * 1997-06-25 2000-08-29 Cirrus Logic, Inc. Asynchronous/synchronous gain control for interpolated timing recovery in a sampled amplitude read channel
KR100243218B1 (ko) * 1997-07-10 2000-02-01 윤종용 데이터 복호장치와 그 방법
US6597526B1 (en) 1998-08-14 2003-07-22 Overland Storage, Inc. Magnetic tape drive apparatus including a variable rate encoder
US6748038B1 (en) * 1999-10-08 2004-06-08 Stmicroelectronics, Inc. Method and circuit for determining signal amplitude
US6867941B1 (en) 2000-02-14 2005-03-15 Stmicroelectronics, Inc. Circuit and method for controlling the gain of an amplifier based on the sum of samples of the amplified signal
US6778345B1 (en) * 2000-02-14 2004-08-17 Stmicroelectronics, Inc. Circuit and method for controlling the gain of an amplifier
US6872777B2 (en) * 2001-06-25 2005-03-29 General Electric Poly(arylene ether)-polyolefin composition, method for the preparation thereof, and articles derived therefrom
KR100436762B1 (ko) * 2002-01-02 2004-06-23 삼성전자주식회사 비선형적으로 가변되는 제어값을 출력하는자동이득조절장치 및 그의 이득조절신호 출력방법
US7768732B2 (en) * 2005-04-12 2010-08-03 Stmicroelectronics, Inc. Gain controller for a gain loop of a read channel and related gain loops, read channels, systems, and methods
US7773324B2 (en) 2005-04-12 2010-08-10 Stmicroelectronics, Inc. Phase acquisition loop for a read channel and related read channel, system, and method
US7295073B2 (en) * 2006-01-19 2007-11-13 Mediatek Inc. Automatic gain control apparatus
US8922923B2 (en) 2011-03-01 2014-12-30 Seagate Technology Llc Interleaved automatic gain control for asymmetric data signals

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398261A (en) * 1978-12-28 1983-08-09 Safare-Crouzet Device for measuring the level of a variable signal with logarithmic conversion
JPS5853285A (ja) * 1981-09-25 1983-03-29 Hitachi Denshi Ltd ビデオシステムに於ける色飽和度制御方式
US4447826A (en) * 1982-03-18 1984-05-08 Rca Corporation Digital television receiver automatic chroma control system
US4482916A (en) * 1982-07-02 1984-11-13 Rca Corporation Automatic color control for a digital television receiver
US4466015A (en) * 1982-09-30 1984-08-14 Rca Corporation Automatic color burst magnitude control for a digital television receiver
JPS60120687A (ja) * 1983-12-05 1985-06-28 Hitachi Micro Comput Eng Ltd テレビジヨン受信機
US4673970A (en) * 1984-06-08 1987-06-16 Matsushita Electric Industrial Co., Ltd. Chrominance signal processing system
JPH01206796A (ja) * 1988-02-13 1989-08-18 Victor Co Of Japan Ltd 映像信号処理方法
CA1271996A (en) * 1988-03-09 1990-07-24 David Lawrence Lynch Variable gain encoder apparatus and method
FR2652473B1 (fr) * 1989-09-22 1991-11-29 Europ Rech Electr Lab Equipement de reception de signaux video.
US5187481A (en) * 1990-10-05 1993-02-16 Hewlett-Packard Company Combined and simplified multiplexing and dithered analog to digital converter
US5170166A (en) * 1990-11-26 1992-12-08 Fujikura Ltd. Range switching device for analog to digital conversion

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694065B1 (ko) * 2004-11-11 2007-03-12 삼성전자주식회사 가변 이득 증폭기
JP2007037152A (ja) * 2005-07-27 2007-02-08 Samsung Electronics Co Ltd 自動利得調節器の電圧を制御できる自動利得調節器及び制御方法
JP4727524B2 (ja) * 2005-07-27 2011-07-20 三星電子株式会社 自動利得調節器の電圧を制御できる自動利得調節器及び制御方法
JP2013175276A (ja) * 2007-06-05 2013-09-05 Micron Technology Inc データ値のアナログ通信を利用するソリッドステートメモリ
JP2011013916A (ja) * 2009-07-01 2011-01-20 Sony Corp 信号処理回路、ａｇｃ回路、および記録再生装置

Also Published As

Publication number Publication date
US5448424A (en) 1995-09-05

Similar Documents

Publication Publication Date Title
JPH06243580A (ja) Ａｇｃ回路
JP3360990B2 (ja) ディスク記録再生装置のデータ再生処理装置
JP4783821B2 (ja) 信号処理装置及びデータ記録再生装置ならびにデータ復調装置
US6801380B1 (en) Acquisition timing loop for read channel
US6111710A (en) Asynchronous/synchronous gain control for interpolated timing recovery in a sampled amplitude read channel
US5847890A (en) Magnetic disk apparatus and a thermal asperity compensation method of the same
US5937020A (en) Digital information signal reproducing circuit and digital information system
US6836456B2 (en) Information reproducing apparatus
JPH1186449A (ja) デジタルデータ検出システム
US6018554A (en) Automatic gain control circuit and method for full gain restart
JP2003022625A (ja) 磁気記録用プリアンブルパターン及び磁気記録装置
JP3597433B2 (ja) データ再生システムにおけるクロック調整装置及び光ディスク装置
JP4576008B2 (ja) 信号処理装置及び該信号処理装置を搭載したデータ記録再生装置
WO2006100981A1 (ja) 情報記録媒体、情報再生装置、情報再生方法
EP1566806A1 (en) Data reproducing apparatus having phase difference corrector and data head detector
JP4121444B2 (ja) データ再生装置
US5867330A (en) Reproducing apparatus detecting pilot signals by binary data processing
JP3946882B2 (ja) 信号処理回路及び信号処理回路の制御方法
JP2002230904A (ja) 情報再生装置
JP3650984B2 (ja) 情報検出装置および方法
JPH08315517A (ja) ディスク記録再生装置のデータ再生処理システム
JP2000195191A (ja) ディスク記憶装置の信号処理回路および信号処理方法
JP2002050125A (ja) 記録情報再生装置
JP2785210B2 (ja) 記録媒体の再生装置
JPH08203006A (ja) 利得制御回路及びそれを用いた記録再生装置