JP2007037152A - 自動利得調節器の電圧を制御できる自動利得調節器及び制御方法 - Google Patents

Abstract

【課題】自動利得調節器の電圧を制御できる自動利得調節器及び制御方法を提供する。
【解決手段】電圧制御利得増幅部、レベル検出部、アナログ−デジタル変換部、ピーク検出部、及び電圧制御部を備える自動利得調節器。電圧制御利得増幅部は、制御電圧に応答して入力信号を増幅して出力する。レベル検出部は、電圧制御利得増幅部の出力のピーク及びボトムレベルを検出する。アナログ−デジタル変換部は、検出されたピーク及びボトムレベルをデジタル信号に変換する。ピーク検出部は、変換されたデジタルピークレベルとデジタルボトムレベルとの差に応答して出力のデジタルピークを検出する。電圧制御部は、デジタルピークと基準電圧とを比較して制御電圧を制御する。これにより、自動利得増幅器出力のピークレベルとボトムレベルとをデジタルして電圧制御利得増幅器の制御電圧をデジタル的に制御できる。
【選択図】図２

Description

本発明は、自動利得調節器及び制御電圧の制御方法に係り、特に、自動利得増幅器出力のピークレベルとボトムレベルとをデジタル化して、電圧制御利得増幅器の制御電圧をデジタル的に制御できる自動利得調節器及び制御電圧の制御方法に関する。

一般的に、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｋ）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）などの光ディスクに記録されたデータを再生する光ディスク記録再生器は、ディスクからＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を復元することによって情報を再生する。さらに具体的に、光ディスク記録再生器は光をディスクに照射した後に反射された光を光検出器（フォトダイオード）で検出した後、検出された反射光を利用してＲＦ信号を発生させ、発生したＲＦ信号を所定のレベルを基準にスライスすることでデータを復元する。

一方、ＲＦ信号は、ディスク間の反射率の差、ディスクの内周／外周の反射率の差、レーザーダイオードなどの傾斜変化などの要因に起因してその振幅が変わる。データを正確に復元するためには、スライスが正確になされねばならないので、発生するＲＦ信号の振幅が一定に維持されて初めて正確にスライスすることができる。したがって、ＲＦ信号の振幅を一定に維持する必要があり、このために光ディスク記録再生器は自動利得調節器を備える。

自動利得調節器は、その出力をフィードバックして利得を制御することによって、出力信号の振幅を一定に維持させる。以下、図１を参照して従来の自動利得調節器の動作について説明する。

図１は、従来の自動利得調節器の構成図である。光ピックアップ（図示せず）により検出されたＲＦ信号は、自動利得調節器１００に入力される。自動利得調節器１００に入力される入力信号は、位相が互いに逆であるＲＦ差動信号ＡＧＣＩＰ及びＡＧＣＩＮであって、色々な要因により振幅が変わった信号である。

自動利得調節器１００は、制御電圧ＶＣＴＲＬに応答して利得を調節して入力信号ＡＧＣＩＰ及びＡＧＣＩＮを増幅することによって、一定のレベルを持つ出力信号ＡＧＣＯＰ及びＡＧＣＯＮを出力する。自動利得調節器１００は、等化器（ｅｑｕａｌｉｚｅｒ：ＥＱ）１１５をさらに備えることができ、等化器１１５は、出力信号ＡＧＣＯＰ及びＡＧＣＯＮを等化して出力する。等化された出力信号ＥＱＯＰ及びＥＱＯＮを、スライサー（図示せず）が所定のレベルを基準にスライスしてデジタル信号に変換させることによってデータが復元される。

前述したように、自動利得調節器１００の利得は、制御電圧ＶＣＴＲＬに応答して調節される。以下、図１を参照して、従来の自動利得調節器１００で制御電圧ＶＣＴＲＬが調節される動作について説明する。

制御電圧ＶＣＴＲＬは、自動利得調節器１００により振幅が調整された信号ＡＧＣＯＰ及びＡＧＣＯＮをフィードバックして制御してもよく、利得が調節された後に等化された信号ＥＱＯＰ及びＥＱＯＮをフィードバックして制御してもよい。以下では、等化器出力信号ＥＱＯＰ及びＥＱＯＮをフィードバックして制御電圧ＶＣＴＲＬを制御する動作について説明する。

等化器１１５出力信号ＥＱＯＰ及びＥＱＯＮは、高域通過フィルタ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ：ＨＰＦ）１２１を経て比較部１２３とレベル検出部１２５に入力される。比較部１２３は、ＨＰＦ１２１を経て入力される出力信号ＥＱＯＰ及びＥＱＯＮを比較して比較信号ＣＭＰを出力する。比較信号ＣＭＰは、自動利得調節器１００の応答時間を調整するのに使われる。

レベル検出部１２５は、ＨＰＦ１２１を経て入力される出力信号ＥＱＯＰ及びＥＱＯＮのピークレベル及びボトムレベルを検出して、電圧レベル信号ＬＶＬＯを出力する。電圧制御部１２７は、検出されたピークレベル及びボトムレベルに基づいて発生した電圧レベル信号ＬＶＬＯと所定の基準電圧との差を検出し、検出された差に応答して制御電圧ＶＣＴＲＬを制御する。

さらに具体的に説明すれば、電圧制御部１２７には電荷ポンプが備わっており、電荷ポンプは、検出された差ほど外部のキャパシタＣＡＧＣＩＤ、ＣＡＧＣＵＤ、ＣＡＧＣＲＯＭに電荷を供給する。検出された差ほど外部キャパシタに保存された電圧に応答して制御電圧ＶＣＴＲＬが調整され、これにより、自動利得調節器１００の利得が調節される。この時、外部キャパシタはディスクの種類別に区分されており、電荷ポンプから供給される電荷はディスク種類別に異なるキャパシタに保存される。

一方、電圧制御部１２７は、比較信号ＣＭＰに応答して電荷ポンプに入力される電流値を調整することによって、自動利得調節器のセッティング時間を制御する。また、電圧制御部１２７は、ディスクに指紋またはスクラッチなどが存在する場合、ホールド信号ＨＯＬＤを発生させて自動利得調節動作をホールドでき、ディスクにデータを記録する場合固定利得信号ＦＩＸを発生させて固定電圧を出力させる。

しかし、従来の自動利得調節器は、制御電圧を発生させるための制御回路が複雑なアナログ回路で具現されるので、ＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ）で具現し難いという問題点がある。

すなわち、従来の自動利得調節器は、ディスクの倍速別に応答時間を調整するためのブロックを別途に備えねばならず、チャージポンプから供給される電荷を保存するための別途の外部キャパシタが存在するという問題点があり、また、外部キャパシタの存在によってピン負担が加重される問題点がある。

また、従来の自動利得調節器は、基準電圧を発生させるためにデジタル−アナログ変換器を備える基準電圧発生部を別途に備えねばならず、固定利得を得るための別途の固定電圧発生部を備えねばならないという問題点がある。

また、従来の自動利得調節器は、アナログ回路を制御するための制御信号が多くなるので、回路のレイアウトが複雑になるという問題点があり、チャージポンプ及び固定されたキャパシタンスを持つキャパシタを備えるので、非常時に対応が遅くなってディバイス間の特性分布が大きいという問題点がある。

したがって、複雑なアナログ回路で具現される従来の制御電圧を発生させるための回路をデジタル化することによって、ＳＯＣ具現を容易にする必要がある。

本発明が解決しようとする技術的課題は、自動利得増幅器出力のピークレベルとボトムレベルとをデジタル化して、電圧制御利得増幅器の制御電圧をデジタル的に制御できる自動利得調節器を提供するところにある。

本発明が解決しようとする他の技術的課題は、自動利得増幅器出力のピークレベルとボトムレベルとをデジタル化して電圧制御利得増幅器の制御電圧をデジタル的に制御できる自動利得の調節方法を提供するところにある。

前記技術的課題を達成するための本発明の実施形態による自動利得調節器は、電圧制御利得増幅部、レベル検出部、アナログ−デジタル変換部（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）、ピーク検出部、及び電圧制御部を備える。電圧制御利得増幅部は、制御電圧に応答して入力信号を増幅して出力する。レベル検出部は、前記電圧制御利得増幅部の出力のピーク及びボトムレベルを検出する。ＡＤＣは、前記検出されたピーク及びボトムレベルをデジタル信号に変換する。ピーク検出部は、前記変換されたデジタルピークレベルとデジタルボトムレベルとの差に応答して出力のデジタルピークを検出する。電圧制御部は、前記デジタルピークと基準電圧とを比較して前記制御電圧を制御する。

前記レベル検出部は、ＨＰＦ及びピーク−ボトム検出部を備える。ＨＰＦは、前記出力の低周波成分をフィルタリングする。ピーク−ボトム検出部は、前記フィルタリングされた出力のピークレベル及びボトムレベルを検出する。

前記ピーク検出部は、デジタルピーク検出部及びリップル除去部を備える。デジタルピーク検出部は、前記デジタルピークレベルとデジタルボトムレベルとの差を低域通過フィルタリングして、前記デジタルピークを検出する。リップル除去部は、前記デジタルピーク検出部の出力のリップルを除去する。

前記デジタルピーク検出部は、レベル減算部、ピーク検出低域通過フィルタ、及び利得制御部を備える。レベル減算部は、前記デジタルピークレベルとデジタルボトムレベルとを減算する。ピーク検出低域通過フィルタは、前記減算部の出力を低域通過フィルタリングする。利得制御部は、前記ピーク検出低域通過フィルタの入力と出力とを比較して前記ピーク検出低域通過フィルタの利得を制御する。

前記利得制御部は、前記ピーク検出低域通過フィルタの出力がさらに大きければ、前記ピーク検出低域通過フィルタの極点が高周波にあるように前記ピーク検出低域通過フィルタの利得を制御し、前記ピーク検出低域通過フィルタの入力がさらに大きければ、前記ピーク検出低域通過フィルタの極点が低周波にあるように前記ピーク検出低域通過フィルタの利得を制御する。

前記リップル除去部は、低域通過フィルタである。

前記電圧制御部は、比較部及びデジタル−アナログ変換部（Ｄｉｇｉｔａｌ−Ａｎａｌｌｏｇ Ｃｏｎｖｅｒｔｅｒ：ＤＡＣ）を備える。比較部は、前記デジタルピークと前記基準電圧とを比較してデジタル制御電圧を出力する。ＤＡＣは、前記デジタル制御電圧を前記制御電圧に変換する。

前記比較部は、基準電圧提供部及びピーク減算部を備える。基準電圧提供部は、前記基準電圧を提供する。ピーク減算部は、前記デジタルピークと前記基準電圧との差を出力する。

前記基準電圧は、外部の制御信号に応答して、ディスクの種類によって決定され、前記基準電圧提供部は、前記ディスクの種類によって決定される前記基準電圧を保存するレジスタである。

前記電圧制御部は、外部の制御信号に応答して、ディスクの種類によってデジタル制御電圧の応答時間を制御する応答時間制御部をさらに備える。

前記応答時間制御部は、前記ディスクの種類によって利得を調整することによって前記応答時間を制御する低域通過フィルタである。

前記電圧制御部は、外部の制御信号に応答して前記ディスクの種類によって前記デジタル制御電圧のオフセットを調整するオフセット制御部をさらに備える。

前記オフセット制御部は、オフセット保存部及び加算部を備える。オフセット保存部は、前記ディスクの種類によって決定されるオフセットを保存する。加算部は、前記オフセットと前記デジタル制御電圧とを合わせてデジタル制御電圧のオフセットを調整する。

前記電圧制御部は、外部の制御信号に応答して正常動作では前記デジタル制御電圧を出力し、非常動作では固定デジタル電圧を出力する非常制御部をさらに備える。

前記非常制御部は、固定電圧提供部及びマルチプレクサを備える。固定電圧提供部は、前記外部の制御信号に応答して前記固定デジタル電圧を提供する。マルチプレクサは、前記外部の制御信号に応答して前記固定デジタル電圧または前記デジタル制御電圧を出力する。

前記固定電圧提供部は、前記外部の制御信号が異常動作を表す時は以前に発生した前記デジタル制御電圧の値を保存し、前記外部の制御信号が書き込み動作を表す時は、書き込みのための固定デジタル電圧を保存するレジスタである。

前記技術的課題を達成するための本発明の他の実施形態による自動利得調節器は、電圧制御利得増幅部、等化部、レベル検出部、ＡＤＣ、ピーク検出部及び電圧制御部を備える。電圧制御利得増幅部は、制御電圧に応答して入力信号を増幅して出力する。等化部は、ディスクのピット長及び深さによる振幅の変化を補償するために、前記増幅されて出力される入力信号を等化する。レベル検出部は、前記等化部の出力のピーク及びボトムレベルを検出する。ＡＤＣは、前記検出されたピーク及びボトムレベルをデジタル信号に変換する。ピーク検出部は、前記変換されたデジタルピークレベルとデジタルボトムレベルとの差に応答して出力のデジタルピークを検出する。電圧制御部は、前記デジタルピークと基準電圧とを比較して前記制御電圧を制御する。

前記他の技術的課題を達成するための本発明の実施形態による制御電圧の制御方法は、制御電圧に応答して増幅されて出力される出力のピーク及びボトムレベルを検出するステップと、前記検出されたピーク及びボトムレベルをデジタル信号に変換するステップと、前記変換されたデジタルピークレベルとデジタルボトムレベルとの差に応答して前記出力のデジタルピークを検出するステップと、前記デジタルピークと基準電圧とを比較して前記制御電圧を制御するステップと、を含む。

前記他の技術的課題を達成するための本発明の他の実施形態による制御電圧の制御方法は、制御電圧に応答して増幅され、ディスクのピット長及び深さによる振幅の変化を補償するために等化されて出力される出力のピーク及びボトムレベルを検出するステップと、前記検出されたピーク及びボトムレベルをデジタル信号に変換するステップと、前記変換されたデジタルピークレベルとデジタルボトムレベルとの差に応答して前記出力のデジタルピークを検出するステップと、前記デジタルピークと基準電圧とを比較して前記制御電圧を制御するステップと、を含む。

本発明の実施形態による自動利得調節器は、制御電圧を制御するための回路をデジタル回路で具現することによって、抵抗及びキャパシタに依存せずに制御電圧を制御できる。

また、本発明の実施形態による自動利得調節器は、制御電圧に対してデジタル制御を行うので、外部制御信号を利用してディスクの種類によって容易に回路特性を変更できる。すなわち、ディスク種類によって外部制御信号を変更することによって、制御信号の応答時間、オフセット、非常時の対応を容易に制御できる。

また、本発明の実施形態による自動利得調節器は、チップサイズが縮小してＳＯＣに有利であり、消費電力が減少し、また品質の均一性及び生産収率が向上する。

本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。

以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。

図２は、本発明の実施形態による自動利得調節器の構成図である。

本発明の第１実施形態による自動利得調節器２００は、電圧制御利得増幅部２１０、レベル検出部２２０、ＡＤＣ ２３０、ピーク検出部２４０、及び電圧制御部２５０を備える。また、本発明の第２実施形態による自動利得調節器２００は、等化部２６０をさらに備えることができ、等化器２６０をさらに備える場合、電圧制御利得増幅部２１０と等化部２６０の出力ＡＧＣＯＰ及びＡＧＣＯＮと、ＥＱＯＰ及びＥＱＯＮのうち一つを選択してレベル検出部２２０に出力するマルチプレクサ２７０を備えることができる。

以下では、自動利得調節器２００が電圧制御利得増幅部２１０の出力ＡＧＣＯＰ及びＡＧＣＯＮを利用して制御電圧ＶＣＴＲＬを制御する動作を主に説明するが、当業者ならば、電圧制御利得増幅部２１０と等化部２６０の出力ＡＧＣＯＰ及びＡＧＣＯＮと、ＥＱＯＰ及びＥＱＯＮのうち一つを選択し、これを利用して制御電圧を制御する動作を具現できるであろう。

電圧制御利得増幅部２１０は、制御電圧ＶＣＴＲＬに応答して入力信号ＡＧＣＩＰ及びＡＧＣＩＮを増幅して出力する。レベル検出部２２０は、電圧制御利得増幅部の出力ＡＧＣＯＰ及びＡＧＣＯＮのピーク及びボトムレベルを検出する。

レベル検出部２２０は、ＨＰＦ ２２１、及びピーク−ボトム検出部２２３を備える。ＨＰＦ ２２１は、電圧制御利得増幅部の出力ＡＧＣＯＰ及びＡＧＣＯＮの低周波成分をフィルタリングする。ピーク−ボトム検出部２２３は、フィルタリングされた出力のピークレベル及びボトムレベルを検出する。

ＡＤＣ ２３０は、検出されたピーク及びボトムレベルをデジタル信号に変換する。ピーク検出部２４０は、デジタル信号に変換されたデジタルピークレベルとデジタルボトムレベルとの差に応答して、出力のデジタルピーク（ＤＰＥＡＫ）を検出する。

ピーク検出部２４０は、デジタルピーク検出部２４１及びリップル除去部２４３を備える。デジタルピーク検出部２４１は、デジタルピークレベルとデジタルボトムレベルとの差を低域通過フィルタリングして（例えば、低い周波数成分を通過させる間に高い周波数成分を減衰させて）、デジタルピークＤＰＥＡＫを検出する。リップル除去部２４３は、デジタルピーク検出部２４１の出力のリップルを除去する。以下、図３を参照して、ピーク検出部２４０の動作について説明する。

図３は、図２のデジタルピーク検出部についてのブロック図である。
デジタルピーク検出部２４１は、レベル減算部２４１１、ピーク検出低域通過フィルタ２４１３、及び利得制御部２４１５を備える。レベル減算部２４１１は、デジタルピークレベル及びデジタルボトムレベルを減算してピーク値を求め、ピーク検出低域通過フィルタ２４１３は、減算部２４１１の出力であるピーク値を低域通過フィルタリングしてデジタル的にピークエンベロープ、すなわち、デジタルピークＤＰＥＡＫを発生させる。

利得制御部２４１５は、ピーク検出低域通過フィルタ２４１３の入力と出力とを比較して、前記ピーク検出低域通過フィルタ２４１３の利得を制御する。利得制御部２４１５が利得を制御する方法について詳細に説明すれば、次の通りである。

利得制御部２４１５は、減算部２４１１の出力、すなわち、ピーク検出低域通過フィルタ２４１３の入力とピーク検出低域通過フィルタ２４１３の出力とを比較して、ピーク検出低域通過フィルタ２４１３の利得Ｋ０及びＫ１を調整する。すなわち、利得制御部２４１５は、ピーク検出低域通過フィルタ２４１３の出力がさらに大きければ、前記ピーク検出低域通過フィルタ２４１３の極点が高周波にあるように、前記ピーク検出低域通過フィルタ２４１３の利得Ｋ０及びＫ１を制御する。例えば、利得制御部２４１５は、ピーク検出低域通過フィルタの極点が高い周波数を持つように利得Ｋ０及びＫ１を調整することができる。

一方、利得制御部２４１５は、ピーク検出低域通過フィルタ２４１３の入力がさらに大きければ、前記ピーク検出低域通過フィルタ２４１３の極点が低周波にあるように、前記ピーク検出低域通過フィルタ２４１３の利得Ｋ０及びＫ１を制御する。例えば、利得制御部２４１５は、ピーク検出低域通過フィルタの極点が低い周波数を持つように利得Ｋ０及びＫ１を調整できる。

リップル除去部２４３は、デジタルピーク検出部２４１の出力に含まれたリップルを除去するために、デジタルピーク検出部２４１の出力を低域通過フィルタリングする。したがって、リップル除去部２４３は、低域通過フィルタであり、望ましくは、１次の低域通過フィルタである。

再び図２を参照すれば、電圧制御部２５０は、デジタルピークＤＰＥＡＫと基準電圧ＶＲＥＦとを比較して制御電圧ＶＣＴＲＬを制御する。

電圧制御部は、比較部２５７、及びＤＡＣ ２５６を備える。比較部２５７は、デジタルピークＤＰＥＡＫと基準電圧ＶＲＥＦとを比較してデジタル制御電圧を出力する。ＤＡＣ ２５６は、デジタル制御電圧を制御電圧ＶＲＥＦに変換する。

比較部２５７は、基準電圧提供部２５１及び減算部２５２を備える。基準電圧提供部２５１は、基準電圧ＶＲＥＦを提供する。基準電圧ＶＲＥＦは、外部の制御信号ＥＸＣＴＲＬに応答してディスクの種類によって決定される。すなわち、光ディスクが装着されれば、光ディスク記録再生器（図示せず）に備わるプロセッサー（図示せず）は光ディスクの種類を判定し、光ディスクの種類に応答して基準電圧ＶＲＥＦを決定するための外部制御信号ＥＸＣＴＲＬを発生させる。また、プロセッサーは、光ディスク種類に応答して制御電圧ＶＲＥＦの応答時間、オフセットを制御するための信号を外部制御信号ＥＸＣＴＲＬとして出力できる。

したがって、基準電圧提供部２５１は、外部制御信号ＥＸＣＴＲＬに応答してディスクの種類によって決定される基準電圧ＶＲＥＦを提供し、本発明の実施形態で基準電圧提供部２５１は、基準電圧ＶＲＥＦを保存するレジスタでありうる。

減算部２５２は、デジタルピークＤＰＥＡＫと基準電圧ＶＲＥＦとの差をデジタル制御電圧として出力し、デジタル制御電圧に応答して制御電圧ＶＲＥＦが調整される。

一方、電圧制御部２５０は、外部の制御信号（ＥＸＣＴＲＬ）に応答してディスクの種類によって制御電圧（ＶＣＴＲＬ）の応答時間を制御する応答時間制御部２５３をさらに備えることができる。本発明の実施形態で応答時間制御部２５３は、前記ディスクの種類によって利得が調整される低域通過フィルタである。

図４は、図２の応答時間制御部についてのブロック図である。
一般的な低域通過フィルタとは違って、図４の低域通過フィルタ２５３は、フィードバックされる信号に利得を提供して、増幅された入力信号に加えることによって低周波での利得を向上させる構造になっている。

また、電圧制御部２５０は、外部の制御信号ＥＸＣＴＲＬに応答して前記ディスクの種類によって前記デジタル制御電圧のオフセットを調整するオフセット制御部２５４をさらに備えることができる。

オフセット制御部２５４は、オフセット保存部（図示せず）及び加算部（図示せず）を備えることができる。外部の制御信号ＥＸＣＴＲＬに応答してディスクの種類によって決定されるオフセットはオフセット保存部に保存され、保存されたオフセットとデジタル制御電圧とが加えられて出力されることによって、オフセットが調整される。

また、電圧制御部２５０は、外部の制御信号ＥＸＣＴＲＬに応答して非常動作時制御電圧ＶＣＴＲＬを調整することができる非常制御部２５５をさらに備えることができる。非常制御部２５５は、正常動作ではデジタル制御電圧を出力し、非常動作では固定された値を持つデジタル電圧を出力する。本発明の実施形態で非常動作は、光ディスク記録再生装置に衝撃などが加えられるか、または光ディスクに指紋またはスクラッチなどが存在して正常な自動利得調節動作が行われない場合のホールド動作でもあり、光ディスクに書き込む書き込み動作である場合もある。

したがって、非常制御部２５５は、正常動作であるか非常動作であるかを表す外部の制御信号ＥＸＣＴＲＬに応答して、更新されるデジタル制御電圧を出力するか（正常動作）、以前に出力されたデジタル制御電圧をそのまま維持して固定デジタル電圧として出力するか（ホールド動作）、または書き込みのための固定デジタル電圧を出力する。

非常制御部２２５は、固定電圧提供部（図示せず）及びマルチプレクサ（図示せず）を備えることができる。固定電圧提供部は、外部の制御信号ＥＸＣＴＲＬに応答して固定デジタル電圧を提供する。マルチプレクサは、外部の制御信号ＥＸＣＴＲＬに応答して固定デジタル電圧またはデジタル制御電圧を出力する。

固定電圧提供部は、外部の制御信号ＥＸＣＴＲＬがホールド動作を表す時は、以前に発生した前記デジタル制御電圧の値を固定デジタル電圧として保存し、前記外部の制御信号が書き込み動作を表す時は、書き込みのための固定デジタル電圧を保存するレジスタでありうる。

本発明の他の実施形態による自動利得調節器は、ディスクのピット長及び深さによる振幅の変化を補償する等化部２６０をさらに備えることができる。等化部２６０を備える場合、電圧制御利得増幅部２１０の出力ＡＧＣＯＰ及びＡＧＣＯＮを利用して制御電圧ＶＣＴＲＬを制御してもよく、等化部２６０の出力信号ＥＱＯＰ及びＥＱＯＮを利用して制御電圧ＶＣＴＲＬを制御してもよい。

したがって、等化部２６０を備える場合、自動利得調節器は、電圧制御利得増幅部２１０の出力ＡＧＣＯＰ及びＡＧＣＯＮと等化部２６０の出力信号ＥＱＯＰ及びＥＱＯＮのうち一つを選択して、位相検出部２２０に出力するマルチプレクサ２７０をさらに備えてもよい。

マルチプレクサ２７０の出力を利用して制御電圧ＶＣＴＲＬを制御する動作は、前述した自動利得調節器１００の動作と同一であるので、これについての説明は省略する。

以上のように図面及び明細書で最適の実施形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。

本発明は、自動利得調節器の関連技術分野に好適に用いられる。

従来の自動利得調節器の構成図である。 本発明の実施形態による自動利得調節器の構成図である。 図２のデジタルピーク検出器についてのブロック図である。 図２の応答時間制御部についてのブロック図である。

符号の説明

２００ 自動利得調節器
２１０ 電圧制御利得増幅部
２１１ ＶＧＡ
２１３ 出力部
２２０ レベル検出部
２２１ ＨＰＦ
２２３ ピーク−ボトム検出部
２３０ ＡＤＣ
２４０ ピーク検出部
２４１ デジタルピーク検出部
２４３ リップル除去部
２５０ 電圧制御部
２５１ 基準電圧提供部
２５３ 応答時間制御部
２５４ オフセット制御部
２５５ 非常制御部
２５６ ＤＡＣ
２６０ 等化部
２７０ マルチプレクサ

Claims (29)

1. 制御電圧に応答して入力信号を増幅して出力する電圧制御利得増幅部と、
   前記電圧制御利得増幅部の出力のピーク及びボトムレベルを検出するレベル検出部と、
   前記検出されたピーク及びボトムレベルをデジタル信号に変換するアナログ−デジタル変換部と、
   前記変換されたデジタルピークレベルとデジタルボトムレベルとの差に応答して出力のデジタルピークを検出するピーク検出部と、
   前記デジタルピークと基準電圧とを比較して前記制御電圧を制御する電圧制御部と、を備えることを特徴とする自動利得調節器。
2. 前記レベル検出部は、
   前記出力の低周波成分をフィルタリングするレベル検出高域通過フィルタと、
   前記フィルタリングされた出力のピークレベル及びボトムレベルを検出するピーク−ボトム検出部と、を備えることを特徴とする請求項１に記載の自動利得調節器。
3. 前記ピーク検出部は、
   前記デジタルピークレベルとデジタルボトムレベルとの差を低域通過フィルタリングして、前記デジタルピークを検出するデジタルピーク検出部と、
   前記デジタルピーク検出部の出力のリップルを除去するリップル除去部と、を備えることを特徴とする請求項１に記載の自動利得調節器。
4. 前記デジタルピーク検出部は、
   前記デジタルピークレベルとデジタルボトムレベルとを減算するレベル減算部と、
   前記減算部の出力を低域通過フィルタリングするピーク検出低域通過フィルタと、
   前記ピーク検出低域通過フィルタの入力と出力とを比較して前記ピーク検出低域通過フィルタの利得を制御する利得制御部と、を備えることを特徴とする請求項３に記載の自動利得調節器。
5. 前記利得制御部は、前記ピーク検出低域通過フィルタの出力がさらに大きければ、前記ピーク検出低域通過フィルタの極点が高周波にあるように前記ピーク検出低域通過フィルタの利得を制御し、前記ピーク検出低域通過フィルタの入力がさらに大きければ、前記ピーク検出低域通過フィルタの極点が低周波にあるように前記ピーク検出低域通過フィルタの利得を制御することを特徴とする請求項４に記載の自動利得調節器。
6. 前記リップル除去部は、低域通過フィルタであることを特徴とする請求項３に記載の自動利得調節器。
7. 前記電圧制御部は、
   前記デジタルピークと前記基準電圧とを比較してデジタル制御電圧を出力する比較部と、
   前記デジタル制御電圧を前記制御電圧に変換するデジタル−アナログ変換部と、を備えることを特徴とする請求項１に記載の自動利得調節器。
8. 前記比較部は、前記基準電圧を提供する基準電圧提供部と、
   前記デジタルピークと前記基準電圧との差を出力するピーク減算部と、を備えることを特徴とする請求項７に記載の自動利得調節器。
9. 前記基準電圧は、外部の制御信号に応答してディスクの種類によって決定され、
   前記基準電圧提供部は、前記ディスクの種類によって決定される前記基準電圧を保存するレジスタであることを特徴とする請求項８に記載の電圧利得調節器。
10. 前記電圧制御部は、外部の制御信号に応答してディスクの種類によってデジタル制御電圧の応答時間を制御する応答時間制御部をさらに備えることを特徴とする請求項７に記載の自動利得調節器。
11. 前記応答時間制御部は、前記ディスクの種類によって利得を調整することによって前記応答時間を制御する低域通過フィルタであることを特徴とする請求項１０に記載の自動利得調節器。
12. 前記電圧制御部は、外部の制御信号に応答して前記ディスクの種類によって前記デジタル制御電圧のオフセットを調整するオフセット制御部をさらに備えることを特徴とする請求項７に記載の自動利得調節器。
13. 前記オフセット制御部は、前記ディスクの種類によって決定されるオフセットを保存するオフセット保存部と、
    前記オフセットと前記デジタル制御電圧とを合わせてデジタル制御電圧のオフセットを調整する加算部と、を備えることを特徴とする請求項１２に記載の自動利得調節器。
14. 前記電圧制御部は、外部の制御信号に応答して正常動作では前記デジタル制御電圧を出力し、非常動作では固定デジタル電圧を出力する非常制御部をさらに備えることを特徴とする請求項７に記載の自動利得調節器。
15. 前記非常制御部は、
    前記外部の制御信号に応答して前記固定デジタル電圧を提供する固定電圧提供部と、
    前記外部の制御信号に応答して前記固定デジタル電圧または前記デジタル制御電圧を出力するマルチプレクサと、を備えることを特徴とする請求項１４に記載の自動利得調節器。
16. 前記固定電圧提供部は、前記外部の制御信号が異常動作を表す時は以前に発生した前記デジタル制御電圧の値を保存し、前記外部の制御信号が書き込み動作を表す時は書き込みのための固定デジタル電圧を保存するレジスタであることを特徴とする請求項１５に記載の自動利得調節器。
17. 制御電圧に応答して入力信号を増幅して出力する電圧制御利得増幅部と、
    ディスクのピット長及び深さによる振幅の変化を補償するために、前記増幅されて出力される入力信号を等化する等化部と、
    前記等化部の出力のピーク及びボトムレベルを検出するレベル検出部と、
    前記検出されたピーク及びボトムレベルをデジタル信号に変換するアナログ−デジタル変換部と、
    前記変換されたデジタルピークレベルとデジタルボトムレベルとの差に応答して出力のデジタルピークを検出するピーク検出部と、
    前記デジタルピークと基準電圧とを比較して前記制御電圧を制御する電圧制御部と、を備えることを特徴とする自動利得調節器。
18. 制御電圧に応答して増幅されて出力される出力のピーク及びボトムレベルを検出するステップと、
    前記検出されたピーク及びボトムレベルをデジタル信号に変換するステップと、
    前記変換されたデジタルピークレベルとデジタルボトムレベルとの差に応答して前記出力のデジタルピークを検出するステップと、
    前記デジタルピークと基準電圧とを比較して前記制御電圧を制御するステップと、を含むことを特徴とする制御電圧の制御方法。
19. 前記レベルを検出するステップは、前記出力の低周波成分をフィルタリングした後、フィルタリングされた出力のピークレベル及びボトムレベルを検出することを特徴とする請求項１８に記載の制御電圧の制御方法。
20. 前記ピークを検出するステップは、
    前記デジタルピークレベルとデジタルボトムレベルとの差を低域通過フィルタリングして前記デジタルピークを検出するステップと、
    前記デジタルピークのリップルを除去するステップと、を含むことを特徴とする請求項１８に記載の自動利得調節器。
21. 前記デジタルピークを検出するステップは、
    前記デジタルピークレベルとデジタルボトムレベルとを減算するステップと、
    前記減算結果と前記デジタルピークとの差に応答して、前記減算結果を低域通過フィルタリングするステップと、を含むことを特徴とする請求項２０に記載の制御電圧の制御方法。
22. 前記リップルを除去するステップは、前記デジタルピークを低域通過フィルタリングすることを特徴とする請求項２０に記載の制御電圧の制御方法。
23. 前記制御電圧を制御するステップは、
    前記デジタルピークと前記基準電圧とを比較してデジタル制御電圧を出力するステップと、
    前記デジタル制御電圧を前記制御電圧にデジタル−アナログ変換するステップと、を含むことを特徴とする請求項１８に記載の制御電圧の制御方法。
24. 前記基準電圧は、外部の制御信号に応答してディスクの種類によって決定されることを特徴とする請求項２３に記載の制御電圧の制御方法。
25. 前記制御電圧を制御するステップは、外部の制御信号に応答して、ディスクの種類によってデジタル制御電圧の応答時間を制御するステップをさらに含むことを特徴とする請求項２３に記載の制御電圧の制御方法。
26. 前記制御電圧を制御するステップは、外部の制御信号に応答して、前記ディスクの種類によって前記デジタル制御電圧のオフセットを調整するステップをさらに含むことを特徴とする請求項２３に記載の制御電圧の制御方法。
27. 前記制御電圧を制御するステップは、外部の制御信号に応答して正常動作では前記デジタル制御電圧を出力し、非常動作では固定デジタル電圧を出力する非常制御ステップをさらに含むことを特徴とする請求項２３に記載の制御電圧の制御方法。
28. 前記固定電圧は、前記外部の制御信号が異常動作を表す時は以前に発生した前記デジタル制御電圧であり、前記外部の制御信号が書き込み動作を表す時は書き込みのための固定デジタル電圧であることを特徴とする請求項２７に記載の制御電圧の制御方法。
29. 制御電圧に応答して増幅され、ディスクのピット長及び深さによる振幅の変化を補償するために等化されて出力される出力のピーク及びボトムレベルを検出するステップと、
    前記検出されたピーク及びボトムレベルをデジタル信号に変換するステップと、
    前記変換されたデジタルピークレベルとデジタルボトムレベルとの差に応答して前記出力のデジタルピークを検出するステップと、
    前記デジタルピークと基準電圧とを比較して前記制御電圧を制御するステップと、を含むことを特徴とする制御電圧の制御方法。
    
    
    

Images