JP2005354485A

JP2005354485A - 自動利得制御回路

Info

Publication number: JP2005354485A
Application number: JP2004174098A
Authority: JP
Inventors: Jun Okabe; 純岡部
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 2004-06-11
Filing date: 2004-06-11
Publication date: 2005-12-22

Abstract

【課題】光信号を電気信号に変換して所定レベルに増幅出力する為の自動利得制御回路に関し、温度変化に対しても安定な制御動作を行わせる。
【解決手段】ＡＰＤ１と、前置増幅器２と、可変利得増幅器３と、振幅検出回路５と、温度検出回路１３と、温度対応に、ＡＰＤ１に対する逆バイアス電圧と、前置増幅器２に対する電流−電圧変換利得制御値と、可変利得増幅器３に対する増幅利得制御値との複数の組み合わせを含む利得テーブルを保持したメモリ１０と、検出温度に従ったメモリ１０の利得テーブルの中の温度対応領域内のデータを保持させるレジスタ９と、振幅検出値と基準値とを比較する比較器７と、比較出力信号に従ってレジスタ９のアドレス信号を出力するディジタルフィルタ８と、そのアドレス信号に従ってレジスタ９から読み出して、ＡＰＤ１と、前置増幅器２と、可変利得増幅器３とを制御する為のＤ／Ａコンバータ１３，１４，１５とを備えている。
【選択図】図１

Description

本発明は、光信号を受信して電気信号に変換し、所望の信号レベルで出力する為の自動利得制御回路に関する。

受信した光信号を電気信号に変換し、その電気信号を所定のレベルに増幅して出力する光受信回路は、出力レベルを安定化する為の自動利得制御回路を含むものである。又光信号を電気信号に変換する受光素子は、高速信号を処理する場合、ＩｎＧａＡｓ３元半導体によるアバランシェ・フォトダイオード（以下ＡＰＤ（ＡｖａｌａｎｃｈｅＰｈｏｔｏｄｉｏｄｅ）と略称する）が用いられている。このＡＰＤを受光素子として用いた光受信回路の自動利得制御回路は、例えば、図１０に示す構成が知られている。同図に於いて、３８はＡＰＤ、３９は前置増幅器、４０は可変利得増幅器、４１はリミッタ、４２はＤＣ／ＤＣコンバータ、４３は振幅検出回路、４４は比較器、４５は利得制御部を示す。

光信号を入力するＡＰＤ３８は、ＤＣ／ＤＣコンバータ４２から逆バイアス電圧として、所定の一定電圧を印加する場合を示し、ＡＰＤ３８の出力信号を前置増幅器３９により増幅し、可変利得増幅器４０により増幅し、リミッタ４１により所定の振幅に制限して、受信出力信号とする。又振幅検出回路４３により、可変利得増幅器４０の出力信号振幅を検出し、比較器４４に於いて基準値と比較し、その比較出力信号を利得制御部４５に入力し、利得制御部４５により可変利得増幅器４０の利得を制御して、入力された光信号のレベルが変動しても、所定の出力信号振幅となるように制御するものである。

又受光素子としてのＡＰＤ３８は、逆バイアス電圧により電流増倍率を制御できるものであるから、図１０に示す構成に対して、図１１に示すように、ＡＰＤ逆バイアス電圧制御部４６を設け、比較器４４による出力信号振幅値と基準値との比較結果を所定の比率で利得制御部４５とＡＰＤ逆バイアス電圧制御部４６とに分配し、ＡＰＤ逆バイアス電圧制御部４６によりＤＣ／ＤＣコンバータ４２を制御し、ＤＣ／ＤＣコンバータ４２からＡＰＤ３８に印加する逆バイアス電圧を制御して、ＡＰＤ３８の電流増倍率と、可変利得増幅器４０の増幅利得とを制御することにより、所定の出力信号振幅となるように制御するものである。

又図１１に示す構成に於いて、ＡＰＤ３８の電流増倍率の制御と、可変利得増幅器４０の増幅利得と共に、前置増幅器３９の増幅利得を制御する構成を設け、出力信号のピーク検出値に従って、ＡＰＤ３８と、可変利得増幅器４０とを制御し、出力信号の直流成分検出値に従って、前置増幅器３９を制御し、それぞれの制御ループの応答速度をサンプリング周波数の選択により相違させた可変利得制御回路も知られている(例えば、特許文献１参照)。

又ＡＰＤは、電流増倍率を所定値以下に低下させると、帯域が急激に減少して、高速な光信号を電気信号に変換することができなくなる。そこで、出力電気信号の中の高周波成分のピーク値を検出してＡＰＤに印加する逆バイアス電圧を制御すると共に、この逆バイアス電圧と電流増倍率との関係から、電流増倍率が所定値以下に低下しないように逆バイアス電圧を制限する光受信回路も知られている(例えば、特許文献２参照)。又このようなＡＰＤの逆バイアス電圧の制御と共に可変利得増幅器により出力信号レベルを一定化する回路構成も知られている(例えば、特許文献３参照)。

又ＡＰＤに印加する逆バイアス電圧の制御と，可変利得増幅器の利得制御とを、検出した出力信号レベルが所定値以下の時に、可変利得増幅器の利得制御を行い、出力信号レベルが所定値より大きくなった時に、ＡＰＤの逆バイアス電圧を制御し、且つ可変利得増幅器の利得を制御する制御電圧が所定の判定値より大きくなった時に、入力光信号断とする構成も知られている(例えば、特許文献４参照)。又ＡＰＤは，温度によって電流増倍率が変化するから、ＡＰＤの温度を検出し、そのＡＰＤの温度に対する逆バイアス電圧と電流増倍率との関係をメモリから読み出して、その関係に従って逆バイアス電圧を制御する制御ループと、可変利得増幅器の利得を制御する制御ループとを設けた光受信回路も知られている(例えば、特許文献５参照)。
特開平５−４８３５９号公報特開平５−１０２７４４号公報特開平６−３１４８１５号公報特公平７−３６５００号公報特開２０００−２０１０３１号公報

ＡＰＤに印加する逆バイアス電圧を、従来例の図１０に示すように、固定値とすると、制御回路は簡単となるが、温度変動によるＡＰＤの電流増倍率の変化によって受光出力信号レベルが変化し、逆バイアス電圧の設定は、最小受信感度とダイナミックレンジとのトレードオフとなり、両方を最適化することができないものである。そこで、従来例の図１１に示すように、ＡＰＤの逆バイアス電圧を制御する構成により、温度変動による電流増倍率の変化に対しても或る程度追従して制御することができ、ダイナミックレンジの拡大が容易となるが、利得制御と逆バイアス電圧制御との配分比率の最適化が容易でなく、高速応答化が容易でない問題がある。

又ＡＰＤと前置増幅器と可変利得増幅器とをそれぞれ制御する制御ループを、サンプリング周波数の選択により、それぞれ独立的に応答速度の制御を行う従来例(前記特許文献１参照)に於いては、各制御ループ間の調整が容易でない問題と、温度によりＡＰＤの特性が大きく変化する問題がある。そこで、ＡＰＤの逆バイアス電圧と電流増倍率との関係を温度対応に記憶したメモリを設けて、検出温度に対応した逆バイアス電圧をＡＰＤに印加する従来例(前記特許文献５参照)が提案されており、前置増幅器の出力信号の高周波成分のピーク値を検出して、逆バイアス電圧制御を行って、ＡＰＤの高域側の低下を防止するものであるが、前置増幅器と可変利得増幅器とを含めた連携制御が行われていないので、安定性に問題がある。

本発明は、受光素子としてのＡＰＤと、前置増幅器と、可変利得増幅器とを、検出温度に対応して連携させてディジタル制御し、安定な自動利得制御を可能とすることを目的とする。

本発明の自動利得制御回路は、受光素子としてのＡＰＤと、前置増幅器と、可変利得増幅器と、該可変利得増幅器の出力信号の振幅を検出する振幅検出回路とを含み、該振幅検出回路による振幅検出信号に従って各部を制御する自動利得制御回路に於いて、前記ＡＰＤの温度又は周辺の温度を検出する温度検出回路と、温度対応に、前記ＡＰＤに対する逆バイアス電圧と、前記前置増幅器に対する電流−電圧変換利得制御値と、前記可変利得増幅器に対する増幅利得制御値との複数の組み合わせを含む利得テーブルを保持したメモリと、前記温度検出回路の検出温度に従った前記メモリの利得テーブルの中の温度対応領域内のデータを保持させるレジスタと、前記振幅検出回路による振幅検出値と基準値とを比較する比較器と、該比較器の比較出力信号に従って前記レジスタのアドレス信号を出力するディジタルフィルタと、該ディジタルフィルタからのアドレス信号に従って前記レジスタから読み出して、前記ＡＰＤに前記逆バイアス電圧を印加し、前記前置増幅器の電流−電圧変換利得を制御し、且つ前記可変利得増幅器の増幅利得を制御する為のアナログ信号に変換するＤ／Ａコンバータとを備えている。

又前記温度検出回路の検出温度に従った前記メモリの利得テーブルの中の温度対応領域内のデータを保持させるレジスタに対するアドレス信号の更新量を、前記振幅検出回路による振幅検出信号を基にバースト入力光信号の立ち上がりを検出して所定期間増加するように制御するバースト入力制御回路を設けることができる。

又前記メモリに保持した利得テーブルは、温度対応領域毎に、前記ＡＰＤに対する逆バイアス電圧と、前記増幅器に対する電流−電圧変換利得制御値と、前記可変利得増幅器に対する増幅利得制御値とによる全体利得がアドレスの増加に従って単調増加の特性となるように、前記アドレス対応に、前記逆バイアス電圧と前記電流−電圧変換利得制御値と前記増幅利得制御値との組み合わせから構成することができる。

又前記ディジタルフィルタからのアドレス信号が、所定値以上の前記メモリのアドレスを示す時に、光信号入力断と判断して断検出信号を出力する光信号入力断検出回路を設けることができる。

温度と、ＡＰＤに対する逆バイアス電圧と、前置増幅器に対する電流−電圧変換利得制御値と、前記可変利得増幅器に対する増幅利得制御値とを組み合わせた内容の利得テーブルは、予め安定化制御できるように構成することができるから、入力光信号レベルの変動や温度変化が発生しても各部を連携して安定に制御し、広帯域化を図ることができる。又ディジタル処理の構成により回路規模の縮小と安定化とを図ることができる。

本発明の自動利得制御回路は、図１を参照すると、受光素子としてのＡＰＤ１と、前置増幅器２と、可変利得増幅器３と、この可変利得増幅器３の出力信号の振幅を検出する振幅検出回路５とを含み、この振幅検出回路５による振幅検出信号に従って各部を制御する自動利得制御回路であって、ＡＰＤ１の温度又は周辺の温度を検出する温度検出回路１３と、温度対応に、ＡＰＤ１に対する逆バイアス電圧と、前置増幅器２に対する電流−電圧変換利得制御値と、可変利得増幅器３に対する増幅利得制御値との複数の組み合わせを含む利得テーブルを保持したメモリ１０と、温度検出回路５の検出温度に従ったメモリ１０の利得テーブルの中の温度対応領域内のデータを保持させるレジスタ９と、振幅検出回路５による振幅検出値と基準値とを比較する比較器７と、この比較器７の比較出力信号に従ってレジスタ９のアドレス信号を出力するディジタルフィルタ８と、このディジタルフィルタ８からのアドレス信号に従って、レジスタ９から読み出して、ＡＰＤ１に逆バイアス電圧を印加し、前置増幅器２の電流−電圧変換利得を制御し、且つ可変利得増幅器３の増幅利得を制御する為のアナログ信号に変換するＤ／Ａコンバータ１３，１４，１５とを備えている。

図１は本発明の実施例１の説明図であり、１は受光素子としてのＡＰＤ、２は前置増幅器，３は可変利得増幅器、４はリミッタ、５は振幅検出回路、６，１１はＡ／Ｄコンバータ、７は比較器、８はディジタルフィルタ、９はレジスタ、１０はメモリ（ＥＥＰＲＯＭ）、１２は温度検出回路、１３，１４，１５，１７はＤ／Ａコンバータ、１６は光信号入力断検出回路、１８はサンプリング周波数発生回路を示す。

光信号を入力するＡＰＤ１と、前置増幅器２と、可変利得増幅器３と、リミッタ４とについては、従来と同様の構成を適用することができる。又ＡＰＤ１の逆バイアス電圧の制御と、前置増幅器２の電流−電圧変換利得制御と、可変利得増幅器３の増幅利得制御とは、それぞれディジタル処理により行って、Ｄ／Ａコンバータ１３，１４，１５によりアナログ値に変換して制御する構成を備えている。又前置増幅器２は、トランスインピーダンス型増幅器を適用することができるもので、このトランスインピーダンス型増幅器は、広帯域特性を有することから、既に知られている各種の構成を適用することができる。

又振幅検出回路５は、可変利得増幅器３の出力信号の振幅レベルを検出し、Ａ／Ｄコンバータ６によりディジタル値に変換して比較器７に入力する。このＡ／Ｄコンバータ６は、サンプリング周波数発生回路１８からのサンプリング信号に従って振幅検出回路５の出力信号をサンプリングしてディジタル値に変換するものであり、このサンプリング周波数を高くすることにより、利得制御ループの応答速度を早くすることができるが、それぞれの特性を考慮して選択することができる。又比較器７は、この振幅検出信号のディジタル値と、基準値とを比較し、この比較出力を、ディジタルフィルタ８を介してレジスタ９のアドレスとする。このディジタルフィルタ８は、ローパスフィルタ特性とする場合が一般的であり、例えば、ディジタル積算回路の機能を適用して構成することができる。従って、振幅検出信号が増加傾向又は減少傾向の場合の同一極性の比較出力が所定回数連続することにより、レジスタ９に入力するアドレスを変化させる構成とすることができる。なお、比較器７に入力する基準値をレジスタ９から読み出す場合を示すが、他の専用回路等から基準値を比較器７に入力する構成とすることも可能である。

又温度検出回路１２によりＡＰＤ１の温度或いはその周辺温度を検出し、Ａ／Ｄコンバータ１１によりディジタル値に変換して、メモリ１０のアドレスとする。このメモリ１０は、電気的に消去可能なプログラマブルメモリ（ＥＥＰＲＯＭ）を用いた場合を示すが、他の構成のメモリを用いることもできる。そして、このメモリ１０に、温度対応の、ＡＰＤ１の複数種類の逆バイアス電圧と、前置増幅器２の複数種類の電流−電圧変換利得値（トランスインピーダンス）と、可変利得増幅器３の複数種類の増幅利得値とのデータを含む利得テーブルを格納する。この利得テーブルから読み出した温度対応のデータをレジスタ９に書込み、ディジタルフィルタ８の出力信号をアドレスとして、逆バイアス電圧と電流−電圧変換利得値と増幅利得値とを読み出して、それぞれＤ／Ａコンバータ１３，１４，１５によりアナログ値に変換し、ＡＰＤ１に印加する逆バイアス電圧、前置増幅器２に加える制御電圧、可変利得増幅器３に加える利得制御電圧とする。

又光信号入力断検出回路１６は、レジスタ９に対するアドレス信号を基に光信号の入力断を検出するものであり、光信号入力断は、光信号レベルの低下に相当するから、ＡＰＤ１の逆バイアス電圧と前置増幅器２のトランスインピーダンスと可変利得増幅器３の増幅利得とを増大させるようなレジスタ９に対するアドレス信号となるから、そのアドレス信号と、検出温度等に対応した比較アドレスとにより、光信号断を検出する。又レジスタ９に対するアドレス信号は、光信号の入力レベルと温度等の環境情報とに従って変化するものであるから、そのアドレス信号をモニタ用ディジタル出力信号とし、又Ｄ／Ａコンバータ１７によりアナログ値に変換して、モニタ用アナログ信号とすることができる。

光信号を入力するＡＰＤ１は、図２の（Ａ），（Ｂ）に示すような特性を有するものであり、（Ａ）は逆バイアス電圧Ｖ_Ｒ［Ｖ］と電流増倍率Ｍとの関係を、温度をパラメータとして示すもので、逆バイアス電圧を増加することにより、電流増倍率Ｍを大きくすることができるが、同一の逆バイアス電圧でも、温度が上昇すると、電流増倍率Ｍが低下することになる。従って、温度が上昇した場合は、逆バイアス電圧を上昇させることが必要となる。又（Ｂ）は電流増倍率Ｍと遮断周波数ｆｃ［ＧＨｚ］との関係を示すもので、電流増倍率Ｍがほぼ２〜１０程度の範囲内であると、２〜５ＧＨｚ程度の範囲の帯域で動作可能となる。

そこで、メモリ１０に格納した利得テーブルは、例えば、図３にその一部を示すように、温度対応に、ＡＰＤ１に対する逆バイアス電圧［Ｖ］と、前置増幅器２に対する電流−電圧変換利得値としてのトランスインピーダンス［ｋΩ］と、可変利得増幅器３に対する増幅利得制御値としての電圧利得［ｄＢ］との組み合わせを、アドレス１，２，３，・・・の領域に保持して構成し、温度検出回路１２による検出温度をＡ／Ｄコンバータ１１によりディジタル値に変換して、温度対応のアドレスとする。従って、検出温度が例えば２５℃の場合、その２５℃の領域内の全データがレジスタ９に書込まれる。又利得制御過程に於いて温度が変化すると、その温度対応の利得テーブルの温度領域の全データが、メモリ１０から読み出されて、レジスタ９に設定される。又各温度領域のアドレスは、１〜１０について示しているが、例えば、１〜２５６とすることができる。

利得テーブルの各温度領域内のアドレスに従った逆バイアス電圧とトランスインピーダンスと電圧利得とは、例えば、或る温度領域に於ける全体利得を連続的或いはステップ状に単調増加傾向の特性となるように、且つ全体の安定動作が可能となるように、それぞれの値を設定する。図４は、それぞれの値の変化ステップの一例を示すものである。実際には、特性のばらつきが比較的大きいＡＰＤの電流増倍率を考慮して逆バイアス電圧を決定し、この逆バイアス電圧に対応して、トランスインピーダンスと電圧利得とを、ステップ状に変化する値に設定した場合を示す。

又図５は、利得テーブルに於ける１８℃〜３１℃の範囲の温度に対する逆バイアス電圧と、トランスインピーダンスと、電圧利得と、全体利得との一例を示すもので、逆バイアス電圧は、低温時に比較して高温時は、電流増倍率が図２の（Ａ）に示すように低下するから、次第に高くするように設定する。又全体利得を温度に対してそれぞれ変化させた場合は、それに対応して、トランスインピーダンスと電圧利得とを設定することになる。

前述の図１に於いて、振幅検出回路５により可変利得増幅器３の出力信号振幅を検出して、Ａ／Ｄコンバータ６によりディジタル値に変換し、比較器７により、レジスタ９からの基準値と比較する。この基準値は、レジスタ９以外の設定部から固定或いは可変の構成として比較器７に入力することができる。そして、比較器７は、例えば、検出振幅値と基準値との大小関係に応じて、＋１，０，−１の何れかの比較出力信号をディジタルフィルタ８に入力する。このディジタルフィルタ８は、例えば、比較出力信号の＋１によりカウントアップして予め設定した或る値を超えるとオーバーフロー信号を出力し、−１によりダウンカウントして予め設定した他の値を下回ると、アンダーフロー信号を出力するアップダウンカウンタと、そのオーバーフロー信号によりアップカウントし、又はアンダーフロー信号によりダウンカウントして、レジスタ９のアドレス信号とするカウンタとにより構成することができる。従って、比較器７の比較出力信号の＋１の所定数の連続又はー１の所定数の連続の場合に、アドレス信号が変化することになり、比較器７は、＋１又はー１何れかを比較出力信号とする構成にすることもできる。従って、このディジタルフィルタ８は、ローパスフィルタの特性となる。なお、サンプリング周波数発生回路１８からのサンプリング信号の周波数と関連して、ディジタルフィルタの特性を設定することができる。

又レジスタ９には、前述のように、検出温度に対応した利得テーブルの温度領域の内容が設定されるもので、ディジタルフィルタ８からアドレス信号入力されて、そのアドレス信号に従った逆バイアス電圧値とトランスインピーダンス値と電圧利得値とが読み出される。例えば、検出温度が２５℃の場合、最初にアドレス信号が１を示すと、図３に示す温度領域については、逆バイアス電圧３０Ｖ、トランスインピーダンス１ｋΩ、電圧利得１ｄＢが読み出され、可変利得増幅器３の出力信号の振幅レベルが基準値より低い場合が所定サンプリング回数連続すると、ディジタルフィルタ８からのアドレス信号が２を示すものとなるから、レジスタ９から、逆バイアス電圧３１Ｖ、トランスインピーダンス２ｋΩ、電圧利得２ｄＢが読み出されて、全体利得は増加する。そして、検出振幅値が基準値と等しくなると、比較器７の比較出力信号は０又は交互に＋１とー１とになるから、その時点のアドレスを維持し、所望の出力信号振幅を維持する全体利得となる。

又出力信号の振幅が増加した場合は、アドレス信号は、或る値から減少する方向に変化する。例えば、アドレス５の状態から比較出力信号のー１が連続すると、アドレス４となり、全体利得が減少する。それによっても検出振幅値が基準値を超えていると、アドレス３となり、全体利得は更に減少する。このように、検出温度に対応し、且つ検出振幅値と基準値との比較結果によって，ＡＰＤ１の電流増倍率と、前置増幅器２のトランスインピーダンスと、可変利得増幅器３の電圧利得とを制御して、出力信号振幅値を所定値に維持することができる。

図６は、アドレスに対する逆バイアス電圧と、トランスインピーダンスと、電圧利得と、全体利得とをアナログ的に表した利得テーブルの或る温度領域の内容の一例を示すもので、全体利得が、アドレスの増加に従って増加するように構成する。このアドレスの最大値を光信号入力断の判定基準とすることもできるが、例えば、アドレスＢ点を光信号入力断と判定する検出点とし、アドレスＡ点を光信号入力断からの断回復と判定する検出点として、アドレスＡ点とアドレスＢ点とを、温度対応にレジスタ９に設定し、光信号入力断検出回路１６は、レジスタ９に対するアドレス信号と、アドレスＡ点とアドレスＢ点との基準値とを比較し、アドレスＢ点をアドレス信号が超えると、断検出信号を出力し、その後、アドレス信号がアドレスＡ点以下となると、断回復として、断検出信号をオフとする。このように、光信号の入力断検出に於けるヒステリシス特性を容易に実現することができる。又アドレスによる断検出は、光信号レベルによる断検出に比較して、ノイズ等による誤検出が生じない利点がある。

図７は、本発明の実施例２の説明図であり、図１と同一符号は同一部分を示し、２０はバースト入力制御回路、２１はクロック抽出・サンプリング周波数発生回路を示す。バースト入力光信号に対しても高速応答且つ安定な利得制御が必要である。そこで、振幅検出回路５による振幅検出信号をＡ／Ｄコンバータ６と共に、クロック抽出・サンプリング周波数発生回路２１にも入力して、バースト入力光信号の立ち上がりを判定し、それに同期したクロック信号の抽出を行い、且つバースト入力制御回路２０にバースト入力光信号の立ち上がりを通知する。又サンプリング信号をＡ／Ｄコンバータ６に入力して，振幅検出信号をサンプリングしてディジタル値に変換し、比較器７に入力する。

バースト入力制御回路２０は、バースト入力光信号の立ち上がり通知に従って、ディジタルフィルタ８の特性を急速応答特性に切り替える。即ち、レジスタ９に対するアドレスの更新量を大きくして、全体利得を急速に変化させることにより、バースト入力光信号レベルに高速追従した利得となるように制御し、所定時間後には、通常の連続的なアドレス変化となる制御に切り替える。

例えば、定常時の入力光信号のレベル変化等による連続的な利得制御を、図８を参照して説明する。この図８に於いては、利得テーブルの温度２５℃の温度領域を示し、時刻Ａに於いて、アドレス４の時、次の時刻Ａ＋Ｘに於いて振幅検出値が基準値より低いことにより、アドレスが５となって、全体利得が増大し、次の時刻Ａ＋２Ｘに於いても振幅検出値が基準値より低いことにより、アドレスが６となって、全体利得が増大するように、振幅検出値が基準値より低い時には、時刻の経過と共に連続的にアドレスが大きくなって、全体利得も連続的に増加する場合を示す。なお、時刻Ａ＋４Ｘ以後の時刻Ａ＋５Ｘに於いて、例えば、振幅検出値が基準値より高くなったとすると、アドレスは８から７に変化して、全体利得は低下する。

このような全体利得の連続的な変化となる利得制御に対して、バースト入力制御回路２０によるバースト入力光信号の立ち上がり時点の利得制御について、図９を参照して説明する。図８と同様な温度領域について、初期時刻Ａに於けるアドレスを１とすると、ディジタルフィルタ８を制御して、検出振幅値が基準値より大きい時に、例えば、ディジタルフィルタ８のアドレス信号を出力するカウンタを、５段階分多くカウントアップさせる。従って、次の時刻Ａ＋Ｘに於いてアドレスが６となり、全体利得は急速に大きくなる。同様に、次の時刻Ａ＋２Ｘに於いても，アドレスを５倍の更新量とすると、アドレスは１１となり、全体利得は急速に大きくなる。次の時刻Ａ＋３Ｘに於いては、３倍の更新量とすると、アドレスは１４となる。それ以降の時刻Ａ＋４Ｘに於いては、連続的に変化する場合を示し、バースト入力光信号の立ち上がりを検出し、バースト入力制御回路２０によりディジタルフィルタ８を制御して、レジスタ９に対するアドレスが、初期に１の場合、アドレスの変化量を初期状態では急速に大きくし、その後は、次第に連続的な変化となるようにする。それによって、バースト入力光信号レベルに高速に追従した利得制御を行うことができる。

又アドレス１〜２５６の場合に、バースト入力制御回路２０からの制御により、ディジタルフィルタ８からのアドレスを中間の１２８とし、比較器７からの比較出力信号に対応してアドレスの更新を行うこともできる。この場合、初期のアドレスの更新量を連続的な制御の場合より僅か大きくして応答性を高くすることもできる。

又前述のバースト入力制御回路２０による制御機能以外の図７に於ける図１と同一部分については同一であって、重複した説明となるので省略する。又ディジタル信号処理する機能部分は、マイクロコンピュータ等による論理演算処理機能によって実現することも可能である。

本発明の実施例１の説明図である。ＡＰＤの特性説明図である。利得テーブルの説明図である。利得テーブルの説明図である。利得テーブルの説明図である。利得テーブルの説明図である。本発明の実施例２の説明図である。連続的制御の説明図である。バースト制御の説明図である。従来例の説明図である。従来例の説明図である。

符号の説明

１ＡＰＤ
２前置増幅器
３可変利得増幅器
４リミッタ
５振幅検出回路
６Ａ／Ｄコンバータ
７比較器
８ディジタルフィルタ
９レジスタ
１０メモリ
１１Ａ／Ｄコンバータ
１２温度検出回路
１３，１４，１５Ｄ／Ａコンバータ
１６光信号入力断検出回路
１７Ｄ／Ａコンバータ
１８サンプリング周波数発生回路

Claims

受光素子としてのＡＰＤと、前置増幅器と、可変利得増幅器と、該可変利得増幅器の出力信号の振幅を検出する振幅検出回路とを含み、該振幅検出回路による振幅検出信号に従って各部を制御する自動利得制御回路に於いて、
前記ＡＰＤの温度又は周辺の温度を検出する温度検出回路と、
温度対応に、前記ＡＰＤに対する逆バイアス電圧と、前記前置増幅器に対する電流−電圧変換利得制御値と、前記可変利得増幅器に対する増幅利得制御値との複数の組み合わせを含む利得テーブルを保持したメモリと、
前記温度検出回路の検出温度に従った前記メモリの利得テーブルの中の温度対応領域内のデータを保持させるレジスタと、
前記振幅検出回路による振幅検出値と基準値とを比較する比較器と、
該比較器の比較出力信号に従って前記レジスタのアドレス信号を出力するディジタルフィルタと、
該ディジタルフィルタからのアドレス信号に従って前記レジスタから読み出して、前記ＡＰＤに前記逆バイアス電圧を印加し、前記前置増幅器の電流−電圧変換利得を制御し、且つ前記可変利得増幅器の増幅利得を制御する為のアナログ信号に変換するＤ／Ａコンバータと
を備えたことを特徴とする自動利得制御回路。
前記温度検出回路の検出温度に従った前記メモリの利得テーブルの中の温度対応領域内のデータを保持させるレジスタに対するアドレス信号の更新量を、前記振幅検出回路による振幅検出信号を基にバースト入力光信号の立ち上がりを検出して所定期間増加するように制御するバースト入力制御回路を設けたことを特徴とする請求項１記載の自動利得制御回路。
前記メモリに保持した利得テーブルは、温度対応領域毎に、前記ＡＰＤに対する逆バイアス電圧と、前記前記増幅器に対する電流−電圧変換利得制御値と、前記可変利得増幅器に対する増幅利得制御値とによる全体利得がアドレスの増加に従って単調増加の特性となるように、前記アドレス対応に、前記逆バイアス電圧と前記電流−電圧変換利得制御値と前記増幅利得制御値との組み合わせから構成したことを特徴とする請求項１又は２記載の自動利得制御回路。
前記ディジタルフィルタからのアドレス信号が、所定値以上の前記メモリのアドレスを示す時に、光信号入力断と判断して断検出信号を出力する光信号入力断検出回路を設けたことを特徴とする請求項１又は２記載の自動利得制御回路。